Arbeitsbereich Technische Aspekte Multimodaler Systeme

Chip-Galerie

Dies ist eine Auswahl der in den letzten Jahren am Arbeitsbereich entwickelten Architekturen für anwenderspezifische integrierte Schaltungen. Zu jedem vorgestellten Entwurf gibt es auf dieser Seite zunächst eine Kurzbeschreibung. Über die Links sind dann die Details und Querverweise zu anderen Entwürfen zu erreichen.

Entwürfe aus unseren Lehrveranstaltungen (Entwurfsprojekte und -Praktika) stehen hier gleichberechtigt neben Entwürfen aus Drittmittelprojekten, Dissertationen und Diplomarbeiten.

Außer den Standardzell-Entwürfen sind am Ende dieser Liste auch einige unserer FPGA-Entwürfe zusammengefaßt.

ASIC Entwürfe

Die nachfolgend vorgestellten Designs zeigen in der Historie sehr schön den Trend im digitalen Schaltungsdesign: den Übergang zu immer höheren Abstraktionsebenen! Damit einhergehend findet die Weiterentwicklung der Entwurfswerkzeuge statt, was im konkreten Entwurf zu mehr Produktivität und letzendlich zu komplexeren Entwürfen führt.

Unsere ersten Chips in den 80er Jahren waren noch (digitale) Full-Custom Entwürfe, später kamen dann Gate-Arrays hinzu und derzeit sind alle unsere ICs Standardzellentwürfe - teilweise mit analogen Peripheriekomponenten (A/D-, D/A-Wandler). Analog dazu hat sich auch das Entwurfsvorgehen verändert: von der Eingabe mit Layout-Editoren und der elektrischen Simulation, über das Schematic-Entry, bis zu der (funktionalen) Beschreibung mit Hardwarebeschreibungssprachen wie VHDL und der Synthese (High-Level Synthese, Library-Mapping, Platzierung & Verdrahtung, Layoutsynthese...).


DownConv	Downconverter: Ein konfigurierbarer ASIC für die Nachrichtentechnik Das ASIC wurde für nachrichtentechnische Anwendungen, wie der schnellen digitale Datenübertragung über große Bandbreiten oder der Multiträgersignalverarbeitung konzipiert und entwickelt. Dabei wurde auf eine voll skalierbare Architektur, hohe Geschwindigkeit und Konfigurierbarkeit geachtet. Das ASIC wurde im Rahmen einer Diplomarbeit in VHDL realisiert. Die einzelnen zu realisierenden Komponenten wurden zuvor mit MATLAB simuliert.

TMCC	Single-Chip Schrittmotorcontroller Der TMCC Chip dient zur Ansteuerung von Schrittmotoren in einem Spektrum, das bis zu Betriebsarten reicht, die schnelle Mikroprozessoren oder Signalprozessoren erfordern. Der Chip wurde im Rahmen eines von der EU geförderten Projekts in Zusammenarbeit mit der Firma TRINAMIC Electronic System Design GmbH, Hamburg entwickelt.

NeNEB	Neuronales Netzwerk zur Echtzeitklassifikation von Bildern Der NeNEB Chip-Entwurf stellt eine Hardware Implementierung der Vorwärtsphase eines Backpropagation Netzwerks zur Klassifizierung von Bildern in Echtzeit dar - siehe auch [NeNEB97b], [NeNEB97a] und [NeNEB96]. Der Chip-Entwurf wurde im Rahmen einer Diplomarbeit mit VHDL realisiert.

GIPP	General purpose Image PreProcessor Faltungs-, Dilatations- und Erosionsprozessor für Graustufenbilder, skalierbar bezüglich Fenstergröße und Wortbreite. Innerhalb eines physikalischen Bildes sind logische Unterbilder frei definierbar, über deren Grenzen nicht hinweggefaltet wird. Der Prozessor wurde im Rahmen einer Diplomarbeit entworfen, ein Layout der Netzliste liess sich allerdings bei der damals vorhandenen Technologie -mit nur zwei Metalllagen- nicht realisieren. Zu der Arbeit wurde ein Fachbereichsbericht herausgegeben.

Segment	Segmentierung von Graustufenbildern Im Rahmen eines Entwurfsprojektes wurde ein iterativer, hierarchischer Segmentierungsalgorithmus in Hardware realisiert.

Histogrammer	Histogramm-Prozessor Ein flexibler, echtzeitfähiger Histogrammgenerator für Graustufenbilder bis zur Größe 4096x4096x10 Pixel. Der Chip wurde in einer Diplomarbeit in Kooperation mit der "Mikroelektronik Anwendungszentrum Hamburg GmbH (MAZ)" entwickelt.

KissChip	Ein Konverter von Packet-Radio nach RS232 Der Kisschip dient als Interface zwischen einem beliebigen Rechner mit RS 232-Schnittstelle (Kiss-Protokoll) und dem von Amateurfunkern für digitale Datenübertragung benutzten Packet-Radio-Standard. Über einen externen Modem-Baustein kann ein Sprechfunkgerät zur Datenübertragung verwendet werden. Der Kisschip wurde im Rahmen einer Studienarbeit zunächst als Verhaltensmodell in Turbo Pascal entworfen und dann mit VHDL implementiert.

DCF77	DCF77 Funkuhr-ICs Im Rahmen des Praktikums VLSI Entwurf werden, als Aufgaben zu dem Themenbereich Standardzell-Entwurf, regelmäßig Funkuhr-/Wecker-ICs entworfen. Von den (vielen) bisher fertiggestellten Schaltungen werden hier einige exemplarisch vorgestellt. Die ICs implementieren eine vom deutschen Zeitzeichensender (DCF77) gesteuerte Funkuhr mit Alarmfunktion.

NN8-Chip	Hopfield-Gardner Netzwerk mit binären Kopplungen NN8-Chip ist der erste Prototyp der in [He96] vorgeschlagenen Architektur für neuronale Netzwerke des Hopfield-Gardner Typs mit binären Kopplungen. Die Beschränkung auf binäre Kopplungen wird durch die Verwendung einer neuen iterativen Lernregel [He93] möglich. Das entsprechende Netzwerk ist minimal und voll skalierbar bis zu sehr großen Netzwerken mit mehr als 10⁶ Neuronen. NN8-Chip implementiert neben der Dynamik des Netzwerks auch die Hebb-Lernregel und die iterative Lernregel.

BCDCalc	High-Level Synthese eines Taschenrechner-Chips Im Rahmen des "VLSI Entwurfsprojekts" im WS93/94 entstanden zwei Taschenrechner CPUs, von denen eine gefertigt wurde. BCDCalc implementiert die Grundrechenarten mit Fließkommazahlen in BCD Arithmetik (Zahlenbereich +/- 9.999 999 999 E 99), mit Operatorpriorität und mehreren Klammerebenen. Das Besondere des Entwurfs ist der Entwurfsablauf: BCDCalc wurde mit dem MIM2SOLO Compiler vollständig aus einer Hochsprachenbeschreibung in Pascal synthetisiert.

IX0	Ein universell einsetzbarer Feldbusprozessor Der IX0 ist ein universell einsetzbarer Multiprotokoll Feldbusprozessor, basierend auf einer Stack-Architektur. Der Prototyp IX0 der Architektur wurde in Zusammenarbeit mit der Firma Delta-T entwickelt und bei ES2 gefertigt.

Deltamodulator	Ein krümmungsadaptiver Deltamodulator Der Chip ist im Rahmen eines "VLSI Entwurfsprojekts" entstanden. Im Gegensatz zur normalen Deltamodulation werden bei dem krümmungsadaptiven Verfahren auch von +1/-1 verschiedene Werte ermittelt und übertragen.

MusiChip	Grußkarten Melodie-ICs Die Chips sind die Entwurfsergebnisse des (alten) "VLSI Entwurfspraktikums". Sie realisieren mit minimalem Hardwareaufwand die Wiedergabe mehrerer fest eingespeicherter Melodien.

Democom-S	High-Level Synthese eines 16-bit CISC-Prozessors Als erstes größeres Testdesign für den MIM2SOLO Compiler diente ebenfalls der erweiterte DEMOCOM des Buchs Rechnerstrukturen. DEMOCOM-S implementiert alle Befehle von DEMOCOM-3 (siehe unten), mit Ausnahme der Multiplikation und Divison.

Democom-3	Ein 16-bit CISC-Prozessor Der Chip implementiert (eine erweiterte Version) des Beispielrechners DEMOCOM aus Rechnerstrukturen.

PWR-8	Schnelle Leistungsmessung an elektrischen Motoren Der Chip berechnet die Wirkleistung, sowie die Effektivwerte von U und I, in elektrischen Netzen. Dabei werden die Perioden einzeln betrachtet und die Werte durch Integration bestimmt.

tl2scsi	Ein Konverter von Transputer-Links nach SCSI Der Entwurf aus dem "VLSI Entwurfsprojekt" realisiert eine Schnittstelle zwischen Transputer-Link und SCSI.

Simplex	Akzelerator f�r den Simplex-Algorithmus Eine parallele Architektur für den numerisch stabilen Simplex-Algorithmus.

TSRAM / PARRAM	Schnell testbare Speicher Zwei Entwürfe aus einem "VLSI Entwurfsprojekt"; sie realisieren Speicherstrukturen, die mit linearen Aufwand testbar sind.

Skelet	Skelettierung von Binärbildern Durch die Implementation eines Bild(vor)verarbeitungsalgorithmus in Hardware konnte der Datendurchsatz gegenüber einer Softwarelösung um mehr als den Faktor 1000 erhöht werden, wodurch erst die Echtzeitfähigkeit erreicht werden konnte. Chip ist pipelinefähig -der iterative Algorithmus wird durch eine Kette von ICs realisiert- und besitzt lokalen Bildspeicher.

SCHEME-1	Der Hamburger SCHEME-Prozessor Hardwareimplementation der Programmiersprache SCHEME.

FPGA Entwürfe

Gerade im Bereich der Lehre und für das Prototyping von Designs bieten FPGAs beste Voraussetzungen durch die sofortige Verfügbarkeit. Einige unsere FPGA Realisierungen werden im folgenden vorgestellt.


Sonar	Ein Ultraschall Ortungsgerät Im Rahmen des "VLSI-Entwurfsprojekts" wurde im Sommersemester 2001 ein Ortungsgerät entworfen, das die mit Ultraschallchirps gemessenen Entfernungen als Töne im Hörbereich wiedergibt. Für eine prototypische Implementation des Systems, wurde eine analoge Platine zusammen mit einem ALTERA Prototypenboard eingesetzt. In einer nachfolgenden Baccalaureatsarbeit wurden Einflüsse der Systemparameter auf die Implementation und Erweiterungen diskutiert.

PalCo	Ein digitaler PAL-Videosignal-Encoder in einem FPGA Dieser Prototyp enthält in einem FPGA alle Komponenten, die zur Erzeugung eines PAL-Farbvideosignals zusammen mit den Synchronisationssignalen erforderlich sind. PalCo liefert ein 8-Bit-FBAS-Signal, das über einen Video-DAC auf einem analogen PAL-Farb-TV darstellbar ist. English documentation

IrDA-RSA	System zur optoelektronischen, komprimierten, verschlüsselten Datenübertragung Im Rahmen des FPGA Praktikums werden digitale Schaltungen (IrDA-CoDec, RS232-Sender, RS232-Empfänger, Textpuffer mit SRAM/DRAM Controller, Datenkompression und RSA) in EPLDs und FPGAs implementiert und schrittweise zu einem System zur optoelektronischen Datenübertragung zusammengefügt.

VidTrans	Ein EPLD basierter Transientenrekorder Die Schaltung dient zur Aufnahme und Wiedergabe kurzer (Farb-)Videosignalsequenzen zur Unterstützung sytemnaher Simulationen von videosignalverarbeitenden Einheiten in einer VHDL Umgebung - siehe auch [FPL96]. English documentation

NN8-Control	Ein schneller Controller für NN8-Chip Die Prototypenkarte mit NN8-Chip und dem Controller NN8-Control, sowie die dazugehörige Software wurde im Rahmen einer Studienarbeit entwickelt.

MegaDigi	Ein rein digitaler, echtzeitfähiger Video-Digitalisierer MegaDigi wurde im Rahmen einer Studienarbeit entwickelt. Das Ziel ist ein in der Sprache VHDL formuliertes Modul, das sich in digitale ASICs für Bildverarbeitungsaufgaben integrieren läßt. Dabei erfolgt die Extraktion der Bildinformation aus einem Standard Composite Videosignal rein digital.

Emma	Eine Multichip-Mustererkennungs-Architektur Die FPGA-basierte Architektur wurde in einer Studienarbeit entwickelt.

Zimo	Verbesserung einer digitalen Mehrzugsteuerung Im Rahmen des Grundstudiumsprojekts "Implementierung eines technischen Prozesses" im SS94 entstand die Aufgabe, einen kollisionsfreien Mehrzugbetrieb mit einer digital gesteurten Modellbahn zu realisieren. Der Aufbau der dabei benötigten Schaltungen erfolgte mit Altera FPGAs.