MIN-Fakultät
Fachbereich Informatik
TAMS
ASIC

TSRAM / PARRAM

Schnell testbare Speicher

Layout TSRAM (54k gif)
Layout PARRAM (72k gif)

Spezifikation

Die ICs implementieren schnell testbare Speicher.

Die Speicher verwenden Reed-Muller Kodierung anstelle der Minterm-Kodierung. Dadurch reichen anders als bei üblichen SRAM oder DRAM Speichern bereits O(#Eingänge) Testmuster für den vollständigen funktionalen Test aus.

Entwurfsvorgehen

Schaltungsbeschreibung in der Sprache MODEL (ES2 SOLO1400)
Standardzellentwurf mit SOLO1400

technische Information

ES2 Chipfläche Pads Tran.
TSRAM 1.5µm CMOS, 2 Met. 44.85mm2 21 42508
PARRAM 1.5µm CMOS, 2 Met. 43.82mm2 28 42310