IX0 Feldbusprozessor
Layout (43k gif)Spezifikation
Der IX0 ist ein universell einsetzbarer Multiprotokoll Feldbusprozessor, auf einer Stack-Architektur.Der Prototyp IX0 der Architektur wurde in Zusammenarbeit mit der Firma Delta-T (jetzt SEND) entwickelt und bei ES2 gefertigt.
Delta T Entwicklungsgesellschaft für computergesteuerte Echtzeitsysteme GmbH
Nach dem Prototypen wurde ein erweiterter Nachfolger IX1 als Serienprodukt aufgelegt. Hier die englische Kurzbeschreibung aus dem IX1 Datenblatt.
IX1
The IX1 is a member of a family of programmable fieldbus controllers. It consists of a 12-bit 16 MIPS processor, 4K program and 1K data memory, a configurable serial (fieldbus) interface and a flexible user port all on one chip.The processor has a dual stack architecture and separate internal data and program memories. On top of its general purpose instruction set some unique instructions allow efficient processing of serial protocols.
The configurable serial interface processes all industry standard serial signalling codes up to 1.5MBps. Every bit is oversampled 16 times. Processing above the bit level is under complete software control.
The double buffered serial transmitter places any bit pattern on the serial output according to the baud rate, code, and stuffing convention selected.
Features:- Open serial interface
- Processes fieldbus protocols up to 1.5MBit per second
- Flexible user interface:
- single chip solution for fieldbus slave devices
- universal programmable receiver transmitter
- dual port memory mode
- Physical and Link-layer preprocessor for fieldbus masters
- Single Chip microcontroller
- Dual task architecture for protocol and application processing
- Direct connect to sensors and actuators
- CSMA/CA, NRZ, NRZI, Manchester, Biphase and Miller Coder/Decoder
- Programmable CRC checker and -generator
- Power-down capability
- On-chip watchdog timer
