NeNEB

Layout (28k gif)
Diplomarbeit
EIS Workshop'97
Journal of Microelectronic Systems Integration 5'97
NICROSP'96

Spezifikation

Der NeNEB Chip-Entwurf stellt eine Hardware-Implementierung eines neuronalen Netzwerks zur Klassifizierung von Bildern in Echtzeit dar. Die Implementation umfaßt die Vorwärtsphase des BackPropagation Netzwerks. Bei einer Taktfrequenz von 60 MHz kann der NeNEB Chip zwischen 50 Bildern a 256 x 256 Pixels (65536 Eingänge) pro Sekunde und bis zu 50000 ''Bilder'' a 66 Pixel pro Sekunde klassifizieren. Der NeNEB Chip ist zwar für die Klassifizierung von Bildern vorgesehen, jedoch nicht auf dieses Aufgabengebiet beschränkt. NeNEB verfügt über bis zu 65536 Input Neuronen, 8 Hidden Neuronen und 32 Neuronen (65536-8-32 Netz). Der maximale Durchsatz liegt bei etwa 25 Mcps (Mega connections per seconds) was etwa einen Faktor 25 gegenüber einer Workstation (Sparc 10, etwa 1Mcps) liegt. Eine Ein-Chip-Lösung hat gegenüber anderen Ansätzen den Vorteil, daß die Datenverarbeitung direkt and der Quelle (Video-Kamera) erfolgen kann und so den Flaschenhals von Datenübertragung und Datenspeicherung vermeidet.

Der NeNEB Chip wurde im Rahmen der Diplomarbeit mit dem Titel "Hardware-Realisierung eines neuronalen Netzwerkes zur Echtzeit-Bildklassifikation - NeNEB-Chip -" als synthetisierbares VHDL Modell erstellt.

Entwurfsvorgehen

Simulation und Synthese (Synopsys: VSS, Design Compiler)
Standardzell Layout und Back-End (Cadence: DF-II, Cell Ensemble)

technische Information

ES2	Chipfläche	Pads	Taktfrequenz
0.7µm CMOS, 2 Met.	13.5 x 11.6mm2	65 + 12 Power	60 MHz