TAMS / Java / Hades / applets: contents | previous | next | |||||||||||||||||||||||||||||||||||||
Hades Applets contents visual index introduction std_logic_1164 gatelevel circuits delay models flipflops adders and arithm... counters LFSR and selftest memories programmable logic state-machine editor misc. demos I/O and displays DCF-77 clock relays (switch-le... CMOS circuits (sw... RTLIB logic RTLIB registers Prima processor D*CORE MicroJava Pic16 cosimulation Mips R3000 cosimu... Intel MCS4 (i4004) image processing ... [Sch04] Codeumsetzer [Sch04] Addierer [Sch04] Flipflops [Sch04] Schaltwerke [Sch04] RALU, Min... D-Register Zähler ALU RALU Tristate-Tre... RaluBus RaluLeit RaluRAM MiniCPU CpuAdr [Fer05] State-Mac... [Fer05] PIC16F84/... [Fer05] Miscellan... [Fer05] Femtojava FreeTTS | RALU mit Bus
Circuit Description
Das Applet kombiniert die RALU
mit Eingabeeinheit und Ausgabeeinheit,
die über einen tri-state Datenbus verbunden sind.
Für eine detaillierte Erläuterung vgl. Abschnitt 6.6.3 in
Technische Informatik 1.
Kernstück der Schaltung ist wiederum die bekannte 4-bit ALU mit vorgeschalteten Registern, die hier als Akkumulator (Accu) und RegB bezeichnet werden. Die Dateneingänge dieser beiden Register werden jetzt nicht mehr über externe Schalter angsteuert, sondern sind direkt an den gemeinsamen Datenbus angeschlossen, der alle Register miteinander verbindet. Über die beiden Tristate-Treiber kann der Datenbus entweder von der Eingabeeinheit (Hex-Schalter oben rechts) oder vom Ausgang der ALU aus versorgt werden. Die beiden Tristate-Treiber werden über 'Gate'-Signale (AluG und InG) gesteuert. Solange beide Tristate-Treiber inaktiv sind, bleibt der Datenbus auf undefiniertem Pegel (logischer Wert 'Z', gelb-orange Farbe). Falls beide Tristate-Treiber gleichzeitig aktiv sind, kann es abhängig von den konkreten Datenwerten zu Kurzschlüssen kommen (logischer Wert 'X', magenta). Die gesamte Schaltung ist typisch für das Rechenwerk eines 4-bit Mikroprozessors mit Akkumulator-Register (ACCU) und temporärem Datenregister (RegB). Durch geeignete Ansteuerung der Kontrolleingänge ist es möglich, Daten vom Dateneingang (Hex-Schalter oben rechts) zunächst in die Datenregister ACCU und RegB zu übertragen, dann eine ALU-Funktion auszuwählen, und das Resultat der ALU-Operation schließlich über den den Datenbus in das Ausgaberegister (Takt über OutC) zu übertragen. Bitte die Funktionsweise der RALU mit Bus durch Anlegen verschiedener Eingangswerte sowie die Auswahl verschiedener ALU-Operationen austesten. Zum Steuern der Simulation entweder die verschiedenen Schalter direkt anklicken, oder die folgenden Bindkeys tippen:
| ||||||||||||||||||||||||||||||||||||
Print version | Run this demo in the Hades editor (via Java WebStart) | |||||||||||||||||||||||||||||||||||||
Usage | FAQ | About | License | Feedback | Tutorial (PDF) | Referenzkarte (PDF, in German) | |||||||||||||||||||||||||||||||||||||
Impressum | http://tams.informatik.uni-hamburg.de/applets/hades/webdemos/90-tionline/06-ralu/ralubus.html |