TAMS / Java / Hades / applets: contents | previous | next | ||||
Hades Applets contents visual index introduction std_logic_1164 gatelevel circuits delay models flipflops adders and arithm... counters LFSR and selftest memories programmable logic state-machine editor misc. demos I/O and displays DCF-77 clock relays (switch-le... CMOS circuits (sw... RTLIB logic RTLIB registers Prima processor D*CORE MicroJava Pic16 cosimulation Mips R3000 cosimu... Intel MCS4 (i4004) image processing ... [Sch04] Codeumsetzer [Sch04] Addierer Volladdierer 4-bit Addierer Addierer Add/Sub. ALU Komparator Komparator (... [Sch04] Flipflops [Sch04] Schaltwerke [Sch04] RALU, Min... [Fer05] State-Mac... [Fer05] PIC16F84/... [Fer05] Miscellan... [Fer05] Femtojava FreeTTS |
Die Beispielschaltungen in diesem Kapitel demonstrieren den prinzipiellen
Aufbau von Addierern und einer ALU (arithmetisch-logische Einheit)
als Grundlage der Rechenwerke von Mikroprozessoren.
Die Schaltungen entsprechen den Beispielen aus den Abschnitten 4.6,
4.7 und 4.9 des Buchs
Technische Informatik 1.
Dort finden sich auch detaillierte Erläuterungen und Hinweise
zum Entwurf der Schaltungen.
Das erste Applet demonstriert den grundlegenden 1-Bit Volladdierer als zweistufiges Schaltnetz in disjunktiver Form (UND-ODER Struktur). Das zweite Applet zeigt, wie durch Verketten der Carry-Eingänge und -Ausgänge ein n-bit Ripple-Carry-Addierer gebaut wird. Die folgenden Applets benutzen einen fertig vordefinierten 4-bit Addierer als Grundlage. Der verwendete Typ 7483 ist als integrierte Schaltung erhältlich und steht auch in vielen IC-Entwurfswerkzeugen als fertige Komponente bzw. als Makro zur Verfügung. Das nächste Applet zeigt den Einsatz von XOR-Gatter zur Bildung des Einer-Komplements und die damit mögliche wahlweise Berechnung der Addition oder Subtraktion der beiden Operanden. Dieses Prinzip wird im folgenden Applet dann zum Entwurf einer vollwertigen 4-bit ALU mit den logischen Funktionen UND, ODER, XOR sowie den arithmetischen Funktionen Addition und Subtraktion erweitert. Die beiden letzten Applets des Kapitels zeigen den prinzipiellen Aufbau von Komparatoren zum Größenvergleich von Integerwerten als Schaltnetz in zwei Varianten: als zweistufiges Schaltnetz in diskunktiver Form, sowie als Realisierung mit Multiplexern.
| |||
Usage | FAQ | About | License | Feedback | Tutorial (PDF) | Referenzkarte (PDF, in German) | ||||
Impressum | http://tams.informatik.uni-hamburg.de/applets/hades/webdemos/90-tionline/04-addierer/va.html |