TAMS / Java / Hades / applets: contents | previous | next | ||||
Hades Applets contents visual index introduction std_logic_1164 gatelevel circuits delay models flipflops adders and arithm... counters LFSR and selftest memories programmable logic state-machine editor misc. demos I/O and displays DCF-77 clock relays (switch-le... CMOS circuits (sw... RTLIB logic RTLIB registers Prima processor D*CORE MicroJava Pic16 cosimulation Mips R3000 cosimu... Intel MCS4 (i4004) image processing ... [Sch04] Codeumsetzer [Sch04] Addierer [Sch04] Flipflops SR-Flipflop Flankensteue... JK-Flipflop Register [Sch04] Schaltwerke [Sch04] RALU, Min... [Fer05] State-Mac... [Fer05] PIC16F84/... [Fer05] Miscellan... [Fer05] Femtojava FreeTTS | SR-Flipflop
Circuit Description
Das Applet zeigt eine der vielen Möglichkeiten zur Realisierung
des SR-Kippgliedes (set-reset flipflops).
Hier werden je ein ODER- und ein UND-Gatter verwendet,
während im Buch die Varianten mit zwei NOR-Gattern und zwei NAND-Gattern
vorgestellt werden.
Zum Ansteuern der Simulation entweder die Schalter S und R anklicken oder die Tasten 's' und 'r' tippen. (Falls das Applet nicht auf die Tasten reagiert, bitte einmal in das Applet klicken). Durch die Rückkopplung bleibt das Flipflop nach dem Start der Simulation zunächst in einem umdefinierten Zustand (Farbe cyan). Erst nachdem entweder der S oder der R Eingang aktiviert wurden, nimmt das Flipflop einen definierten Zustand ein.
| |||
Print version | Run this demo in the Hades editor (via Java WebStart) | ||||
Usage | FAQ | About | License | Feedback | Tutorial (PDF) | Referenzkarte (PDF, in German) | ||||
Impressum | http://tams.informatik.uni-hamburg.de/applets/hades/webdemos/90-tionline/05-flipflop/ff_df.html |