Unterlagen
Vorlesungsunterlagen, Datenblätter & Dokumentation und diverse Links - thematisch sortiert. Die Liste wird im Lauf der Veranstaltung aktualisiert...Aktuell | VHDL | EDA-Programme
Aktuell
Allgemeines Material aus den Plenumsterminen: Foliensätze, Beispieldateien usw.15.10.2026
- Foliensatz: "Einführung", 1,9Mi pdf
- Foliensatz: "Rechnerarchitekturen: ISA / Pipelining / Speicherhierarchie", 2,2Mi pdf
22.10.2026
VHDL
Allgemeine Dokumentation zu VHDL und Beschreibung der Syntax.- "VHDL Kompakt", 556Ki pdf - die Syntax und viele VHDL Beispiele
- introVHDL.tgz - Beispiele der VHDL-Folien und "Templates" für die Simulation
Links
EDA-Programme
EDA für Electronic Design Automation - Hier sind die Anleitungen zur Benutzung der Programme sowie Links zu deren Herstellern.- Hersteller und OpenSource
- Intel FPGA (Altera)
- Siemens (Mentor Graphics): ModelSim - eingeschränkt in Quartus (=Intel FPGA) enthalten
- Cadence
- Synopsys
- GHDL, nvc und GTKWave (OpenSource VHDL-Simulator)
- Setup
- Um die Initialisierung der Werkzeuge zu vereinfachen, gibt es Shellscripte für bash/sh oder tcsh/csh, die die benötigten Suchpfade und Umgebungsvariablen setzen:
source $tamsSW/profile.d/edaSetup.sh [tool-list]
source $tamsSW/profile.d/edaSetup.csh [tool-list]
- Eingaben für tool-list sind beispielsweise:
ams ldv für die Simulation: xmvhdl, xmvlog, xmelab, xmsim alt für den FPGA Entwurf: quartus - Cadence Simulation
- Um alle temporären Dateien separat zu halten, empfiehlt es sich die
VHDL Arbeitsbibliothek work auf ein entsprechendes
Unterverzeichnis abzubilden. Dieses kann dann später komplett
gelöscht werden. Dazu sind
- ein Unterverzeichnis work im aktuellen Verzeichnis anzulegen
- die Dateien cds.lib und hdl.var in das aktuelle Verzeichnis zu kopieren
- Hier die Schritte zur Simulation der Ampelschaltung aus den
VHDL-Beispielen:
xmvhdl -linedebug tlcWalk.vhd tlcTest.vhd xmelab tlcTest xmsim -gui tlcTest
- ghdl, bzw. nvc und gtkwave
- Zur Nutzung der OpenSource Werkzeuge ghdl oder nvc als
Simulator und gtkwave für die Anzeige folgen hier die Schritte, um
zu simulieren und sich die Ergebnisse anzusehen.
Auch hier wird davon ausgegangen, dass ein Unterverzeichnis work erstellt wurde (s.o.). - ghdl, nvc und gtkwave sind bereits auf den TAMS-Rechnern vorinstalliert:
ghdl -a --workdir=work tlcWalk.vhd ghdl -a --workdir=work tlcTest.vhd ghdl -e --workdir=work tlcTest ghdl -r --workdir=work tlcTest --vcd=tlcTest.vcd gtkwave tlcTest.vcd
...oder mit nvc als Simulator:nvc -a tlcWalk.vhd nvc -a tlcTest.vhd nvc -e tlcTest nvc -r -w tlcTest gtkwave tlcTest.fst
- Windows: laut Webseite gibt es auch die Möglichkeit ghdl unter Windows laufen zu lassen. Den dort skizzierten Mechanismus über MSYS2 habe ich noch nicht ausprobiert... (der letzte Versuch ist mehrere Jahre her, da funktionierten nur die 32-bit Versionen).
Hardware
Dokumentation zu den Hardwareeinheiten, der Prototypenplatine etc.Speicher: ROM, RAM
- memorySim.tgz enthält
Simulationsmodelle für ROM und SRAM (ohne Timing). Über Dateiein-
und -ausgabe kann der Speicher einfach initialisiert werden.
rom.vhd ROM Simulationsmodell ramB.vhd RAM Simulationsmodell: bidirektionaler-/Tristate-Datenbus ramIO.vhd RAM Simulationsmodell: getrennte Lese- und Schreib-Datenbusse. Sollte hier benutzt werden, da es später direkt durch die Quartus-generierten Speicher ersetzt werden kann! memPkg.vhd Package mit Deklarationen instMem.dat Beispieldatei: Speicherinhalt procTest.vhd Beispieldatei: Benutzung Diese Speicher (rom, ramIO) dienen erst einmal dazu, die Prozessorhardware mit einem ersten (einfachen) Simulationsmodell zu versorgen. Später, bei der weiteren Umsetzung auf der Prototypenplatine, wird der Speicher dann durch Quartus Speicher ersetzt.
