Simulation von Gatternetzlisten – VHDL und Mixed-mode

Werkzeuge : Cadence Xcelium Design-Kits : AMS Hit-Kit edaSetup : 1dv ams

Andreas Mäder

Diese Anleitung skizziert die grundlegenden Schritte, um synthetisierte Gatternetzlisten mit einer VHDL-Testumgebung zu simulieren.

Vor dem Layout prüfen derartige Simulationen die Funktionalität der Schaltung unter Berücksichtigung der Gatterverzögerungen und geschätzter Leitungslaufzeiten. Zudem ist so auch gewährleistet, dass die Synthese "richtige" Ergebnisse geliefert hat und keine Programm- oder Bedienungsfehler aufgetreten sind.

Nach dem Layout, der Platzierung und Verdrahtung, können zusätzlich die, aus dem Layout extrahierten, Leitungslaufzeiten in der Simulation berücksichtigt werden. Bei Standardzellentwürfen ist eine derartige abschließende Simulation mit "Backannotation" unerlässlich, bevor das ASIC zur Fertigung freigegeben werden kann.

Da das spezielle Vorgehen von der Gatterbibliothek und den verwendeten Werkzeugen (Simulator, Timing-Analyzer, Layoutprogramme) abhängig ist, werden im folgenden zwei prototypische Abläufe vorgestellt:

- Simulation von VHDL-Netzlisten: allgemeine Hinweise
- Mixed-mode Simulation von Verilog-Netzlisten. Das Beispiel beschreibt speziell das Vorgehen, bei Benutzung der CADENCE Simulatoren und den Zellbibliotheken des AMS 0, 35 μm Prozesses und ergänzt damit die Anleitung zur "VHDL-Synthese".

Voraussetzung

Im Folgenden wird immer eine Hierarchie vorausgesetzt, wie sie in Abbildung 1 skizziert ist. Zu implementieren ist eine (hierarchische) VHDL-Beschreibung entity $\langle topLevel \rangle$, die innerhalb einer Testumgebung simuliert wurde: entity $\langle testEnv \rangle$, architecture $\langle testbench \rangle = Datei \langle testEnv \rangle$.vhd. Durch die Synthese wurde eine hierarchische Netzliste erzeugt, siehe "VHDL-Synthese", und in einer einzigen Datei $\langle netlist \rangle$.vhd/.v gesichert. Als Konfiguration der vorhandenen Testumgebung soll diese Netzliste jetzt simuliert werden.

Zeitverhalten und Backannotation

Bei aktuellen Submikron-Technologien liegen die Leitungsverzögerungen teilweise deutlich über den eigentlichen Gatterlaufzeiten. Um dies bei der Simulation von Netzlisten zu berücksichtigen, kann man

- *vor dem Layout* die Leitungsverzögerungen mit heuristischen Modellen (Anzahl der Gatter, Verbindungsstruktur, etc. → geschätzte Verdrahtungslängen + Ausgangslast) als *statische Timinganalyse* ermitteln.
- *nach dem Layout* aus den Topologiedaten Verzögerungsmodelle (RC-Modelle) extrahieren und so sehr genau die Effekte durch Leitungslaufzeiten berechnen (*"Backannotation"*).





Hier wird nur ein vergleichsweise einfaches heuristisches Modell berücksichtigt, das eine durch den Syntheseprozess erzeugt SDF-Datei (Standard Delay Format) benutzt.¹ Das Verfahren ist in dem zweiten Abschnitt zur mixed-mode Simulation skizziert.

VHDL-Simulation, allgemein

Die Schritte dieses Abschnitts gelten unabhängig von bestimmten Simulatoren und beziehen sich allgemein auf die Konfiguration von VHDL-Hierarchien. Für die hier installierten Standardzell-Entwurfsumgebungen wird eine mixed-mode Simulation empfohlen, wie sie im zweiten Teil, ab Seite 4, beschrieben ist.

1. Netzliste nachbearbeiten

Vor der Simulation sind noch einige Änderungen in der Netzlistendatei notwendig; dazu kann ein beliebiger Texteditor benutzt werden.

 $> \langle edit \rangle \langle netlist \rangle$.vhd

[shell]

Zuerst sind die "logischen Namen" der Zellbibliotheken zu ergänzen: die Synthese erzeugt zwar Verweise auf die IEEE-Bibliotheken, Referenzen auf die Zellbibliothek fehlen aber noch. Abhängig von dem Prozess, bzw. dem FPGA-Typ sind die passenden Bibliotheken einzutragen.² Der Verweis auf die Bibliothek wird dabei ersetzt:

library IEEE; \Rightarrow library IEEE, $\langle refLib1 \rangle$, $\langle refLib2 \rangle \dots$;

Design-Kit	Zellbibliotheken
AMS	c35_corelib, c35_iolib, c35_iolibv5
Altera	<pre>altera_mf, cycloneive_atoms</pre>
Xilinx	unisims

Die Synthese erzeugt ein zusätzliches Package CONV_PACK_(*topLevel*) mit eigenen Deklarationen. In der Regel wird dieses Package nicht benötigt und kann, zusammen mit den Verweisen darauf (use work.CONV_PACK_(*topLevel*)all;) entfernt werden. Werden im Code die arithmetischen Arraytypen signed und unsigned benutzt, ist die Referenz auf den "offiziellen" Standard ieee.numeric_std zu ändern.

In der synthetisierten Datei sind, außer den Netzlisten (den architectures), auch die zugehörigen entity-Deklarationen enthalten. Um in der VHDL-Testumgebung problemlos zwischen den Architekturen *vor* und *nach* der Synthese auswählen zu können, sollten diese Deklarationen eigener Entities in $\langle netlist \rangle$.vhd auskommentiert werden;³ zusätzliche Entities (z.B. DesignWare Komponenten) bleiben stehen.

2. Konfiguration der Testumgebung

Für die Testumgebung wird jetzt eine neue Konfiguration erzeugt, die die synthetisierte Netzliste als instanziierte Komponente einbindet. Die Konfiguration kann, als eigenständige Entwurfseinheit, in einer extra Datei stehen, meist werden Konfigurationen direkt in der Datei mit der Testumgebung deklariert.

¹Die genaue Bedienung der hochspezialisierten Werkzeuge zu Timinganalyse und Backannotation würde den Rahmen so eines "Kochrezepts" sprengen.

²Wegen der ständigen Aktualisierung der Design- und FPGA-Kits, sollte man sich die jeweilige Dokumentation ansehen, bzw. bei mir nachfragen.

³So vermeidet man Probleme mit den Zeitstempeln der EDA-Werkzeuge.

 $> \langle edit \rangle \langle testEnv \rangle$.vhd

Die Bezeichner der synthetisierten Netzliste entsprechen folgendem Schema:

- die Namen der entitys ändern sich nicht (s.o.).
- auch die Label der Instanzen, f
 ür hierarchische Konfigurationen, bleiben wie im urspr
 ünglichen VHDL-Code.
- Bezeichnern der architectures wird SYN_ vorangestellt.

Die Default-Konfiguration, bei der die gesamte Hierarchie durch die Syntheseausgabe ersetzt wird, sieht dann folgendermaßen aus:

```
configuration \langle configId \rangle of \langle testEnv \rangle is
for \langle testbench \rangle
    for \langle instLabel \rangle: \langle topComponent \rangle use entity work. \langle topLevel \rangle (SYN_\archId \rangle);
    end for;
end for;
end configuration \langle configId \rangle;
```

Sollen Verhaltensmodelle und synthetisierte Netzlisten gemischt werden, dann muss die Konfiguration hierarchisch erweitert werden, beispielsweise als:

```
configuration \langle configId \rangle of \langle testEnv \rangle is
for \langle testBench \rangle
for \langle instLabel \rangle: \langle topComponent \rangle use entity work. \langle topLevel \rangle (SYN_\archId \rangle);
for SYN_\archId \rangle
for \langle i1Label \rangle: \langle component1 \rangle use entity work. \langle entity1Id \rangle (SYN_\arch1Id \rangle);
end for;
for \langle i2Label \rangle: \langle component2 \rangle use entity work. \langle entity2Id \rangle (\langle arch2Id \rangle);
end for;
end for;
end for;
end for;
end for;
end for;
end configuration \langle configId \rangle;
```

3. VHDL-Simulation der synthetisierten Netzliste

Anschließend kann wie gewohnt simuliert werden: Codeanalyse der Quelldateien, Elaboration der Schaltung und Simulation (der Konfiguration).

Simulator		Analyse	Elaboration	Simulation
CADENCE	Xcelium	xmvhdl, xmvlog	xmelab	xmsim
S YNOPSYS	VCS	vhdlan <i>,</i> vlogan	vcs	simv

VHDL

Mixed-mode Simulation

Bei der Simulation aus Gatterebene werden oft Verilog-Netzlisten benutzt, da die Dateien kompakter sind. Gemischte Simulationen verbinden (komfortable) VHDL-Testumgebungen mit einfach handhabbaren Verilog-Netzlisten. Der hier vorgestellte Ablauf beschreibt die Simulation mit CADENCE Xcelium. Wie bei allen modernen Simulationsengines ist eine gemeinsame Simulation mehrerer Hardwarebeschreibungssprachen (VHDL, Verilog und SystemC) möglich. Dabei werden nur im ersten Schritt, der Codeanalyse, die Sprachen getrennt verarbeitet. Als Zellbibliothek wird der AMS 0, 35 μm Prozess c35b4 benutzt.⁴

Timinganalyse

Während früher die Zellbibliotheken – dies gilt sowohl für VHDL-, als auch für Verilog-Modelle – Gatterverzögerungszeiten enthielten, benutzen inzwischen fast alle ASIC-Hersteller *unit-Delay* Modelle mit konstanten Verzögerungszeiten für alle Gatter: 1 ns, 10 ps... Der Grund dafür ist, dass das Zeitverhalten parametrisierbar sein muss, um

- den Bereich der Fertigungsstreuungen (Min.-/Typ.-/Max.-Delay) abzudecken.
- verschiedene Betriebsbedingungen (Temperatur, Spannung...) zu berücksichtigen.
- Ausgangslasten durch Fan-Out und durch geschätzte oder aus dem Layout extrahierte Leitungslängen zu simulieren.

Anstatt die Parameter in der Simulation nur aus Bibliotheken auszuwählen, werden deshalb externe Programme zu statischen Timinganalyse eingesetzt, die die Verzögerungszeiten für die gewünschten Parameter berechnen und eine SDF-Datei (Standard Delay Format) ausgeben. In der Simulation ersetzt diese (standardisierte) Datei dann die unit-Delay Zeiten.

- SDF-Datei

Bei dem Syntheseprozess, wie er in *"VHDL-Synthese"* beschrieben ist, wurde schon eine SDF-Datei (*netlist*).sdf erzeugt.

1. SDF-Datei compilieren

Ähnlich der Codeanalyse wird die Datei in ein simulatorinternes Format übersetzt und erzeugt eine Ausgabedatei (*netlist*).sdf.X.

- > xmsdfc $\langle netlist \rangle$.sdf
- 2. SDF-Steuerdatei anlegen

Vor der Simulation muss die, vom Syntheseskript generierte, Steuerdatei der SDF-Backannotation noch angepasst werden. Sie legt fest, wie die SDF-Datei heißt und auf welchen Teil der Hierarchie sich die Verzögerungszeiten beziehen, also welches Label die Instanz *(topLevel)* besitzt: *(instLabel)*.

$>$ $\langle edit angle$ netlist.sdf.cmd	[shell]
COMPILED_SDF_FILE = " $\langle netlist \rangle$.sdf.X",	compilierte SDF-Datei
SCOPE = : (instLabel),	<pre>(topLevel)-Label</pre>
LOG_FILE = "(netlist).sdf.log";	Log-Datei

⁴Achtung: auch wenn das prinzipielle Vorgehen für andere Fertigungsprozesse oder FPGA-Entwürfe ähnlich ist, so lassen sich die Schritte in der Regel nicht übertragen. Je nach Hersteller (≡ verwendeter Zellbibliothek), unterscheiden sich die Schritte bei der Timinganalyse voneinander.

[shell]

[shell]

[shell]

Simulation

Im Folgenden werden noch die Schritte gezeigt, um die mixed-mode Simulation zu starten. Die Simulation selbst, Start und Handhabung des Simulators, unterscheidet sich nicht von der gewohnten Vorgehensweise.

- Verilog-Datei

Die Synthese, in *"VHDL-Synthese"* beschrieben, hat als Ausgabe eine Verilog-Netzliste des Entwurfs in der Datei (*netlist*).v geschrieben.

3. VHDL configuration für die mixed-mode Simulation erstellen

Zur Erinnerung: in VHDL können Konfigurationen benutzt werden, um innerhalb von Hierarchien Paare aus Entity+Architecture an Komponenten zu binden. Dadurch können in Testumgebungen Instanzen vor der Synthese (VHDL Code als Register-Transfer Modell) gegen synthetisierte Modelle (Verilog Gatternetzlisten) ausgetauscht werden. Um eine eindeutige Zuordnung zu haben, empfehlen sich explizite configurations.

Der VHDL-Bezeichner der Architektur ist für die Verilog-Netzlisten fest vorgegeben module. Die Port-Kompatibilität von Komponente und top-Level Entity wird vorausgesetzt, so dass bei der Konfiguration keine weiteren Port-Maps oder Typkonvertierungen notwendig sind — wie auch in den VHDL Beispielen Seite 3.

```
> \langle edit \rangle \langle testEnv \rangle.vhd
```

```
configuration (configId) of (testEnv) is
for (testbench)
for (instLabel): (topComponent) use entity work.(topLevel)(module);
end for;
end for;
end configuration (configId);
```

4. Netzliste nachbearbeiten

Vor der Simulation müssen noch fehlende Zeitskalierungen in der Verilog-Datei ergänzt werden.

$>$ $\langle edit angle$ $\langle netlist angle$.v	[shell]
`timescale 10ps/1ps	Zeitskala Einfügen
module $\langle entityId \rangle$	vor erstem Module

5. Codeanalyse und Elaboration

>	<pre>xmvlog -linedebug</pre>	$\langle netlist angle$.v	[shell]
>	xmvhdl -linedebug	-v93 $\langle testEnv \rangle$.vhd	[shell]
>	xmelab -access rw	c -sdf_cmd_file netlist.sdf.cmd $\langle configId angle$	[shell]

Dabei auftretende Warnungen "Too few module port connections.", beispielsweise bei Flipflops mit mehreren Ausgängen (z.B. DFA), können ignoriert werden oder lassen sich per Kommandozeilenoption abschalten: xmelab -nowarn CUVWSP -nowarn SDFNL1 ...

Xmerab -nowarn covwsr -nowarn spruci ...

Anschließend wird die Simulation wir gewohnt aufgerufen:

```
> xmsim -gui \langle configId 
angle
```