The image above shows a thumbnail of the interactive Java applet embedded into this page. Unfortunately, your browser is not Java-aware or Java is disabled in the browser preferences. To start the applet, please enable Java and reload this page. (You might have to restart the browser.)

Circuit Description

Ein einfaches 4-bit Register. Es ist aus vier parallelgeschalteten vorderflankengesteuerten D-flipflops aufgebaut. Bei der steigenden Flanke (0-1 Wechsel) des Taktsignals am Eingang C werden die zu diesem Zeitpunkt an den Dateneingängen D0..D3 in die Flipflops übernommen und dort bis zur nächsten Taktvorderflanke stabil gespeichert. Die gespeicherten Werte werden über die Ausgänge Q0..Q3 ausgegeben.

Der zusätzliche Reseteingang r dient zur Initialisierung des Registers. Solange am Reseteingang r der Wert 1 anliegt, werden die Flipflops zurückgesetzt (Q0..Q3=0000).