TAMS / Java / Hades / applets: contents | previous | next | ||||
Hades Applets contents visual index introduction std_logic_1164 gatelevel circuits delay models flipflops adders and arithm... counters LFSR and selftest memories programmable logic state-machine editor misc. demos I/O and displays DCF-77 clock relays (switch-le... CMOS circuits (sw... RTLIB logic RTLIB registers Prima processor D*CORE MicroJava Pic16 cosimulation Mips R3000 cosimu... Intel MCS4 (i4004) image processing ... [Sch04] Codeumsetzer [Sch04] Addierer Volladdierer 4-bit Addierer Addierer Add/Sub. ALU Komparator Komparator (... [Sch04] Flipflops [Sch04] Schaltwerke [Sch04] RALU, Min... [Fer05] State-Mac... [Fer05] PIC16F84/... [Fer05] Miscellan... [Fer05] Femtojava FreeTTS | 4-bit Addierer und Subtrahierer
Circuit Description
Das Applet zeigt die Realisierung eines kombinierten 4-bit Addierers
und Subtrahierers.
Kernstück ist wieder ein 4-bit Addierer auf Basis des 7483 Standardbausteins.
Die vorgeschalteten XOR-Gatter erlauben abhängig vom Eingangswert Cmpl
die Invertierung von Eingang B und damit die Bildung des Einerkomplements.
In Verbindung mit dem Carry-Input ergeben sich die gezeigten Funktionen.
Zur Steuerung der Simulation bitte direkt die Schalter anklicken. Alternativ sind die Tasten '4', '3', '2', '1' als bindkeys für die Eingänge A3..A0 definiert, sowie die Tasten '8', '7', '6', '5' für die Eingänge B3..B0 und 'x' und 'c' für die Kontrolleingänge 'Cmpl' und 'Cin'.
| |||
Print version | Run this demo in the Hades editor (via Java WebStart) | ||||
Usage | FAQ | About | License | Feedback | Tutorial (PDF) | Referenzkarte (PDF, in German) | ||||
Impressum | http://tams.informatik.uni-hamburg.de/applets/hades/webdemos/90-tionline/04-alu/addsub.html |