

# VHDL-Synthese

---

Werkzeuge : SYNOPSIS Design-Vision  
Design-Kits : AMS Hit-Kit  
designSetup : syn\_ams



Diese Anleitung beschreibt die Synthese mit den SYNOPSIS Werkzeugen: Wegen der vielfältigen Möglichkeiten in den Syntheseprozess einzugreifen, können hier nur die einfachsten Einstellungen vorgestellt werden. Genauere Informationen finden sich in der SYNOPSIS Online-Dokumentation unter: „Design Compiler“

## Design-Flow

Voraussetzung für die Synthese ist eine korrekt simulierte (hierarchische) VHDL-Beschreibung. Die Kodierung von *synthesegerechtem VHDL* ist in der „VHDL Kurzbeschreibung“ und in dem SYNOPSIS „HDL Compiler for VHDL Reference Manual“ beschrieben.

Der Syntheseprozess lässt sich in folgende Schritte unterteilen:

1. Einlesen der VHDL-Quelldatei(en)
2. Behandlung der Hierarchie
3. Randbedingungen für den Syntheseprozess festlegen
4. Synthese der Schaltung und Analyse der Ergebnisse
5. Ausgabedateien für Simulation und Back-End Programme schreiben

## Arbeitsschritte

### VHDL Einlesen

1. (meist schon vor der Simulation ldu) Initialisierung der Shell:

```

maeder on tams85: /home/tams_1/maeder/demo - Befehlsfenster - Konsole
Sitzung Bearbeiten Ansicht Lesezeichen Einstellungen Hilfe
[maeder@tams85]~/demo>source ~/maeder/design.Setup
-----
design.Setup          Andreas Maeder          2006.01

SYNOPSYS  [syn]    Synthesis, Verification  v2005.09 , v2005.12 ...
          [sim]    Simulation tools         v2005.06 ...
          [lmc] [hsp] Smartmodel / HSpice     v2005.09 / v2005.09
          [lay]    Layout+Simulation       v2005.09, v2003.03 ...

CADENCE   [ic ]    IC-Design Framework     ic5.1.41 ...
          [ldv]    Simulation, Synth., Verif. ius5.5 ...
          [soc]    SoC Encounter: Synthese+P&R soc4.1 ...
          [pr]    Placement & Routing     se5.4 ...
          [pcb]    PCB-Design              spb15.2

Design-Kits          SYNOPSYS / CADENCE
          [ams]    +AMS HitKit             v3.70

FPGAs   [alt]    QuartusII, NIOS          v5.0, v3.2
          [xill]    Alliance                v8.1.01i

          [info]    -information about the tools
          [none]   -reset all paths to original values

input:  ams syn ldu
-----
tools... -----online-doc. --version -----
AMS     Hit-Kit             ->amshithelp v3.70
Synopsys Synthesis           ->synhelp    v2005.09-SP2
          Tetramax              v2005.09-SP2
          Formality              v2005.12
          PrimePower             v2005.12
          PrimeTime              v2005.12
          Leda                   v4.2.0
SystemC  v1.0.2
Cadence  logic design/verific. IUS ->ldvhelp    v5.5
          synth                  ->rchelp     v4.2USR4
          Conformal              ->cnfhhelp   v5.1USR1

[maeder@tams85]~/demo>

```

## 2. Start des Systems:

```

maeder on tams85: /home/tams_1/maeder/demo - Befehlsfenster - Konsole
Sitzung Bearbeiten Ansicht Lesezeichen Einstellungen Hilfe

[maeder@tams85]~/demo>ams_synopsys

  DEFINE YOUR TARGET PROCESS: <input>
  -----
  input | AMS-Process          | um | met
  -----
  c35   | C35...               | CMOS | 0.35 | 3/4
  cxx   | CXB/CXE/CXQ         |      | 0.8  | 2
  cyx   | CYB/CYE             |      |      | 2
  h35   | S35...              | HV-CMOS | 0.35 | 3/4
  cxz   | CXT/CXY/CXZ         |      | 0.8  | 2
  s35   | S35...              | SiGe  | 0.35 | 3/4
  byx   | BYB/BYE/BYQ        | BiCMOS | 0.8  | 2

- target process [c35] :
- Note: Creating .AMSProcDat
- Note: Creating .synopsys_dc.setup
- Note: Creating hdl.var
- Note: Creating cds.lib
- Note: Creating pearl.cmd
- Note: Creating netlist.sdf.cmd
- Note: Creating work
- Note: target process is c35 at 3.3V -- [c35_3.3V]
      Synopsys program is design_automation

          DC Professional (TM)
          DC Expert (TM)
          DC Ultra (TM)
          FloorPlan Manager (TM)
          HDL Compiler (TM)
          VHDL Compiler (TM)
          Library Compiler (TM)
          DesignWare Developer (TM)
          DFT Compiler (TM)
          BSD Compiler
          Power Compiler (TM)

Version X-2005.09-SP2 for suse32 -- Jan 03, 2006
Copyright (c) 1988-2006 by Synopsys, Inc.
ALL RIGHTS RESERVED


This software and the associated documentation are confidential and
proprietary to Synopsys, Inc. Your use or disclosure of this software
is subject to the terms and conditions of a written license agreement
between you, or your company, and Synopsys, Inc.

The above trademark notice does not imply that you are licensed to use
all of the listed products. You are licensed to use only those products
for which you have lawfully obtained a valid license key.

Initializing...
Please use: set_fix_multiple_port_nets -all [get_designs]
design_automation-t> design_automation-t>
  
```

Der Befehl startet ein Skript, das beim ersten Aufruf nach dem AMS-Prozess fragt und die passenden Initialisierungsdateien für die Synthese und nachfolgende Schritte erzeugt. Für die 0,35  $\mu\text{m}$  Bibliotheken ist die Voreinstellung c35 zu bestätigen.

Anschließend starten die Synthesewerkzeuge, wobei in der Shell die Kommandozeilenversion `dc_shell` läuft, die dann die grafische Benutzeroberfläche startet:



**Tip:** Das Kommandozeileninterface (mit TCL-Syntax) der GUI oder der Synthese-Shell wird meist im Batch-Betrieb, beispielsweise bei großen Entwürfen, eingesetzt. In der Datei `command.log` sind die eingegebenen Befehle mitprotokolliert. Für die Erstellung einer Batch-Datei kann man sich diese Datei ansehen und entsprechend modifizieren.

### 3. Einlesen der Quelldateien


Bei der Aufbereitung der Daten für die Synthese werden zwei Schritte unterschieden: Bei der *Analyse* wird der VHDL-Code auf die Synthetisierbarkeit untersucht und es werden systeminterne Eingabedateien – in Form von Templates – erzeugt. Die anschließende *Elaboration* generiert dann daraus die Datenstrukturen der Synthese.

Beide Schritte können auch gemeinsam ausgeführt werden. Ob eine Trennung von Analyse und Elaboration notwendig ist, hängt von der Art der VHDL-Beschreibung und der bisherigen Vorgehensweise ab. Sie zwingend notwendig wenn:


- zu einer Entity mehrere Architekturen existieren und man explizit eine auswählen möchte — Ansonsten gilt die zeitliche Reihenfolge bei der Codeanalyse.
- eine Entity generic-Parameter besitzt an die Werte übergeben werden sollen.

## Read — Analyse und Elaboration in einem Schritt




In dem einfachen Fall können die Entities der Hierarchie direkt eingelesen werden:





Die Abarbeitungsreihenfolge der einzelnen Dateien ist beliebig, es muss nur gewährleistet sein, dass vor der Synthese alle Quelldateien in der SYNOPSIS Datenbank vorhanden sind:



**Analyse und Elaboration getrennt** Besitzen VHDL-Entities generic-Parameter an die Werte zu übergeben sind oder stehen mehrere Architekturen zur Auswahl, dann müssen Analyse und Elaboration getrennt ausgeführt werden. Die Analyse ist für alle Dateien der Hierarchie (in beliebiger Reihenfolge) durchzuführen:



Nach Abschluss der Analysephase wird die Hierarchie, ausgehend von dem gewählten Entwurf, durch Elaboration abgearbeitet. Architekturen werden über ihren Bezeichner, nach folgendem Schema  $\langle entity \rangle (\langle architecture \rangle)$ , unterschieden. Das Beispiel zeigt auch, wie generic-Parameter spezifiziert werden:



#### 4. Kontrolle der Daten

Ist der VHDL-Code syntaktisch korrekt und *synthetisierbar*, dann werden Objekte für die Synthese erzeugt, andernfalls enthält die Log-Datei entsprechende Fehlermeldungen.

In dieser Datei wird unter anderem ausgegeben, welche speichernden Elemente (Flip-flops/Latches) und Tristate-Treiber durch welche Zeilen des VHDL-Codes impliziert werden. Die Ausgabe sieht dabei folgendermaßen aus:

```

Design Vision - TopLevel.1 - [Console.1] -- alu
File Edit View Select List Hierarchy Design Schematic Attributes Timing Test Window Help
Logical Hiera Cells (Hierarchical)
-----
Inferred THREE-STATE control devices in process
in routine opw line 45 in
file '/tamsNFS/home/tams_1/maeder/demo/opw.vhd'.
-----
| Three-state Device Name | Type | MB |
-----
| ioBus_tri3[15] | Three-state Buffer | N |
| ioBus_tri3[14] | Three-state Buffer | N |
| ioBus_tri3[13] | Three-state Buffer | N |
| ioBus_tri3[12] | Three-state Buffer | N |
| ioBus_tri3[11] | Three-state Buffer | N |
| ioBus_tri3[10] | Three-state Buffer | N |
| ioBus_tri3[9] | Three-state Buffer | N |
| ioBus_tri3[8] | Three-state Buffer | N |
| ioBus_tri3[7] | Three-state Buffer | N |
| ioBus_tri3[6] | Three-state Buffer | N |
| ioBus_tri3[5] | Three-state Buffer | N |
| ioBus_tri3[4] | Three-state Buffer | N |
| ioBus_tri3[3] | Three-state Buffer | N |
| ioBus_tri3[2] | Three-state Buffer | N |
| ioBus_tri3[1] | Three-state Buffer | N |
| ioBus_tri3[0] | Three-state Buffer | N |
-----

Inferred memory devices in process 'regP'
in routine opw line 69 in file
'/tamsNFS/home/tams_1/maeder/demo/opw.vhd'.
-----
| Register Name | Type | Width | Bus | MB | AR | AS | SR | SS | ST |
-----
| oReg_reg | Flip-flop | 16 | Y | N | Y | N | N | N | N |
| reg0_reg | Flip-flop | 16 | Y | N | N | N | N | N | N |
| reg1_reg | Flip-flop | 16 | Y | N | N | N | N | N | N |
| reg2_reg | Flip-flop | 16 | Y | N | N | N | N | N | N |
| reg3_reg | Flip-flop | 16 | Y | N | N | N | N | N | N |
| reg4_reg | Flip-flop | 16 | Y | N | N | N | N | N | N |
| reg5_reg | Flip-flop | 16 | Y | N | N | N | N | N | N |
| reg6_reg | Flip-flop | 16 | Y | N | N | N | N | N | N |
| reg7_reg | Flip-flop | 16 | Y | N | N | N | N | N | N |
-----

Current design is now '/tamsNFS/home/tams_1/maeder/demo/alu.db:alu'
Loaded 2 designs.
Current design is 'alu'.
Log History Errors/Warnings
design_vision-xg-t-
Ready Selected:

```

Dabei ist darauf zu achten, dass diese Elemente auch wirklich vom Designer so vorgesehen waren und nicht die Folge einer *ungeschickten* VHDL-Beschreibung sind. Solche möglichen Fehlerquellen können sein:


- Signale oder Variable vom Typ `integer` haben keine Wertebereichseinschränkung bei der Deklaration erhalten. Entsprechend dem Datentyp werden 32-bit breite Register erzeugt.
- Obwohl nur das Verhalten eines Schaltnetzes beschrieben werden soll, wurden Latches für Signale eingefügt. In diesem Fall werden Signalzuweisungen im VHDL-Code von Bedingungen abhängig gemacht. Dann müssen entweder in allen möglichen Verzweigungen Signalzuweisungen vorkommen oder eine *Default-Zuweisung* muss im sequentiellen Prozess *vor* der Verzweigung stehen.

Die VHDL-Beschreibung ist dann abzuändern damit nicht unnötige Hardware generiert wird — im Falle von Latches wird meist auch die Funktion der Schaltung fehlerhaft!


## Behandlung der Hierarchie

## 5. (optional) Kontrolle der Hierarchie

Nach Auswahl eines (Teil-) Entwurfs wird dessen Hierarchie in dem Hierarchiebrowser des Synthesewerkzeugs dargestellt:



Neben der grafischen Darstellung der Hierarchie erlaubt dieses Werkzeug auch die weitere Handhabung der Instanzen, die Festlegung von Attributen für die Synthese etc. Die rechten Maustaste öffnet dazu ein kontextsensitives Menü:




**Achtung:** Die folgenden Schritte sind nur notwendig, wenn innerhalb der Hierarchie Entities mehrfach instanziiert werden, andernfalls kann direkt mit der Eingabe der Syntheserandbedingungen ab Punkt 7 (Seite 12) begonnen werden!

Normalerweise wird die Hierarchie während der Synthese automatisch traversiert und alle instanziierten Entities bearbeitet. Für Teile der Hierarchie die mehrfach instanziiert werden, gibt es die zwei Vorgehensweisen: unterschiedliche und gleichartige Behandlung der einzelnen Instanzen.

- (Instanzen mehrmals vorhanden) Unterschiedliche Behandlung / ein Syntheselauf  
Diese Strategie ist anzuwenden, wenn Instanzen in *unterschiedlicher Weise* mehrfach benutzt werden, beispielsweise durch andere Generics, nicht benutzte Ausgänge oder konstante Eingangsbelegungen. Beispiele: konfigurierbare FIFOs mit unterschiedlicher Wortlänge und -Breite (Generics), die Instanzen eines Multiplizierers erhalten aus dem übergeordneten Design eines digitalen Filters jeweils einen konstanten Faktor (konstante Input-Ports).



Ausgehend von der top-level Entity wird die Hierarchie durchlaufen und mehrfach vorhandene Elemente werden unterscheidbar gemacht, um sie bei der später folgenden Synthese individuell bearbeiten zu können:



6. (Instanzen mehrmals vorhanden) Gleichartige Behandlung / mehrere Syntheseschritte  
Werden mehrfach referenzierte Entities in der Hierarchie in immer *gleicher Weise* benutzt, so sollten sie (aus Effizienzgründen) nur einmal synthetisiert werden. Beispiele: identische Recheneinheiten eines systolischen Arrays, Multipliziererinstanzen eines programmierbaren Filter (Faktoren frei wählbar).

**Tip:** Bei sehr großen (Teil-) Entwürfen ist es auch sinnvoll die Synthese in kleinere „Portionen“ zu unterteilen, um die Programmlaufzeit und den Speicherbedarf geringer zu halten. In diesen Fällen wird auch die folgende Strategie der getrennten Synthese einzelner Teile eingesetzt.


Dazu werden zuerst diejenigen Teile der Synthesehierarchie, die bei einem top-down Vorgehen nicht berücksichtigt werden sollen, mit dem Attribut `Don't touch` gekennzeichnet. Dies kann sowohl für Instanzen – hier immer „Cell“ genannt – als auch für Entities erfolgen. Die hier skizzierte Vorgehensweise behandelt einzelne Instanzen:



Anschließend wird eine top-down Synthese, wie ab Seite 12, beschrieben durchgeführt:

7. Top-level Entwurf Auswählen
8. Taktfrequenzen festlegen
- 9.–11. Synthesevorgaben machen
12. Operationsbedingungen einstellen
13. Synthese der Gatternetzliste

Die Randbedingungen des top-level Designs (Taktrate, Timing, Flächenvorgaben...) werden danach auf noch nicht synthetisierte Teilentwürfe propagiert:



Dann müssen diese Teilentwürfe, wie ab Punkt 13, Seite 20 beschrieben, synthetisiert werden. Nachdem *alle* Teile verarbeitet wurden, können die Ergebnisse ausgewertet (Seite 21) und die Daten ausgegeben werden (Seite 27).


### Synthesebedingungen festlegen

Bei der Realisierung einer Schaltung durch eine Gatternetzliste, gibt es nicht nur eine, sondern beliebig viele Lösungen. Dieser *Suchraum* wird während des Syntheseprozesses nach einer „möglichst guten“ Realisierung (bezogen auf eine Bewertungsfunktion) hin untersucht. Die unterschiedlichen Realisierungen unterscheiden sich hinsichtlich ihres Flächenbedarfs und den Verzögerungszeiten (Geschwindigkeit). Im Allgemeinen sind kleine Lösungen langsam (viele gemeinsame logische Teilausdrücke  $\Rightarrow$  große sequentielle Tiefe), während sehr schnelle Realisierungen sehr groß werden.

Wegen der Möglichkeiten den Syntheseprozess zu beeinflussen, sei hier nochmals auf die SYNOPSIS Dokumentation verwiesen. Im folgenden werden drei „einfache“ Möglichkeiten vorgestellt, die auch miteinander beliebig kombiniert werden können.


**Tip:** für „optimale“ Syntheseergebnisse ist es besser mit realistischen Werten für Fläche bzw. Geschwindigkeit zu synthetisieren und diese Randbedingungen über mehrere Syntheseläufe zu verschärfen.

7. Auswahl des top-level Entwurfs im Menü der GUI, bzw. im Hierarchiebrowser. Alle weiteren Befehle beziehen sich darauf:




Sollen später Taktfrequenzen und Zeitbedingungen festgelegt werden, dann sollte man ein Symbol und ein Schematic erzeugen, um dort durch Selektion mit der Maus Signale und Ports auszuwählen.

## Symbol erzeugen



### Schematic erzeugen

Das Schematic der Schaltung enthält *vor* der Synthese nur künstliche Elemente einer internen Bibliothek. Erst *nach* dem Syntheseprozess ist die Netzliste des Schematic aus den Zellen der Gatterbibliothek aufgebaut, wie in dem Beispiel:




### 8. Taktfrequenz(en) festlegen


In der Regel enthalten die Schaltungen Taktleitungen, deren Taktschema (Frequenz, Phasenlage zueinander) man unbedingt angeben sollte. Sind externe Taktfrequenzen der Schaltung nicht explizit vorgegeben, dann ist eine geschätzte/gewünschte Arbeitsfrequenz anzugeben.

Randbedingungen für das Taktschema stellen die einfachste und sicherste Möglichkeit dar, um Zeitbedingungen in der Synthese zu definieren. Die Taktperiode wird in *ns* angegeben. Bei der Optimierung wird der Pfad zwischen, bzw. vor, Registern berücksichtigt, so dass die explizite Vorgabe von Zeitpfaden (s.u.) überflüssig wird.



Dazu sind in dem Symbol des top-level Entwurfs die Taktleitungen zu selektieren:





Daran anschließend werden die Takte definiert:





9. (optional) Flächenvorgaben — werden in der Regel nicht weiter benötigt, da als Voreinstellung möglichst kleine, kompakte Netzlisten synthetisiert werden:



10. (optional) Timingvorgaben — werden in der Regel nicht benötigt, da das Zeitverhalten über die Taktung (s.o.) definiert ist. Das Timing kann zwischen beliebigen Stellen der Netzliste explizit angegeben werden; dabei sind sowohl minimale als auch maximale Laufzeiten möglich. Die Anfangs- oder Endpunkte von Pfaden sollten vorher im Schematic, bzw. Symbol selektiert werden:




11. (optional) Syntheseattribute — sind sinnvoll voreingestellt und sollten nur in Ausnahmefällen (siehe SYNOPSYS Dokumentation) geändert werden:




## 12. (optional) Operationsbedingungen einstellen

Für die später folgenden Schritte (Synthese und Timinganalyse) können die Zeitmodelle der Gatter festgelegt werden:



Neben den Ober- und Untergrenzen der Verzögerungszeiten, wird bei Standardzellen meist auch noch nach Temperaturbereichen (Standard, INDUSTRIAL und MILITARY) unterschieden:




## Synthese der Gatternetzliste


### 13. Hardwaresynthese und Abbildung auf die Zellbibliothek

Ausgehend von dem aktuellen (Teil-) Entwurf, durchläuft die Synthese die gesamte Hierarchie — die Ausnahme bilden *Don't touch*-Attribute, siehe „Behandlung der Hierarchie“, ab Seite 9.


Für die Synthese stehen zwei verschiedene Programmmodi zur Verfügung:




Hier die „alte“ Version:



... und hier die „neue“ Engine:



Die einzelnen Schritte des Syntheseprozesses werden in der Log-Datei mitprotokolliert:



#### 14. Bewertung der Synthesergebnisse

Entspricht das Ergebnis nicht den Anforderungen, so müssen die Randbedingungen der Synthese (ab Punkt 7, Seite 12) entsprechend angepasst und ein neuer Syntheselauf (Punkt 13, Seite 20) gestartet werden.



Hier werden nur einige der umfangreichen Analysemöglichkeiten des Synthesewerkzeugs vorgestellt. Die bei der Timinganalyse ausgegebene Information bezieht sich immer auf das unter Punkt 12, Seite 19 festgelegte Zeitmodell. Durch Auswahl anderer Operationsbedingungen können „worst-case“ und „best-case“ Timing der synthetisierten Struktur ermittelt werden.

#### Kontrolle des Schematic und der Hierarchie


Wie schon zuvor auf Seite 14 gezeigt, kann ein Schematic der synthetisierten Netzliste erzeugt, angesehen und hierarchisch durchlaufen werden.

### Ausgabe von Statistiken — Flächenbedarf

SYNOPTIS erlaubt die Ausgabe sehr detaillierter Statistiken, wobei besonders die Fläche interessant ist:





Die Ausgabe, hier in der Log-Datei, enthält folgende Angaben ( $\mu\text{m}^2$ ):



```
Design Vision - TopLevel.1 - [Report.1 - Area] -- opw
File Edit View Select List Hierarchy Design Schematic Attributes Timing Test Window Help
Library(s) Used:
c35_CORELIB (File: /Local/tams1.1/ams/v3.70/synopsys/c35_3.3V/c35_CORELIB.db)
Number of ports: 32
Number of nets: 412
Number of cells: 413
Number of references: 12
Combinational area: 53526.042969
Noncombinational area: 46883.238281
Net Interconnect area: 18729.000000
Total cell area: 100409.398438
Total area: 119138.398438
***** End Of Report *****
Fläche der Logikgatter
Fläche der Flipflops / Latches
geschätzte Verdrahtungsfläche
Combinational area: 53526.042969
Noncombinational area: 46883.238281
Net Interconnect area: 18729.000000
Total cell area: 100409.398438
Total area: 119138.398438
Log History Errors/Warnings
design_vision-xq-t>
Ready Selected:
```

### Timing der Schaltung

Das gesamte Timing der Schaltung wird ausgegeben, wenn kein Netz explizit ausgewählt wurde, ansonsten wird das Zeitverhalten dieses Netzes ausgegeben:



Die Ausgabe des hier dargestellten Timing-Reports bezieht sich auf den kritischen (längsten) Pfad. Das Timing wurde, was meistens der Fall sein dürfte, durch den Chiptakt spezifiziert:

```

Design Vision - TopLevel.1 - [Report.1 - Timing] -- opw
-----
clock clk50MHz (rise edge)                10.00    10.00
clock network delay (ideal)                0.00    10.00
reg3_req[0]/C (DFE1)                      0.00    10.00 r
reg3_req[0]/Q (DFE1)                      0.68    10.68 r
U475/Q (A0I221)                            0.15    10.84 f
U473/Q (NAND41)                            0.82    11.66 r
aluI/a[0] (alu)                            0.00    11.66 r
aluI/U237/Q (INV3)                        0.24    11.90 f
aluI/U321/Q (OAI2111)                     0.26    12.16 r
aluI/r21/B[0] (alu_DW01_addsub_0)         0.00    12.16 r
aluI/r21/U21/Q (XOR20)                    0.77    12.93 f
aluI/r21/U1_0/C0 (ADD32)                  0.50    13.43 f
aluI/r21/U1_1/C0 (ADD32)                  0.36    13.79 f
aluI/r21/U1_2/C0 (ADD32)                  0.36    14.16 f
aluI/r21/U1_3/C0 (ADD32)                  0.36    14.52 f
aluI/r21/U1_4/C0 (ADD32)                  0.36    14.88 f
aluI/r21/U1_5/C0 (ADD32)                  0.36    15.25 f
aluI/r21/U1_6/C0 (ADD32)                  0.36    15.61 f
aluI/r21/U1_7/C0 (ADD32)                  0.36    15.97 f
aluI/r21/U1_8/C0 (ADD32)                  0.36    16.34 f
aluI/r21/U1_9/C0 (ADD32)                  0.36    16.70 f
aluI/r21/U1_10/C0 (ADD32)                 0.36    17.06 f
aluI/r21/U1_11/C0 (ADD32)                 0.36    17.43 f
aluI/r21/U1_12/C0 (ADD32)                 0.36    17.79 f
aluI/r21/U1_13/C0 (ADD32)                 0.36    18.16 f
aluI/r21/U1_14/C0 (ADD32)                 0.33    18.48 f
aluI/r21/U1_15/Q (XOR31)                  0.30    18.78 r
aluI/r21/SUM[15] (alu_DW01_addsub_0)     0.00    18.78 r
aluI/U239/Q (INV3)                        0.10    18.88 f
aluI/U323/Q (IMUX21)                      0.21    19.08 r
aluI/U319/Q (IMUX40)                      0.21    19.30 f
aluI/U317/Q (IMUX30)                      0.46    19.75 r
aluI/y[15] (alu)                          0.00    19.75 r
oReq_reg[15]/D (DFC3)                     0.00    19.75 r
data arrival time                          19.75

clock clk50MHz (rise edge)                30.00    30.00
clock network delay (ideal)                0.00    30.00
oReq_reg[15]/C (DFC3)                      0.00    30.00 r
library setup time                         -0.01    29.99
data required time                         29.99



data required time                          29.99
data arrival time                          -19.75

-----
slack (MET)                                10.24          Timing OK!!!

***** End Of Report *****


```

Dieser kritische Pfad, wie auch die Pfade ausgewählter Netze, können im Schematic visualisiert werden:




## Sichern und Ausgabedateien erzeugen

## 15. Sichern der internen Datenbasis:




Soll der Entwurf später noch einmal bearbeitet werden, so kann man die hier gesicherte Datei laden (anstatt Schritt 3, Seite 4). Sie beinhaltet neben allen Elementen der Hierarchie auch die individuellen Einstellungen für Syntheserandbedingungen, Attribute etc.



## 16. Verilog Netzliste schreiben

Für die Simulation der synthetisierten Netzliste, aber auch für die folgende Platzierung und Verdrahtung durch ein Standardzell-Backend (CADENCE SoC Encounter), wird eine Datei in der Hardwarebeschreibungssprache Verilog erzeugt:



Aus Effizienzgründen wird eine gemischte Simulation von VHDL-Testumgebung und Verilog-Netzliste bevorzugt. Die dazu notwendigen Schritte sind in der extra Beschreibung „VHDL- und mixed-mode Netzlistensimulation“ erläutert.

## 17. ... fertig, Programm beenden:

