



Universität Hamburg

DER FORSCHUNG | DER LEHRE | DER BILDUNG

MIN-Fakultät
Fachbereich Informatik



Rechnerstrukturen und Betriebssysteme

64-040 Vorlesung RSB

Kapitel 1: Einführung
Hardware und Software

Norman Hendrich



Universität Hamburg
Fakultät für Mathematik, Informatik und Naturwissenschaften
Fachbereich Informatik
Technische Aspekte Multimodaler Systeme

Wintersemester 2025/2026

Brockhaus-Enzyklopädie: „Informatik“

Die Wissenschaft von der systematischen Verarbeitung von Informationen, besonders der automatischen Verarbeitung mit Hilfe von Digitalrechnern (→ Computer). . . .

Brockhaus-Enzyklopädie: „Informatik“

Die Wissenschaft von der systematischen Verarbeitung von Informationen, besonders der automatischen Verarbeitung mit Hilfe von Digitalrechnern (→ Computer). . . .

system. Verarbeitung: von-Neumann Paradigma

- ▶ Wie löst eine Folge elementarer Befehle (Programm) ein Problem?
- ⇒ Softwareentwicklung, Programmierung

Brockhaus-Enzyklopädie: „Informatik“

Die Wissenschaft von der systematischen Verarbeitung von Informationen, besonders der automatischen Verarbeitung mit Hilfe von Digitalrechnern (→ Computer). ...

system. Verarbeitung: von-Neumann Paradigma

- ▶ Wie löst eine Folge elementarer Befehle (Programm) ein Problem?

⇒ Softwareentwicklung, Programmierung

Digitalrechner: das technische System dazu (Rechnerarchitektur)

- ▶ Wie wird Information (Zahlen, Zeichen) repräsentiert/codiert?
- ▶ Wie arbeiten technische Schaltungen (Hardware) Befehle ab?

⇒ Hardwareentwicklung

- ▶ seit 80er Jahren: unterschiedliche, getrennte Paradigmen
 - SW ▶ Hardware ist vorgegeben
 - ▶ Abstraktion von der Hardware möglich
 - ▶ Programmierung in Hochsprachen (Produktivität)
 - HW ▶ technische Werte als Optimierungsziel (Taktfrequenz, Latenz, Durchsatz, Leistungsaufnahme etc.)
 - ▶ getrieben von technischer Entwicklung (*Moore's Law*)
 - ▶ Maschinenbefehl wird auf Hardwarearchitektur ausgeführt
 - ▶ Kontext aus SW und Betriebssystem wird nicht beachtet
- ▶ Trend: technischer Fortschritt langsamer
Leistungssteigerungen durch neue Architekturkonzepte

Trennung von Software und Hardware?

- ▶ seit 80er Jahren: unterschiedliche, getrennte Paradigmen

SW

- ▶ Hardware ist vorgegeben
 - ▶ Abstraktion von der Hardware möglich
 - ▶ Programmierung in Hochsprachen (Produktivität)

HW

- ▶ technische Werte als Optimierungsziel
(Taktfrequenz, Latenz, Durchsatz, Leistungsaufnahme etc.)
 - ▶ getrieben von technischer Entwicklung (*Moore's Law*)
 - ▶ Maschinenbefehl wird auf Hardwarearchitektur ausgeführt
 - ▶ Kontext aus SW und Betriebssystem wird nicht beachtet

- ▶ Trend: technischer Fortschritt langsamer
Leistungssteigerungen durch neue Architekturkonzepte

⇒ dies funktioniert seit Jahren!

Konsequenz

verschiedene Sichtweisen funktionieren nicht mehr!

Programmierer: Grundverständnis techn. Funktionsweise und Rechnerarchitektur

Hardwaredesigner: Programmabläufe und Betriebssysteme wichtig!

Konsequenz

verschiedene Sichtweisen funktionieren nicht mehr!

Programmierer: Grundverständnis techn. Funktionsweise und Rechnerarchitektur

Hardwaredesigner: Programmabläufe und Betriebssysteme wichtig!

Motivation für Rechnerstrukturen und Betriebssysteme

Trennung von Software und Hardware? (cont.)

Konsequenz

verschiedene Sichtweisen funktionieren nicht mehr!

Programmierer: Grundverständnis techn. Funktionsweise und Rechnerarchitektur

Hardware designer: Programmabläufe und Betriebssysteme wichtig!



Motivation für Rechnerstrukturen und Betriebssysteme

⇒ Interaktion von SW und HW

```
#include <stdio.h>

int main( int argc, char ** argv )
{ printf( "Hello, world!\n" );
  return 0;
}
```

- ▶ „performante“, „sichere“ Software programmieren
- ▶ Systemsicht / Variantenvielfalt von Mikroprozessorsystemen
- ▶ Bewertung von Trends und Perspektiven



Trennung von Software und Hardware? (cont.)

Konsequenz

verschiedene Sichtweisen funktionieren nicht mehr!

Programmierer: Grundverständnis techn. Funktionsweise und Rechnerarchitektur

Hardware designer: Programmabläufe und Betriebssysteme wichtig!

Motivation für Rechnerstrukturen und Betriebssysteme



⇒ Interaktion von SW und HW

```
#include <stdio.h>

int main( int argc, char ** argv )
{ printf( "Hello, world!\n" );
  return 0;
}
```

- ▶ „performante“, „sichere“ Software programmieren
- ▶ Systemsicht / Variantenvielfalt von Mikroprozessorsystemen
- ▶ Bewertung von Trends und Perspektiven

⇒ *Wie funktioniert ein Computer?*



Programmierbeispiel: Fakultät

► Formel $n! = \prod_{n=1}^n n$ $0! = 1$

► C Code */* Fakultät... - nicht rekursiv */*

```
#include <stdio.h>
#include <stdlib.h>
#include <string.h>

unsigned int fak(unsigned int n)
{ unsigned int res = 1;
  while (n > 1)
  { res = n * res;
    n = n - 1;
  }
  return res;
}

int main(int argc, char **argv)
{ int arg;

  if ((argc != 2) || ((arg = atoi(argv[1])) < 0))
  { printf ("usage: \"fak <n>\", n >= 0\n");
    exit(1);
  }

  printf ("%d! = %d\n", arg, fak(arg));
  exit(0);
}
```

Wie funktioniert ein Computer?

```
unsigned int fak(unsigned int n)
{ unsigned int res = 1;
  while (n > 1)
  { res = n * res;
    n   = n - 1;
  }
  return res;
}
```

Ablauf 4! $\frac{n =}{res =}$

Wie funktioniert ein Computer?

```
unsigned int fak(unsigned int n)
{ unsigned int res = 1;
  while (n > 1)
  { res = n * res;
    n   = n - 1;
  }
  return res;
}
```

Ablauf 4!

n = 4
res =

Wie funktioniert ein Computer?

```
unsigned int fak(unsigned int n)
{ unsigned int res = 1;
  while (n > 1)
  { res = n * res;
    n   = n - 1;
  }
  return res;
}
```

Ablauf 4!
$$\begin{array}{r} n = 4 \\ \hline \text{res} = 1 \end{array}$$

Wie funktioniert ein Computer?

```
unsigned int fak(unsigned int n)
{ unsigned int res = 1;
  while (n > 1)
  { res = n * res;
    n   = n - 1;
  }
  return res;
}
```

Ablauf 4!

$$\frac{n = 4}{res = 1}$$

Wie funktioniert ein Computer?

```
unsigned int fak(unsigned int n)
{ unsigned int res = 1;
  while (n > 1)
  { res = n * res;
    n  = n - 1;
  }
  return res;
}
```

Ablauf 4!

n = 4
res = 1 4

Wie funktioniert ein Computer?

```
unsigned int fak(unsigned int n)
{ unsigned int res = 1;
  while (n > 1)
  { res = n * res;
    n  = n - 1;
  }
  return res;
}
```

Ablauf 4!

n = 4	3
res = 1	4

Wie funktioniert ein Computer?

```
unsigned int fak(unsigned int n)
{ unsigned int res = 1;
  while (n > 1)
  { res = n * res;
    n   = n - 1;
  }
  return res;
}
```

Ablauf 4!

n = 4	3
res = 1	4

Wie funktioniert ein Computer?

```
unsigned int fak(unsigned int n)
{ unsigned int res = 1;
  while (n > 1)
  { res = n * res;
    n  = n - 1;
  }
  return res;
}
```

Ablauf 4!

n =	4	3
res =	1	4
		12

Wie funktioniert ein Computer?

```
unsigned int fak(unsigned int n)
{ unsigned int res = 1;
  while (n > 1)
  { res = n * res;
    n  = n - 1;
  }
  return res;
}
```

Ablauf 4!

n =	4	3	2
res =	1	4	12

Wie funktioniert ein Computer?

```
unsigned int fak(unsigned int n)
{ unsigned int res = 1;
  while (n > 1)
  { res = n * res;
    n   = n - 1;
  }
  return res;
}
```

Ablauf 4!

n =	4	3	2
res =	1	4	12

Wie funktioniert ein Computer?

```
unsigned int fak(unsigned int n)
{ unsigned int res = 1;
  while (n > 1)
  { res = n * res;
    n  = n - 1;
  }
  return res;
}
```

Ablauf 4!

n =	4	3	2
res =	1	4	12
			24

Wie funktioniert ein Computer?

```
unsigned int fak(unsigned int n)
{ unsigned int res = 1;
  while (n > 1)
  { res = n * res;
    n  = n - 1;
  }
  return res;
}
```

Ablauf 4!

n =	4	3	2	1
res =	1	4	12	24

Wie funktioniert ein Computer?

```
unsigned int fak(unsigned int n)
{ unsigned int res = 1;
  while (n > 1)
  { res = n * res;
    n   = n - 1;
  }
  return res;
}
```

Ablauf 4!

n =	4	3	2	1
res =	1	4	12	24

Wie funktioniert ein Computer?

```
unsigned int fak(unsigned int n)
{ unsigned int res = 1;
  while (n > 1)
  { res = n * res;
    n   = n - 1;
  }
  return res;
}
```

- *Wie werden Programmanweisungen schrittweise abgearbeitet?*

Wie funktioniert ein Computer?

```
unsigned int fak(unsigned int n)
{ unsigned int res = 1;
  while (n > 1)
  { res = n * res;
    n   = n - 1;
  }
  return res;
}
```

- ▶ *Wie werden Programmanweisungen schrittweise abgearbeitet?*
- ▶ *Wie wird Information (hier Zahlen) technisch dargestellt?*

Wie funktioniert ein Computer?

```
unsigned int fak(unsigned int n)
{ unsigned int res = 1;
  while (n > 1)
  { res = n * res;
    n   = n - 1;
  }
  return res;
}
```

- ▶ *Wie werden Programmanweisungen schrittweise abgearbeitet?*
- ▶ *Wie wird Information (hier Zahlen) technisch dargestellt?*
- ▶ *Welche technischen Komponenten werden benötigt?*
Wie funktionieren sie? Wie kann damit gerechnet werden?

Wie funktioniert ein Computer?

```
unsigned int fak(unsigned int n)
{ unsigned int res = 1;
  while (n > 1)
  { res = n * res;
    n   = n - 1;
  }
  return res;
}
```

- ▶ *Wie werden Programmanweisungen schrittweise abgearbeitet?*
- ▶ *Wie wird Information (hier Zahlen) technisch dargestellt?*
- ▶ *Welche technischen Komponenten werden benötigt?*
Wie funktionieren sie? Wie kann damit gerechnet werden?
- ▶ *Welche Mechanismen sorgen dafür, dass mehrere Anwendungen (und mehrere Benutzer) „gleichzeitig“ arbeiten?*

1. ständige technische Fortschritte in Mikro- und Optoelektronik mit einem weiterhin *exponentiellen* Wachstum

(50 % ... 100 % pro Jahr)

- ▶ Rechenleistung von Prozessoren / „Performanz“
- ▶ Speicherkapazität Hauptspeicher (DRAM, SRAM, FLASH)
- ▶ Speicherkapazität Langzeitspeicher (Festplatten, FLASH)
- ▶ Übertragungsraten / Bandbreite (Netzwerke)

2. neue Entwurfsparadigmen und -werkzeuge

⇒ Möglichkeiten und Anwendungsfelder


⇒ Produkte und Techniken

Fortschritt (cont.)

Kriterien / Maßgrößen

- ▶ Rechenleistung: MIPS
- ▶ MBytes (RAM, HDD)
- ▶ Mbps
- ▶ MPixel

⇒ jede Rechnergeneration erlaubt neue Anwendungen



Beispiel: technischer Fortschritt

1 Einführung

64-040 Rechnerstrukturen und Betriebssysteme

Hardware für den Mondflug



Beispiel: technischer Fortschritt

1 Einführung


64-040 Rechnerstrukturen und Betriebssysteme

Hardware für den Mondflug




... aber nicht 2024

Beispiel: Apollo 11 (1969)



- ▶ bernd-leitenberger.de/computer-raumfahrt1.shtml
- ▶ history.nasa.gov/computers/contents.html
- ▶ en.wikipedia.org/wiki/Apollo_Guidance_Computer
- ▶ en.wikipedia.org/wiki/IBM_System/360
www.computerhistory.org/revolution/mainframe-computers/7

1. Bordrechner: AGC (Apollo Guidance Computer)



Dryden Flight Research Center EC96-43408-1 Photographed 1996
Apollo computer interface box used in the F-8 Digital
Fly-By-Wire program. NASA photo by Dennis Taylor



- ▶ Dimension $61 \times 32 \times 15,0$ cm 31,7 kg
20 $\times$ 20 $\times$ 17,5 cm 8,0 kg
- ▶ Taktfrequenz: 1,024 MHz
- ▶ 16-bit Worte, nur Festkomma
- ▶ Speicher ROM 36 KWorte 72 KByte
RAM 2 KWorte 4 KByte

Addition: $\approx 20 \mu s$, mehrere Takte

Zykluszeit: $11,7 \mu s$, 12 Takte, 85,3 KHz

2. mehrere Großrechner: IBM System/360 Model 75s

▶ YouTube Video



- ▶ je nach Ausstattung: Anzahl der „Schränke“
- ▶ Taktfrequenz: bis 5 MHz
- ▶ 32-bit Worte, 24-bit Adressraum (16 MByte)
- ▶ Speicherhierarchie: bis 1 MByte Hauptspeicher (1,3 MHz Zykluszeit)
- ▶ (eigene) Fließkomma Formate
- ▶ Rechenleistung: 0,7 Dhrystone MIPS

- ▶ je nach Ausstattung: Anzahl der „Schränke“
 - ▶ Taktfrequenz: bis 5 MHz
 - ▶ 32-bit Worte, 24-bit Adressraum (16 MByte)
 - ▶ Speicherhierarchie: bis 1 MByte Hauptspeicher (1,3 MHz Zykluszeit)
 - ▶ (eigene) Fließkomma Formate
 - ▶ Rechenleistung: 0,7 Dhrystone MIPS
- ▶ ... und 2016 ¹

	CPU	Cores	[DMIPS]	F_{clk} [GHz]	
Smartphone	Exynos 8890	8	47 840	2,3	2016
Desktop PC	Core i7 6950X	10	317 900	3,0	

¹Daten aktueller Systeme sind nicht verfügbar – Benchmark ist überholt

- ▶ je nach Ausstattung: Anzahl der „Schränke“
 - ▶ Taktfrequenz: bis 5 MHz
 - ▶ 32-bit Worte, 24-bit Adressraum (16 MByte)
 - ▶ Speicherhierarchie: bis 1 MByte Hauptspeicher (1,3 MHz Zykluszeit)
 - ▶ (eigene) Fließkomma Formate
 - ▶ Rechenleistung: 0,7 Dhrystone MIPS
- ▶ ... und 2020 ¹

	CPU	Cores	[DMIPS]	F_{clk} [GHz]	
Smartphone	Exynos 8890	8	47 840	2,3	2016
Desktop PC	Core i7 6950X	10	317 900	3,0	
Workstation	Ryzen Threadripper 3990X	64	2 356 230	4,35	2020

¹Daten aktueller Systeme sind nicht verfügbar – Benchmark ist überholt

- ▶ je nach Ausstattung: Anzahl der „Schränke“
 - ▶ Taktfrequenz: bis 5 MHz
 - ▶ 32-bit Worte, 24-bit Adressraum (16 MByte)
 - ▶ Speicherhierarchie: bis 1 MByte Hauptspeicher (1,3 MHz Zykluszeit)
 - ▶ (eigene) Fließkomma Formate
 - ▶ Rechenleistung: 0,7 Dhrystone MIPS
- ▶ ... und 2020 ¹

	CPU	Cores	[DMIPS]	F_{clk} [GHz]	
Smartphone	Exynos 8890	8	47 840	2,3	2016
Desktop PC	Core i7 6950X	10	317 900	3,0	
Workstation	Ryzen Threadripper 3990X	64	2 356 230	4,35	2020

⇒ Moore's Law


¹Daten aktueller Systeme sind nicht verfügbar – Benchmark ist überholt

Timeline: Rechnergeschichte

- ???? Abakus als erste Rechenhilfe
- 1642 Pascal: Addierer/Subtrahierer
- 1671 Leibniz: Vier-Operationen-Rechenmaschine
- 1837 Babbage: Analytical Engine

- 1937 Zuse: Z1 (mechanisch)
- 1939 Zuse: Z3 (Relais, Gleitkomma)
- 1941 Atanasoff & Berry: ABC (Röhren, Magnettrommel)
- 1944 Mc-Culloch Pitts (Neuronenmodell)
- 1946 Eckert & Mauchly: ENIAC (Röhren)
- 1949 Eckert, Mauchly, von Neumann: EDVAC
(erster speicherprogrammierter Rechner)
- 1949 Manchester Mark-1 (Indexregister)


Abakus



Mechanische Rechenmaschinen

1.1 Einführung - Exkurs: Geschichte

64-040 Rechnerstrukturen und Betriebssysteme




- | | |
|------|---|
| 1623 | Schickard: Sprossenrad, Addierer/Subtrahierer |
| 1642 | Pascal: „Pascalene“ |
| 1673 | Leibniz: Staffelwalze, Multiplikation/Division |
| 1774 | Philipp Matthäus Hahn: erste gebrauchsfähige '4-Spezies'-Maschine |

Difference Engine

Charles Babbage 1822: Berechnung nautischer Tabellen

1.1 Einführung - Exkurs: Geschichte

64-040 Rechnerstrukturen und Betriebssysteme




Original von 1832 und Nachbau von 1989, London Science Museum

Analytical Engine

Charles Babbage 1837-1871: frei programmierbar, Lochkarten, unvollendet

1.1 Einführung - Exkurs: Geschichte

64-040 Rechnerstrukturen und Betriebssysteme



- ▶ nicht mehr eine Maschine für eine Aufgabe / ein Problem sondern **feste Hardware**
- + problemspezifisch wird ein **flexibles Programm** entwickelt

- ▶ schrittweises Problemlösen $\Rightarrow$ Algorithmen
- ▶ zentrale Paradigmen der Informatik


$\Rightarrow$ **von-Neumann Konzept**

Zuse Z1

Konrad Zuse 1937: 64 Register, 22-bit, mechanisch, Lochfilm

1.1 Einführung - Exkurs: Geschichte

64-040 Rechnerstrukturen und Betriebssysteme




Zuse Z3

Konrad Zuse 1941, 64 Register, 22-bit, 2000 Relays, Lochfilm

1.1 Einführung - Exkurs: Geschichte

64-040 Rechnerstrukturen und Betriebssysteme




Atanasoff-Berry Computer (ABC)

J.V. Atanasoff 1942: 50-bit Festkomma, Röhren und Trommelspeicher, fest programmiert, erste ALU

1.1 Einführung - Exkurs: Geschichte

64-040 Rechnerstrukturen und Betriebssysteme



ENIAC – Electronic Numerical Integrator and Computer

J. Mauchly & J.P. Eckert, 1946: Röhren, Steckbrett-Programm

1.1 Einführung - Exkurs: Geschichte

64-040 Rechnerstrukturen und Betriebssysteme



First computer bug

92.

9/9

0800 Antan started

1000 " stopped - antan ✓

1300 (032) MP-MC 1.50476415 (2.130476415) 9.037846995 correct

(033) PRO 2 2.130476415 4.615925059 (-2)

convd 2.130476415

Relays 6-2 in 033 failed speed test

for relay " 11.00 test.

Relays changed

1100 Started Cosine Tape (Sine check)

1525 Started Multy Adder Test.

1545  Relay #70 Panel F (moth) in relay.

First actual case of bug being found.

1630 Antan started.

1700 closed down.

Relay 214.
Relay 3.

EDVAC

J. Mauchly, J.P. Eckert & J. von Neumann, 1949: Röhren, speicherprogrammiert

1.1 Einführung - Exkurs: Geschichte

64-040 Rechnerstrukturen und Betriebssysteme




Manchester Mark-1

F.C. Williams & T. Kilburn, 1949: Trommelspeicher, Indexregister

1.1 Einführung - Exkurs: Geschichte

64-040 Rechnerstrukturen und Betriebssysteme




Manchester EDSAC


M. Wilkes 1951: Mikroprogrammierung, Unterprogramme, speicherprogrammiert

1.1 Einführung - Exkurs: Geschichte

64-040 Rechnerstrukturen und Betriebssysteme



- ▶ zunächst noch kaum Softwareunterstützung
- ▶ nur zwei Schichten:
 1. Programmierung in elementarer Maschinsprache (ISA level)
 2. Hardware in Röhrentechnik (device logic level)
 - Hardware kompliziert und unzuverlässig



Mikroprogrammierung (Maurice Wilkes, Cambridge, 1951):

- ▶ Programmierung in komfortabler Maschinsprache
- ▶ Mikroprogramm-Steuerwerk (Interpreter)
- ▶ einfache, zuverlässigere Hardware
- ▶ Grundidee der **CISC**-Rechner: VAX, 68000, 8086 etc.
(**C**omplex **I**nstruction **S**et **C**omputer)

- ▶ erste Rechner jeweils nur von einer Person benutzt
- ▶ Anwender = Programmierer = Operator
- ▶ Programm laden, ausführen, Fehler suchen usw.

⇒ Maschine wird nicht gut ausgelastet

⇒ Anwender mit lästigen Details überfordert

Einführung von **Betriebssystemen**

- ▶ „system calls“
- ▶ Batch-Modus: Programm abschicken, warten
- ▶ Resultate am nächsten Tag abholen

zweite Generation: Transistoren

- ▶ Erfindung des Transistors 1948 (J. Bardeen, W. Brattain, W. Shockley)
- ▶ schneller, zuverlässiger, sparsamer als Röhren
- ▶ Miniaturisierung und dramatische Kostensenkung
- ▶ Beispiel: Digital Equipment Corporation PDP-1 (1961)
 - ▶ 4Ki Speicher (4096 Worte à 18-bit)
 - ▶ 200 KHz Taktfrequenz
 - ▶ 120 000 \$
 - ▶ Grafikdisplay: erste Computerspiele
- ▶ Nachfolger PDP-8: 16 000 \$
 - ▶ erstes Bussystem
 - ▶ 50 000 Stück verkauft




Massenspeicher bei frühen Computern

- ▶ Lochkarten
- ▶ Lochstreifen
- ▶ Magnetband
- ▶ Magnettrommel
- ▶ Festplatte


IBM 350 RAMAC (1956)

5 MByte, 600 ms Zugriffszeit

de.wikibooks.org/wiki/Computerhardware_für_Anfänger




- ▶ Erfindung der integrierten Schaltung 1958 (R. Noyce, J. Kilby)
- ▶ Dutzende... Hunderte... Tausende Transistoren auf einem Chip
- ▶ IBM Serie-360: viele Maschinen, ein einheitlicher Befehlssatz
- ▶ volle Softwarekompatibilität



Eigenschaft	Model 30	Model 40	Model 50	Model 65
Rel. Leistung [Model 30]	1	3,5	10	21
Zykluszeit [ns]	1 000	625	500	250
Max. Speicher [KiB]	64	256	256	512
Pro Zyklus gelesene Byte	1	2	4	16
Max. Anzahl von Datenkanälen	3	3	4	6

vierte Generation: VLSI

- ▶ VLSI = *Very Large Scale Integration*
- ▶ ab 10 000 Transistoren pro Chip
- ▶ gesamter Prozessor passt auf einen Chip
- ▶ steigende Integrationsdichte erlaubt immer mehr Funktionen



1972 Intel 4004: erster Mikroprozessor

1975 Intel 8080, Motorola 6800, MOS 6502 ...

1981 IBM PC („personal computer“) mit Intel 8088


...

- ▶ Massenfertigung erlaubt billige Prozessoren ($< 1\$$)
- ▶ Miniaturisierung ermöglicht mobile Geräte

Xerox Alto: first workstation (1973)



Personal Computer: Aufbau des IBM PC (1981)




- ▶ Intel 8086/8088, 512 KByte RAM, Betriebssystem MS-DOS
- ▶ alle Komponenten über den zentralen (ISA-) Bus verbunden
- ▶ Erweiterung über Einsteckkarten


PC Prototyp (1981) und Hauptplatine

1.2 Einführung - Personal Computer

64-040 Rechnerstrukturen und Betriebssysteme




Aufbau mit PCI-Bus (2000)




Hauptplatine (2005)

1.2 Einführung - Personal Computer

64-040 Rechnerstrukturen und Betriebssysteme




de.wikibooks.org/wiki/Computerhardware_für_Anfänger



Intel ark.intel.com

- ▶ Mehrkern-Prozessoren („dual-/quad-/octa-core“)
- ▶ schnelle serielle Direktverbindungen statt PCI/ISA Bus



Intel ark.intel.com

- ▶ Speichercontroller und externe Anbindung (PCI Express) in CPU
- ▶ Grafikprozessor in CPU


► Anzahl an Systemen / Prozessoren – weltweit

System	Anzahl (geschätzt!)
PCs, Workstation, Server	2 Milliarden
Tablets	1,3 Milliarden
Smartphones	4,8 Milliarden
„Embedded Systems“	75-100 Milliarden

► Preis des Prozessors

Typ	Preis [\$]	Beispielanwendung
Wegwerfcomputer	0,5	Glückwunschkarten
Mikrocontroller	5	Uhren, Geräte, Autos
Mobile Computer und Spielkonsolen	50	Smartphones, Tablets, Heimvideospiele
Personalcomputer	500	Desktop- oder Notebook-Computer
Server	5 000	Netzwerkserver
Workstation Verbund	50 000 – 500 000	Abteilungsrechner (Minisupercomp.)
Großrechner (Mainframe)	5 Millionen	Batch-Verarbeitung in einer Bank
Supercomputer	> 50 Millionen	Klimamodelle, Simulationen

- ▶ J. Mauchly, J.P. Eckert, J. von-Neumann 1945
 - ▶ Abstrakte Maschine mit minimalem Hardwareaufwand
 - ▶ System mit Prozessor, Speicher, Peripheriegeräten
 - ▶ die Struktur ist unabhängig von dem Problem, das Problem wird durch austauschbaren Speicherinhalt (Programm) beschrieben
 - ▶ gemeinsamer Speicher für Programme und Daten
 - ▶ fortlaufend adressiert
 - ▶ Programme können wie Daten manipuliert werden
 - ▶ Daten können als Programm ausgeführt werden
 - ▶ Befehlszyklus: Befehl holen, decodieren, ausführen
- ⇒ enorm flexibel
- ▶ **alle** aktuellen Rechner basieren auf diesem Prinzip
 - ▶ aber vielfältige Architekturvarianten, Befehlssätze usw.




Fünf zentrale Komponenten:

- ▶ Prozessor mit **Steuerwerk** und **Rechenwerk** (ALU, Register)
- ▶ **Speicher**, gemeinsam genutzt für Programme und Daten
- ▶ **Eingabe-** und **Ausgabewerke**
- ▶ verbunden durch Bussystem

von-Neumann Rechner: IAS Computer


1.3 Einführung - von-Neumann Konzept

64-040 Rechnerstrukturen und Betriebssysteme



John von Neumann, R. J. Oppenheimer,
IAS Computer Princeton,
5kB Speicher (1024x40)
40-bit Worte
10-bit Befehle und Adressen
computerhistory.org

- ▶ Programm als Sequenz elementarer Anweisungen (Befehle)
- ▶ als Bitvektoren im Speicher codiert
- ▶ Interpretation (Operanden, Befehle und Adressen) ergibt sich aus dem Kontext (der Adresse)
- ▶ zeitsequenzielle Ausführung der Instruktionen



Beispiel: PRIMA (die primitive Maschine)

- ▶ Hauptspeicher mit 256 Worten a 8-bit
- ▶ Prozessor mit vier Registern a 8-bit
 - ▶ PC: Program Counter
Adresse für Befehl holen
 - ▶ BR: Befehlsregister
aktueller Befehl
 - ▶ AR: Adressregister
Adresse für Datenoperationen
 - ▶ AKKU: Akkumulator
logische/arith. Operation
- ▶ ALU: Arithmetic/Logical Unit
das Rechenwerk
- ▶ SW: Steuerwerk zur Ablaufsteuerung
- ▶ Input/Output:
 - ▶ SW: ein Schalter, direkt ans Steuerwerk angeschlossen

- ▶ externes Taktsignal, z.B. 1 MHz
- ▶ jeder Befehl benötigt drei Takte: erst den Befehl holen, dann die Datenadresse holen, dann Befehl ausführen:

1. $BR := MEM[PC]$
 $PC := PC + 1$

Befehl holen
und PC um 1 erhöhen

2. $AR := MEM[PC]$
 $PC := PC + 1$

Adresse holen
und PC um 1 erhöhen


3. $switch(BR)$:
 case 0: break; i
 case 1: $AKKU := 0$
 case 2: $AKKU := MEM[AR]$
 ...
 case 255: ...

Befehl dekodieren
no operation
AKKU löschen
Daten laden

PRIMA: Befehlssatz (Ausschnitt)

Wert	Mnemonic	Operation
0	nop	no operation, do nothing
1	clear	AKKU := 0
2	load	AKKU := MEM[AR]
3	store	MEM[AR] := AKKU
16	incr	AKKU := AKKU + 1
17	decr	AKKU := AKKU - 1
18	add	AKKU := AKKU + MEM[AR]
19	sub	AKKU := AKKU - MEM[AR]
32	neg	AKKU := ~ AKKU
33	and	AKKU := AKKU & MEM[AR]
34	or	AKKU := AKKU MEM[AR]
64	jmp	PC := AR
65	beq	if (AKKU == 0) PC := AR
66	bgt	if (AKKU >= 0) PC := AR
255	halt	machine stop


- ▶ Verschaltung der Hardwarekomponenten für alle nötigen Datentransfers
- ▶ abhängig vom Befehl werden nur bestimmte Pfade aktiv
- ▶ Ausführungszyklus



Beispiel: PRIMA (die primitive Maschine)


- ein (minimaler) 8-bit von-Neumann Rechner

[Hen06] Hades Demo: 50-rtlib/90-prima/prima




PRIMA: Befehl holen

► $BR = RAM[PC]$




► Steuersignale = decode(BR)




PRIMA: PC inkrementieren

► $PC = PC+1$




► Akku = Akku + RAM[AR]




PRIMA: speichern

► $\text{RAM}[\text{AR}] = \text{Akku}$



PRIMA: springen


► PC = AR



PRIMA: springen

► PC = AR

später dazu mehr...



PRIMA: Maschinencode für Zähler in Endlosschleife

Label	Adresse	Speicher	Mnemo	Kommentar
start:	0	1	clear	akku = 0
	1	*		unbenutzt
	2	3	store	MEM[253] = 0
	3	253		
loop:	4	16	incr	akku = akku + 1
	5	*		unbenutzt
	6	3	store	
	7	253		MEM[253] = akku
	8	64	jump	
	9	4		jump loop
	...			
counter:	253	<n>		
	...			

PRIMA: Maschinencode für Multiplikation (etc.)

- ▶ Übungsaufgabe
- ▶ mit Papier und Bleistift
- ▶ mit virtueller Maschine (Simulator)
- ▶ mit echter Hardware

PRIMA: Interpreter als Virtuelle Maschine

```
uint8_t MEM[256] = { 1,0,2,253,16,0,3,254,64,4 };
uint8_t PC, AR, BR;          // control/address registers
uint8_t AKKU;                // accumulator (w/o carry)

int main( int argc, char** argv ) { // simulate PRIMA
    PC = 0;                    // execution starts at address 0
    while(BR != 255) {
        BR = MEM[ PC ]; PC = PC + 1;
        AR = MEM[ PC ]; PC = PC + 1;
        switch( BR ) {
            case 0: break;                // nop
            case 1: AKKU = 0; break;      // clear
            case 2: AKKU = MEM[ AR ]; break; // load
            case 3: MEM[ AR ] = AKKU; break; // store
            ...
            case 255: break;              // halt
        }
    }
}
```

- ▶ 8-bit Wortbreite: ein bisserl knapp
- ▶ 256 Speicheradressen: definitiv viel zu wenig
- ▶ selbst einfache Operationen dauern viele Takte
- ▶ Befehlssatz: zusätzliche Befehle wären nett
- ▶ nur absolute Adressen: sehr unbequem zu programmieren
- ▶ Funktionen / Unterprogramme?
- ▶ „Semantic Gap“
- ▶ Startup: wie wird der Speicher initialisiert?
- ▶ Programm schrittweise eingeben? Programm extern laden?

- ▶ bessere Technologie ermöglicht immer kleinere Transistoren
 - ▶ Kosten (Material/Entwurf/Fertigung) sind proportional zur Chipfläche
- ⇒ bei gleicher Funktion kleinere und billigere Chips
- ⇒ bei gleicher Größe leistungsfähigere Chips


Moore's Law

Gordon Moore, Mitgründer von Intel, 1965

Speicherkapazität von ICs vervierfacht sich alle drei Jahre

- ⇒ schnelles **exponentielles Wachstum**
- ▶ klares Kostenoptimum bei hoher Integrationsdichte
 - ▶ trifft auch auf Prozessoren zu

Moore's Law (cont.)




Gordon Moore, 1965, [Moo65]:
Cramming more components onto integrated circuits

Wird das so weitergehen?

- ▶ Vorhersage gilt immer noch
- ▶ „IRDS“ Prognosen bis zum Jahr 2037 [IRD20]


Moore's Law: Transistoren pro Speicherchip



[TA14]


- ▶ Vorhersage: 60% jährliches Wachstum der Transistoranzahl pro IC
Verdopplung alle 18 Monate (12...24 Monate)

Moore's Law: Evolution der Prozessoren



[TA14]

Moore's Law: Evolution der Prozessoren (cont.)



Moore's Law: Evolution der Prozessoren (cont.)

Transistoren pro IC (monolithisch)

Modell		Typ	Jahr	Trans. [Mrd.]
M2 Max	Apple	CPU	2023	67,0

Moore's Law: Evolution der Prozessoren (cont.)

Transistoren pro IC (monolithisch)

Modell		Typ	Jahr	Trans. [Mrd.]
M2 Max	Apple	CPU	2023	67,0
A17	Apple	SOC	2023	19,0

Moore's Law: Evolution der Prozessoren (cont.)

Transistoren pro IC (monolithisch)

Modell		Typ	Jahr	Trans. [Mrd.]
M2 Max	Apple	CPU	2023	67,0
A17	Apple	SOC	2023	19,0
MI300X	AMD	GPU	2023	153,0
GB200	Nvidia	GPU	2024	208,0

Moore's Law: Evolution der Prozessoren (cont.)

Transistoren pro IC (monolithisch)

Modell		Typ	Jahr	Trans. [Mrd.]
M2 Max	Apple	CPU	2023	67,0
A17	Apple	SOC	2023	19,0
MI300X	AMD	GPU	2023	153,0
GB200	Nvidia	GPU	2024	208,0
Stratix 10	Intel (Altera)	FPGA	2019	43,3
VP 1802	AMD (Xilinx)	FPGA	2021	92,0

Moore's Law: Evolution der Prozessoren (cont.)


Transistoren pro IC (monolithisch)

Modell		Typ	Jahr	Trans. [Mrd.]
M2 Max	Apple	CPU	2023	67,0
A17	Apple	SOC	2023	19,0
MI300X	AMD	GPU	2023	153,0
GB200	Nvidia	GPU	2024	208,0
Stratix 10	Intel (Altera)	FPGA	2019	43,3
VP 1802	AMD (Xilinx)	FPGA	2021	92,0
WSE-2	Cerebras	WSc	2021	2 600,0



[www.cerebras.net]

Moore's Law: Kosten pro Komponente



Originalskizze von G. Moore [Int]

$$L(t) = L(0) \cdot 2^{t/18}$$

mit: $L(t)$ = Leistung zum Zeitpunkt t ,
 $L(0)$ = Leistung zum Zeitpunkt 0,
und Zeit t in Monaten.

Einige Formelwerte:

Jahr 1:	1,5874
Jahr 2:	2,51984
Jahr 3:	4
Jahr 5:	10,0794
Jahr 6:	16
Jahr 7:	25,3984
Jahr 8:	40,3175

Leistungssteigerung der Spitzenrechner seit 1993

www.top500.org de.wikipedia.org/wiki/Supercomputer

1.4 Einführung - Moore's Law

64-040 Rechnerstrukturen und Betriebssysteme

Jahr	Rechner	CPU	Linpack	[TFlop/s]	Prozessoren
1993	TMC CM-5/1024	(SuperSparc 32MHz)		0,0597	1 024
1994	Intel XP/S140	(80860 50MHz)		0,1434	3 680
1995	Fujitsu NWT	(105 MHz)		0,17	140
1996	Hitachi SR2201/1024	(HARP-1E 120MHz)		0,2204	1 024
1997	Intel ASCI Red	(Pentium Pro 200MHz)		1,068	7 264
1999	Intel ASCI Red	(Pentium Pro 333MHz)		2,121	9 472
2001	IBM ASCI White	(Power3 375MHz)		7,226	8 192
2002	NEC Earth Simulator	(NEC 1GHz)		35,86	5 120
2005	IBM BlueGene/L	(PowerPC 440 2C 700MHz)		136,8	65 536
2006	IBM BlueGene/L	(PowerPC 440 2C 700MHz)		280,6	131 072
2008	IBM Roadrunner	(Opteron 2C 1,8GHz + IBM Cell 9C 3,2 GHz)		1 026,0	122 400
2010	Cray XT5-HE Jaguar	(Opteron 6C 2,6GHz)		1 759,0	224 162
2011	Fujitsu K computer	(SPARC64 VIIIfx 2.0GHz)		8 162,0	548 352
2012	IBM BlueGene/Q Sequoia	(Power BQC 16C 1,6GHz)		16 324,8	1 572 864
2013	NUDT Tianhe-2	(Xeon E5-2692 12C 2,2 GHz + Phi 31S1P)		33 862,7	3 120 000
2016	Sunway TaihuLight	(Sunway SW26010 260C 1,45 GHz)		93 014,6	10 649 600
2018	Summit	(IBM Power9 22C 3,07 GHz + NVIDIA GV100)		143 500,0	2 397 824
2021	Fugaku	(Fujitsu A64FX 48C 2,2 GHz)		442 010,0	7 630 848
2024	JUWELS [D #21]	(Epyc 7402 24C 2,8 GHz + NVIDIA A100)		44 120,0	449 280
2024	Frontier	(AMD Epyc 64C 2,0 GHz + Instinct)		1 206 000,0	8 699 904

Leistungssteigerung der Spitzenrechner seit 1993

www.top500.org de.wikipedia.org/wiki/Supercomputer

1.4 Einführung - Moore's Law

64-040 Rechnerstrukturen und Betriebssysteme


Jahr	Rechner	CPU	Linpack	[TFlop/s]	Prozessoren	Power [KW]
1993	TMC CM-5/1024	(SuperSparc 32MHz)		0,0597	1 024	
1994	Intel XP/S140	(80860 50MHz)		0,1434	3 680	
1995	Fujitsu NWT	(105 MHz)		0,17	140	
1996	Hitachi SR2201/1024	(HARP-1E 120MHz)		0,2204	1 024	
1997	Intel ASCI Red	(Pentium Pro 200MHz)		1,068	7 264	
1999	Intel ASCI Red	(Pentium Pro 333MHz)		2,121	9 472	
2001	IBM ASCI White	(Power3 375MHz)		7,226	8 192	
2002	NEC Earth Simulator	(NEC 1GHz)		35,86	5 120	3 200
2005	IBM BlueGene/L	(PowerPC 440 2C 700MHz)		136,8	65 536	716
2006	IBM BlueGene/L	(PowerPC 440 2C 700MHz)		280,6	131 072	1 433
2008	IBM Roadrunner	(Opteron 2C 1,8GHz + IBM Cell 9C 3,2 GHz)		1 026,0	122 400	2 345
2010	Cray XT5-HE Jaguar	(Opteron 6C 2,6GHz)		1 759,0	224 162	6 950
2011	Fujitsu K computer	(SPARC64 VIIIfx 2.0GHz)		8 162,0	548 352	9 899
2012	IBM BlueGene/Q Sequoia	(Power BQC 16C 1,6GHz)		16 324,8	1 572 864	7 890
2013	NUDT Tianhe-2	(Xeon E5-2692 12C 2,2 GHz + Phi 31S1P)		33 862,7	3 120 000	17 808
2016	Sunway TaihuLight	(Sunway SW26010 260C 1,45 GHz)		93 014,6	10 649 600	15 371
2018	Summit	(IBM Power9 22C 3,07 GHz + NVIDIA GV100)		143 500,0	2 397 824	9 783
2021	Fugaku	(Fujitsu A64FX 48C 2,2 GHz)		442 010,0	7 630 848	29 899
2024	JUWELS [D #21]	(Epyc 7402 24C 2,8 GHz + NVIDIA A100)		44 120,0	449 280	1 764
2024	Frontier	(AMD Epyc 64C 2,0 GHz + Instinct)		1 206 000,0	8 699 904	22 786

Leistungssteigerung der Spitzenrechner seit 1993 (cont.)

www.top500.org de.wikipedia.org/wiki/Supercomputer

1.4 Einführung - Moore's Law

64-040 Rechnerstrukturen und Betriebssysteme



- ▶ Miniaturisierung schreitet weiter fort
- ▶ Taktraten physikalisch limitiert
 - ▶ Technologie / Strukturgrößen
 - ▶ Leistungsaufnahme $\Rightarrow$ Spannungsversorgung + Kühlung

Entwicklungen


- ▶ seit 2011: CPU plus Grafikeinheit
- ▶ Integration mehrerer CPUs auf einem Chip (2-... 128-Cores)
- ▶ Cache Speicher (SRAM als schneller Zwischenspeicher) auf dem Die
- ▶ Integration von Peripheriegeräten (Speicherinterface, PCIe, ...)
- ▶ heterogene Architekturen: „performance“ / „efficiency“
- ▶ multi-Chip Module (CPU, IO, Cache) + 3D Stapel
- ▶ **SoC**: „System on a chip“

Gesamtes System auf einem Chip integriert:

- ▶ ein oder mehrere Prozessoren, z.T. verschiedene Typen
 - ▶ hohe Rechenleistung
 - ▶ energieeffizient
- ⇒ z.B. ARM mit *big.LITTLE* Konzept; aktuell Laptop, PC: Intel, AMD
- ▶ Cache Hierarchie: 1st Level (D+I pro CPU) / 2nd (pro CPU) / 3rd (alle Kerne)
- ▶ dedizierte Prozessoren: Grafik, Video(de)codierung, DSP, AI ...
- ▶ Peripherieschnittstellen: Bussysteme, Speichercontroller
- ▶ Hauptspeicher (speziell „Embedded“), Grafikspeicher
- ▶ weitere Speicher für Medien/Netzwerkoperationen

- ▶ Peripherieblöcke nach Kundenwunsch konfiguriert:
 - ▶ Displayansteuerung: DP, HDMI, USB-C ...
 - ▶ A/V-Schnittstellen: Kamera, Mikrofone, Audio ...
 - ▶ serielle und parallele Schnittstellen, SPI, I/O-Pins ...
 - ▶ Feldbusse: I²C, CAN ...
 - ▶ PC-like: USB, Firewire, SATA ...
 - ▶ Netzwerk kabelgebunden (Ethernet)
 - ▶ Funkschnittstellen: WLAN, Bluetooth, 5G ...
- ▶ Smartphones, Tablet-Computer, Medien-/DVD-Player, WLAN-Router, NAS-/Home-Server ...

► Bluetooth-Controller (2000)




© VLSI Technology, Inc.

[Fur00]

Prozess	0,25 μm
Metall	3-Layer
V_{DD}	2,5 V
Transistoren	4,3 Mill.
Chipfläche	20 mm ²
Taktrate	0 ... 13 MHz
MIPS	12
Power	75 mW
MIPS/W	160

► Samsung Exynos-5422 (2014)


[Sam]



► Beispiel: Odroid XU4 (2015)

www.hardkernel.com

- vollständiger Mikrocomputer (32-bit): 4P-Kerne 2,1 GHz + 4E-Kerne 1,4 GHz
- Betriebssystem: Android oder Linux




ArduinoNano ESP 32

(2023)

32-bit kein Betriebssystem
2-Kerne ≤ 240 MHz
512 KB SRAM
16 MB Flash

Wi-Fi, Bluetooth, USB
22 €




arduino.cc

Raspberry Pi 5

(2023)

64-bit Linux (+spezialisiert), Windows
4-Kerne $\leq 2,4$ GHz
2/4/8 GB SDRAM, L1...L3 Cache
microSD Karte
GPU, 4Kp60 HEVC Decoder, PCIe
2 MIPI cam./display, 2 HDMI, Ethernet,
Wi-Fi, Bluetooth, USB
53/66/87 €



raspberrypi.com

Odroid M2

(2024)

64-bit Linux (+spezialisiert), Android
4P-Kerne $\leq 2,3$ GHz + 4E-Kerne 1,8 GHz
8/16 GB SDRAM, L1...L3 Cache
64GB eMMC, M.2 SSD, microSD Karte
NPU, GPU, 4Kp60 HEVC Decoder, PCIe
MIPI cam./display, HDMI, DP, Ethernet,
USB
115/145 \$



hardkernel.com

- ▶ Jeder exponentielle Verlauf stößt irgendwann an natürliche oder wirtschaftliche Grenzen
 - ▶ Beispiel: physikalische Limits
 - ▶ Eine DRAM-Speicherzelle speichert etwa 200 Elektronen (2012)
Skalierung: es werden mit jeder neuen Technologiestufe weniger
 - ▶ Offensichtlich ist die Grenze spätestens dann erreicht, wenn nur noch ein einziges Elektron für 1-bit gespeichert wird
 - ▶ Ab diesem Zeitpunkt gibt es bessere Performanz nur noch durch bessere Algorithmen / Architekturen!
- ⇒ Annahme: 50 % Skalierung pro Jahr, 200 Elektronen/Speicherzelle
gesucht: $x \hat{=}$ Jahre Fortschritt
- ⇒ $200 / (1,5^x) \geq 1$ $a^b = \exp(b \cdot \ln a)$
 $x = \ln(200) / \ln(1,5) \approx 13$ Jahre


IEEE International Roadmap for Devices and Systems

irds.ieee.org/editions/2024

- ▶ IEEE: Institute of Electrical and Electronics Engineers
- ▶ Beteiligung von
 - ▶ Halbleiterherstellern
 - ▶ Geräte-Herstellern
 - ▶ Universitäten und Forschungsinstituten
 - ▶ Fachverbänden aus USA, Europa, Asien
- ▶ Publikation von langjährigen Vorhersagen
- ▶ Zukünftige Entwicklung der Halbleitertechnologie
- ▶ Prognosen zu Fertigungsprozessen, Modellierung, Simulation, Entwurf etc.
- ▶ für Chips (Speicher, Prozessoren, SoC . . .) und Systeme
- ▶ neue Technologien: Quantencomputing etc.

Roadmap: IRDS (cont.)

Table MM01 – More Moore – Logic Core Device Technology Roadmap (Ausschnitt, 2017)

YEAR OF PRODUCTION	2017	2019	2021	2024	2027	2030	2033
Logic industry "Node Range" Labeling (nm)	P54M36	P48M28	P42M24	P36M21	P32M14	P32M14T2	P32M14T4
IDM-Foundry node labeling	"10"	"7"	"5"	"3"	"2.1"	"1.5"	"1.0"
Logic device structure options	i10-f7	i7-f5	i5-f3	i3-f2.1	i2.1-f1.5	i1.5-f1.0	i1.0-f0.7
Logic device mainstream device	finFET	finFET	LGAA	LGAA	VGAA	VGAA, LGAA	VGAA, LGAA
Logic device mainstream device	FD-SOI	LGAA	finFET	VGAA	VGAA	3DVL SI	3DVL SI
Logic device mainstream device	finFET	finFET	LGAA	LGAA	LGAA	VGAA	VGAA
DEVICE STRUCTURES							
LOGIC TECHNOLOGY ANCHORS							
Patterning technology inflection for Mx interconnect	193i, EUV	193i, EUV DP	193i, EUV DP	193i, High-NA EUV	193i, High-NA EUV+(DSA)	193i, High-NA EUV+(DSA)	193i, High-NA EUV+(DSA)
Channel material technology inflection	Si	SiGe25%	SiGe50%	Ge, IIIV (TFET?), 2D Mat	Ge, IIIV (TFET?), 2D Mat	Ge, IIIV (TFET?), 2D Mat	Ge, IIIV (TFET?), 2D Mat
Process technology inflection	Conformal deposition	Conformal Doping, Contact	Channel, RMG	Stacked-device Non-Cu Mx	Stacked-device Non-Cu Mx	Steep-SS, 3D	Steep-SS, 3D
Stacking generation inflection	2D	2D	3D-stacking: W2W D2W	3D-device: P-over-N Hetero	3D-device: Mem-on-Logic Hetero	3D-device: Mem-on-Logic Hetero	3D-device: Logic-on-Logic Hetero
LOGIC TECHNOLOGY INTEGRATION CAPACITY							
Design scaling factor for standard cell	-	0.98	1.09	0.96	1.03	2.00	1.00
Design scaling factor for SRAM (111) bitcell	-	1.00	1.00	1.00	1.00	1.25	1.00
POWER AND PERFORMANCE SCALING FACTORS							
Vdd (V)	0.75	0.70	0.65	0.65	0.65	0.60	0.55
Physical gate length for HP Logic (nm)	20.0	18.0	16.0	14.0	12.0	12.0	12.0
Datapath speed improvement at Vdd - relative	1.00	1.19	1.21	1.34	1.56	1.60	1.70
Power density of logic path cube at fmax - relative	1.00	1.20	1.21	1.82	2.69	4.49	8.00
fmax of a single CPU core at Vdd (GHz)	2.5	3.0	3.0	3.3	3.9	4.0	4.2
favg at constant power density and Vdd (GHz)	2.50	2.48	2.51	1.84	1.45	0.89	0.53
CPU SiP throughput at fmax (TFLOPS/sec)	0.16	0.27	0.46	0.79	1.34	2.27	3.86
INTERCONNECT TECHNOLOGY							
Conductor	Cu, non-Cu	Cu, non-Cu	Cu, non-Cu	Cu, non-Cu	Cu, non-Cu	Cu, non-Cu	Cu, non-Cu
Number of wiring layers	14	16	18	20	20	20	20

Moore's Law

Beispiel für die Auswirkung von Moore's Law

Angenommen die Lösung einer Rechenaufgabe dauert derzeit vier Jahre und die Rechenleistung wächst jedes Jahr um 60%.

Wie lösen wir das Problem ?

Moore's Law: Schöpferische Pause

Beispiel für die Auswirkung von Moore's Law

Angenommen die Lösung einer Rechenaufgabe dauert derzeit vier Jahre und die Rechenleistung wächst jedes Jahr um 60%.

Ein mögliches Vorgehen ist dann das folgende:

- ▶ Wir warten drei Jahre, kaufen dann einen neuen Rechner und erledigen die Rechenaufgabe in einem Jahr.
- ▶ *Wie das ?*

Moore's Law: Schöpferische Pause

Beispiel für die Auswirkung von Moore's Law

Angenommen die Lösung einer Rechenaufgabe dauert derzeit vier Jahre und die Rechenleistung wächst jedes Jahr um 60 %.

Ein mögliches Vorgehen ist dann das folgende:

- ▶ Wir warten drei Jahre, kaufen dann einen neuen Rechner und erledigen die Rechenaufgabe in einem Jahr.
- ⇒ Nach einem Jahr können wir einen Rechner kaufen, der um den Faktor 1,6 Mal schneller ist, nach zwei Jahren bereits $1,6 \cdot 1,6$ Mal schneller, und nach drei Jahren (also am Beginn des vierten Jahres) gilt $(1 + 60\%)^3 = 4,096$.
- ▶ Wir sind also sogar ein bisschen schneller fertig, als wenn wir den jetzigen Rechner die ganze Zeit durchlaufen lassen.

Ab jetzt erst mal ein *bottom-up* Vorgehen:

Start mit grundlegenden Aspekten

- ▶ Informationsverarbeitung und -repräsentation
- ▶ Darstellung von Zahlen und Zeichen
- ▶ arithmetische und logische Operationen
- ▶ Schaltnetze, Schaltwerke, endliche Automaten

dann Kennenlernen aller Basiskomponenten des Digitalrechners

- ▶ Gatter, Flipflops ...
- ▶ Register, ALU, Speicher ...

und Konstruktion eines Rechners (HW) mit seinen Betriebsmitteln (SW)

- ▶ Befehlssatz, -abarbeitung, Assembler
- ▶ Pipelining, Speicherhierarchie
- ▶ Prozesskontrolle, Locking, Interrupts, Scheduling
- ▶ virtueller Speicher, Dateisystem, Ein- / Ausgabe
- ▶ ...



Universität Hamburg

DER FORSCHUNG | DER LEHRE | DER BILDUNG

MIN-Fakultät
Fachbereich Informatik



Rechnerstrukturen und Betriebssysteme

64-040 Vorlesung RSB
Kapitel 2: Information

Norman Hendrich



Universität Hamburg
Fakultät für Mathematik, Informatik und Naturwissenschaften
Fachbereich Informatik
Technische Aspekte Multimodaler Systeme

Wintersemester 2025/2026

Tanenbaum, Austin: *Rechnerarchitektur* [TA14]

*Ein Computer oder Digitalrechner ist eine Maschine, die Probleme für den Menschen lösen kann, indem sie die ihr gegebenen Befehle ausführt. Eine Befehlssequenz, die beschreibt, wie eine bestimmte Aufgabe auszuführen ist, nennt man **Programm**.*

Die elektronischen Schaltungen eines Computers verstehen eine begrenzte Menge einfacher Befehle, in die alle Programme konvertiert werden müssen, bevor sie sich ausführen lassen. . . .

- ▶ Probleme lösen: durch Abarbeiten einfacher **Befehle**
- ▶ Abfolge solcher Befehle ist ein **Programm**
- ▶ Maschine versteht nur ihre eigene **Maschinensprache**

Typische Beispiele für solche einfachen Befehle:

- ▶ addiere die zwei Zahlen in Register R1 und R2
 - ▶ überprüfe, ob das Resultat Null ist
 - ▶ kopiere ein Datenwort von Adresse 13 ins Register R4
- ⇒ extrem niedriges Abstraktionsniveau

- ▶ natürliche Sprache immer mit Kontextwissen

Beispiel: “Vereinbaren Sie einen Besprechungstermin” ⇒ Wo? Wer? Thema?

- ▶ **Semantic gap**: Diskrepanz zwischen natürlicher Sprache (mit Kontext) und einfachen elementaren Anweisungen
- ▶ Vermittlung zwischen Mensch und Computer erfordert zusätzliche Abstraktionsebenen und Software


- ▶ Definition solcher Abstraktionsebenen bzw. Schichten
- ▶ mit möglichst einfachen und sauberen Schnittstellen
- ▶ jede Ebene definiert eine neue (mächtigere) **Sprache**

- ▶ diverse Optimierungs-Kriterien/Möglichkeiten:
 - ▶ Performanz, Größe, Leistungsaufnahme ...
 - ▶ Kosten: Hardware, Software, Entwicklung ...
 - ▶ Zuverlässigkeit, Wartungsfreundlichkeit, Sicherheit ...

Achtung / Vorsicht:

- ▶ Gesamtverständnis erfordert Kenntnisse auf allen Ebenen
- ▶ häufig Rückwirkung von unteren auf obere Ebenen

Maschine mit mehreren Ebenen



- ▶ jede Ebene definiert eine neue (mächtigere) Sprache
- ▶ Abstraktionsebene $\Longleftrightarrow$ Sprache
- ▶ $L0 < L1 < L2 < L3 < \dots$

Software zur Übersetzung zwischen den Ebenen

- ▶ **Compiler:** Erzeugen eines neuen Programms, in dem jeder L1 Befehl durch eine zugehörige Folge von L0 Befehlen ersetzt wird
- ▶ **Interpreter:** direkte Ausführung der L0 Befehlsfolgen zu jedem L1 Befehl

- ▶ für einen Interpreter sind L1 Befehle einfach nur Daten
- ▶ die dann in die zugehörigen L0 Befehle umgesetzt werden


⇒ dies ist gleichwertig mit einer
virtuellen Maschine M1 für die Sprache L1

- ▶ ein Interpreter erlaubt es, jede beliebige Maschine zu simulieren
- ▶ und zwar auf jeder beliebigen (einfacheren) Maschine M0
- ▶ Programmierer muss sich nicht um untere Schichten kümmern
- ▶ Nachteil: die virtuelle Maschine ist meistens langsamer als die echte Maschine M1
- ▶ Maschine M0 kann wiederum eine virtuelle Maschine sein!
- ▶ unterste Schicht ist jeweils die Hardware

Übliche Einteilung der Ebenen

Anwendungsebene	Hochsprachen (Java, C, Ruby, ...)
Assemblerebene	low-level Anwendungsprogrammierung
Betriebssystemebene	Betriebssystem, Systemprogrammierung
Rechnerarchitektur	Schnittstelle zwischen SW und HW: Befehlssatz, Datentypen
Mikroarchitektur	Steuerwerk, Operationswerk: Register, ALU, Speicher, Busse ...
Logikebene	Grundsaltungen: Gatter, Flipflops ...
Transistorebene	Elektrotechnik: Transistoren, Widerstände, Kapazitäten ...
Physische Ebene	Chip-Layout: Geometrien für die IC-Fertigung

Beispiel: Sechs Ebenen



Anwendungsebene: SE1+SE2, AD ...

Assemblerebene: RSB

Betriebssystemebene: RSB, MB

Rechnerarchitektur: RSB

Mikroarchitektur: RSB

Logikebene: RSB

Device-Level: –

```
/* HelloWorld.c - print a welcome message */  
  
#include <stdio.h>  
  
int main( int argc, char ** argv )  
{ printf( "Hello, world!\n" );  
  return 0;  
}
```

Übersetzung

```
gcc -S HelloWorld.c  
gcc -c HelloWorld.c  
gcc -o HelloWorld.exe HelloWorld.c
```

```
.file "HelloWorld.c"
.text
.section .rodata
.LC0:
.string "Hello, world!"
.text
.globl main
.type main, @function
main:
.LFB0:
.cfi_startproc
pushq %rbp
.cfi_def_cfa_offset 16
.cfi_offset 6, -16
movq %rsp, %rbp
.cfi_def_cfa_register 6
subq $16, %rsp
movl %edi, -4(%rbp)
movq %rsi, -16(%rbp)
leaq .LC0(%rip), %rax
movq %rax, %rdi
call puts@PLT
movl $0, %eax
leave
.cfi_def_cfa 7, 8
ret
.cfi_endproc
.LFE0:
.size main, .-main
.ident "GCC: (Debian 12.2.0-14) 12.2.0"
.section .note.GNU-stack,"",@progbits
```

```
00000000 457f 464c 0102 0001 0000 0000 0000 0000
00000020 0001 003e 0001 0000 0000 0000 0000 0000
00000040 0000 0000 0000 0000 0228 0000 0000 0000
00000060 0000 0000 0040 0000 0000 0040 000d 000c
00000100 4855 e589 8348 10ec 7d89 48fc 7589 48f0
00000120 058d 0000 0000 8948 e8c7 0000 0000 00b8
00000140 0000 c900 48c3 6c65 6f6c 202c 6f77 6c72
00000160 2164 0000 4347 3a43 2820 6544 6962 6e61
00000200 3120 2e32 2e32 2d30 3431 2029 3231 322e
00000220 302e 0000 0000 0000 0014 0000 0000 0000
00000240 7a01 0052 7801 0110 0c1b 0807 0190 0000
00000260 001c 0000 001c 0000 0000 0000 0025 0000
00000300 4100 100e 0286 0d43 6006 070c 0008 0000
00000320 0000 0000 0000 0000 0000 0000 0000 0000
00000340 0000 0000 0000 0000 0001 0000 0004 fff1
00000360 0000 0000 0000 0000 0000 0000 0000 0000
00000400 0000 0000 0003 0001 0000 0000 0000 0000
...
```

```
HelloWorld.o:      file format elf64-x86-64
```

```
Disassembly of section .text:
```

```
0000000000000000 <main>:
```

0:	55	push	%rbp	
1:	48 89 e5	mov	%rsp,%rbp	
4:	48 83 ec 10	sub	\$0x10,%rsp	
8:	89 7d fc	mov	%edi,-0x4(%rbp)	
b:	48 89 75 f0	mov	%rsi,-0x10(%rbp)	
f:	48 8d 05 00 00 00 00	lea	0x0(%rip),%rax	# 16 <main+0x16>
16:	48 89 c7	mov	%rax,%rdi	
19:	e8 00 00 00 00	call	1e <main+0x1e>	
1e:	b8 00 00 00 00	mov	\$0x0,%eax	
23:	c9	leave		
24:	c3	ret		

```
00000000 457f 464c 0102 0001 0000 0000 0000 0000
00000020 0003 003e 0001 0000 1050 0000 0000 0000
00000040 0040 0000 0000 0000 3698 0000 0000 0000
00000060 0000 0000 0040 0038 000d 0040 001f 001e
00000100 0006 0000 0004 0000 0040 0000 0000 0000
00000120 0040 0000 0000 0000 0040 0000 0000 0000
00000140 02d8 0000 0000 0000 02d8 0000 0000 0000
00000160 0008 0000 0000 0000 0003 0000 0004 0000
00000200 0318 0000 0000 0000 0318 0000 0000 0000
00000220 0318 0000 0000 0000 001c 0000 0000 0000
00000240 001c 0000 0000 0000 0001 0000 0000 0000
00000260 0001 0000 0004 0000 0000 0000 0000 0000
00000300 0000 0000 0000 0000 0000 0000 0000 0000
00000320 0618 0000 0000 0000 0618 0000 0000 0000
00000340 1000 0000 0000 0000 0001 0000 0005 0000
00000360 1000 0000 0000 0000 1000 0000 0000 0000
00000400 1000 0000 0000 0000 0169 0000 0000 0000
```

...

- ▶ eine virtuelle Maschine führt L1 Software aus
 - ▶ und wird mit Software oder Hardware realisiert
- ⇒ Software und Hardware sind logisch äquivalent
„Hardware is just petrified Software“
...jedenfalls in Bezug auf L1 Programmausführung

Karen Panetta Lentz

Entscheidung für Software- oder Hardwarerealisierung?



- ▶ abhängig von vielen Faktoren, u.a.
- ▶ Kosten, Performanz, Zuverlässigkeit
- ▶ Anzahl der (vermuteten) Änderungen und Updates
- ▶ Sicherheit gegen Kopieren ...
- ▶ Beispiele: Virtualisierung im RZ ⇒ Software
(High-Level Synthese+IP+) FPGAs ⇒ Hardware

Rückwirkung von unteren Ebenen: Arithmetik

```
public class Overflow {  
    ...  
    public static void main( String[] args ) {  
        printInt( 0 );           // 0  
        printInt( 1 );           // 1  
        printInt( -1 );          // -1  
        printInt( 2+(3*4) );      // 14  
        printInt( 100*200*300 );  // 6000000  
        printInt( 100*200*300*400 ); // -1894967296  
  
        printDouble( 1.0 );       // 1.0  
        printDouble( 0.3 );       // 0.3  
        printDouble( 0.1 + 0.1 + 0.1 ); // 0.30000000000000004  
        printDouble( (0.3) - (0.1+0.1+0.1) ); // -5.5E-17  
    }  
}
```

Rückwirkung von unteren Ebenen: Performanz

```
public static double sumRowCol( double[][] matrix ) {  
    int rows = matrix.length;  
    int cols = matrix[0].length;  
    double sum = 0.0;  
    for( int r = 0; r < rows; r++ ) {  
        for( int c = 0; c < cols; c++ ) {  
            sum += matrix[r][c];  
        }  
    }  
    return sum;  
}
```



Matrix creation (5000×5000 random) 2105 ms

Matrix row-col summation 75 ms

Matrix col-row summation 383 ms ⇒ 5 × langsamer

Sum = 600,8473695346258 / 600,8473695342268 ⇒ andere Werte


- ▶ „Vereinbaren Sie einen Besprechungstermin“
- ▶ „Schreibe mir eine App ähnlich wie Tetris, aber mit Früchten als Icons.“
- ▶ . . . so ein Befehl war bis 2023 reine Utopie
- ▶ . . . aber ChatGPT & Co. bedeuten eine Revolution
- ▶ . . . und KI übernimmt zunehmend die Code-Generierung
- ▶ Programmierer deutlich produktiver als früher
- ▶ weitere Auswirkungen sind bislang komplett unklar
 - ▶ entsprechend mehr und bessere Software?
 - ▶ oder Verlust aller „low-level“ Software-Jobs?

8+ **Killt die KI meinen Job?**




Künstliche Intelligenz wird vom Spielzeug zum festen Bestandteil der Arbeitswelt, das Silicon Valley sieht den Beginn eines neuen Zeitalters. Viele Menschen haben Angst, bald ganz ersetzt zu werden. Doch die deutsche Wirtschaft ist vergleichsweise gut gerüstet. Die SPIEGEL-Titelstory.

Canaries in the Coal Mine? Stellenanzeigen 2025



Brynjofsson et al, Canaries in the Coal Mine? Six facts about the recent employment effects of artificial intelligence, 2025

Canaries in the Coal Mine? Software-Entwicklung




Brynjofsson et al, Canaries in the Coal Mine? Six facts about the recent employment effects of artificial intelligence, 2025

KI Entwicklung seit 2023

The length of tasks AIs can do is doubling every 7 months

Task length (at 50% success rate)



CC-BY

metr.org

Auswirkungen auf verschiedene Jobs


	Job Zone 1	Job Zone 2	Job Zone 3	Job Zone 4	Job Zone 5
Preparation	None or little (0-3 months)	Some (3-12 months)	Medium (1-2 years)	Considerable (2-4 years)	Extensive (4+ years)
Education	High school diploma or GED (optional)	High school diploma	Vocational school, on-the-job training, or associate's degree	Bachelor's degree	Master's degree or higher
Example Occupations	Food prep workers, dishwashers, floor sanders	Orderlies, customer service reps, tellers	Electricians, barbers, medical assistants	Database admins, graphic designers, cost estimators	Pharmacists, lawyers, astronomers
Median Income	\$30,230	\$38,215	\$54,815	\$77,345	\$81,980
Tot Emp (000s)	13,100	73,962	37,881	56,833	21,221
H E1	0.03	0.07	0.11	0.23	0.23
M E1	0.04	0.12	0.14	0.18	0.13
H E1 + 0.5 * E2	0.06	0.16	0.26	0.47	0.43
M E1 + 0.5 * E2	0.06	0.20	0.32	0.51	0.45
H E1 + E2	0.09	0.24	0.41	0.71	0.63
M E1 + E2	0.08	0.27	0.51	0.85	0.76

Table 5: Mean exposure to GPTs by job zone. For each job zone, we also present the median of median annual income for each constituting occupation in USD, and the total number of workers in all occupations for that job zone, in the thousands. "H" and "M" for each exposure type in column 1 refer to whether the exposure ratings were done by humans or the (GPT-4) model, respectively.

Zusammenfassung der Situation

2.4 Informationsverarbeitung - Semantic Gap vs. KI

64-040 Rechnerstrukturen und Betriebssysteme



IEEE Spectrum, 2023

- ▶ **Information** $\sim$ abstrakter Gehalt einer Aussage
- ▶ Die Aussage selbst, mit der die Information dargestellt bzw. übertragen wird, ist eine **Repräsentation** der Information
- ▶ Im Kontext der Informationsverarbeitung / -übertragung: **Nachricht**
- ▶ **Interpretation** ist das Ermitteln der Information aus einer Repräsentation
- ▶ **Verstehen** ist das Verbinden einer Information mit ihrer Bedeutung in der realen Welt

Beispiel: Mit der Information „25“ sei die abstrakte Zahl gemeint, die sich aber nur durch eine Repräsentation angeben lässt

► Text deutsch: fünfundzwanzig

► Text englisch: twentyfive

...

► Zahl römisch: XXV

► Zahl dezimal: 25

$$2 \cdot 10^1 + 5 \cdot 10^0 = 25$$

► Zahl binär: 11001

$$1 \cdot 2^4 + 1 \cdot 2^3 + 1 \cdot 2^0 = 25$$

► Zahl Dreiersystem: 221

$$2 \cdot 3^2 + 2 \cdot 3^1 + 1 \cdot 3^0 = 25$$

...

► Morse-Code: • • — — — • • • • •

- ▶ Wo auch immer Repräsentationen auftreten, ist eigentlich die Information gemeint, beispielsweise:

$$5 \cdot (2 + 3) = 25$$

- ▶ Die Information selbst kann man überhaupt nicht notieren!
- ▶ Es muss immer Absprachen über die verwendete Repräsentation geben.

Im obigen Beispiel ist implizit die Dezimaldarstellung gemeint, man muss also die Dezimalziffern und das Stellenwertsystem kennen.

- ▶ Repräsentation ist häufig mehrstufig, z.B.


Zahl:	Dezimalzahl	347
Ziffer:	BCD, 4-bit binär	0011 0100 0111
Bit:	elektrische Spannung	0,1V 0,1V 2,5V 2,5V ...

In jeder (Abstraktions-) Ebene gibt es beliebig viele Alternativen der Repräsentation

- ▶ Auswahl der jeweils effizientesten Repräsentation
- ▶ unterschiedliche Repräsentationen je nach Ebene

- ▶ Beispiel: Repräsentation der Zahl $\pi = 3,1415\dots$ im
 - ▶ x86 Prozessor 80-bit Binärdaten, Spannungen
 - ▶ Hauptspeicher 64-bit Binärdaten, Spannungen
 - ▶ Festplatte codierte Zahl, magnetische Bereiche
 - ▶ CD-ROM codierte Zahl, Land/Pits-Bereiche
 - ▶ Papier Text, „3,14159265...“
 - ▶ ...

Repräsentation: digitale und analoge Welt



Beispiel: Binärwerte in
2,5 V CMOS-Technologie

K. von der Heide

Interaktives Skript T1, demobitrep

- ▶ Spannungsverlauf des Signals ist kontinuierlich
- ▶ Abtastung zu bestimmten Zeitpunkten
- ▶ Quantisierung über abgegrenzte Wertebereiche:
 - ▶ $0,0 V \leq V(t) \leq 0,7 V$: Interpretation als 0
 - ▶ $1,7 V \leq V(t) \leq 2,5 V$: Interpretation als 1
 - ▶ außerhalb und innerhalb: ungültige Werte

► Aussagen

N1 Er besucht General Motors

N2 Unwetter am Alpenostrand

N3 Sie nimmt ihren Hut

► Alle Aussagen sind aber doppel/mehrdeutig:


N1 Firma? Militär?

N2 Alpen-Ostrand? Alpeno-Strand?

N3 tatsächlich oder im übertragenen Sinn?

⇒ **Interpretation:** Es handelt sich um drei **Nachrichten**, die jeweils zwei verschiedene **Informationen** enthalten


- ▶ **Information:** Wissen um oder Kenntnis über Sachverhalte und Vorgänge
 - als Begriff nicht informationstheoretisch abgestützt, sondern an umgangssprachlicher Bedeutung orientiert
- ▶ **Nachricht:** Zeichen oder Funktionen, die Informationen zum Zweck der Weitergabe aufgrund bekannter oder unterstellter Abmachungen darstellen (DIN 44 300)
- ▶ Beispiel für eine Nachricht: 21° Temperaturangabe in Grad Celsius oder Fahrenheit
- ▶ Die Nachricht ist also eine Darstellung von Informationen und nicht der Übermittlungsvorgang



Beschreibung der **Informationsübermittlung**:

- ▶ Abbildung α^{-1} erzeugt Nachricht N_1 aus Information I_1
- ▶ Übertragung der Nachricht an den Zielort
- ▶ Interpretation α der Nachricht N_2 liefert die Information I_2


Nachrichtentechnisches Modell: **Störungen** bei der Übertragung




Beispiele

- ▶ Bitfehler beim Speichern
- ▶ Störungen beim Funkverkehr
- ▶ Schmutz oder Kratzer auf einer CD/DVD
- ▶ usw.

Repräsentation



Information



Repräsentation natürlicher
Zahlen durch Stellenwertsysteme

K. von der Heide, Interaktives Skript T1,
infores

Ergibt α gefolgt von σ dasselbe wie ν gefolgt von α' ,
dann heißt ν **informationstreu** $\sigma(\alpha(r)) = \alpha'(\nu(r))$

- ▶ α' ist die Interpretation des Resultats der Operation ν
häufig sind α und α' gleich, aber nicht immer
- ▶ ist σ injektiv, so nennen wir ν eine **Umschlüsselung**
durch die Verarbeitung σ geht keine Information verloren
- ▶ ist ν injektiv, so nennen wir ν eine **Umcodierung**
- ▶ wenn σ innere Verknüpfung der Menge $\mathcal{J}$ und ν innere Verknüpfung der Menge $\mathcal{R}$,
dann ist α ein **Homomorphismus** der algebraischen Strukturen $(\mathcal{J}, \sigma)$ und $(\mathcal{R}, \nu)$
- ▶ ist σ bijektiv, liegt ein **Isomorphismus** vor

Welche mathematischen Eigenschaften gelten bei der Informationsverarbeitung / in der gewählten Repräsentation?

Beispiele

▶ Gilt $x^2 \geq 0$?

- ▶ float: ja
- ▶ signed integer: nein

▶ Gilt $(x + y) + z = x + (y + z)$?

- ▶ integer: ja
- ▶ float: nein

$$1.0\text{E}20 + (-1.0\text{E}20 + 3.14) = 0$$

Details folgen später

- ▶ **Zeichen:** engl. *character*
Element z aus einer zur Darstellung von Information vereinbarten,
einer Abmachung unterliegenden, endlichen Menge Z von Elementen
- ▶ Die Menge Z heißt **Zeichensatz** oder **Zeichenvorrat** engl. *character set*
Beispiele
 - ▶ $Z_1 = \{0, 1\}$
 - ▶ $Z_2 = \{0, 1, 2, \dots, 9, A, B, C, D, E, F\}$
 - ▶ $Z_3 = \{\alpha, \beta, \gamma, \dots, \omega\}$
 - ▶ $Z_4 = \{CR, LF\}$
- ▶ **Numerischer Zeichensatz:** Zeichenvorrat aus Ziffern und/oder Sonderzeichen zur Darstellung von Zahlen
- ▶ **Alphanumerischer Zeichensatz:** Zeichensatz aus (mindestens) den Dezimalziffern und den Buchstaben des Alphabets, meistens auch mit Sonderzeichen (Leerzeichen, Punkt, Komma usw.)

- **Binärzeichen:** engl. *binary element, binary digit, bit*
Jedes der Zeichen aus einem Vorrat / aus einer Menge von zwei Symbolen

Beispiele

- $\mathcal{Z}_1 = \{0, 1\}$
- $\mathcal{Z}_2 = \{\text{high, low}\}$
- $\mathcal{Z}_3 = \{\text{rot, grün}\}$
- $\mathcal{Z}_4 = \{+, -\}$

- **Alphabet:** engl. *alphabet*
Ein in vereinbarter Reihenfolge geordneter Zeichenvorrat $\mathcal{A} = \mathcal{Z}$

Beispiele

- $\mathcal{A}_1 = \{0, 1, 2, \dots, 9\}$
- $\mathcal{A}_2 = \{\text{Mo, Di, Mi, Do, Fr, Sa, So}\}$
- $\mathcal{A}_3 = \{\text{A, B, C, } \dots, \text{Z}\}$

- ▶ **Zeichenkette:** Eine Folge von Zeichen engl. *string*
- ▶ **Wort:** engl. *word*
Zeichenkette, die in einem gegebenen Zusammenhang als Einheit bezeichnet wird
- ▶ Worte aus 8 Binärzeichen (8 bit) werden als **Byte** bezeichnet
- ▶ **Stelle:** Die Position eines Zeichens in einer Zeichenkette engl. *position*

Beispiele

- ▶ $s_1 = \text{Hello, world!}$
- ▶ $s_2 = \text{das sind vier Worte}$
- ▶ $s_3 = \text{die Zeichenkette hat 32 Stellen!}$

3. Natürliche Zahlen

engl. *integer numbers*

Festkommazahlen

engl. *fixed point numbers*

Gleitkommazahlen

engl. *floating point numbers*

4. Arithmetik

5. Aspekte der Textcodierung

Ad-hoc Codierungen

ASCII und ISO-8859-1

Unicode

13. Pointer (Referenzen, Maschinenadressen)



Universität Hamburg

DER FORSCHUNG | DER LEHRE | DER BILDUNG

MIN-Fakultät
Fachbereich Informatik



Rechnerstrukturen und Betriebssysteme

64-040 Vorlesung RSB
Kapitel 3: Zahldarstellung

Norman Hendrich



Universität Hamburg
Fakultät für Mathematik, Informatik und Naturwissenschaften
Fachbereich Informatik
Technische Aspekte Multimodaler Systeme


Wintersemester 2025/2026

„Das Messen ist der Ursprung der Zahl als Abstraktion der Anzahl von Objekten die man abzählen kann...“ [lfr10]

Abstraktion zum:

- ▶ Zählen
- ▶ Speichern
- ▶ Rechnen

Georges Ifrah
**Universal-
geschichte der
Zahlen**



- ▶ Zahlenbereich: kleinste und größte darstellbare Zahl?
- ▶ Darstellung negativer Werte?
- ▶ –"– gebrochener Werte?
- ▶ –"– sehr großer Werte?

- ▶ Unterstützung von Rechenoperationen?
Addition, Subtraktion, Multiplikation, Division etc.
- ▶ Abgeschlossenheit unter diesen Operationen?

- ▶ Methode zur dauerhaften Speicherung/Archivierung?
- ▶ Sicherheit gegen Manipulation gespeicherter Werte?

64-040 Rechnerstrukturen und Betriebssysteme



127

Zählen mit den Fingern („digits“)




Abb. 12: Verschiedene Möglichkeiten des Zählens mit den Fingern.

[lfr10]

Tonbörse: 15. Jh. v. Chr.



Gegenstände, Hammel und Ziegen betreffend

- 21 Mutterschafe
- 6 weibliche Lämmer
- 8 erwachsene Hammel
- 4 männliche Lämmer
- 6 Mutterziegen
- 1 Bock
- (2) Jungziegen

Abb. 3: Eiförmige Tonbörse (46 mm × 62 mm × 50 mm), entdeckt in den Ruinen des Palastes von Nuzi (mesopotamische Stadt; ca. 15. Jh. v. Chr.). (Harvard Semitic Museum, Cambridge. Katalognummer SMN 1854)

Kerbhölzer



Abb. 58: Kerbhölzer aus Bäckereien in Frankreich, wie sie in kleinen Ortschaften auf dem Lande üblich waren.





Abb. 59: Englische Kerbhölzer aus dem 13. Jahrhundert. (Sammlung Society of Antiquaries, London; Zeichnung nach Menninger 1957/58, II, 42)

Knotenschnüre

[lfr10]



658	89	258	273	38
E	D	C	B	A

Abb. 66: Interpretation eines quipu: Die Zahl 658 auf der Schnur E ist gleich der Summe der Zahlen auf den Schnüren A, B, C und D. Dieses Bündel ist das erste an einem peruanischen quipu. (American Museum of Natural History, New York, B 8713; vgl. Le-land Locke 1923)

- ▶ Ziffern: I=1, V=5, X=10, L=50, C=100, D=500, M=1000
- ▶ Werte eins bis zehn: I, II, III, IV, V, VI, VII, VIII, IX, X
- ▶ Position der Ziffern ist signifikant:
 - ▶ nach Größe der Ziffernsymbole sortiert, größere stehen links
 - ▶ andernfalls Abziehen der kleineren von der größeren Ziffer
 - ▶ IV=4, VI=6, XL=40, LXX=70, CM=900
- ▶ heute noch in Gebrauch: Jahreszahlen, Seitennummern usw.
Beispiele: MDCCCXIII=1813, MMXXIV=2024
- keine Symbole zur Darstellung großer Zahlen
- Rechenoperationen so gut wie unmöglich

- ▶ vor ungefähr 4 000 Jahren, erstes **Stellenwertsystem**
- ▶ Basis 60
- ▶ zwei Symbole: | = 1 und < = 10
Einritzen gerader und gewinkelter Striche auf Tontafeln
- ▶ Null bekannt: wird nicht mitgeschrieben, Leerzeichen zwischen zwei Stellen
- ▶ Beispiele
 - ▶ ||||| 5
 - ▶ <<||| 23
 - ▶ | <<< $90 = 1 \cdot 60 + 3 \cdot 10$
 - ▶ | <<| $3621 = 1 \cdot 3600 + 0 \cdot 60 + 2 \cdot 10 + 1$
- ▶ für Zeitangaben und Winkeleinteilung heute noch in Gebrauch

Stelle:		100er	10er	1er	0,1er	0,01er	0,001er		
		↓	↓	↓	↓	↓	↓		
d_{n-1}	...	d_2	d_1	d_0	,	d_{-1}	d_{-2}	d_{-3}	... d_{-m}

$$Zahl = \sum_{i=-m}^{n-1} d_i \cdot 10^i \quad d_i \in \{0, \dots, 9\}$$

- ▶ das im Alltag gebräuchliche Zahlensystem
- ▶ n Vorkommastellen: Einer, Zehner, Hunderter, Tausender ...
- m Nachkommastellen: Zehntel, Hundertstel, Tausendstel ...

- ▶ Wahl einer geeigneten Zahlenbasis b („Radix“)
 - ▶ 10: Dezimalsystem
 - ▶ 16: Hexadezimalsystem (Sedezimalsystem)
 - ▶ 2: Dualsystem
- ▶ Menge der entsprechenden Ziffern $\{0, 1, \dots, b-1\}$
- ▶ inklusive einer besonderen Ziffer für den Wert Null
- ▶ Auswahl der benötigten Anzahl n von Stellen

$$|z| = \sum_{i=0}^{n-1} a_i \cdot b^i$$

b Basis a_i Koeffizient an Stelle i

- ▶ universell verwendbar, für beliebig große Zahlen

- ▶ Stellenwertsystem zur Basis 2
- ▶ braucht für gegebene Zahl ca. dreimal mehr Stellen als Basis 10
- ▶ für Menschen daher unbequem
besser Oktal- oder Hexadezimalschreibweise, s.u.
- ▶ technisch besonders leicht zu implementieren weil nur zwei Zustände unterschieden werden müssen
z.B. zwei Spannungen, Ströme, Beleuchtungsstärken
- + robust gegen Rauschen und Störungen
- + einfache und effiziente Realisierung von Arithmetik

Dualsystem: Potenztabelle

Stelle	Wert im Dualsystem	Wert im Dezimalsystem
2^0	1	1
2^1	10	2
2^2	100	4
2^3	1000	8
2^4	1 0000	16
2^5	10 0000	32
2^6	100 0000	64
2^7	1000 0000	128
2^8	1 0000 0000	256
2^9	10 0000 0000	512
2^{10}	100 0000 0000	1 024
2^{11}	1000 0000 0000	2 048
2^{12}	1 0000 0000 0000	4 096

- ▶ Basis 2
- ▶ Zeichensatz ist $\{0, 1\}$
- ▶ Beispiele

$$0_2 = 0_{10}$$

$$1_2 = 1_{10}$$

$$11_2 = 3_{10} \quad 2^1 + 2^0$$

$$11\ 0100_2 = 52_{10} \quad 2^5 + 2^4 + 2^2$$

$$1111\ 1110_2 = 254_{10} \quad 2^8 + 2^7 + \dots + 2^2 + 2^1$$

- ▶ funktioniert genau wie im Dezimalsystem
- ▶ Addition mehrstelliger Zahlen erfolgt stellenweise
- ▶ Additionsmatrix

+	0	1
0	0	1
1	1	10

- ▶ Beispiel

1011 0011	= 179
+ 0011 1001	= 57
Ü 11 11	11
1110 1100	= 236

- ▶ funktioniert genau wie im Dezimalsystem
 - ▶ $p = a \cdot b$ mit Multiplikator a und Multiplikand b
 - ▶ Multiplikation von a mit je einer Stelle des Multiplikanten b
 - ▶ Addition der Teilterme
-
- ▶ Multiplikationsmatrix – sehr einfach: $\cdot 0 / \cdot 1$

$\cdot$	0	1
0	0	0
1	0	1

► Beispiel

$$\begin{array}{r} 10110011 \cdot 1101 \\ \hline 10110011 \quad 1 \\ 10110011 \quad 1 \\ 00000000 \quad 0 \\ 10110011 \quad 1 \\ \hline \text{Ü } 11101111 \\ \hline 100100010111 \end{array} \quad = 179 \cdot 13 \quad = 2327$$

$= 1001\,0001\,0111$
 $= 0x917$

- ▶ Basis 8
- ▶ Zeichensatz ist $\{0, 1, 2, 3, 4, 5, 6, 7\}$
- ▶ C-Schreibweise mit führender 0 als Präfix:
 - ▶ $0001 = 1_{10}$
 - $0013 = 11_{10} = 1 \cdot 8 + 3$
 - $0375 = 253_{10} = 3 \cdot 64 + 7 \cdot 8 + 5$
 - usw.
- ⇒ Fehler: Dezimalzahl in C mit 0 beginnen!
- ▶ für Menschen leichter lesbar als Dualzahlen
- ▶ Umwandlung aus/vom Dualsystem durch Zusammenfassen bzw. Ausschreiben von je drei Bits
 - $00 = 000 \quad 01 = 001 \quad 02 = 010 \quad 03 = 011$
 - $04 = 100 \quad 05 = 101 \quad 06 = 110 \quad 07 = 111$

- ▶ Basis 16
- ▶ Zeichensatz ist $\{0, 1, 2, \dots, 9, A, B, C, D, E, F\}$
- ▶ C-Schreibweise mit Präfix **0x** – Klein- oder Großbuchstaben
 - ▶ $0x00000001 = 1_{10}$
 - $0x000000fe = 254_{10} = 15 \cdot 16 + 14$
 - $0x0000ffff = 65535_{10} = 15 \cdot 4096 + 15 \cdot 256 + 15 \cdot 16 + 15$
 - $0xcafebabe = \dots$ erstes Wort in Java Class-Dateien usw.
- ▶ viel leichter lesbar als entsprechende Dualzahl
- ▶ Umwandlung aus/vom Dualsystem durch Zusammenfassen bzw. Ausschreiben von je vier Bits

$0x0 = 0000$	$0x1 = 0001$	$0x2 = 0010$	$0x3 = 0011$
$0x4 = 0100$	$0x5 = 0101$	$0x6 = 0110$	$0x7 = 0111$
$0x8 = 1000$	$0x9 = 1001$	$0xA = 1010$	$0xB = 1011$
$0xC = 1100$	$0xD = 1101$	$0xE = 1110$	$0xF = 1111$

Beispiel: Darstellungen der Zahl 2024

Binär

$$\begin{array}{cccccccccccc} 1 & 1 & 1 & 1 & 1 & 1 & 0 & 1 & 0 & 0 & 0 \\ 1 \cdot 2^{10} + 1 \cdot 2^9 + 1 \cdot 2^8 + 1 \cdot 2^7 + 1 \cdot 2^6 + 1 \cdot 2^5 + 0 \cdot 2^4 + 1 \cdot 2^3 + 0 \cdot 2^2 + 0 \cdot 2^1 + 0 \cdot 2^0 \\ 1024 + 512 + 256 + 128 + 64 + 32 + 0 + 8 + 0 + 0 + 0 \end{array}$$

Oktal

$$\begin{array}{cccc} 3 & 7 & 5 & 0 \\ 3 \cdot 8^3 + 7 \cdot 8^2 + 5 \cdot 8^1 + 0 \cdot 8^0 \\ 1536 + 448 + 40 + 0 \end{array}$$

Dezimal

$$\begin{array}{cccc} 2 & 0 & 2 & 4 \\ 2 \cdot 10^3 + 0 \cdot 10^2 + 2 \cdot 10^1 + 4 \cdot 10^0 \\ 2000 + 0 + 20 + 4 \end{array}$$

Hexadezimal

$$\begin{array}{ccc} 7 & E & 8 \\ 7 \cdot 16^2 + E \cdot 16^1 + 8 \cdot 16^0 \\ 1792 + 224 + 8 \end{array}$$

► Beispiele

Hexadezimal

1 9 4 8 . B 6
0 0 0 1 1 0 0 1 0 1 0 0 1 0 0 0 . 1 0 1 1 0 1 1 0 0

Binär

Okta

1 4 5 1 0 . 5 5 4

Hexadezimal

7 B A 3 . B C 4
0 1 1 1 1 0 1 1 1 0 1 0 0 0 1 1 . 1 0 1 1 1 1 0 0 0 1 0 0

Binär

Okta

7 5 6 4 3 . 5 7 0 4

- Gruppieren von jeweils 3 bzw. 4 Bits
- bei Festkomma vom Dezimalpunkt aus nach
links (2^n) für Vorkommastellen
rechts (2^{-m}) für Nachkommastellen

- ▶ Menschen rechnen im Dezimalsystem
- ▶ Winkel- und Zeitangaben auch im Sexagesimalsystem
- ▶ Digitalrechner nutzen (meistens) Dualsystem

- ▶ Algorithmen zur Umrechnung notwendig
- ▶ Exemplarisch Vorstellung von drei Varianten:
 1. vorberechnete Potenztabellen
 2. Divisionsrestverfahren
 3. Horner-Schema

Basis: 60

Vorgehensweise für Integerzahlen

- 1.a Subtraktion des größten Vielfachen einer Potenz des Zielsystems von der umzuwandelnden Zahl, dabei vorberechnete Potenztabelle benutzen
- 1.b Notation dieses größten Vielfachen (im Zielsystem)
 - ▶ Schritte wiederholen solange der Rest der Zahl $\neq 0$
- 2.a Subtraktion des größten Vielfachen vom verbliebenen Rest
- 2.b Addition dieses Vielfachen (im Zielsystem)
- ... usw.

Potenztabellen Dual/Dezimal

Stelle ₂	Wert ₁₀
2 ⁰	1
2 ¹	2
2 ²	4
2 ³	8
2 ⁴	16
2 ⁵	32
2 ⁶	64
2 ⁷	128
2 ⁸	256
2 ⁹	512
2 ¹⁰	1 024
2 ¹¹	2 048
2 ¹²	4 096

Stelle ₁₀	Wert ₂
10 ⁰	1
10 ¹	1010
10 ²	110 0100
10 ³	11 1110 1000
10 ⁴	10 0111 0001 0000
10 ⁵	0x1 86 A0
10 ⁶	0xF 42 40
10 ⁷	0x98 96 80
10 ⁸	0x5 F5 E1 00
10 ⁹	0x3B 9A CA 00
10 ¹⁰	0x2 54 0B E4 00
10 ¹¹	0x17 48 76 E8 00
10 ¹²	0xE8 D4 A5 10 00

► Umwandlung Dezimal- in Dualzahl

$$Z = (163)_{10} \leftrightarrow (1010\ 0011)_2$$

163		
– 128	2^7	1000 0000
—		
35		
– 32	2^5	+ 10 0000
—		
3		
– 2	2^1	+ 10
—		
1		
– 1	2^0	+ 1
—		
0		1010 0011

► Umwandlung Dual- in Dezimalzahl

$$Z = (1010\ 0011)_2 \leftrightarrow (163)_{10}$$

1010 0011		
– 110 0100	$1 \cdot 10^2$	100
0011 1111		
– 11 1100	$6 \cdot 10^1$	+ 60
11		
– 11	$3 \cdot 10^0$	+ 3
0		163

► Umwandlung Dual- in Dezimalzahl

$$Z = (1010\ 0011)_2 \leftrightarrow (163)_{10}$$

1010 0011		
– 110 0100	$1 \cdot 10^2$	100
0011 1111		
– 11 1100	$6 \cdot 10^1$	+ 60
11		
– 11	$3 \cdot 10^0$	+ 3
0		163

einfacher: Aufsummieren der Potenzen

$$\begin{array}{cccccccccccc} 1 \cdot 2^7 & + & 0 \cdot 2^6 & + & 1 \cdot 2^5 & + & 0 \cdot 2^4 & + & 0 \cdot 2^3 & + & 0 \cdot 2^2 & + & 1 \cdot 2^1 & + & 1 \cdot 2^0 \\ 128 & + & 0 & + & 32 & + & 0 & + & 0 & + & 0 & + & 2 & + & 1 & = & 163 \end{array}$$

- ▶ Division der umzuwandelnden Zahl im Ausgangssystem durch die Basis des Zielsystems
- ▶ Erneute Division des ganzzahligen Ergebnisses (ohne Rest) durch die Basis des Zielsystems, bis kein ganzzahliger Divisionsrest mehr bleibt

- ▶ Beispiel $163 : 2 = 81$ Rest **1** 2^0
 $81 : 2 = 40$ Rest **1** $\vdots$
 $40 : 2 = 20$ Rest **0**
 $20 : 2 = 10$ Rest **0**
 $10 : 2 = 5$ Rest **0**
 $5 : 2 = 2$ Rest **1** $\uparrow$ Leserichtung
 $2 : 2 = 1$ Rest **0** $\vdots$
 $1 : 2 = 0$ Rest **1** 2^7

$$(163)_{10} \leftrightarrow (1010\ 0011)_2$$

Divisionsrestverfahren: Beispiel

► Umwandlung Dual- in Dezimalzahl

$$Z = (1010\ 0011)_2 \leftrightarrow (163)_{10}$$

$$\begin{array}{rcll} (1010\ 0011)_2 : (1010)_2 = 1\ 0000 & \text{Rest } (11)_2 \hat{=} 3 & 10^0 \\ (1\ 0000)_2 : (1010)_2 = 1 & \text{Rest } (110)_2 \hat{=} 6 & 10^1 \\ (1)_2 : (1010)_2 = 0 & \text{Rest } (1)_2 \hat{=} 1 & 10^2 \end{array}$$

Hinweis: Division in Basis b folgt

Divisionsrestverfahren: Beispiel (cont.)

► Umwandlung Dezimal- in Dualzahl

$$Z = (1789)_{10} \leftrightarrow (110\ 1111\ 1101)_2$$

1789	:	2	=	894	Rest	1	2^0
894	:	2	=	447	Rest	0	:
447	:	2	=	223	Rest	1	
223	:	2	=	111	Rest	1	
111	:	2	=	55	Rest	1	
55	:	2	=	27	Rest	1	
27	:	2	=	13	Rest	1	
13	:	2	=	6	Rest	1	
6	:	2	=	3	Rest	0	↑ Leserichtung
3	:	2	=	1	Rest	1	:
1	:	2	=	0	Rest	1	2^{10}

Divisionsrestverfahren: Algorithmus

Algorithmus

rechentechnisch

darzustellende Zahl x

123

Basis q

2

$a := x$

while $a > 0$

$y_n := a \bmod q$

$a := a \div q$

end

$n = 1$

$a = 123$

$(a > 0) = 1$

$a \bmod 2 = 1$

$a \div 2 = 61$

00000000000000000001

Resultat

Takt

K. von der Heide [vdH05b]
Interaktives Skript T1
stellen2stellen

- ▶ Darstellung einer Potenzsumme durch ineinander verschachtelte Faktoren

$$|z| = \sum_{i=0}^{n-1} a_i \cdot b^i = (\dots ((a_{n-1} \cdot b + a_{n-2}) \cdot b + a_{n-3}) \cdot b + \dots + a_1) \cdot b + a_0$$

Vorgehensweise:

- ▶ Darstellung der umzuwandelnden Zahl im Horner-Schema
- ▶ Durchführung der auftretenden Multiplikationen und Additionen im Zielsystem

► Umwandlung Dezimal- in Dualzahl

1. Darstellung als Potenzsumme

$$Z = (163)_{10} = (1 \cdot 10 + 6) \cdot 10 + 3$$

2. Faktoren und Summanden im Zielzahlensystem

$$(10)_{10} \leftrightarrow (1010)_2$$

$$(6)_{10} \leftrightarrow (110)_2$$

$$(3)_{10} \leftrightarrow (11)_2$$

$$(1)_{10} \leftrightarrow (1)_2$$

3. Arithmetische Operationen

$$1 \cdot 1010 = 1010$$

$$+ \quad 110$$

$$\hline 1\ 0000 \cdot 1010 = 1010\ 0000$$

$$+ \quad \quad \quad 11$$

$$\hline 1010\ 0011$$

► Umwandlung Dual- in Dezimalzahl

1. Darstellung als Potenzsumme

$$Z = (1010\,0011)_2 =$$

$$((((((1 \cdot 10_2 + 0) \cdot 10_2 + 1) \cdot 10_2 + 0) \cdot 10_2 + 0) \cdot 10_2 + 0) \cdot 10_2 + 1) \cdot 10_2 + 1$$

2. Faktoren und Summanden im Zielzahlensystem

$$(10)_2 \leftrightarrow (2)_{10}$$

$$(1)_2 \leftrightarrow (1)_{10}$$

$$(0)_2 \leftrightarrow (0)_{10}$$

Horner-Schema: Beispiel (cont.)

3. Arithmetische Operationen

$$1 \cdot 2 = 2$$

$$+ 0$$

$$\hline 2 \cdot 2 = 4$$

$$+ 1$$

$$\hline 5 \cdot 2 = 10$$

$$+ 0$$

$$\hline 10 \cdot 2 = 20$$

$$+ 0$$

$$\hline 20 \cdot 2 = 40$$

$$+ 0$$

$$\hline 40 \cdot 2 = 80$$

$$+ 1$$

$$\hline 81 \cdot 2 = 162$$

$$+ 1$$

$$\hline 163$$

Horner-Schema: Beispiel (cont.)

- Umwandlung Dual- in Dezimalzahl
 $Z = (1011\ 1011\ 0111)_2 \leftrightarrow (2\ 999)_{10}$

Horner-Schema: Beispiel (cont.)

- Umwandlung Dual- in Dezimalzahl

$$Z = (1011\ 1011\ 0111)_2 \leftrightarrow (2\ 999)_{10}$$

1 0 1 1 1 0 1 1 0 1 1 1

$$1 + 2 \cdot 0 = 1$$

$$0 + 2 \cdot 1 = 2$$

$$1 + 2 \cdot 2 = 5$$

$$1 + 2 \cdot 5 = 11$$

$$1 + 2 \cdot 11 = 23$$

$$0 + 2 \cdot 23 = 46$$

$$1 + 2 \cdot 46 = 93$$

$$1 + 2 \cdot 93 = 187$$

$$0 + 2 \cdot 187 = 374$$

$$1 + 2 \cdot 374 = 749$$

$$1 + 2 \cdot 749 = 1\ 499$$

$$1 + 2 \cdot 1\ 499 = 2\ 999$$

Horner-Schema: Beispiel (cont.)

- Umwandlung Dual- in Dezimalzahl

$$Z = (1011\ 1011\ 0111)_2 \leftrightarrow (2\ 999)_{10}$$

1 0 1 1 1 0 1 1 0 1 1 1

$$1 + 2 \cdot 0 = 1$$

$$0 + 2 \cdot 1 = 2$$

$$1 + 2 \cdot 2 = 5$$

$$1 + 2 \cdot 5 = 11$$

$$1 + 2 \cdot 11 = 23$$

$$0 + 2 \cdot 23 = 46$$

$$1 + 2 \cdot 46 = 93$$

$$1 + 2 \cdot 93 = 187$$

$$0 + 2 \cdot 187 = 374$$

$$1 + 2 \cdot 374 = 749$$

$$1 + 2 \cdot 749 = 1\ 499$$

$$1 + 2 \cdot 1\ 499 = 2\ 999$$

Horner-Schema: Beispiel (cont.)

- Umwandlung Dual- in Dezimalzahl

$$Z = (1011\ 1011\ 0111)_2 \leftrightarrow (2\ 999)_{10}$$

1 0 **1** 1 1 0 1 1 0 1 1 1

$$1 + 2 \cdot 0 = 1$$

$$0 + 2 \cdot 1 = \mathbf{2}$$

$$\mathbf{1} + 2 \cdot \mathbf{2} = 5$$

$$1 + 2 \cdot 5 = 11$$

$$1 + 2 \cdot 11 = 23$$

$$0 + 2 \cdot 23 = 46$$

$$1 + 2 \cdot 46 = 93$$

$$1 + 2 \cdot 93 = 187$$

$$0 + 2 \cdot 187 = 374$$

$$1 + 2 \cdot 374 = 749$$

$$1 + 2 \cdot 749 = 1\ 499$$

$$1 + 2 \cdot 1\ 499 = 2\ 999$$

Horner-Schema: Beispiel (cont.)

- Umwandlung Dual- in Dezimalzahl

$$Z = (1011\ 1011\ 0111)_2 \leftrightarrow (2\ 999)_{10}$$

1 0 1 **1** 1 0 1 1 0 1 1 1

$$1 + 2 \cdot 0 = 1$$

$$0 + 2 \cdot 1 = 2$$

$$1 + 2 \cdot 2 = 5$$

$$\mathbf{1} + 2 \cdot \mathbf{5} = 11$$

$$1 + 2 \cdot 11 = 23$$

$$0 + 2 \cdot 23 = 46$$

$$1 + 2 \cdot 46 = 93$$

$$1 + 2 \cdot 93 = 187$$

$$0 + 2 \cdot 187 = 374$$

$$1 + 2 \cdot 374 = 749$$

$$1 + 2 \cdot 749 = 1\ 499$$

$$1 + 2 \cdot 1\ 499 = 2\ 999$$

Horner-Schema: Beispiel (cont.)

- Umwandlung Dual- in Dezimalzahl

$$Z = (1011\ 1011\ 0111)_2 \leftrightarrow (2\ 999)_{10}$$

1 0 1 1 **1** 0 1 1 0 1 1 1

$$1 + 2 \cdot 0 = 1$$

$$0 + 2 \cdot 1 = 2$$

$$1 + 2 \cdot 2 = 5$$

$$1 + 2 \cdot 5 = \textcolor{blue}{11}$$

$$\textcolor{red}{1} + 2 \cdot \textcolor{blue}{11} = 23$$

$$0 + 2 \cdot 23 = 46$$

$$1 + 2 \cdot 46 = 93$$

$$1 + 2 \cdot 93 = 187$$

$$0 + 2 \cdot 187 = 374$$

$$1 + 2 \cdot 374 = 749$$

$$1 + 2 \cdot 749 = 1\ 499$$

$$1 + 2 \cdot 1\ 499 = 2\ 999$$

Horner-Schema: Beispiel (cont.)

- Umwandlung Dual- in Dezimalzahl

$$Z = (1011\ 1011\ 0111)_2 \leftrightarrow (2\ 999)_{10}$$

1 0 1 1 1 0 1 1 0 1 1 1

$$1 + 2 \cdot 0 = 1$$

$$0 + 2 \cdot 1 = 2$$

$$1 + 2 \cdot 2 = 5$$

$$1 + 2 \cdot 5 = 11$$

$$1 + 2 \cdot 11 = 23$$

$$0 + 2 \cdot 23 = 46$$

$$1 + 2 \cdot 46 = 93$$

$$1 + 2 \cdot 93 = 187$$

$$0 + 2 \cdot 187 = 374$$

$$1 + 2 \cdot 374 = 749$$

$$1 + 2 \cdot 749 = 1\ 499$$

$$1 + 2 \cdot 1\ 499 = 2\ 999$$

Horner-Schema: Beispiel (cont.)

- Umwandlung Dual- in Dezimalzahl

$$Z = (1011\ 1011\ 0111)_2 \leftrightarrow (2\ 999)_{10}$$

1 0 1 1 1 0 **1** 1 0 1 1 1

$$1 + 2 \cdot 0 = 1$$

$$0 + 2 \cdot 1 = 2$$

$$1 + 2 \cdot 2 = 5$$

$$1 + 2 \cdot 5 = 11$$

$$1 + 2 \cdot 11 = 23$$

$$0 + 2 \cdot 23 = 46$$

$$\mathbf{1} + 2 \cdot 46 = 93$$

$$1 + 2 \cdot 93 = 187$$

$$0 + 2 \cdot 187 = 374$$

$$1 + 2 \cdot 374 = 749$$

$$1 + 2 \cdot 749 = 1\ 499$$

$$1 + 2 \cdot 1\ 499 = 2\ 999$$

Horner-Schema: Beispiel (cont.)

- Umwandlung Dual- in Dezimalzahl

$$Z = (1011\ 1011\ 0111)_2 \leftrightarrow (2\ 999)_{10}$$

1 0 1 1 1 0 1 **1** 0 1 1 1

$$1 + 2 \cdot 0 = 1$$

$$0 + 2 \cdot 1 = 2$$

$$1 + 2 \cdot 2 = 5$$

$$1 + 2 \cdot 5 = 11$$

$$1 + 2 \cdot 11 = 23$$

$$0 + 2 \cdot 23 = 46$$

$$1 + 2 \cdot 46 = \mathbf{93}$$

$$\mathbf{1} + 2 \cdot \mathbf{93} = 187$$

$$0 + 2 \cdot 187 = 374$$

$$1 + 2 \cdot 374 = 749$$

$$1 + 2 \cdot 749 = 1\ 499$$

$$1 + 2 \cdot 1\ 499 = 2\ 999$$

Horner-Schema: Beispiel (cont.)

- Umwandlung Dual- in Dezimalzahl

$$Z = (1011\ 1011\ 0111)_2 \leftrightarrow (2\ 999)_{10}$$

1 0 1 1 1 0 1 1 **0** 1 1 1

$$1 + 2 \cdot 0 = 1$$

$$0 + 2 \cdot 1 = 2$$

$$1 + 2 \cdot 2 = 5$$

$$1 + 2 \cdot 5 = 11$$

$$1 + 2 \cdot 11 = 23$$

$$0 + 2 \cdot 23 = 46$$

$$1 + 2 \cdot 46 = 93$$

$$1 + 2 \cdot 93 = 187$$

$$\mathbf{0} + 2 \cdot \mathbf{187} = 374$$

$$1 + 2 \cdot 374 = 749$$

$$1 + 2 \cdot 749 = 1\ 499$$

$$1 + 2 \cdot 1\ 499 = 2\ 999$$

Horner-Schema: Beispiel (cont.)

- Umwandlung Dual- in Dezimalzahl

$$Z = (1011\ 1011\ 0111)_2 \leftrightarrow (2\ 999)_{10}$$

1 0 1 1 1 0 1 1 0 **1** 1 1

$$1 + 2 \cdot 0 = 1$$

$$0 + 2 \cdot 1 = 2$$

$$1 + 2 \cdot 2 = 5$$

$$1 + 2 \cdot 5 = 11$$

$$1 + 2 \cdot 11 = 23$$

$$0 + 2 \cdot 23 = 46$$

$$1 + 2 \cdot 46 = 93$$

$$1 + 2 \cdot 93 = 187$$

$$0 + 2 \cdot 187 = 374$$

$$\mathbf{1} + 2 \cdot \mathbf{374} = 749$$

$$1 + 2 \cdot 749 = 1\ 499$$

$$1 + 2 \cdot 1\ 499 = 2\ 999$$

Horner-Schema: Beispiel (cont.)

- Umwandlung Dual- in Dezimalzahl

$$Z = (1011\ 1011\ 0111)_2 \leftrightarrow (2\ 999)_{10}$$

1 0 1 1 1 0 1 1 0 1 **1** 1

$$1 + 2 \cdot 0 = 1$$

$$0 + 2 \cdot 1 = 2$$

$$1 + 2 \cdot 2 = 5$$

$$1 + 2 \cdot 5 = 11$$

$$1 + 2 \cdot 11 = 23$$

$$0 + 2 \cdot 23 = 46$$

$$1 + 2 \cdot 46 = 93$$

$$1 + 2 \cdot 93 = 187$$

$$0 + 2 \cdot 187 = 374$$

$$1 + 2 \cdot 374 = 749$$

$$\mathbf{1} + 2 \cdot \mathbf{749} = 1\ 499$$

$$1 + 2 \cdot 1\ 499 = 2\ 999$$

Horner-Schema: Beispiel (cont.)

- Umwandlung Dual- in Dezimalzahl

$$Z = (1011\ 1011\ 0111)_2 \leftrightarrow (2\ 999)_{10}$$

1 0 1 1 1 0 1 1 0 1 1 **1**

$$1 + 2 \cdot 0 = 1$$

$$0 + 2 \cdot 1 = 2$$

$$1 + 2 \cdot 2 = 5$$

$$1 + 2 \cdot 5 = 11$$

$$1 + 2 \cdot 11 = 23$$

$$0 + 2 \cdot 23 = 46$$

$$1 + 2 \cdot 46 = 93$$

$$1 + 2 \cdot 93 = 187$$

$$0 + 2 \cdot 187 = 374$$

$$1 + 2 \cdot 374 = 749$$

$$1 + 2 \cdot 749 = \text{1 499}$$

$$\text{1} + 2 \cdot \text{1 499} = 2\ 999$$

Zahlenbereich bei fester Wortlänge

Anzahl der Bits	Zahlenbereich jeweils von 0 bis $(2^n - 1)$		
4-bit	2^4	=	16
8-bit	2^8	=	256
10-bit	2^{10}	=	1 024
12-bit	2^{12}	=	4 096
16-bit	2^{16}	=	65 536
20-bit	2^{20}	=	1 048 576
24-bit	2^{24}	=	16 777 216
32-bit	2^{32}	=	4 294 967 296
48-bit	2^{48}	=	281 474 976 710 656
64-bit	2^{64}	=	18 446 744 073 709 551 616

- ▶ Präfixangabe als Abkürzung von Zehnerpotenzen für die vereinfachte Schreibweise von großen bzw. sehr kleinen Zahlen
- ▶ Beispiele
 - ▶ Lichtgeschwindigkeit: $300\,000\text{ Km/s} = 30\text{ cm/ns}$
 - ▶ Ruheenergie des Elektrons: $0,51\text{ MeV}$
 - ▶ Strukturbreite heutiger Mikrochips: 4 nm
 - ▶ usw.
- ▶ auch für das Dualsystem gibt es entsprechende Präfixe
- ▶ Vielfache von $2^{10} = 1024 \approx 1000$

Präfixe für Einheiten im Dezimalsystem

Faktor	Name	Symbol
10^{30}	Quetta	Q
10^{27}	Ronna	R
10^{24}	Yotta	Y
10^{21}	Zetta	Z
10^{18}	Exa	E
10^{15}	Peta	P
10^{12}	Tera	T
10^9	Giga	G
10^6	Mega	M
10^3	Kilo	k
10^2	Hekto	h
10^1	Deka	da

Faktor	Name	Symbol
10^{-30}	Quekto	q
10^{-27}	Ronto	r
10^{-24}	Yokto	y
10^{-21}	Zepto	z
10^{-18}	Atto	a
10^{-15}	Femto	f
10^{-12}	Piko	p
10^{-9}	Nano	n
10^{-6}	Mikro	μ
10^{-3}	Milli	m
10^{-2}	Zenti	c
10^{-1}	Dezi	d

Präfixe für Einheiten im Dualsystem

Faktor	Name	Symbol	Langname
2^{80}	Yobi	Yi	Yottabinary
2^{70}	Zebi	Zi	Zettabinary
2^{60}	Exbi	Ei	Exabinary
2^{50}	Pebi	Pi	Petabinary
2^{40}	Tebi	Ti	Terabinary
2^{30}	Gibi	Gi	Gigabinary
2^{20}	Mebi	Mi	Megabinary
2^{10}	Kibi	Ki	Kilobinary

Beispiele: 1 Kibibit = 1 024 bit
1 Kilobit = 1 000 bit
1 Mebibit = 1 048 576 bit
1 Gibibit = 1 073 741 824 bit

Präfixe für Einheiten im Dualsystem (cont.)

- ▶ in der Praxis nicht immer sauber verwendet
- ▶ meistens ergibt sich die Bedeutung aber aus dem Kontext
- ▶ bei Speicherbausteinen sind Zweierpotenzen üblich, es werden aber dezimale Präfixe verwendet
 - ▶ DRAM-Modul mit 16 GB Kapazität: gemeint sind 2^{34} Bytes
 - ▶ Flash-Speicherkarte 256 GB Kapazität: gemeint sind 2^{38} Bytes
- ▶ bei Festplatten wird Kapazität dezimal angegeben
 - ▶ Festplatte mit 8 TB Kapazität: typisch $8 \cdot 10^{12}$ Bytes
 - ▶ die tatsächliche angezeigte verfügbare Kapazität ist geringer, weil das jeweilige Dateisystem zusätzlichen Platz für die Verwaltungsinformationen belegt

Darstellung von **gebrochenen Zahlen** als Erweiterung des Stellenwertsystems durch Erweiterung des Laufindex zu negativen Werten:

$$\begin{aligned}|z| &= \sum_{i=0}^{n-1} a_i \cdot b^i + \sum_{i=-m}^{i=-1} a_i \cdot b^i \\ &= \sum_{i=-m}^{n-1} a_i \cdot b^i\end{aligned}$$

mit $a_i \in N$ und $0 \leq a_i < b$.

- Der erste Summand ist der ganzzahlige Anteil, während der zweite Summand für den gebrochenen Anteil steht: n Vorkomma- und m Nachkommastellen

- ▶ $2^{-1} = 0,5$
 $2^{-2} = 0,25$
 $2^{-3} = 0,125$
 $2^{-4} = 0,0625$
 $2^{-5} = 0,03125$
 $2^{-6} = 0,015625$
 $2^{-7} = 0,0078125$
 $2^{-8} = 0,00390625$
...
- ▶ alle Dualbrüche sind im Dezimalsystem exakt darstellbar (d.h. mit endlicher Wortlänge)
- ▶ dies gilt umgekehrt **nicht**

Nachkommastellen im Dualsystem (cont.)

- ▶ gebrochene Zahlen können je nach Wahl der Basis evtl. nur als unendliche periodische Brüche dargestellt werden
- ▶ insbesondere erfordern viele endliche Dezimalbrüche im Dualsystem unendliche periodische Brüche
- ▶ Beispiel: Dezimalbrüche, eine Nachkommastelle

B=10	B=2	B=2	B=10
0,1	0,00011	0,001	0,125
0,2	0,0011	0,010	0,25
0,3	0,01001	0,011	0,375
0,4	0,0110	0,100	0,5
0,5	0,1	0,101	0,625
0,6	0,1001	0,110	0,75
0,7	0,10110	0,111	0,875
0,8	0,1100		
0,9	0,11100		

Potenztafel zur Umrechnung

► Potenztafel	$2^{-1} = 0,5$	$2^{-7} = 0,0078125$
	$2^{-2} = 0,25$	$2^{-8} = 0,00390625$
	$2^{-3} = 0,125$	$2^{-9} = 0,001953125$
	$2^{-4} = 0,0625$	$2^{-10} = 0,0009765625$
	$2^{-5} = 0,03125$	$2^{-11} = 0,00048828125$
	$2^{-6} = 0,015625$	$2^{-12} = 0,000244140625$

- Beispiel: Dezimal 0,3

Berechnung durch Subtraktion der Werte

$$\begin{aligned}(0,3)_{10} &= 0 \cdot 2^{-1} + 1 \cdot 2^{-2} + 0 \cdot 2^{-3} + 0 \cdot 2^{-4} + 1 \cdot 2^{-5} + 1 \cdot 2^{-6} + \dots \\ &= 2^{-2} + 2^{-5} + 2^{-6} + 2^{-9} + \dots \\ &= (0,01001)_2\end{aligned}$$

Divisionsrestverfahren

- ▶ statt Division: bei Nachkommastellen Multiplikation $\cdot 2$
 - ▶ man nimmt den Dezimalbruch immer mit 2 mal
 - ▶ Resultat < 1 : eine 0 an den Dualbruch anfügen
 - ▶ Resultat ≥ 1 : eine 1 an den Dualbruch anfügen
und den ganzzahligen Anteil streichen: $-1,0$
 - ▶ Ende, wenn Ergebnis 1,0 (wird zu 0)
 - ▶ wenn Rest sich wiederholt $\Rightarrow$ **Periode**

- ▶ Beispiel: Dezimal 0,59375

$$\begin{array}{llll} 2 \cdot 0,59375 = 1,1875 & \rightarrow & \mathbf{1} & 2^{-1} \\ 2 \cdot 0,1875 & = & 0,375 & \rightarrow \mathbf{0} \quad : \\ 2 \cdot 0,375 & = & 0,75 & \rightarrow \mathbf{0} \quad \downarrow \text{Leserichtung} \\ 2 \cdot 0,75 & = & 1,5 & \rightarrow \mathbf{1} \quad : \\ 2 \cdot 0,5 & = & 1,0 & \rightarrow \mathbf{1} \quad 2^{-5} \\ (0,59375)_{10} & \leftrightarrow & (0,10011)_2 & \end{array}$$

Drei gängige Varianten zur Darstellung negativer Zahlen

1. Betrag und Vorzeichen
2. Exzess-Codierung (Offset-basiert)
3. **Komplementdarstellung**
 - ▶ Integerrechnung in der Regel im **Zweierkomplement**
 - ▶ Gleitkommadarstellung mit **Betrag und Vorzeichen**
 - ▶ $-$ Exponent als **Exzess-Codierung**

- ▶ Auswahl eines Bits als Vorzeichenbit
- ▶ meistens das MSB (engl. *most significant bit*)
- ▶ restliche Bits als Dualzahl interpretiert
- ▶ Beispiel für 4-bit Wortbreite:

0000	+0	1000	-0
0001	+1	1001	-1
0010	+2	1010	-2
0011	+3	1011	-3
0100	+4	1100	-4
0101	+5	1101	-5
0110	+6	1110	-6
0111	+7	1111	-7

- doppelte Codierung der Null: +0, -0
- Rechenwerke für Addition/Subtraktion aufwändig

- ▶ einfache Um-Interpretation der Binärcodierung

$$z = c - \text{offset}$$

- ▶ z vorzeichenbehafteter Wert (Zahlenwert)
- ▶ c binäre Ganzzahl (Code)
- ▶ beliebig gewählter Offset

– Null wird nicht mehr durch $000 \dots 0$ dargestellt

+ Größenvergleich zweier Zahlen bleibt einfach

- ▶ Anwendung: Exponenten im IEEE 754 Gleitkommaformat, einige Audioformate, Ausgaben von A/D-Wandlern ...

Exzess-Codierung: Beispiele

Bitmuster	Binärcode	Exzess-8	Exzess-6
0000	0	-8	-6
0001	1	-7	-5
0010	2	-6	-4
0011	3	-5	-3
0100	4	-4	-2
0101	5	-3	-1
0110	6	-2	0
0111	7	-1	1
1000	8	0	2
1001	9	1	3
1010	10	2	4
1011	11	3	5
1100	12	4	6
1101	13	5	7
1110	14	6	8
1111	15	7	9

$$z = c - offset$$

Definition: das ***b*-Komplement** einer Zahl z ist

$$\begin{aligned} K_b(z) &= b^n - z, & \text{für } z \neq 0 \\ &= 0, & \text{für } z = 0 \end{aligned}$$

- ▶ b : die Basis (des Stellenwertsystems)
- ▶ n : Anzahl der zu berücksichtigenden Vorkommastellen
- ▶ mit anderen Worten: $K_b(z) + z = b^n$
- ▶ Stellenwertschreibweise $z = -a_{n-1} \cdot b^{n-1} + \sum_{i=-m}^{n-2} a_i \cdot b^i$
- ▶ Dualsystem: 2-Komplement
- ▶ Dezimalsystem: 10-Komplement

b -Komplement: Beispiele

$$b = 10 \quad n = 4 \quad K_{10}(3\,763)_{10} = 10^4 - 3\,763 = 6\,237_{10}$$

$$n = 2 \quad K_{10}(0,3763)_{10} = 10^2 - 0,3763 = 99,6237_{10}$$

$$n = 0 \quad K_{10}(0,3763)_{10} = 10^0 - 0,3763 = 0,6237_{10}$$

$$b = 2 \quad n = 2 \quad K_2(10,01)_2 = 2^2 - 10,01_2 = 01,11_2$$

$$n = 8 \quad K_2(10,01)_2 = 2^8 - 10,01_2 = 1111\,1101,11_2$$

Definition: das $(b - 1)$ -**Komplement** einer Zahl z ist

$$\begin{aligned} K_{b-1}(z) &= b^n - z - b^{-m}, & \text{für } z \neq 0 \\ &= 0, & \text{für } z = 0 \end{aligned}$$

- ▶ b : die Basis des Stellenwertsystems
- ▶ n : Anzahl der zu berücksichtigenden Vorkommastellen
- ▶ m : Anzahl der Nachkommastellen
- ▶ mit anderen Worten: $K_{b-1}(z) + z + b^{-m} = b^n$

- ▶ Dualsystem: 1-Komplement
- ▶ Dezimalsystem: 9-Komplement

$(b - 1)$ -Komplement / b -Komplement: Trick

$$K_{b-1}(z) = b^n - b^{-m} - z, \quad \text{für } z \neq 0$$

- ▶ im Fall $m = 0$ gilt offenbar $K_b(z) = K_{b-1}(z) + 1$
- ⇒ das $(b - 1)$ -Komplement kann sehr einfach berechnet werden:
es werden einfach die einzelnen Bits/Ziffern invertiert
- ▶ Dualsystem: 1-Komplement 1100 1001
 alle Bits invertieren 0011 0110
- ▶ Dezimalsystem: 9-Komplement 24 453
 alle Ziffern invertieren 75 546
 $0 \leftrightarrow 9 \quad 1 \leftrightarrow 8 \quad 2 \leftrightarrow 7 \quad 3 \leftrightarrow 6 \quad 4 \leftrightarrow 5$
 Summe: $99\,999 = 100\,000 - 1$

$(b - 1)$ -Komplement / b -Komplement: Trick (cont.)

⇒ das b -Komplement kann sehr einfach berechnet werden:
es werden einfach die einzelnen Bits/Ziffern invertiert
und 1, bzw. b^{-m} an der niedrigsten Stelle aufaddiert

► Dualsystem: 2-Komplement 1100 1001
 Bits invertieren +1 0011 0111
 Summe: 1 0000 0000

► Dezimalsystem: 10-Komplement 24 453
 Ziffern invertieren +1 75 547
 $0 \leftrightarrow 9$ $1 \leftrightarrow 8$ $2 \leftrightarrow 7$ $3 \leftrightarrow 6$ $4 \leftrightarrow 5$
 Summe: 100 000

Subtraktion mit b -Komplement

- ▶ bei Rechnung mit fester Stellenzahl n gilt:

$$K_b(z) + z = b^n = 0$$

weil b^n gerade nicht mehr in n Stellen hineinpasst

- ▶ also gilt für die Subtraktion auch:

$$x - y = x + K_b(y)$$

⇒ Subtraktion kann durch Addition des b -Komplements ersetzt werden!

Voraussetzung: begrenzte Stellenanzahl

- ▶ und für Integerzahlen gilt außerdem

$$x - y = x + K_{b-1}(y) + 1$$


Subtraktion mit Einer- und Zweierkomplement

- Subtraktion ersetzt durch Addition des Komplements


Dezimal	1-Komplement	2-Komplement
10	0000 1010	0000 1010
+(-3)	1111 1100	1111 1101
+7	1 0000 0110	1 0000 0111
Übertrag:	addieren +1	verwerfen
	0000 0111	0000 0111

Veranschaulichung: Zahlenkreis


Beispiel für 4-bit Zahlen



2-Komplement



1-Komplement



Betrag+Vorzeichen

MSB $\hat{=}$ Vorzeichen

- Komplement-Arithmetik als Winkeladdition
- Web-Anwendung: *Visualisierung im Zahlenkreis* (JavaScript, aus [Kor16])

Darstellung negativer Zahlen: Beispiele (8-bit)

N Dezimal	+N Binär	-N VZ+Betrag	-N 1-Komplement	-N 2-Komplement	-N Exzess-128
1	0000 0001	1000 0001	1111 1110	1111 1111	0111 1111
2	0000 0010	1000 0010	1111 1101	1111 1110	0111 1110
3	0000 0011	1000 0011	1111 1100	1111 1101	0111 1101
4	0000 0100	1000 0100	1111 1011	1111 1100	0111 1100
5	0000 0101	1000 0101	1111 1010	1111 1011	0111 1011
6	0000 0110	1000 0110	1111 1001	1111 1010	0111 1010
7	0000 0111	1000 0111	1111 1000	1111 1001	0111 1001
8	0000 1000	1000 1000	1111 0111	1111 1000	0111 1000
9	0000 1001	1000 1001	1111 0110	1111 0111	0111 0111
10	0000 1010	1000 1010	1111 0101	1111 0110	0111 0110
20	0001 0100	1001 0100	1110 1011	1110 1100	0110 1100
30	0001 1110	1001 1110	1110 0001	1110 0010	0110 0010
40	0010 1000	1010 1000	1101 0111	1101 1000	0101 1000
50	0011 0010	1011 0010	1100 1101	1100 1110	0100 1110
60	0011 1100	1011 1100	1100 0011	1100 0100	0100 0100
70	0100 0110	1100 0110	1011 1001	1011 1010	0011 1010
80	0101 0000	1101 0000	1010 1111	1011 0000	0011 0000
90	0101 1010	1101 1010	1010 0101	1010 0110	0010 0110
100	0110 0100	1110 0100	1001 1011	1001 1100	0001 1100
127	0111 1111	1111 1111	1000 0000	1000 0001	0000 0001
128	—	—	—	1000 0000	0000 0000
MSB	0	1	1	1	0

Wie kann man „wissenschaftliche“ Zahlen darstellen?

- ▶ Masse der Sonne $1,989 \cdot 10^{30}$ Kg
- ▶ Ladung eines Elektrons 0,000 000 000 000 000 000 16 C
- ▶ Anzahl der Atome pro Mol 602 300 000 000 000 000 000 000

...

Darstellung im Stellenwertsystem?

- ▶ gleichzeitig sehr große und sehr kleine Zahlen notwendig
- ▶ entsprechend hohe Zahl der Vorkomma- und Nachkommastellen
- ▶ durchaus möglich (Java3D: 256-bit Koordinaten)
- ▶ aber normalerweise sehr unpraktisch
- ▶ typische Messwerte haben nur ein paar Stellen Genauigkeit

Grundidee: **halblogarithmische Darstellung einer Zahl**

- ▶ Vorzeichen (+1 oder -1)
- ▶ *Mantisse* als normale Zahl im Stellenwertsystem
- ▶ *Exponent* zur Angabe der Größenordnung

$$z = \textit{sign} \cdot \textit{mantisse} \cdot \textit{basis}^{\textit{exponent}}$$

- ▶ handliche Wertebereiche für Mantisse und Exponent
- ▶ arithmetische Operationen sind effizient umsetzbar
- ▶ Wertebereiche für ausreichende Genauigkeit wählen

Hinweis: rein logarithmische Darstellung wäre auch möglich, aber Addition und Subtraktion sind dann sehr aufwändig

$$z = (-1)^s \cdot m \cdot 10^e$$

- ▶ s Vorzeichenbit
- ▶ m Mantisse als Festkomma-Dezimalzahl
- ▶ e Exponent als ganze Dezimalzahl

- ▶ Schreibweise in C/Java: $\langle \text{Vorzeichen} \rangle \langle \text{Mantisse} \rangle \text{E} \langle \text{Exponent} \rangle$

6.023E23	$6,023 \cdot 10^{23}$	Avogadro-Zahl
1.6E-19	$1,6 \cdot 10^{-19}$	Elementarladung des Elektrons

Gleitkomma: Beispiel für Zahlenbereiche


Stellen		Zahlenbereich	
Mantisse	Exponent	$0 \leftarrow$	$\rightarrow \infty$
3	1	10^{-12}	10^9
3	2	10^{-102}	10^{99}
3	3	10^{-1002}	10^{999}
3	4	10^{-10002}	10^{9999}
4	1	10^{-13}	10^9
4	2	10^{-103}	10^{99}
4	3	10^{-1003}	10^{999}
4	4	10^{-10003}	10^{9999}
5	1	10^{-14}	10^9
5	2	10^{-104}	10^{99}
5	3	10^{-1004}	10^{999}
5	4	10^{-10004}	10^{9999}
10	3	10^{-1009}	10^{999}
20	3	10^{-1019}	10^{999}

normalisierte Zahlen
 $\pm 0, \langle mantisse \rangle \cdot 10^{\pm \langle exponent \rangle}$

- ▶ 1937 Zuse: Z1 mit 22-bit Gleitkomma-Datenformat
- ▶ 195x Verbreitung von Gleitkomma-Darstellung für numerische Berechnungen
- ▶ 1980 Intel 8087: erster Koprozessor-Chip, ca. 45 000 Transistoren, $\approx 50\text{K FLOPS}$
- ▶ 1985 IEEE 754 Standard für Gleitkomma
- ▶ 1989 Intel 486 mit integriertem Koprozessor
- ▶ 1995 Java-Spezifikation fordert IEEE 754
- ▶ 1997 ASCI-RED: 1,1 TFLOPS (7 264 Pentium Pro)
- ▶ 2008 Roadrunner: 1,0 PFLOPS (12 240 Cell, 6 120 Opteron)
- ▶ 2022 Frontier: 1,1 EFLOPS (37 888 Instinct, 9 472 Epyc)

...

FLOPS := Floating-Point Operations Per Second



- ▶ Darstellung üblicherweise als Betrag+Vorzeichen
- ▶ negative und positive Zahlen gleichberechtigt (symmetrisch)
- ▶ separate Darstellung für den Wert Null (und *Inf*, *NaN*)
- ▶ sieben Zahlenbereiche: siehe Grafik
- ▶ relativer Abstand benachbarter Zahlen bleibt ähnlich (vgl. dagegen Integer: $0/1$, $1/2$, $2/3$, ..., $65\,535/65\,536$, ...)

$$z = (-1)^s \cdot m \cdot 10^e$$

- ▶ diese Darstellung ist bisher nicht eindeutig:

$$123 \cdot 10^0 = 12,3 \cdot 10^1 = 1,23 \cdot 10^2 = 0,123 \cdot 10^3 = \dots$$

normalisierte Darstellung

- ▶ Exponent anpassen, bis Mantisse im Bereich $1 \leq m < b$ liegt
- ⇒ Darstellung ist dann eindeutig
- ⇒ im Dualsystem: erstes Vorkommabit ist dann 1 und muss nicht explizit gespeichert werden
- ▶ evtl. zusätzlich sehr kleine Zahlen nicht-normalisiert

bis 1985 ein Wildwuchs von Gleitkomma-Formaten:


- ▶ unterschiedliche Anzahl Bits in Mantisse und Exponent
- ▶ Exponent mit Basis 2, 10 oder 16
- ▶ diverse Algorithmen zur Rundung
- ▶ jeder Hersteller mit eigener Variante
- Numerische Algorithmen nicht portabel

1985: Publikation des Standards IEEE 754 zur Vereinheitlichung

- ▶ klare Regeln, auch für Rundungsoperationen
- ▶ große Akzeptanz, mittlerweile der universale Standard
- ▶ 2008: IEEE 754-2008 mit 16- und 128-bit Formaten


Details: unter anderem in en.wikipedia.org/wiki/IEEE_754 oder in Goldberg [Gol91]

- ▶ 32-bit Format: einfache Genauigkeit (*single precision, float*)



Exzess-127 Codierung für Exponent

- ▶ 64-bit Format: doppelte Genauigkeit (*double precision, double*)



Exzess-1023 Codierung für Exponent

▶ IEEE 754 Zahl	Exponent	Mantisse
normalisiert	00...001 bis 11...110	$1 \leq m < 2$ 1,m
denormalisiert	00...000 ($2^{1-\text{exzess}}$)	$0 < m < 1$ 0,m
Null (+0, -0)	00...000	$m = 0$
NaN, Infinity	11...111	

► Eigenschaft	einfache	doppelte Genauigkeit
Bits im Vorzeichen	1	1
Bits im Exponenten	8	11
Bits in der Mantisse	23	52
Bits insgesamt	32	64
Exponentensystem	Exzess-127	Exzess-1023
Exponentenbereich	$-126 \dots +127$	$-1022 \dots +1023$
kleinste normalisierte Zahl	2^{-126}	2^{-1022}
größte "–"	$\approx 2^{128}$	$\approx 2^{1024}$
kleinste nicht normalisierte Zahl	$\approx 10^{-45}$	$\approx 10^{-324}$
$\hat{=}$ Dezimalbereich	$\approx 10^{-38} \dots 10^{38}$	$\approx 10^{-308} \dots 10^{308}$
dezimale Genauigkeit [Stellen]	≈ 7	≈ 16

- Erinnerung: $\log_2(10) = \ln(10)/\ln(2) \approx 3,322$

- ▶ großer Zahlenbereich gefordert, Genauigkeit weniger wichtig
- ▶ Bildverarbeitung (HDR), ML (maschinelles Lernen), ...
- + weniger Speicherbedarf und Rechenleistung, schnellere Datenübertragung

- ▶ 16-bit Format: halbe Genauigkeit (*half precision, binary16*)

V	Exponent	Mantisse
---	----------	----------

1

5

10

Exzess-15 Codierung für Exponent

bit

- ▶ *bfloat16*

V	Exponent	Mantisse
---	----------	----------

1

8

7

Exzess-127 Codierung für Exponent

bit

- ▶ ... viele weitere Minifloat-Formate, sogar 8-bit

- ▶ 1-bit Vorzeichen 8-bit Exponent (Exzess-127), 23-bit Mantisse

$$z = (-1)^s \cdot 2^{(eeee\ eeee - 127)} \cdot 1, mmmm\ mmmm\ mmmm \dots mmm$$

- ▶ 1 1000 0000 1110 0000 0000 0000 0000 000

$$\begin{aligned} z &= -1 \cdot 2^{(128 - 127)} \cdot (1 + 0,5 + 0,25 + 0,125 + 0) \\ &= -1 \cdot 2 \cdot 1,875 = -3,750 \end{aligned}$$

- ▶ 0 1111 1110 0001 0011 0000 0000 0000 000

$$\begin{aligned} z &= +1 \cdot 2^{(254 - 127)} \cdot (1 + 2^{-4} + 2^{-7} + 2^{-8}) \\ &= 2^{127} \cdot 1,07421875 = 1,8276885 \cdot 10^{38} \end{aligned}$$

Beispiele: float (cont.)

$$z = (-1)^s \cdot 2^{(eeee\ eeee-127)} \cdot 1,mmmm\ mmmm\ mmmm \dots mmm$$

► 1 0000 0001 0000 0000 0000 0000 0000 000

$$\begin{aligned} z &= -1 \cdot 2^{(1-127)} \cdot (1 + 0 + 0 + \dots + 0) \\ &= -1 \cdot 2^{-126} \cdot 1,0 = -1,17549435 \cdot 10^{-38} \end{aligned}$$

► 0 0111 1111 0000 0000 0000 0000 0000 001

$$\begin{aligned} z &= +1 \cdot 2^{(127-127)} \cdot (1 + 2^{-23}) \\ &= 1 \cdot (1 + 0,00000012) = 1,00000012 \end{aligned}$$

Addition von Gleitkommazahlen $y = a_1 + a_2$

- ▶ Skalierung des betragsmäßig kleineren Summanden
- ▶ Erhöhen des Exponenten, bis $e_1 = e_2$ gilt
- ▶ gleichzeitig entsprechendes Skalieren der Mantisse $\Rightarrow$ schieben
- ▶ Achtung: dabei verringert sich die effektive Genauigkeit des kleineren Summanden
- ▶ anschließend Addition/Subtraktion der Mantissen
- ▶ ggf. Normalisierung des Resultats
- ▶ Beispiele in den Übungen

Gleitkomma-Addition: Beispiel

$$a = 9,725 \cdot 10^7 \quad b = 3,016 \cdot 10^6$$

$$y = (a + b)$$

$$= (9,725 \cdot 10^7 + 0,3016 \cdot 10^7)$$

$$= (9,725 + 0,3016) \cdot 10^7$$

$$= (10,0266) \cdot 10^7$$

$$= 1,00266 \cdot 10^8$$

$$= 1,003 \cdot 10^8$$

Angleichung der Exponenten

Distributivgesetz

Addition der Mantissen

Normalisierung

Runden bei fester Stellenzahl

► normalerweise **nicht informationstreu**

Probleme bei Subtraktion/Addition zweier Gleitkommazahlen

Fall 1 Exponenten stark unterschiedlich

- ▶ kleinere Zahl wird soweit skaliert, dass von der Mantisse (fast) keine gültigen Bits übrigbleiben
- ▶ kleinere Zahl geht verloren, bzw. Ergebnis ist sehr ungenau
- ▶ Beispiel: $1.0E20 + 3.14159 = 1.0E20$

Fall 2 Exponenten gleich, Mantissen unterscheiden sich nur in einigen, wenig signifikanten Stellen

- ▶ fast alle Bits der Mantisse löschen sich aus
- ▶ Resultat hat nur noch wenige Bits effektiver Genauigkeit

Multiplikation von Gleitkommazahlen $y = a_1 \cdot a_2$

- ▶ Multiplikation der Mantissen und Vorzeichen

Vorzeichen s_i ist hier -1^{sBit}

Anmerkung: Berechnung $sBit = sBit_1 \text{ XOR } sBit_2$

- ▶ Addition der Exponenten
- ▶ ggf. Normalisierung des Resultats

$$y = (s_1 \oplus s_2) \cdot (m_1 \cdot m_2) \cdot b^{e_1 + e_2}$$

Division entsprechend:

- ▶ Division der Mantissen und Vorzeichen
- ▶ Subtraktion der Exponenten
- ▶ ggf. Normalisierung des Resultats

$$y = (s_1 \oplus s_2) \cdot (m_1 / m_2) \cdot b^{e_1 - e_2}$$

- ▶ schnelle Verarbeitung großer Datenmengen
- ▶ Statusabfrage nach jeder einzelnen Operation unbequem
- ▶ trotzdem Hinweis auf aufgetretene Probleme wichtig

⇒ *Inf* (*infinity*): spezieller Wert für plus/minus Unendlich

Beispiele: $2/0$, $-3/0$ usw.

⇒ *NaN* (*not-a-number*): spezieller Wert für ungültige Operation

Beispiele: $\sqrt{-1}$, $\arcsin(2)$, Inf/Inf usw.

IEEE 754: Infinity *Inf*, Not-a-Number *NaN*, ± 0 (cont.)

normalisiert

V	$0 < Exp < Max$	jedes Bitmuster
-----	-----------------	-----------------

denormalisiert

V	$00...0$	jedes Bitmuster $\neq 00...0$
-----	----------	-------------------------------

0

V	$00...0$	$00...0$
-----	----------	----------

Inf

V	$11...1$	$00...0$
-----	----------	----------

NaN

V	$11...1$	jedes Bitmuster $\neq 00...0$
-----	----------	-------------------------------

- ▶ Rechnen mit *Inf* funktioniert normal: $0/Inf = 0$
- ▶ *NaN* für undefinierte Werte: $\text{sqrt}(-1)$, $\text{arcsin}(2.0)$...
- ▶ jede Operation mit *NaN* liefert wieder *NaN*

► Beispiele

```
0 / 0           = NaN
1 / 0           = Infinity
-1 / 0          = -Infinity
1 / Infinity    = 0.0
Infinity + Infinity = Infinity
Infinity + -Infinity = NaN
Infinity * -Infinity = -Infinity
Infinity + NaN    = NaN
Infinity * 0      = NaN
sqrt(2)          = 1.4142135623730951
sqrt(-1)         = NaN
0 + NaN          = NaN
NaN == NaN       = false
Infinity > NaN    = false
```

Achtung!

ULP: Unit in the last place

- ▶ die Differenz zwischen den beiden Gleitkommazahlen, die einer gegebenen Zahl am nächsten liegen
 - ▶ diese beiden Werte unterscheiden sich im niederwertigsten Bit der Mantisse
- ⇒ Wertigkeit des LSB
- ⇒ Maß für die erreichbare Genauigkeit
-
- ▶ IEEE 754 fordert eine Genauigkeit von 0,5 ULP für die elementaren Operationen: Addition, Subtraktion, Multiplikation, Division, Quadratwurzel
= der bestmögliche Wert
 - ▶ gute Mathematik-Software garantiert ≤ 1 ULP auch für höhere Funktionen: Logarithmus, Sinus, Cosinus usw.
 - ▶ Programmiersprachenunterstützung, z.B. `java.lang.Math.ulp( double d )`

- ▶ sorgfältige Behandlung von Rundungsfehlern essenziell
 - ▶ teilweise Berechnung mit zusätzlichen Schutzstellen
 - ▶ dadurch Genauigkeit ± 1 ULP für alle Funktionen
 - ▶ mathematisch komplexes Thema
-
- ▶ in dieser Vorlesung nicht weiter vertieft
 - ▶ beim Einsatz von numerischen Algorithmen essenziell

- ▶ die meisten Rechner sind für eine Wortlänge optimiert
- ▶ 8-bit, 16-bit, 32-bit, 64-bit ... Maschinen
- ▶ die jeweils typische Länge eines Integerwertes
- ▶ und meistens auch von Speicheradressen
- ▶ zusätzlich Teile oder Vielfache der Wortlänge unterstützt

- ▶ 32-bit Rechner
 - ▶ Wortlänge für Integerwerte ist 32-bit
 - ▶ adressierbarer Speicher ist 2^{32} Bytes (4 GiB)
 - ▶ bereits zu knapp für speicherhungrige Applikationen
- ▶ inzwischen sind 64-bit Rechner bei PCs/Laptops Standard
- ▶ kleinere Wortbreiten: *embedded*-Systeme (Steuerungsrechner), Mobilgeräte etc.

- ▶ gängige Prozessoren unterstützen mehrere Datentypen
- ▶ entsprechend der elementaren Datentypen in C, Java ...
- ▶ `void*` ist ein **Pointer** (Referenz, Speicheradresse)
- ▶ Beispiel für die Anzahl der Bytes:

C Datentyp	DEC Alpha	typ. 32-bit	Intel IA-32 (x86)
int	4	4	4
long int	8	4	4
char	1	1	1
short	2	2	2
float	4	4	4
double	8	8	8
long double	8	8	10/12
void *	8	4	4

Datentypen auf Maschinenebene (cont.)

Abhängigkeiten (!)

- Prozessor
- Betriebssystem
- Compiler

segment word size compiler	16 bit			32 bit						64 bit			
	Microsoft	Borland	Watcom	Microsoft	Intel Windows	Borland	Watcom	Gnu, Clang	Intel Linux	Microsoft	Intel Windows	Gnu, Clang	Intel Linux
bool	2	1	1	1	1	1	1	1	1	1	1	1	1
char	1	1	1	1	1	1	1	1	1	1	1	1	1
wchar_t		2		2	2	2	2	2	2	2	2	4	4
short int	2	2	2	2	2	2	2	2	2	2	2	2	2
int	2	2	2	4	4	4	4	4	4	4	4	4	4
long int	4	4	4	4	4	4	4	4	4	4	4	8	8
int64_t				8	8			8	8	8	8	8	8
enum (typical)	2	2	1	4	4	4	4	4	4	4	4	4	4
float	4	4	4	4	4	4	4	4	4	4	4	4	4
double	8	8	8	8	8	8	8	8	8	8	8	8	8
long double	10	10	8	8	16	10	8	12	12	8	16	16	16
__m64				8	8			8	8		8	8	8
__m128				16	16			16	16	16	16	16	16
__m256				32	32			32	32	32	32	32	32
__m512				64	64			64	64	64	64	64	64
pointer	2	2	2	4	4	4	4	4	4	8	8	8	8
far pointer	4	4	4										
function pointer	2	2	2	4	4	4	4	4	4	8	8	8	8
data member pointer (min)	2	4	6	4	4	8	4	4	4	4	4	8	8
data member pointer (max)		4	6	12	12	8	12	4	4	12	12	8	8
member function pointer (min)	2	12	6	4	4	12	4	8	8	8	8	16	16
member function pointer (max)		12	6	16	16	12	16	8	8	24	24	16	16



Universität Hamburg

DER FORSCHUNG | DER LEHRE | DER BILDUNG

MIN-Fakultät
Fachbereich Informatik



Rechnerstrukturen und Betriebssysteme

64-040 Vorlesung RSB
Kapitel 4: Arithmetische Operationen

Norman Hendrich



Universität Hamburg
Fakultät für Mathematik, Informatik und Naturwissenschaften
Fachbereich Informatik
Technische Aspekte Multimodaler Systeme

Wintersemester 2025/2026

Wiederholung: Stellenwertsystem („Radixdarstellung“)

- ▶ Wahl einer geeigneten Zahlenbasis b („Radix“)
 - ▶ 10: Dezimalsystem
 - ▶ 16: Hexadezimalsystem (Sedezimalsystem)
 - ▶ 2: Dualsystem
- ▶ Menge der entsprechenden Ziffern $\{0, 1, \dots, b-1\}$
- ▶ inklusive einer besonderen Ziffer für den Wert Null
- ▶ Auswahl der benötigten Anzahl n von Stellen

$$|z| = \sum_{i=0}^{n-1} a_i \cdot b^i$$

b Basis a_i Koeffizient an Stelle i

- ▶ universell verwendbar, für beliebig große Zahlen

C:

- ▶ Zahlenbereiche definiert in Headerdatei `/usr/include/limits.h`
`LONG_MIN`, `LONG_MAX`, `ULONG_MAX` etc.
- ▶ Zweierkomplement (signed), Ganzzahl (unsigned)
- ▶ die Werte sind plattformabhängig !

Java:

- ▶ 16-bit, 32-bit, 64-bit Zweierkomplementzahlen
- ▶ Wrapper-Klassen `Short`, `Integer`, `Long`

```
Short.MAX_VALUE    =      32767
Integer.MIN_VALUE  = -2147483648
Integer.MAX_VALUE  =  2147483647
Long.MIN_VALUE     = -9223372036854775808L
...
```

- ▶ Werte sind für die Sprache fest definiert


- ▶ funktioniert genau wie im Dezimalsystem
- ▶ Addition mehrstelliger Zahlen erfolgt stellenweise
- ▶ Additionsmatrix

+	0	1
0	0	1
1	1	10

- ▶ Beispiel


1011 0011	= 179
+ 0011 1001	= 57
Ü 11 11	11
1110 1100	= 236

unsigned Addition: Visualisierung



- ▶ Wortbreite der Operanden ist w , hier 4-bit
- ▶ Zahlenbereich der Operanden x, y ist $0 \dots (2^w - 1)$ (0..15)
- ▶ Zahlenbereich des Resultats s ist $0 \dots (2^{w+1} - 2)$ (0..30)

unsigned Addition: Visualisierung (cont.)




[BO15]

- ▶ Wortbreite der Operanden **und des Resultats** ist w
- ⇒ Überlauf, sobald das Resultat größer als $(2^w - 1)$
- ⇒ oberstes Bit geht verloren

$(16..30) \rightarrow (0..14)$

unsigned Addition: Überlauf



- ▶ Wortbreite ist w
- ▶ Zahlenbereich der Operanden x, y ist $0 \dots (2^w - 1)$
- ▶ Zahlenbereich des Resultats s ist $0 \dots (2^{w+1} - 2)$
- ▶ Werte $s \geq 2^w$ werden in den Bereich $0 \dots 2^w - 1$ abgebildet

- ▶ Subtraktion mehrstelliger Zahlen erfolgt stellenweise
- ▶ (Minuend - Subtrahend), Überträge berücksichtigen

- ▶ Beispiel

$$\begin{array}{r} 1011\ 0011 \\ - 0011\ 1001 \\ \hline \text{Ü } 1111 \\ 111\ 1010 \end{array} \quad \begin{array}{r} = 179 \\ = 57 \\ \hline = 122 \end{array}$$

- ▶ Alternative: Subtraktion durch Addition des b -Komplements ersetzen

- ▶ bei Rechnung mit fester Stellenzahl n gilt:

$$K_b(z) + z = b^n = 0$$

weil b^n gerade nicht mehr in n Stellen hineinpasst

- ▶ also gilt für die Subtraktion auch:

$$x - y = x + K_b(y)$$


⇒ Subtraktion kann durch Addition des b -Komplements ersetzt werden!

Voraussetzung: begrenzte Stellenanzahl

- ▶ und für Integerzahlen gilt außerdem

$$x - y = x + K_{b-1}(y) + 1$$


Two's complement addition (4-bit word)



[BO15]

- ▶ Wortbreite der Operanden ist w , hier 4-bit
 - ▶ Zahlenbereich der Operanden x, y ist $-2^{w-1} \dots (2^{w-1} - 1)$
 - ▶ Zahlenbereich des Resultats s ist $-2^w \dots (2^w - 2)$
- ⇒ Überlauf in beide Richtungen möglich

signed Addition: Überlauf



- ▶ Wortbreite des Resultats ist w : Bereich $-2^{w-1} \dots (2^{w-1} - 1)$
- ▶ Überlauf positiv wenn Resultat $\geq 2^{w-1}$: Summe negativ
 " negativ " $< -2^{w-1}$: Summe positiv

- ▶ Erkennung eines Überlaufs bei der Addition?
- ▶ wenn beide Operanden das gleiche Vorzeichen haben und sich das Vorzeichen des Resultats unterscheidet
- ▶ Java-Codebeispiel

```
int a, b, sum;           // operands and sum
boolean ovf;             // ovf flag indicates overflow

sum = a + b;
ovf = ((a < 0) == (b < 0)) && ((a < 0) != (sum < 0));
```

Subtraktion mit Einer- und Zweierkomplement


- ▶ Subtraktion ersetzt durch Addition des Komplements

Dezimal	1-Komplement	2-Komplement
10	0000 1010	0000 1010
+(-3)	1111 1100	1111 1101
+7	1 0000 0110	1 0000 0111
Übertrag:	addieren +1	verwerfen
	0000 0111	0000 0111


- ▶ **(b-1)-Komplement** der Zahl z $K_{b-1}(z) = b^n - z - b^{-m}$ für $z \neq 0$
 $= 0$ für $z = 0$
- b-Komplement** der Zahl z $K_b(z) = b^n - z$ für $z \neq 0$
 $= 0$ für $z = 0$

Veranschaulichung: Zahlenkreis


Beispiel für 4-bit Zahlen



2-Komplement



1-Komplement




Betrag+Vorzeichen

MSB $\hat{=}$ Vorzeichen

- Komplement-Arithmetik als Winkeladdition
- Web-Anwendung: *Visualisierung im Zahlenkreis* (JavaScript, aus [Kor16])

Zahlenkreis: Addition, Subtraktion

2-Kompl.



$$0010 + 0100 = 0110$$

$$0100 + 0101 = 1001$$

$$0110 - 0010 = 0100$$

0010

1110


0100

0101

0110

Zahlenkreis: Addition, Subtraktion (cont.)

2-Kompl.



$$1110 + 1101 = 1011$$

$$1110 + 1001 = 0111$$

$$1110 + 0110 = 0100$$

1110


1101

1001

0110

Zahlenkreis: Addition, Subtraktion (cont.)

1-Kompl.



$$0010 + 0100 = 0110$$

$$0100 + 0101 = \textcolor{red}{1001}$$

$$0110 + 1101 + 1 = 0100$$

0010

1101


0100

0101

0110

Zahlenkreis: Addition, Subtraktion (cont.)

1-Kompl.



$$1101 + 1100 + 1 = 1010$$

$$1101 + 1000 = \textcolor{red}{0101}$$

$$1101 + 0110 + 1 = 0100$$

1101

1100

1000

0110

- ▶ für hardwarenahe Programme und Treiber
 - ▶ für modulare Arithmetik („multi-precision arithmetic“)
 - ▶ aber evtl. ineffizient (vom Compiler schlecht unterstützt)
-
- ▶ Vorsicht vor solchen Fehlern


```
unsigned int i, cnt = ...;  
for( i = cnt-2; i >= 0; i-- ) {  
    a[i] += a[i+1];  
}
```

- ▶ Bit-Repräsentation wird nicht verändert
- ▶ kein Effekt auf positiven Zahlen
- ▶ Negative Werte als (große) positive Werte interpretiert

```
short int      x = 15213;  
unsigned short int ux = (unsigned short) x; // 15213  
  
short int      y = -15213;  
unsigned short int uy = (unsigned short) y; // 50323
```

- ▶ Schreibweise für Konstanten:
 - ▶ ohne weitere Angabe: signed
 - ▶ Suffix „U“ für unsigned: 0U, 4294967259U

in C: unsigned / signed Interpretation



► Arithmetische Ausdrücke:

- bei gemischten Operanden: Auswertung als unsigned
- auch für die Vergleichsoperationen <, >, ==, <=, >=
- Beispiele für Wortbreite 32-bit:

Konstante 1	Relation	Konstante 2	Auswertung	Resultat	
0	==	0U	unsigned	1	
-1	<	0	signed	1	
-1	<	0U	unsigned	0	Fehler
2147483647	>	-2147483648	signed	1	
2147483647U	>	-2147483648	unsigned	0	
2147483647	>	(int) 2147483648U	signed	1	
-1	>	-2	signed	1	
(unsigned) -1	>	-2	unsigned	1	

- ▶ Gegeben: w -bit Integer x
- ▶ Umwandeln in $w + k$ -bit Integer x' mit gleichem Wert?

- ▶ **Sign-Extension:** Vorzeichenbit kopieren

$$x' = x_{w-1}, \dots, x_{w-1}, x_{w-1}, x_{w-2}, \dots, x_0$$

- ▶ Zahlenbeispiele

0110 4-bit signed: +6

0000 0110 8-bit signed: +6

0000 0000 0000 0110 16-bit signed: +6

1110 4-bit signed: -2

1111 1110 8-bit signed: -2

1111 1111 1111 1110 16-bit signed: -2

Java Puzzlers No.5

J. Bloch, N. Gafter: *Java Puzzlers: Traps, Pitfalls, and Corner Cases*. Addison-Wesley, 2005

4.1 Arithmetik - Addition und Subtraktion

64-040 Rechnerstrukturen und Betriebssysteme

```
public static void main( String[] args ) {  
    System.out.println(  
        Long.toHexString( 0x100000000L + 0xcafebabe ));  
}
```

- ▶ Programm addiert zwei Konstanten, Ausgabe in Hex-Format
- ▶ Was ist das Resultat der Rechnung?

Java Puzzlers No.5

J. Bloch, N. Gafter: *Java Puzzlers: Traps, Pitfalls, and Corner Cases*. Addison-Wesley, 2005

4.1 Arithmetik - Addition und Subtraktion

64-040 Rechnerstrukturen und Betriebssysteme

```
public static void main( String[] args ) {  
    System.out.println(  
        Long.toHexString( 0x100000000L + 0xcafebabe ));  
}
```

- ▶ Programm addiert zwei Konstanten, Ausgabe in Hex-Format
- ▶ Was ist das Resultat der Rechnung?

0xffffffffcafebabe	sign-extension!
0x0000000100000000	
Ü 11111110	
00000000cafebabe	

Ariane-5 Absturz

- ▶ Erstflug der Ariane-5 („V88“) am 04. Juni 1996
 - ▶ Kurskorrektur wegen vermeintlich falscher Fluglage
 - ▶ Selbstzerstörung der Rakete nach 36,7 Sekunden
 - ▶ Schaden ca. 635 M€
(teuerster Softwarefehler der Geschichte?)
-
- ▶ bewährte Software von Ariane-4 übernommen
 - ▶ aber Ariane-5 viel schneller als Ariane-4
 - ▶ 64-bit Gleitkommawert für horizontale Geschwindigkeit
 - ▶ Umwandlung in 16-bit Integer: dabei Überlauf
-
- ▶ de.wikipedia.org/wiki/Ariane_V88



- ▶ funktioniert genau wie im Dezimalsystem
 - ▶ $p = a \cdot b$ mit Multiplikator a und Multiplikand b
 - ▶ Multiplikation von a mit je einer Stelle des Multiplikanten b
 - ▶ Addition der Teilterme
-
- ▶ Multiplikationsmatrix – sehr einfach: $\cdot 0 / \cdot 1$

$\cdot$	0	1
0	0	0
1	0	1

► Beispiel

$$\begin{array}{r} 10110011 \cdot 1101 \\ \hline 10110011 \quad 1 \\ 10110011 \quad 1 \\ 00000000 \quad 0 \\ 10110011 \quad 1 \\ \hline \ddot{U} \quad 11101111 \\ \hline \hline 100100010111 \end{array} \quad = 179 \cdot 13 \quad = 2327$$

$= 1001\,0001\,0111$
 $= 0x917$

- ▶ bei Wortbreite w bit
 - ▶ Zahlenbereich der Operanden: $0 \dots (2^w - 1)$
 - ▶ Zahlenbereich des Resultats: $0 \dots (2^w - 1)^2 = 2^{2w} - 2^{w+1} + 1$
- ⇒ bis zu $2w$ bits erforderlich

- ▶ C: Resultat enthält nur die unteren w bits
- ▶ Java: keine unsigned Integer
- ▶ Hardware: teilweise zwei Register *high*, *low* für
die oberen und unteren Bits des Resultats

- ▶ Zahlenbereich der Operanden: $-2^{w-1} \dots (2^{w-1} - 1)$
 - ▶ Zahlenbereich des Resultats: $-2^{w-1} \cdot (2^{w-1} - 1) \dots (2^{2w-2})$
- ⇒ bis zu $2w$ bits erforderlich

- ▶ C, Java: Resultat enthält nur die unteren w bits
- ▶ Überlauf wird ignoriert

```
int i = 100*200*300*400; // -1894967296
```

- ▶ Repräsentation der unteren Bits des Resultats entspricht der unsigned Multiplikation
- ⇒ kein separater Algorithmus erforderlich
- Beweis: siehe Bryant, O'Hallaron: Abschnitt 2.3.5 [BO15]

Java Puzzlers No. 3

J. Bloch, N. Gafter: *Java Puzzlers: Traps, Pitfalls, and Corner Cases*. Addison-Wesley, 2005

4.2 Arithmetik - Multiplikation

64-040 Rechnerstrukturen und Betriebssysteme

```
public static void main( String args[] ) {  
    final long MICROS_PER_DAY = 24 * 60 * 60 * 1000 * 1000;  
    final long MILLIS_PER_DAY = 24 * 60 * 60 * 1000;  
    System.out.println(  MICROS_PER_DAY / MILLIS_PER_DAY );  
}
```

Java Puzzlers No. 3

J. Bloch, N. Gafter: *Java Puzzlers: Traps, Pitfalls, and Corner Cases*. Addison-Wesley, 2005

4.2 Arithmetik - Multiplikation

64-040 Rechnerstrukturen und Betriebssysteme

```
public static void main( String args[] ) {  
    final long MICROS_PER_DAY = 24 * 60 * 60 * 1000 * 1000;  
    final long MILLIS_PER_DAY = 24 * 60 * 60 * 1000;  
    System.out.println( MICROS_PER_DAY / MILLIS_PER_DAY );  
}
```

- ▶ druckt den Wert 5, nicht 1000!
 - ▶ MICROS_PER_DAY wird mit 32-bit berechnet, dabei Überlauf
 - ▶ Konvertierung nach 64-bit long erst bei der Zuweisung
- ⇒ long-Konstante schreiben: `24L * 60 * 60 * 1000 * 1000`

- ▶ $d = a/b$ mit Dividend a und Divisor b
- ▶ funktioniert genau wie im Dezimalsystem
- ▶ schrittweise Subtraktion des Divisors
- ▶ Berücksichtigen des „Stellenversetzens“
- ▶ in vielen Prozessoren nicht (oder nur teilweise) durch Hardware unterstützt
- ▶ daher deutlich langsamer als Multiplikation

► Beispiele

$$100_{10} / 3_{10} = 110\,0100_2 / 11_2 = 10\,0001_2$$

$$\begin{array}{r} 1100100 \text{ / } 11 = 0100001 \\ \begin{array}{r} 1 \\ 11 \\ -11 \\ \hline 0 \\ 0 \\ 1 \\ 10 \\ 100 \\ -11 \\ \hline 1 \end{array} \quad \begin{array}{r} 0 \\ 1 \\ 0 \\ 0 \\ 0 \\ 0 \\ 1 \\ \hline 1 \end{array} \end{array}$$

1 (Rest)

Division im Dualsystem (cont.)

$$91_{10}/13_{10} = 101\ 1011_2/1101_2 = 111_2$$

$$\begin{array}{r} 1011011 \ / \ 1101 = 0111 \\ 1011 \qquad \qquad \qquad 0 \\ 10110 \qquad \qquad \qquad 1 \\ -1101 \\ \hline 10011 \qquad \qquad \qquad 1 \\ -1101 \\ \hline 01101 \qquad \qquad \qquad 1 \\ -1101 \\ \hline 0 \end{array}$$

Berechnung von $\sqrt{x}$, $\log x$, $\exp x$, $\sin x \dots$?

- ▶ Approximation über Polynom (Taylor-Reihe) bzw. über rationale Funktionen
 - ▶ vorberechnete Koeffizienten für höchste Genauigkeit
 - ▶ Ausnutzen mathematischer Identitäten für Skalierung
- ▶ Sukzessive Approximation über iterative Berechnungen
 - ▶ Beispiele: Quadratwurzel und Reziprok-Berechnung
 - ▶ häufig schnelle (quadratische) Konvergenz
- ▶ Berechnungen erfordern nur die Grundrechenarten

- ▶ Berechnung des Reziprokwerts $y = 1/x$ über

$$y_{i+1} = y_i \cdot (2 - x \cdot y_i)$$

- ▶ geeigneter Startwert y_0 als Schätzung erforderlich

- ▶ Beispiel $x = 3$, $y_0 = 0,5$:

$$\begin{aligned}y_1 &= 0,5 \cdot (2 - 3 \cdot 0,5) &&= 0,25 \\y_2 &= 0,25 \cdot (2 - 3 \cdot 0,25) &&= 0,3125 \\y_3 &= 0,3125 \cdot (2 - 3 \cdot 0,3125) &&= 0,33203125 \\y_4 &= 0,3332824 \\y_5 &= 0,3333333332557231 \\y_6 &= 0,3333333333333333\end{aligned}$$

Quadratwurzel: Heron-Verfahren für $\sqrt{x}$

Babylonisches Wurzelziehen

- ▶ Sukzessive Approximation von $y = \sqrt{x}$ gemäß

$$y_{n+1} = \frac{y_n + x/y_n}{2}$$

- ▶ quadratische Konvergenz in der Nähe der Lösung
- ▶ Anzahl der gültigen Stellen verdoppelt sich mit jedem Schritt
- ▶ aber langsame Konvergenz fernab der Lösung
- ▶ Lookup-Tabelle und Tricks für brauchbare Startwerte y_0

- ▶ Reduktion auf geeigneten (kleinen) Wertebereich, wenn möglich
- ▶ dort dann Approximation durch Polynom oder rationale Funktion
 - ▶ $\sin(x + n \cdot 2\pi) = \sin(x)$, $\sin(x) = -\sin(-x)$
 - ▶ also im ersten Schritt $x \rightarrow x \bmod 2\pi$
 - ▶ Approximation für $\sin(y)$, Wertebereich $0 \leq y \leq \pi$
 - ▶ $\exp(a + b) = \exp(a) \cdot \exp(b)$
 - ▶ $\exp x = \exp(\lceil x \rceil) \cdot \exp(\lfloor x \rfloor)$ (Split x in Vor-/Nachkommastellen)
 - ▶ Tabelle mit Werten für $\exp(n)$ mit Integer n
 - ▶ Polynom für $\exp(y)$, $0 \leq y \leq 1$
- ▶ vorberechnete Koeffizienten für maximale Genauigkeit
- ▶ Genauigkeit typisch $\pm 2\text{ULP}$ über gesamten Wertebereich

Vorsicht mit Rundungsfehlern/Auslöschung

► $\exp(x) = 1 + x + x^2/2! + x^3/3! + \dots$

```
public class NaiveTaylorExponential {                                // don't use this!!!
    public static void main(String[] args) {
        double x = Double.parseDouble(args[0]);
        double sum = 0.0;
        double term = 1.0;
        for (int i = 1; sum != sum + term; i++) {
            sum = sum + term;
            term = term * x / i;
            System.out.println(i + " " + term + " " + sum);
        }
        System.out.println(sum);
        System.out.println(Math.exp(x));
    }
}
```


Vorsicht mit Rundungsfehlern/Auslöschung

```
/* Naively compute the e^x using the Taylor series:
 * e^x = 1 + x + x^2/2! + x^3/3! + ...
 * and compare with Math.exp(). Catastrophic cancelation occurs
 * if x is a large negative number. */
% java NaiveTaylorExponential 1
2.7182818284590455
2.7182818284590455

% java NaiveTaylorExponential 50
5.184705528587075E21
5.184705528587072E21

% java NaiveTaylorExponential -1
0.36787944117144245
0.36787944117144233

% java NaiveTaylorExponential -50
11072.93338289197
1.9287498479639178E-22
```

Welche mathematischen Eigenschaften gelten bei der Informationsverarbeitung / in der gewählten Repräsentation?

Beispiele:

▶ Gilt $x^2 \geq 0$?

- ▶ float: ja
- ▶ signed integer: nein

▶ Gilt $(x + y) + z = x + (y + z)$?

- ▶ integer: ja
- ▶ float: nein

$$1.0\text{E}20 + (-1.0\text{E}20 + 3.14) = 0$$

unsigned Arithmetik

- ▶ Wortbreite auf w begrenzt
- ▶ kommutative Gruppe / Abel'sche Gruppe
 - ▶ Abgeschlossenheit $0 \leq a \oplus_w^u b \leq 2^w - 1$
 - ▶ Kommutativgesetz $a \oplus_w^u b = b \oplus_w^u a$
 - ▶ Assoziativgesetz $a \oplus_w^u (b \oplus_w^u c) = (a \oplus_w^u b) \oplus_w^u c$
 - ▶ neutrales Element $a \oplus_w^u 0 = a$
 - ▶ Inverses $a \oplus_w^u \bar{a} = 0; \bar{a} = 2^w - a$

signed Arithmetik

2-Komplement

- ▶ Wortbreite auf w begrenzt
- ▶ signed und unsigned Addition sind auf Bit-Ebene identisch

$$a \oplus_w^s b = U2S(S2U(a) \oplus_w^u S2U(b))$$

⇒ isomorphe Algebra zu $\oplus_w^u$

- ▶ kommutative Gruppe / Abel'sche Gruppe
 - ▶ Abgeschlossenheit $-2^{w-1} \leq a \oplus_w^s b \leq 2^{w-1} - 1$
 - ▶ Kommutativgesetz $a \oplus_w^s b = b \oplus_w^s a$
 - ▶ Assoziativgesetz $a \oplus_w^s (b \oplus_w^s c) = (a \oplus_w^s b) \oplus_w^s c$
 - ▶ neutrales Element $a \oplus_w^s 0 = a$
 - ▶ Inverses $a \oplus_w^s \bar{a} = 0; \quad \bar{a} = -a, a \neq -2^{w-1}$
 $a, a = -2^{w-1}$

unsigned Arithmetik

- ▶ Wortbreite auf w begrenzt
- ▶ Modulo-Arithmetik $a \otimes_w^u b = (a \cdot b) \bmod 2^w$
- ▶ $\otimes_w^u$ und $\oplus_w^u$ bilden einen kommutativen Ring
 - ▶ $\oplus_w^u$ ist eine kommutative Gruppe
 - ▶ Abgeschlossenheit $0 \leq a \otimes_w^u b \leq 2^w - 1$
 - ▶ Kommutativgesetz $a \otimes_w^u b = b \otimes_w^u a$
 - ▶ Assoziativgesetz $a \otimes_w^u (b \otimes_w^u c) = (a \otimes_w^u b) \otimes_w^u c$
 - ▶ neutrales Element $a \otimes_w^u 1 = a$
 - ▶ Distributivgesetz $a \otimes_w^u (b \oplus_w^u c) = (a \otimes_w^u b) \oplus_w^u (a \otimes_w^u c)$

signed Arithmetik

- ▶ signed und unsigned Multiplikation sind auf Bit-Ebene identisch
- ▶ ...

isomorphe Algebren

- ▶ unsigned Addition und Multiplikation; Wortbreite w
- ▶ signed Addition und Multiplikation; Wortbreite w
- ▶ isomorph zum Ring der ganzen Zahlen *modulo* 2^w

2-Komplement

- ▶ Ordnungsrelation im Ring der ganzen Zahlen

- ▶ $a > 0 \longrightarrow a + b > b$

- ▶ $a > 0, b > 0 \longrightarrow a \cdot b > 0$

- ▶ diese Relationen **gelten nicht** bei Rechnerarithmetik!

Überlauf

Gleitkomma Addition

Vergleich mit kommutativer Gruppe

- | | |
|--|------|
| ▶ Abgeschlossen? | Ja |
| ▶ Kommutativ? | Ja |
| ▶ Assoziativ?
(Überlauf, Rundungsfehler) | Nein |
| ▶ Null ist neutrales Element? | Ja |
| ▶ Inverses Element existiert?
(außer für NaN und Infinity) | Fast |
| ▶ Monotonie? $a \geq b \longrightarrow (a + c) \geq (b + c)$
(außer für NaN und Infinity) | Fast |

Gleitkomma Multiplikation

Vergleich mit kommutativem Ring

- | | |
|--|------|
| ▶ Abgeschlossen?
(aber Infinity oder NaN möglich) | Ja |
| ▶ Kommutativ? | Ja |
| ▶ Assoziativ?
(Überlauf, Rundungsfehler) | Nein |
| ▶ Eins ist neutrales Element? | Ja |
| ▶ Distributivgesetz? | Nein |
| ▶ Monotonie? $a \geq b; c \geq 0 \longrightarrow (a \cdot c) \geq (b \cdot c)$
(außer für NaN und Infinity) | Fast |



Universität Hamburg

DER FORSCHUNG | DER LEHRE | DER BILDUNG

MIN-Fakultät
Fachbereich Informatik



Rechnerstrukturen und Betriebssysteme

64-040 Vorlesung RSB
Kapitel 5: Zeichen und Text

Norman Hendrich




Universität Hamburg
Fakultät für Mathematik, Informatik und Naturwissenschaften
Fachbereich Informatik
Technische Aspekte Multimodaler Systeme

Wintersemester 2025/2026

- ▶ **Zeichen:** engl. *character*
Element z aus einer zur Darstellung von Information vereinbarten, einer Abmachung unterliegenden, endlichen Menge Z von Elementen
- ▶ Die Menge Z heißt **Zeichensatz** oder **Zeichenvorrat** engl. *character set*
- ▶ **Binärzeichen:** engl. *binary element, binary digit, bit*
Jedes der Zeichen aus einem Vorrat / aus einer Menge von zwei Symbolen
- ▶ **Numerischer Zeichensatz:** Zeichenvorrat aus Ziffern und/oder Sonderzeichen zur Darstellung von Zahlen
- ▶ **Alphanumerischer Zeichensatz:** Zeichensatz aus (mindestens) den Dezimalziffern und den Buchstaben des Alphabets, meistens auch mit Sonderzeichen (Leerzeichen, Punkt, Komma usw.)

- ▶ **Alphabet:** engl. *alphabet*
Ein in vereinbarter Reihenfolge geordneter Zeichenvorrat
- ▶ **Zeichenkette:** Eine Folge von Zeichen engl. *string*
- ▶ **Wort:** engl. *word*
Zeichenkette, die in einem gegebenen Zusammenhang als Einheit bezeichnet wird
- ▶ Worte aus 8 Binärzeichen (8 bit) werden als **Byte** bezeichnet
- ▶ **Stelle:** Die Position eines Zeichens in einer Zeichenkette engl. *position*

Flaggen-Signale



- ▶ Symbole als 2x3 Matrix (geprägte Punkte)
- ▶ Erweiterung 2x4 Matrix (für Computer)
- ▶ bis zu 64 (256) mögliche Symbole
- ▶ diverse Varianten
 - ▶ ein Symbol pro Buchstabe
 - ▶ ein Symbol pro Silbe
 - ▶ Kurzschrift/Steno

Gruppe 1

a	b	c	d	e	f	g	h	i	j
●○	●○	●●	●●	●○	●●	●●	●○	○●	○●
○○	●○	○○	○○	○○	○○	○○	○○	○○	○○
○○	○○	○○	○○	○○	○○	○○	○○	○○	○○

Gruppe 2

k	l	m	n	o	p	q	r	s	t
●○	●○	●●	●●	●○	●○	●○	●○	●○	●○
○○	●○	○○	○○	○○	○○	○○	○○	○○	○○
●○	●○	●○	●○	●○	●○	●○	●○	●○	●○

Gruppe 3

u	v	x	y	z			ß	st
●○	●○	●●	●●	●○			○●	○●
○○	●○	○○	○○	○○			●○	●○
●●	●●	●●	●●	●●			●●	●●

Gruppe 4

au	eu	ei	ch	sch		ü	ö	w
●○	●○	●●	●●	●○		●○	○●	○●
○○	●○	○○	○○	○○		●●	●○	●○
○●	○●	○●	○●	○●		○●	○●	○●

Gruppe 5

äu	ä	ie	Zahlz.	Großb.		.	-	'
○●	○●	○●	○●	○●		○○	○○	○○
○○	○●	○○	○○	○○		○○	○○	○○
●○	○○	●●	●●	○●		●○	●●	○●

Gruppe 6

.	:		?	!	()	?	*	°
○○	○○	○○	○○	○○	○○	○○	○○	○○
●○	●○	●○	●○	●○	●○	●○	●○	●○
○○	●○	○○	○○	○○	○○	○○	○○	○○

Codetabelle		• kurzer Ton	– langer Ton
A • –	S • • •	. • – • – • –	S-Start – • – • –
B – • • •	T –	, – – • • – –	Verst. • • • – •
C – • – •	U • • –	? • • – – • •	S-Ende • – • – •
D – • •	V • • • –	' • – – – – •	V-Ende • • • – • –
E •	W • – –	! – • – • – –	Error • • • • • • • •
F • • – •	X – • • –	/ – • • – •	
G – – •	Y – • – –	(– • – – •	Ä • – • –
H • • • •	Z – – • •	) – • – – • –	À • – – • –
I • •	0 – – – – –	& • – • • •	É • • – • •
J • – – –	1 • – – – –	: – – – • • •	È • – • • –
K – • –	2 • • – – –	; – • – • – •	Ö – – – •
L • – • •	3 • • • – –	= – • • • –	Ü • • – –
M – –	4 • • • • –	+ • – • – •	ß • • • – – • •
N – •	5 • • • • •	- – • • • • –	CH – – – –
O – – –	6 – • • • •	_ • • – – • –	Ñ – – • – –
P • – – •	7 – – • • •	" • – • • – •	...
Q – – • –	8 – – – • •	\$ • • • – • • –	
R • – •	9 – – – – •	@ • – • • – •	SOS • • • – – – • • •

ASCII

American Standard Code for Information Interchange

- ▶ eingeführt 1967, aktualisiert 1986: ANSI X3.4-1986
- ▶ viele Jahre der dominierende Code für Textdateien
- ▶ alle Zeichen einer typischen Schreibmaschine
- ▶ Erweiterung des früheren 5-bit Fernschreiber-Codes (Murray-Code)
- ▶ 7-bit pro Zeichen, 128 Zeichen insgesamt
- ▶ 33 Steuerzeichen (engl: *control characters*) 0 ... 0x1F, 0x7F
- ▶ 96 druckbare Zeichen: Buchstaben, Ziffern, Sonderzeichen 0x20 ... 0x7E
 - Leerzeichen 0x20
 - Dezimalziffern 0x30 ... 0x39
 - Großbuchstaben 0x41 ... 0x5A

ASCII: Codetabelle

Code	...0	...1	...2	...3	...4	...5	...6	...7	...8	...9	...A	...B	...C	...D	...E	...F
0...	NUL	SOH	STX	ETX	EOT	ENQ	ACK	BEL	BS	HT	LF	VT	FF	CR	SO	SI
1...	DLE	DC1	DC2	DC3	DC4	NAK	SYN	ETB	CAN	EM	SUB	ESC	FS	GS	RS	US
2...	SP	!	"	#	\$	%	&	'	(	)	*	+	,	-	.	/
3...	0	1	2	3	4	5	6	7	8	9	:	;	<	=	>	?
4...	@	A	B	C	D	E	F	G	H	I	J	K	L	M	N	O
5...	P	Q	R	S	T	U	V	W	X	Y	Z	[	\	]	^	_
6...	`	a	b	c	d	e	f	g	h	i	j	k	l	m	n	o
7...	p	q	r	s	t	u	v	w	x	y	z	{		}	~	DEL

de.wikipedia.org/wiki/ASCII

- ▶ SP = Leerzeichen, CR = carriage-return, LF = line-feed
- ▶ ESC = escape, DEL = delete, BEL = bell usw.

- ▶ Erweiterung von ASCII um Sonderzeichen und Umlaute
- ▶ 8-bit Codierung: bis max. 256 Zeichen darstellbar
- ▶ Latin-1: Westeuropäisch
- ▶ Latin-2: Mitteleuropäisch
- ▶ Latin-3: Südeuropäisch
- ▶ Latin-4: Baltisch
- ▶ Latin-5: Kyrillisch
- ▶ Latin-6: Arabisch
- ▶ Latin-7: Griechisch
- ▶ usw.
- ▶ immer noch nicht für mehrsprachige Dokumente geeignet

ISO-8859: Sonderzeichen

Sonderzeichen gemeinsam für alle 8859 Varianten

Code	...0	...1	...2	...3	...4	...5	...6	...7	...8	...9	...A	...B	...C	...D	...E	...F
0...	NUL	SOH	STX	ETX	EOT	ENQ	ACK	BEL	BS	HT	LF	VT	FF	CR	SO	SI
1...	DLE	DC1	DC2	DC3	DC4	NAK	SYN	ETB	CAN	EM	SUB	ESC	FS	GS	RS	US
2...	wie ISO/IEC 8859, Windows-125X und US-ASCII															
3...																
4...																
5...																
6...																
7...																DEL
8...	PAD	HOP	BPH	NBH	IND	NEL	SSA	ESA	HTS	HTJ	VTS	PLD	PLU	RI	SS2	SS3
9...	DCS	PU1	PU2	STS	CCH	MW	SPA	EPA	SOS	SGCI	SCI	CSI	ST	OSC	PM	APC
A...	wie ISO/IEC 8859-1 und Windows-1252															
B...																
C...																
D...																
E...																
F...																

ISO-8859-1: Codetabelle

Erweiterung von ASCII für westeuropäische Sprachen

5.2 Zeichen und Text - ASCII und ISO-8859

64-040 Rechnerstrukturen und Betriebssysteme

Code	...0	...1	...2	...3	...4	...5	...6	...7	...8	...9	...A	...B	...C	...D	...E	...F
0...	<i>nicht belegt</i>															
1...																
2...	SP	!	"	#	\$	%	&	'	(	)	*	+	,	-	.	/
3...	0	1	2	3	4	5	6	7	8	9	:	;	<	=	>	?
4...	@	A	B	C	D	E	F	G	H	I	J	K	L	M	N	O
5...	P	Q	R	S	T	U	V	W	X	Y	Z	[	\	]	^	_
6...	`	a	b	c	d	e	f	g	h	i	j	k	l	m	n	o
7...	p	q	r	s	t	u	v	w	x	y	z	{		}	~	
8...	<i>nicht belegt</i>															
9...																
A...	NBSP	ı	ø	£	¤	¥	¦	§	¨	©	ª	«	¬	SHY	®	¯
B...	°	±	²	³	´	µ	¶	·	¸	¹	º	»	¼	½	¾	¿
C...	À	Á	Â	Ã	Ä	Å	Æ	Ç	È	É	Ê	Ë	Ì	Í	Î	Ï
D...	Ð	Ñ	Ò	Ó	Ô	Õ	Ö	×	Ø	Ù	Ú	Û	Ü	Ý	Þ	ß
E...	à	á	â	ã	ä	å	æ	ç	è	é	ê	ë	ì	í	î	ï
F...	ð	ñ	ò	ó	ô	õ	ö	÷	ø	ù	ú	û	ü	ý	þ	ÿ

ISO-8859-2

Erweiterung von ASCII für slawische Sprachen

5.2 Zeichen und Text - ASCII und ISO-8859

64-040 Rechnerstrukturen und Betriebssysteme

Code	...0	...1	...2	...3	...4	...5	...6	...7	...8	...9	...A	...B	...C	...D	...E	...F
0...	NUL	SOH	STX	ETX	EOT	ENQ	ACK	BEL	BS	HT	LF	VT	FF	CR	SO	SI
1...	DLE	DC1	DC2	DC3	DC4	NAK	SYN	ETB	CAN	EM	SUB	ESC	FS	GS	RS	US
2...	SP	!	"	#	\$	%	&	'	(	)	*	+	,	-	.	/
3...	0	1	2	3	4	5	6	7	8	9	:	;	<	=	>	?
4...	@	A	B	C	D	E	F	G	H	I	J	K	L	M	N	O
5...	P	Q	R	S	T	U	V	W	X	Y	Z	[	\	]	^	_
6...	`	a	b	c	d	e	f	g	h	i	j	k	l	m	n	o
7...	p	q	r	s	t	u	v	w	x	y	z	{		}	~	DEL
8...	PAD	HOP	BPH	NBH	IND	NEL	SSA	ESA	HTS	HTJ	VTS	PLD	PLU	RI	SS2	SS3
9...	DCS	PU1	PU2	STS	CCH	MW	SPA	EPA	SOS	SGCI	SCI	CSI	ST	OSC	PM	APC
A...	NBSP	Ą	ˆ	Ł	˝	Ł	Ś	§	˝	Š	Ş	Ť	Ž	SHY	Ž	Ž
B...	°	ą	˘	ł	˛	ł	ś	˜	˘	š	ş	ť	ž	˝	ž	ž
C...	Ř	Á	Â	Ă	Ä	Í	Ć	Ç	Č	É	Ę	Ě	Ě	Í	Î	Ď
D...	Đ	Ń	Ň	Ó	Ô	Õ	Ö	×	Ř	Ű	Ú	Û	Ü	Ý	Ť	ß
E...	í	á	â	ă	ä	í	ć	ç	č	é	ę	ě	ě	í	î	ď
F...	đ	ń	ň	ó	ô	õ	ö	÷	ř	ű	ú	û	ü	ý	ț	·

ISO-8859-15

Modifizierte ISO-8859-1 mit € (0xA4)

5.2 Zeichen und Text - ASCII und ISO-8859

64-040 Rechnerstrukturen und Betriebssysteme

Code	...0	...1	...2	...3	...4	...5	...6	...7	...8	...9	...A	...B	...C	...D	...E	...F
0...	NUL	SOH	STX	ETX	EOT	ENQ	ACK	BEL	BS	HT	LF	VT	FF	CR	SO	SI
1...	DLE	DC1	DC2	DC3	DC4	NAK	SYN	ETB	CAN	EM	SUB	ESC	FS	GS	RS	US
2...	SP	!	"	#	\$	%	&	'	(	)	*	+	,	-	.	/
3...	0	1	2	3	4	5	6	7	8	9	:	;	<	=	>	?
4...	@	A	B	C	D	E	F	G	H	I	J	K	L	M	N	O
5...	P	Q	R	S	T	U	V	W	X	Y	Z	[	\	]	^	_
6...	`	a	b	c	d	e	f	g	h	i	j	k	l	m	n	o
7...	p	q	r	s	t	u	v	w	x	y	z	{		}	~	DEL
8...	PAD	HOP	BPH	NBH	IND	NEL	SSA	ESA	HTS	HTJ	VTS	PLD	PLU	RI	SS2	SS3
9...	DCS	PU1	PU2	STS	CCH	MW	SPA	EPA	SOS	SGCI	SCI	CSI	ST	OSC	PM	APC
A...	NBSP	ı	¢	£	€	¥	Š	§	š	©	ª	«	¬	SHY	®	™
B...	°	±	²	³	Ž	µ	¶	·	ž	¹	º	»	Œ	œ	ÿ	ı
C...	À	Á	Â	Ã	Ä	Å	Æ	Ç	È	É	Ê	Ë	Ì	Í	Î	Ï
D...	Ð	Ñ	Ò	Ó	Ô	Õ	Ö	×	Ø	Ù	Ú	Û	Ü	Ý	Þ	ß
E...	à	á	â	ã	ä	å	æ	ç	è	é	ê	ë	ì	í	î	ï
F...	ð	ñ	ò	ó	ô	õ	ö	÷	ø	ù	ú	û	ü	ý	þ	ÿ

- ▶ Zeichensatz des IBM-PC ab 1981
 - ▶ Erweiterung von ASCII auf einen 8-bit Code
 - ▶ einige Umlaute (westeuropäisch)
 - ▶ Grafiksymbole
-
- ▶ de.wikipedia.org/wiki/Codepage_437
 - ▶ verbesserte Version: Codepage 850, 858 (€-Symbol an 0xD5)
 - ▶ Codepage 1252 entspricht (weitgehend) ISO-8859-1
 - ▶ Sonderzeichen liegen an anderen Positionen als bei ISO-8859

Microsoft: Codepage 850

5.2 Zeichen und Text - ASCII und ISO-8859

64-040 Rechnerstrukturen und Betriebssysteme

Code	...0	...1	...2	...3	...4	...5	...6	...7	...8	...9	...A	...B	...C	...D	...E	...F
0...		☺	☹	♥	♦	♣	♠	•	◼	○	◼	♂	♀	♪	♫	☼
1...	▶	◀	↕	!!	¶	§	—	↕	↑	↓	→	←	└	↔	▲	▼
2...		!	"	#	\$	%	&	'	(	)	*	+	,	-	.	/
3...	0	1	2	3	4	5	6	7	8	9	:	;	<	=	>	?
4...	@	A	B	C	D	E	F	G	H	I	J	K	L	M	N	O
5...	P	Q	R	S	T	U	V	W	X	Y	Z	[	\	]	^	_
6...	`	a	b	c	d	e	f	g	h	i	j	k	l	m	n	o
7...	p	q	r	s	t	u	v	w	x	y	z	{		}	~	△
8...	Ç	ü	é	â	ä	à	â	ç	ê	ë	è	ï	î	ì	Ä	Å
9...	É	æ	Æ	ô	ö	ò	û	ù	ÿ	Ö	Ü	ø	£	Ø	×	f
A...	á	í	ó	ú	ñ	Ñ	ª	º	¿	®	¬	½	¼	¡	«	»
B...	☐	☐	☐		└	Á	Â	À	©	¶		¶	¶	¢	¥	⌞
C...	L	└	T	└	—	†	ã	Ã	ℓ	ℓ	ℓ	ℓ	ℓ	=	ℓ	α
D...	ð	Ð	Ê	Ë	È	Ì	Í	Î	Ï	Ɔ	Ɔ	■	■	¡	ì	■
E...	Ó	ß	Ô	Ò	õ	Õ	µ	þ	Ɔ	Ú	Û	Ü	ý	Ý	—	‘
F...		±	=	¾	¶	§	÷	,	°	“	•	¹	³	²	■	

- ▶ die meisten gängigen Codes (abwärts-) kompatibel mit ASCII
- ▶ unterschiedliche Codierung für Umlaute (soweit vorhanden)
- ▶ unterschiedliche Codierung der Sonderzeichen
- ▶ Systemspezifische Konventionen für Zeilenende
 - ▶ abhängig von Rechner- und Betriebssystem
 - ▶ Konverter-Tools: `dos2unix`, `unix2dos`, `iconv`

Betriebssystem	Zeichensatz	Abkürzung	Hex-Code	Escape
Unix, Linux, Mac OS X, AmigaOS, BSD	ASCII	<i>LF</i>	0A	<code>\n</code>
Windows, DOS, OS/2, CP/M, TOS (Atari)	ASCII	<i>CR LF</i>	0D 0A	<code>\r\n</code>
Mac OS bis Version 9, Apple II	ASCII	<i>CR</i>	0D	<code>\r</code>
AIX OS, OS 390	EBCDIC	<i>NEL</i>	15	

- ▶ zunehmende Vernetzung und Globalisierung
 - ▶ internationaler Datenaustausch?
 - ▶ Erstellung mehrsprachiger Dokumente?
 - ▶ Unterstützung orientalischer oder asiatischer Sprachen?
-
- ▶ ASCII oder ISO-8859-1 reicht nicht aus
 - ▶ temporäre Lösungen konnten sich nicht durchsetzen, z.B: **ISO-2022**
Spezialbefehle zur Umschaltung zwischen mehreren Zeichensätzen,
sog. *Escapesequenzen*
-
- ⇒ **Unicode** als System zur Codierung aller Zeichen aller bekannten Schriftsysteme
auch für tote Schriften/Sprachen

- ▶ auch abgekürzt als UCS: **Universal Character Set**
- ▶ zunehmende Verbreitung (Betriebssysteme, Applikationen)
- ▶ Darstellung erfordert auch entsprechende Schriftarten
- ▶ home.unicode.org www.unicode.org/charts

- ▶ 1991 1.0.0: europäisch, nahöstlich, indisch
- ▶ 1992 1.0.1: ostasiatisch (Han)
- ▶ 1993 akzeptiert als ISO/IEC-10646 Standard
- ▶ ...
- ▶ 2024 16.0.0: inzwischen 154 998 Zeichen
 - ▶ Sprachzeichen, Hieroglyphen etc.
 - ▶ Symbole: Satzzeichen, Währungen (\$... ₪), Pfeile, mathematisch, technisch, Braille, Noten etc.
 - ▶ Emojis (3 790 aktuell) / Kombinationen

- ▶ ursprüngliche Version nutzt 16-bit pro Zeichen
 - ▶ die sogenannte „*Basic Multilingual Plane*“
 - ▶ Schreibweise hexadezimal als U+xxxx
 - ▶ Bereich von U+0000 . . . U+FFFF
 - ▶ Schreibweise in Java-Strings: \uxxxx
z.B. \u03A9 für Ω, \u20AC für das €-Symbol
-
- ▶ mittlerweile mehr als 2^{16} Zeichen
 - ▶ Erweiterung um „*Extended Planes*“
 - ▶ U+10000 . . . U+10FFFF

Latin-Zeichen

- ▶ U+0000 bis U+007F: ASCII www.unicode.org/charts/PDF/U0000.pdf
- ▶ U+0100 bis U+017F: Latin-A www.unicode.org/charts/PDF/U0100.pdf
Europäische Umlaute und Sonderzeichen
- ▶ ab U+0180 weitere Sonderzeichen: Latin-B, Latin-C usw.


Symbole und Operatoren

- ▶ griechisch www.unicode.org/charts/PDF/U0370.pdf
- ▶ letterlike Symbols www.unicode.org/charts/PDF/U2100.pdf
- ▶ Pfeile www.unicode.org/charts/PDF/U2190.pdf
- ▶ Operatoren www.unicode.org/charts/PDF/U2A00.pdf
- ▶ Dingbats www.unicode.org/charts/PDF/U2700.pdf

Asiatische Sprachen: Chinesisch (traditional/simplified), Japanisch, Koreanisch

- ▶ U+3400 bis U+4DBF www.unicode.org/charts/PDF/U3400.pdf
- ▶ U+4E00 bis U+9FFF www.unicode.org/charts/PDF/U4E00.pdf

Unicode: Java2D Fontviewer



OpenJDK demos and samples

- ▶ HTML-Header informiert über verwendeten Zeichensatz
- ▶ Unterstützung und Darstellung abhängig vom Browser
- ▶ Demo kermitproject.org/utf8.html

```
<html>
<head>
<META http-equiv="Content-Type" content="text/html;
      charset=utf-8">
<title>UTF-8 Sampler</title>

<META ...
</head>
...
```

kermitproject.org/utf8.html

5.3 Zeichen und Text - Unicode

64-040 Rechnerstrukturen und Betriebssysteme

I Can Eat Glass

And from the sublime to the ridiculous, here is a **certain phrase**¹ in an assortment of languages:

- [illegible]

- [illegible]

- [illegible]

- ▶ 16-bit für jedes Zeichen, bis zu 65 536 Zeichen
 - ▶ schneller Zugriff auf einzelne Zeichen über Arrayzugriffe (Index)
 - ▶ aber: doppelter Speicherbedarf gegenüber ASCII/ISO-8859-1
 - ▶ Verwendung u.a. in Java: Datentyp `char`
-
- ▶ ab Unicode 3.0 mehrere *Planes* zu je 65 536 Zeichen
 - ▶ direkte Repräsentation aller Zeichen erfordert 32-bit/Zeichen
 - ▶ vierfacher Speicherbedarf gegenüber ASCII/ISO-8859-1
-
- ▶ bei Dateien ist möglichst kleine Dateigröße wichtig
- ⇒ Codierung als UTF-8 oder UTF-16

Unicode-Bereich (hexadezimal)	UTF-Codierung (binär)	Anzahl (benutzt)
0000 0000 - 0000 007F	0*** **	128
0000 0080 - 0000 07FF	110* **** 10** **	1 920
0000 0800 - 0000 FFFF	1110 **** 10** **** 10** ****	63 488
0001 0000 - 0010 FFFF	1111 0*** 10** **** 10** **** 10** ****	bis 2^{21}

- ▶ untere 128 Zeichen kompatibel mit ASCII
- ▶ Sonderzeichen westlicher Sprachen je zwei Bytes
- ▶ führende Eins markiert Multi-Byte Zeichen
- ▶ Anzahl der führenden Einsen gibt Anz. Bytegruppen an
- ▶ Zeichen ergibt sich als Bitstring aus den ***...*
- ▶ theoretisch bis zu sieben Folgebytes a 6-bit: max. 2^{42} Zeichen

UTF-8: Beispiele

Zeichen	Unicode	Unicode binär	UTF-8 binär	UTF-8 hexadezimal
Buchstabe y	U+0079	00000000 01111001	01111001	79
Buchstabe ä	U+00E4	00000000 11100100	11000011 10100100	C3 A4
Zeichen für eingetragene Marke ®	U+00AE	00000000 10101110	11000010 10101110	C2 AE
Eurozeichen €	U+20AC	00100000 10101100	11100010 10000010 10101100	E2 82 AC
Violinschlüssel 	U+1D11E	00000001 11010001 00011110	11110000 10011101 10000100 10011110	F0 9D 84 9E

de.wikipedia.org/wiki/UTF-8

- ▶ Zeichen werden mit variabler Länge codiert, 1 . . . 4-Bytes
- ▶ volle Kompatibilität mit 7-bit ASCII
- ▶ effiziente Codierung von „westlichen“ Unicode-Texten
- ▶ Unterstützung aller bisher definierten Zeichen

- ▶ auch: i18n („internationalization“)
- ▶ Sprache der Benutzeroberfläche
- ▶ Tastaturlayout/-belegung
- ▶ Zahlen-, Währungs-, Datums-, Zeitformate

- Linux/POSIX: Einstellung über die Locale-Funktionen der Standard C-Library (Befehl: locale)
- Java: `java.util.Locale`
- Windows: Einstellung über System/Registry-Schlüssel

- ▶ `dos2unix`, `unix2dos`: Umwandeln von Dateien (z.B. Programm-Quelltexte) zwischen DOS/Windows und Unix/Linux: Codierung und Zeilenenden

<code>dos2unix -h</code>	Optionen anzeigen / Hilfe
<code>dos2unix -ascii -n a.txt b.txt</code>	nur Umbrüche (von a.txt nach b.txt)
<code>dos2unix -iso -n a.txt b.txt</code>	Umbrüche und ISO-8851-1
<code>unix2dos -850 -n a.txt b.txt</code>	Umbrüche und Codepage 850

- ▶ `iconv`: „Universalwerkzeug“ zur Umwandlung von Textcodierungen

<code>iconv -l</code>	Liste der unterstützten Codierungen
<code>iconv -f <i><encoding></i> ...</code>	Codierung der Eingabedatei
<code>iconv -t <i><encoding></i> ...</code>	Codierung der Ausgabedatei
<code>iconv -o <i><filename></i> ...</code>	Name der Ausgabedatei


```
iconv -f iso-8859-1 -t utf-8 -o foo.utf8.txt foo.txt
```

- ▶ Konvertierungsfunktionen in den meisten Texteditoren enthalten!

Übertragung von (Binär-) Dateien zwischen verschiedenen Rechnern?

- ▶ SMTP (Internet Mail-Protokoll) verwendet 7-bit ASCII
 - ▶ bei Netzwerk-Übertragung müssen alle Rechner/Router den verwendeten Zeichensatz unterstützen
- ⇒ Verfahren zur Umcodierung der Datei in 7-bit ASCII notwendig
- ⇒ etabliert ist das **Base64** Verfahren (RFC 2045)
- ▶ alle E-Mail Dateianhänge und 8-bit Textdateien
 - ▶ Umcodierung benutzt nur Buchstaben, Ziffern und drei Sonderzeichen
 - ▶ Daten werden byteweise in ASCII Symbole umgesetzt

1. Codierung von drei Bytes als vier 6-bit Zeichen



► $3 \times 8\text{-bit} \Leftrightarrow 4 \times 6\text{-bit}$

► 6-bit Binärwerte: 0 ... 63

► nutzen 64 (von 128)
7-bit ASCII Symbolen

2. Zahl ASCII Zuordnung der ASCII-Zeichen

0 ... 25 A ... Z

26 ... 51 a ... z

52 ... 61 0 ... 9

62 +

63 /

= Füllzeichen, falls Anz. Bytes nicht durch 3 teilbar

CR Zeilenumbruch (opt.), meistens nach 76 Zeichen

Base64-Codierung: Prinzip (cont.)

Text content	M								a								n							
ASCII	77								97								110							
Bit pattern	0	1	0	0	1	1	0	1	0	1	1	0	0	0	0	1	0	1	1	0	1	1	1	0
Index	19								22								5							
Base64-encoded	T								W								F							

- ▶ drei 8-bit Zeichen, neu gruppiert als vier 6-bit Blöcke
- ▶ Zuordnung des jeweiligen Buchstabens/Ziffer
- ▶ ggf. =, == am Ende zum Auffüllen
- ▶ Übertragung dieser Zeichenfolge ist 7-bit kompatibel
- ▶ resultierende Datei ca. 33% größer als das Original

- ▶ im JDK enthalten

Module `java.base`, Package `java.util`: `Base64Encoder`, bzw. `Base64Decoder`

- ▶ diverse andere Packages

- ▶ Apache Commons Codec (commons.apache.org/proper/commons-codec)

`org.apache.commons.codec.binary.Base64InputStream`

`org.apache.commons.codec.binary.Base64OutputStream`

- ▶ JAXB (Java Architecture for XML Binding) in `javax.xml.bind`: `DatatypeConverter`
`parseBase64Binary`, `printBase64Binary`

- ▶ ...



Universität Hamburg

DER FORSCHUNG | DER LEHRE | DER BILDUNG

MIN-Fakultät
Fachbereich Informatik



Rechnerstrukturen und Betriebssysteme

64-040 Vorlesung RSB
Kapitel 6: Logische Operationen

Norman Hendrich



Universität Hamburg
Fakultät für Mathematik, Informatik und Naturwissenschaften
Fachbereich Informatik
Technische Aspekte Multimodaler Systeme

Wintersemester 2025/2026

- ▶ George Boole, 1850: Untersuchung von logischen Aussagen mit den Werten *true* (wahr) und *false* (falsch)
- ▶ Definition einer Algebra mit diesen Werten
- ▶ drei grundlegende Funktionen: Schreibweisen:
 - ▶ NEGATION (NOT) $\neg a, \bar{a}, \sim a$
 - ▶ UND $a \wedge b, a \& b$
 - ▶ ODER $a \vee b, a \mid b$
 - ▶ XOR $a \oplus b, a \hat{ } b$
- ▶ Claude Shannon, 1937: Realisierung der Boole'schen Algebra mit Schaltfunktionen (binäre digitale Logik)

- ▶ zwei Werte: *wahr* (*true*, 1) und *falsch* (*false*, 0)
- ▶ drei grundlegende Verknüpfungen:

NOT(*x*)

<i>x</i>	
0	1
1	0

AND(*x*,*y*)

<i>x</i>	<i>y</i>	0	1
0		0	0
1		0	1

OR(*x*,*y*)

<i>x</i>	<i>y</i>	0	1
0		0	1
1		1	1

XOR(*x*,*y*)

<i>x</i>	<i>y</i>	0	1
0		0	1
1		1	0

- ▶ alle logischen Operationen lassen sich mit diesen Funktionen darstellen
- ⇒ *vollständige Basismenge*

- ▶ insgesamt 4 Funktionen mit einer Variablen:

$$f_0(x) = 0$$

$$f_1(x) = 1$$

$$f_2(x) = x$$

$$f_3(x) = \neg x$$

- ▶ insgesamt 16 Funktionen zweier Variablen (s. nächste Folie)
- ▶ allgemein 2^{2^n} Funktionen von n Variablen

(bei n Variablen gibt es 2^n mögliche Eingangsbelegungen,
für jede Belegung gibt es zwei mögliche Funktionswerte.)

Boole'sche Funktionen (2 Variablen)


$x =$ 0 1 0 1 $y =$ 0 0 1 1	Bezeichnung	Notation	alternativ	Java / C
0 0 0 0	Nullfunktion	0		0
0 0 0 1	AND	$x \cap y$	$x \wedge y$	<code>x && y</code>
0 0 1 0	Inhibition	$x < y$		<code>x < y</code>
0 0 1 1	Identität y	y		y
0 1 0 0	Inhibition	$x > y$		<code>x > y</code>
0 1 0 1	Identität x	x		x
0 1 1 0	Antivalenz/XOR	$x \neq y$	$x \oplus y$	<code>x != y</code>
0 1 1 1	OR	$x \cup y$	$x \vee y$	<code>x y</code>
1 0 0 0	NOR	$\neg(x \cup y)$	$\overline{x \vee y}$	<code>!(x y)</code>
1 0 0 1	Äquivalenz/XNOR	$x = y$	$\overline{(x \oplus y)}$	<code>x == y</code>
1 0 1 0	NICHT x	$\neg x$	$\bar{x}$	<code>!x</code>
1 0 1 1	Implikation	$x \leq y$	$x \rightarrow y$	<code>x <= y</code>
1 1 0 0	NICHT y	$\neg y$	$\bar{y}$	<code>!y</code>
1 1 0 1	Implikation	$x \geq y$	$x \leftarrow y$	<code>x >= y</code>
1 1 1 0	NAND	$\neg(x \cap y)$	$\overline{x \wedge y}$	<code>!(x && y)</code>
1 1 1 1	Einsfunktion	1		1

- ▶ 6-Tupel $\langle \{0,1\}, \vee, \wedge, \neg, 0, 1 \rangle$ bildet eine Algebra
- ▶ $\{0,1\}$ Menge mit zwei Elementen
- ▶ $\vee$ ist die „Addition“
- ▶ $\wedge$ ist die „Multiplikation“
- ▶ $\neg$ ist das „Komplement“ (nicht das Inverse!)
- ▶ 0 (false) ist das Nullelement der Addition
- ▶ 1 (true) ist das Einselement der Multiplikation


Rechenregeln: Ring / Algebra

Eigenschaft	Ring der ganzen Zahlen	Boole'sche Algebra
Kommutativgesetz	$a + b = b + a$ $a \cdot b = b \cdot a$	$a \vee b = b \vee a$ $a \wedge b = b \wedge a$
Assoziativgesetz	$(a + b) + c = a + (b + c)$ $(a \cdot b) \cdot c = a \cdot (b \cdot c)$	$(a \vee b) \vee c = a \vee (b \vee c)$ $(a \wedge b) \wedge c = a \wedge (b \wedge c)$
Distributivgesetz	$a \cdot (b + c) = (a \cdot b) + (a \cdot c)$	$a \wedge (b \vee c) = (a \wedge b) \vee (a \wedge c)$
Identitäten	$a + 0 = a$ $a \cdot 1 = a$	$a \vee 0 = a$ $a \wedge 1 = a$
Vernichtung	$a \cdot 0 = 0$	$a \wedge 0 = 0$
Auslöschung	$-(-a) = a$	$\neg(\neg a) = a$
Inverses	$a + (-a) = 0$	—
Distributivgesetz	—	$a \vee (b \wedge c) = (a \vee b) \wedge (a \vee c)$
Komplement	— —	$a \vee \neg a = 1$ $a \wedge \neg a = 0$
Idempotenz	— —	$a \vee a = a$ $a \wedge a = a$
Absorption	— —	$a \vee (a \wedge b) = a$ $a \wedge (a \vee b) = a$
De Morgan Regeln	— —	$\neg(a \vee b) = \neg a \wedge \neg b$ $\neg(a \wedge b) = \neg a \vee \neg b$

$$\neg(a \vee b) = \neg a \wedge \neg b$$



$$\neg(a \wedge b) = \neg a \vee \neg b$$



1. Ersetzen von *UND* durch *ODER* und umgekehrt $\Rightarrow$ Austausch der Funktion
2. Invertieren aller Ein- und Ausgänge

Verwendung

- ▶ bei der Minimierung logischer Ausdrücke
- ▶ beim Entwurf von Schaltungen
- ▶ siehe spätere Kapitel *Schaltfunktionen* und *Schaltnetze*

XOR: Exklusiv-Oder / Antivalenz

- ▶ „entweder a oder b “ (ausschließlich), bzw. „ a ungleich b “ $\Rightarrow$ Antivalenz

XOR(x, y)

$x \backslash y$	0	1
0	0	1
1	1	0

- ▶ $a \oplus b = (\neg a \wedge b) \vee (a \wedge \neg b)$
genau einer von den Termen a und b ist wahr
- ▶ $a \oplus b = (a \vee b) \wedge \neg(a \wedge b) = (a \vee b) \wedge (\neg a \vee \neg b)$
entweder a ist wahr oder b ist wahr, aber nicht beide gleichzeitig
- ▶ $a \oplus a = 0$

- ▶ Datentyp für Boole'sche Logik
 - ▶ Java: Datentyp `boolean`
 - ▶ C: implizit für alle Integertypen
- ▶ Vergleichsoperationen
- ▶ Logische Grundoperationen
- ▶ Bitweise logische Operationen: parallele Berechnung auf Integer-Datentypen
- ▶ Auswertungsreihenfolge
 - ▶ (explizite) Klammerung
 - ▶ Operatorprioritäten
 - ▶ Auswertung von links nach rechts

- ▶ Vergleich zweier Zahlen, Ergebnis ist logischer Wert
- ▶ Java: Integerwerte alle im Zweierkomplement
- C: Auswertung berücksichtigt signed/unsigned-Typen

$a == b$	wahr, wenn a gleich b
$a != b$	wahr, wenn a ungleich b
$a >= b$	wahr, wenn a größer oder gleich b
$a > b$	wahr, wenn a größer b
$a < b$	wahr, wenn a kleiner b
$a <= b$	wahr, wenn a kleiner oder gleich b

► drei **logische** Operatoren:

! logische Negation

&& logisches UND

|| logisches ODER

► Interpretation der Integerwerte:

der Zahlenwert 0 $\Leftrightarrow$ logische 0 (false)

alle anderen Werte $\Leftrightarrow$ logische 1 (true)

$\Rightarrow$ andere Semantik als in der Mathematik

$\Rightarrow$ andere Funktion als die bitweisen Operationen (s.u.)

Logische Operationen in C: Beispiele

- ▶ `(a > 3)`
- ▶ `(x && 13UL)`
- ▶ `(a > b) || ((b != c) && (b <= d))`

Ausdruck	Wert
<code>0x41</code>	<code>0x01</code>
<code>!0x41</code>	<code>0x00</code>
<code>!0x00</code>	<code>0x01</code>
<code>!!0x00</code>	<code>0x00</code>
<code>0x69 && 0x55</code>	<code>0x01</code>
<code>0x69 0x55</code>	<code>0x01</code>

- ▶ logische Ausdrücke werden von links nach rechts ausgewertet
- ▶ Klammern werden natürlich berücksichtigt
- ▶ Abbruch, sobald der Wert eindeutig feststeht (*shortcut*)
- ▶ Vor- oder Nachteile möglich (codeabhängig)
 - + `(a && 5/a)` niemals Division durch Null.
Der Quotient wird nur berechnet, wenn der linke Term ungleich Null ist
 - + `(p && *p++)` niemals Nullpointer-Zugriff.
Der Pointer wird nur verwendet, wenn `p` nicht Null ist

Ternärer Operator

- ▶ $\langle condition \rangle ? \langle true-expression \rangle : \langle false-expression \rangle$
- ▶ Beispiel: `(x < 0) ? -x : x` Absolutwert von `x`

- ▶ Java definiert eigenen Datentyp `boolean`
- ▶ elementare Werte `false` und `true`
- ▶ alternativ `Boolean.FALSE` und `Boolean.TRUE`
- ▶ **keine** Mischung mit Integer-Werten wie in C

- ▶ Vergleichsoperatoren `<`, `<=`, `==`, `!=`, `>`, `>=`
- ▶ verkürzte Auswertung von links nach rechts (*shortcut*)

Ternärer Operator

- ▶ $\langle condition \rangle ? \langle true-expression \rangle : \langle false-expression \rangle$
- ▶ Beispiel: $(x < 0) ? -x : x$ Absolutwert von x

Integer-Datentypen doppelt genutzt:

1. Zahlenwerte (Ganzzahl, Zweierkomplement, Gleitkomma)

arithmetische Operationen: Addition, Subtraktion usw.

2. Binärwerte mit w einzelnen Bits (Wortbreite w)

Boole'sche Verknüpfungen, bitweise auf allen w Bits

- ▶ Grundoperationen: Negation, UND, ODER, XOR
- ▶ Schiebe-Operationen: shift-left, rotate-right usw.

- ▶ Integer-Datentypen interpretiert als Menge von Bits
- ⇒ bitweise logische Operationen möglich

- ▶ in Java und C sind vier Operationen definiert:

Negation	$\sim x$	Invertieren	aller einzelnen Bits
UND	$x \& y$	Logisches UND	aller einzelnen Bits
OR	$x y$	–"–	ODER –"–
XOR	$x \wedge y$	–"–	XOR –"–

- ▶ alle anderen Funktionen können damit dargestellt werden

Bitweise logische Operationen: Beispiel

$x = 0010\ 1110$

$y = 1011\ 0011$

$\sim x = 1101\ 0001$ alle Bits invertiert

$\sim y = 0100\ 1100$ alle Bits invertiert

$x \ \& \ y = 0010\ 0010$ bitweises UND

$x \ | \ y = 1011\ 1111$ bitweises ODER

$x \ ^ \ y = 1001\ 1101$ bitweises XOR

Logische Operationen in C: Logisch vs. Bitweise

- ▶ der Zahlenwert 0 $\Leftrightarrow$ logische 0 (false)
alle anderen Werte $\Leftrightarrow$ logische 1 (true)
- ▶ Beispiel: $x = 0x66$ und $y = 0x93$

bitweise Operation		logische Operation	
Ausdruck	Wert	Ausdruck	Wert
x	0110 0110	x	0000 0001
y	1001 0011	y	0000 0001
x & y	0000 0010	x && y	0000 0001
x y	1111 0111	x y	0000 0001
~x ~y	1111 1101	!x !y	0000 0000
x & ~y	0110 0100	x && !y	0000 0000

- ▶ Ergänzung der bitweisen logischen Operationen
- ▶ für alle Integer-Datentypen verfügbar

- ▶ fünf Varianten

Shift-Left	shl
------------	-----

Logical Shift-Right	srl
---------------------	-----

Arithmetic Shift-Right	sra
------------------------	-----


Rotate-Left	rol
-------------	-----

Rotate-Right	ror
--------------	-----

- ▶ Schiebeoperationen in Hardware leicht zu realisieren
- ▶ auf fast allen Prozessoren im Befehlssatz

Shift-Left (shl)


- ▶ Verschieben der Binärdarstellung von x um n bits nach links
- ▶ links herausgeschobene n bits gehen verloren
- ▶ von rechts werden n Nullen eingefügt



- ▶ in Java und C direkt als Operator verfügbar: $x \ll n$
- ▶ `shl` um n bits entspricht der Multiplikation mit 2^n

Logical Shift-Right (sr1)


- ▶ Verschieben der Binärdarstellung von x um n bits nach rechts
- ▶ rechts herausgeschobene n bits gehen verloren
- ▶ von links werden n Nullen eingefügt



- ▶ in Java direkt als Operator verfügbar: $x \ggg n$
in C nur für unsigned-Typen definiert: $x \gg n$
für signed-Typen nicht vorhanden

Arithmetic Shift-Right (sra)


- ▶ Verschieben der Binärdarstellung von x um n bits nach rechts
- ▶ rechts herausgeschobene n bits gehen verloren
- ▶ von links wird n -mal das MSB (Vorzeichenbit) eingefügt
- ▶ Vorzeichen bleibt dabei erhalten (gemäß Zweierkomplement)




- ▶ in Java direkt als Operator verfügbar: $x \gg n$
in C nur für signed-Typen definiert: $x \gg n$
- ▶ sra um n bits ist ähnlich der Division durch 2^n

Arithmetic Shift-Right: Beispiel

► $x \gg 1$ aus $0x10D3$ (4 307) wird $0x0869$ (2 153)



► $x \gg 3$ aus $0x90D3$ (-28 460) wird $0xF21A$ (-3 558)



Arithmetic Shift-Right: Division durch Zweierpotenzen?

- ▶ positive Werte: $x \gg n$ entspricht Division durch 2^n
- ▶ negative Werte: $x \gg n$ ähnlich Division durch 2^n , aber Ergebnis ist zu klein!

- ▶ gerundet in Richtung negativer Werte statt in Richtung Null:

1111 1011 (-5)

1111 1101 (-3)


1111 1110 (-2)

1111 1111 (-1)

- ▶ in C: Kompensation durch Berechnung von $(x + (1 \ll k) - 1) \gg k$
Details: Bryant, O'Hallaron [BO15]

Rotate-Left (rol)


- ▶ Rotation der Binärdarstellung von x um n bits nach links
- ▶ herausgeschobene Bits werden von rechts wieder eingefügt



- ▶ in Java und C nicht als Operator verfügbar
- ▶ Java: `Integer.rotateLeft( int x, int distance )`

Rotate Right (ror)

- ▶ Rotation der Binärdarstellung von x um n bits nach rechts
- ▶ herausgeschobene Bits werden von links wieder eingefügt



- ▶ in Java und C nicht als Operator verfügbar
- ▶ Java: `Integer.rotateRight( int x, int distance )`

Shifts statt Integer-Multiplikation

- ▶ Integer-Multiplikation ist auf vielen Prozessoren langsam oder evtl. gar nicht als Befehl verfügbar

- ▶ Addition/Subtraktion und logische Operationen: typisch 1 Takt
Shift-Operationen: meistens 1 Takt

⇒ Trick: Multiplikation mit Konstanten ersetzen durch Kombination aus shifts+add

- ▶ Beispiel: $9 \cdot x = (8 + 1) \cdot x$ ersetzt durch $(x \ll 3) + x$
- ▶ viele Compiler erkennen solche Situationen

Beispiel: bit-set, bit-clear

Bits an Position p in einem Integer setzen oder löschen?

- ▶ Maske erstellen, die genau eine 1 gesetzt hat
- ▶ dies leistet $(1 \ll p)$, mit $0 \leq p \leq w$ bei Wortbreite w

```
public int bit_set( int x, int pos ) {  
    return x | (1 << pos);      // mask = 0...010...0  
}  
  
public int bit_clear( int x, int pos ) {  
    return x & ~(1 << pos);     // mask = 1...101...1  
}
```

Beispiel: Byte-Swapping *network to/from host*

Linux: /usr/include/bits/byteswap.h

(distributionsabhängig)

```
...
/* Swap bytes in 32 bit value.  */
#define __bswap_32(x) \
    (((x) & 0xff000000) >> 24) | (((x) & 0x00ff0000) >> 8) |\
    (((x) & 0x0000ff00) << 8) | (((x) & 0x000000ff) << 24))
...
```

Linux: /usr/include/netinet/in.h

```
...
# if __BYTE_ORDER == __LITTLE_ENDIAN
#   define ntohl(x) __bswap_32 (x)
#   define ntohs(x) __bswap_16 (x)
#   define htonl(x) __bswap_32 (x)
#   define htons(x) __bswap_16 (x)
# endif
...
```

Farbdarstellung am Monitor / Bildverarbeitung?

- ▶ Matrix aus $w \times h$ Bildpunkten
- ▶ additive Farbmischung aus Rot, Grün, Blau
- ▶ pro Farbkanal typischerweise 8-bit, Wertebereich $0 \dots 255$
- ▶ Abstufungen ausreichend für (untrainiertes) Auge

- ▶ je ein 32-bit Integer pro Bildpunkt
- ▶ typisch: `0x00RRGGBB` oder `0xAARRGGBB`
- ▶ je 8-bit für Alpha/Transparenz, rot, grün, blau

- ▶ `java.awt.image.BufferedImage(TYPE_INT_ARGB)`

```
public BufferedImage redFilter( BufferedImage src ) {  
    int    w = src.getWidth();  
    int    h = src.getHeight();  
    int type = BufferedImage.TYPE_INT_ARGB;  
    BufferedImage dest = new BufferedImage( w, h, type );  
  
    for( int y=0; y < h; y++ ) {           // alle Zeilen  
        for( int x=0; x < w; x++ ) {       // von links nach rechts  
            int  rgb = src.getRGB( x, y ); // Pixelwert bei (x,y)  
                                           // rgb = 0xAARRGGBB  
            int  red = (rgb & 0x00FF0000); // Rotanteil maskiert  
            dest.setRGB( x, y, red );  
        }  
    }  
    return dest;  
}
```



```
public BufferedImage grayFilter( BufferedImage src ) {  
    ...  
    for( int y=0; y < h; y++ ) {    // alle Zeilen  
        for( int x=0; x < w; x++ ) { // von links nach rechts  
            int    rgb = src.getRGB( x, y );          // Pixelwert  
            int    red = (rgb & 0x00FF0000) >>>16; // Rotanteil  
            int    green = (rgb & 0x0000FF00) >>> 8; // Grünanteil  
            int    blue = (rgb & 0x000000FF);          // Blauanteil  
  
            int    gray = (red + green + blue) / 3; // Mittelung  
  
            dest.setRGB( x, y, (gray<<16)|(gray<<8)|gray );  
        }  
    }  
    ...  
}
```

Anzahl der gesetzten Bits in einem Wort?

- ▶ Anwendung z.B. für Kryptalgorithmen (Hamming-Abstand)
- ▶ Anwendung für Medienverarbeitung

```
public static int bitCount( int x ) {  
    int count = 0;  
  
    while( x != 0 ) {  
        count += (x & 0x00000001); // unterstes bit addieren  
        x = x >>> 1;              // 1-bit rechts-schieben  
    }  
  
    return count;  
}
```

Beispiel: Bitcount – parallel, tree

- ▶ Algorithmus mit Schleife ist einfach aber langsam
- ▶ schnelle parallele Berechnung ist möglich

```
int bitCount(unsigned int u)
{ unsigned int uCount;
  uCount = u - ((u >> 1) & 033333333333)
           - ((u >> 2) & 011111111111);
  return ((uCount + (uCount >> 3)) & 030707070707) % 63;
}
```

- ▶ `java.lang.Integer.bitCount()`

Beispiel: Bitcount – parallel, tree (cont.)

```
public static int bitCount(int i) {  
    // HD, Figure 5-2  
    i = i - ((i >>> 1) & 0x55555555);  
    i = (i & 0x33333333) + ((i >>> 2) & 0x33333333);  
    i = (i + (i >>> 4)) & 0x0f0f0f0f;  
    i = i + (i >>> 8);  
    i = i + (i >>> 16);  
    return i & 0x3f;  
}
```

- ▶ viele Algorithmen: bit-Maskierung und Schieben
 - ▶ gurmeet.net/puzzles/fast-bit-counting-routines
 - ▶ graphics.stanford.edu/~seander/bithacks.html
 - ▶ tekpool.wordpress.com/category/bit-count
 - ▶ D. E. Knuth: *The Art of Computer Programming*: Volume 4A, Combinational Algorithms: Part1, Abschnitt 7.1.3 [Knu09]
- ▶ viele neuere Prozessoren/DSPs: eigener bitcount-Befehl

Tipps & Tricks: Rightmost bits

D. E. Knuth: *The Art of Computer Programming*, Vol 4.1 [Knu09]

Grundidee: am weitesten rechts stehenden 1-Bits / 1-Bit Folgen erzeugen Überträge in arithmetischen Operationen

► Integer x , mit $x = (\alpha 0 [1]^a 1 [0]^b)_2$

beliebiger Bitstring α , eine Null, dann $a + 1$ Einsen und b Nullen, mit $a, b \geq 0$

► Ausnahmen: $x = -2^b$ und $x = 0$

$$\Rightarrow x = (\alpha 0 [1]^a 1 [0]^b)_2$$

$$\bar{x} = (\bar{\alpha} 1 [0]^a 0 [1]^b)_2$$

$$x - 1 = (\alpha 0 [1]^a 0 [1]^b)_2$$

$$-x = (\bar{\alpha} 1 [0]^a 1 [0]^b)_2$$

$$\Rightarrow \bar{x} + 1 = -x = \overline{x - 1}$$

Tipps & Tricks: Rightmost bits (cont.)

D. E. Knuth: *The Art of Computer Programming*, Vol 4.1 [Knu09]

$$\begin{aligned}x &= (\alpha 0 [1]^a 1 [0]^b)_2 & \bar{x} &= (\bar{\alpha} 1 [0]^a 0 [1]^b)_2 \\x - 1 &= (\alpha 0 [1]^a 0 [1]^b)_2 & -x &= (\bar{\alpha} 1 [0]^a 1 [0]^b)_2\end{aligned}$$

► Tricks mit (bitweisen) logischen Operationen

$$\begin{aligned}x \& (x - 1) &= (\alpha 0 [1]^a 0 [0]^b)_2 && \text{letzte 1 entfernt} \\x \& -x &= (0^\infty 0 [0]^a 1 [0]^b)_2 && \text{letzte 1 extrahiert} \\x \mid -x &= (1^\infty 1 [1]^a 1 [0]^b)_2 && \text{letzte 1 nach links verschmiert} \\x \oplus -x &= (1^\infty 1 [1]^a 0 [0]^b)_2 && \text{letzte 1 entfernt und verschmiert} \\x \mid (x - 1) &= (\alpha 0 [1]^a 1 [1]^b)_2 && \text{letzte 1 nach rechts verschmiert} \\\bar{x} \& (x - 1) &= (0^\infty 0 [0]^a 0 [1]^b)_2 && \text{letzte 1 nach rechts verschmiert} \\((x \mid (x - 1)) + 1) \& x &= (\alpha 0 [0]^a 0 [0]^b)_2 && \text{letzte 1-Bit Folge entfernt}\end{aligned}$$



Universität Hamburg

DER FORSCHUNG | DER LEHRE | DER BILDUNG

MIN-Fakultät
Fachbereich Informatik



Rechnerstrukturen und Betriebssysteme

64-040 Vorlesung RSB
Kapitel 7: Codierung

Norman Hendrich



Universität Hamburg
Fakultät für Mathematik, Informatik und Naturwissenschaften
Fachbereich Informatik
Technische Aspekte Multimodaler Systeme

Wintersemester 2025/2026

Unter **Codierung** versteht man das Umsetzen einer vorliegenden Repräsentation A in eine andere Repräsentation B

- ▶ häufig liegen beide Repräsentationen A und B in derselben Abstraktionsebene
- ▶ die Interpretation von B nach A muss eindeutig sein
- ▶ eine **Umcodierung** liegt vor, wenn die Interpretation umkehrbar eindeutig ist

- ▶ **Codewörter:** die Wörter der Repräsentation B aus einem Zeichenvorrat Z
- ▶ **Code:** die Menge aller Codewörter
- ▶ **Blockcode:** alle Codewörter haben dieselbe Länge
- ▶ **Binärzeichen:** der Zeichenvorrat z enthält genau zwei Zeichen
- ▶ **Binärwörter:** Codewörter aus Binärzeichen
- ▶ **Binärcode:** alle Codewörter sind Binärwörter

- ▶ effiziente Darstellung und Verarbeitung von Information
- ▶ Datenkompression, -reduktion
- ▶ Sicherheitsaspekte

- ▶ Übertragung von Information
 - ▶ Verkleinerung der zu übertragenden Datenmenge
 - ▶ Anpassung an die Technik des Übertragungskanals
 - ▶ Fehlererkennende und -korrigierende Codes

- ▶ Sicherheit von Information
 - ▶ Geheimhaltung, z.B. Chiffrierung in der Kryptologie
 - ▶ Identifikation, Authentifikation

Unterteilung gemäß der Aufgabenstellung

- ▶ **Quellencodierung:** Anpassung an Sender/Quelle
 - ▶ **Kanalcodierung:** Anpassung an Übertragungsstrecke
 - ▶ **Verarbeitungscodierung:** im Rechner
-
- ▶ sehr unterschiedliche Randbedingungen und Kriterien für diese Teilbereiche
 - ▶ Beispiel: fehlerkorrigierende Codes sind bei der Nachrichtenübertragung essenziell, im Rechner wegen der hohen Zuverlässigkeit weniger wichtig

▶ Wertetabellen

- ▶ jede Zeile enthält das Urbild (zu codierendes Symbol) und das zugehörige Codewort
- ▶ sortiert, um das Auffinden eines Codeworts zu erleichtern
- ▶ technische Realisierung durch Ablegen der Wertetabelle im Speicher, Zugriff über Adressierung anhand des Urbilds

▶ Codebäume

- ▶ Anordnung der Symbole als Baum
- ▶ die zu codierenden Symbole als Blätter
- ▶ die Zeichen an den Kanten auf dem Weg von der Wurzel zum Blatt ergeben das Codewort

▶ Logische Gleichungen

▶ Algebraische Ausdrücke

- ▶ siehe letzte Woche
- ▶ Text selbst als Reihenfolge von Zeichen
- ▶ ASCII, ISO-8859 und Varianten, Unicode, UTF-8

Für geschriebenen (formatierten) Text:

- ▶ Trennung des reinen Textes von seiner Formatierung
- ▶ Formatierung: Schriftart, Größe, Farbe usw.
- ▶ diverse applikationsspezifische Binärformate
- ▶ Markup-Sprachen (SGML, HTML)

Codierungen für Dezimalziffern

	BCD	Gray	Exzess-3	Aiken	biquinär	1-aus-10	2-aus-5
0	0000	0000	0011	0000	000001	0000000001	11000
1	0001	0001	0100	0001	000010	0000000010	00011
2	0010	0011	0101	0010	000100	0000000100	00101
3	0011	0010	0110	0011	001000	0000001000	00110
4	0100	0110	0111	0100	010000	0000010000	01001
5	0101	0111	1000	1011	100001	0000100000	01010
6	0110	0101	1001	1100	100010	0001000000	01100
7	0111	0100	1010	1101	100100	0010000000	10001
8	1000	1100	1011	1110	101000	0100000000	10010
9	1001	1101	1100	1111	110000	1000000000	10100

- ▶ alle Codes der Tabelle sind Binärcodes
- ▶ alle Codes der Tabelle sind Blockcodes
- ▶ jede Spalte der Tabelle listet alle Codewörter eines Codes

Codierungen für Dezimalziffern (cont.)

- ▶ jede Wandlung von einem Code der Tabelle in einen anderen Code ist eine Umcodierung
- ▶ aus den Codewörtern geht **nicht** hervor, welcher Code vorliegt
- ▶ Dezimaldarstellung in Rechnern (BCD) unüblich, die obigen Codes werden also kaum noch eingesetzt

- ▶ **Minimalcode:** alle $N = 2^n$ Codewörter bei Wortlänge n werden benutzt
- ▶ **redundanter Code:** nicht alle möglichen Codewörter werden benutzt
- ▶ **Gewicht:** Anzahl der Einsen in einem Codewort
- ▶ **komplementär:** zu jedem Codewort c existiert ein gültiges Codewort $\bar{c}$
- ▶ **einschrittig:** jeweils aufeinanderfolgende Codewörter unterscheiden sich immer nur an einer Stelle
- ▶ **zyklisch:** bei n geordneten Codewörtern ist $c_0 = c_n$
- ▶ **zyklisch einschrittig**

- ▶ der Name für Codierung der Integerzahlen im Stellenwertsystem
- ▶ Codewort


$$c = \sum_{i=0}^{n-1} a_i \cdot 2^i, \quad a_i \in \{0,1\}$$

- ▶ alle Codewörter werden genutzt: Minimalcode
- ▶ zu jedem Codewort existiert ein komplementäres Codewort
- ▶ bei fester Wortbreite ist c_0 gleich $c_n \Rightarrow$ zyklisch
- ▶ nicht einschrittig


- ▶ möglich für Mengen mit Ordnungsrelation
- ▶ Elemente der Menge werden durch Binärwörter codiert
- ▶ **einschrittiger Code**: der Ordnung folgend, unterscheiden sich benachbarte Codewörter der Menge in genau einer Stelle
- ▶ **zyklisch einschrittig**: das erste und letzte Wort des Codes unterscheiden sich ebenfalls genau in einer Stelle
- ▶ Einschrittige Codes werden benutzt, wenn ein Ablesen der Bits auch beim Wechsel zwischen zwei Codeworten möglich ist (bzw. nicht verhindert werden kann)
z.B.: Winkelcodierscheiben oder digitale Schieblehre
- ▶ viele interessante Varianten möglich (s. Knuth: *AoCP* [Knu11])

- ▶ Ablesen eines Wertes mit leicht gegeneinander verschobenen Übergängen der Bits
z.B.: [vdH05b], Kapitel 1.4
 - ▶ `demoeinschritt(0:59)` normaler Dualcode
 - ▶ `demoeinschritt(einschritt(60))` einschrittiger Code
- ▶ maximaler Ablesefehler
 - ▶ 2^{n-1} beim Dualcode z.B.: 0111 → 1111 → 1000 statt 0111 → 1000
 - ▶ 1 beim einschrittigen Code
- ▶ Konstruktion eines einschrittigen Codes
 - ▶ rekursiv
 - ▶ als ununterbrochenen Pfad im KV-Diagramm (s.u.)


Ablesen des Wertes aus Dualcode




Ablesen des Wertes aus einschrittigem Code




Gray-Code: Prinzip eines Winkeldrehgebers



Gray-Code: 5-bit Codierscheibe



Gray-Code: 10-bit Codierscheibe



- ▶ Starte mit zwei Codewörtern: 0 und 1
- ▶ Gegeben: Einschrittiger Code C mit n Codewörtern
- ▶ Rekursion: Erzeuge Code C_2 mit (bis zu) $2n$ Codewörtern
 1. schreibe eine führende 0 vor alle vorhandenen n Codewörter
 2. schreibe eine führende 1 vor die in umgekehrter Reihenfolge notierten Codewörter

$\{ 0, 1 \}$

$\{ 00, 01, 11, 10 \}$

$\{ 000, 001, 011, 010, 110, 111, 101, 100 \}$

...

⇒ Gray-Code



Karnaugh-Veitch Diagramm

		$x_1 x_0$			
		00	01	11	10
$x_3 x_2$	00	0	1	3	2
	01	4	5	7	6
	11	12	13	15	14
	10	8	9	11	10

		$x_1 x_0$			
		00	01	11	10
$x_3 x_2$	00	0000	0001	0011	0010
	01	0100	0101	0111	0110
	11	1100	1101	1111	1110
	10	1000	1001	1011	1010

- ▶ 2D-Diagramm mit $2^n = 2^{n_y} \times 2^{n_x}$ Feldern
 - ▶ gängige Größen sind: 2×2 , 2×4 , 4×4
darüber hinaus: mehrere Diagramme der Größe 4×4
 - ▶ Anordnung der Indizes ist im einschrittigen-Code / Gray-Code
- ⇒ benachbarte Felder unterscheiden sich gerade um 1 Bit

Einschrittiger Code: KV-Diagramm



- ▶ 0,1,3,2,6,7,5,13,15,14,10,11,9,8,12,4 1,3,7,6,14,15,11,9,13,12,4,5
- ▶ jeder Pfad entspricht einem einschrittigen Code
- ▶ geschlossener Pfad: zyklisch einschrittiger Code

Umwandlung: Dual- in Graywort

1. MSB des Dualworts wird MSB des Grayworts
 2. von links nach rechts: bei jedem Koeffizientenwechsel im Dualwort wird das entsprechende Bit im Graywort 1, sonst 0
- ▶ Beispiele $0011 \rightarrow 0010$, $1110 \rightarrow 1001$, $0110 \rightarrow 0101$ usw.
 - ▶ $\text{gray}(x) = x \oplus (x \gg 1)$
 - ▶ in Hardware einfach durch paarweise XOR-Operationen
[Hen06] Hades Demo: 10-gates/15-graycode/dual2gray

Umwandlung: Gray- in Dualwort

1. MSB wird übernommen
 2. Stellenweise von links nach rechts: wenn das Graywort eine Eins aufweist, wird das vorhergehende Bit des Dualworts invertiert in die entsprechende Stelle geschrieben, sonst wird das Zeichen der vorhergehenden Stelle direkt übernommen
- ▶ Beispiele $0010 \rightarrow 0011$, $1001 \rightarrow 1110$, $0101 \rightarrow 0110$ usw.
 - ▶ in Hardware einfach durch Kette von XOR-Operationen

- ▶ Quellencodierung: Eigenschaften der zu codierenden Daten berücksichtigen
 - ▶ Minimierung der Datenmenge durch Anpassung an die Symbolhäufigkeiten
 - ▶ häufige Symbole bekommen kurze Codewörter, seltene Symbole längere Codewörter
 - ▶ anders als bei Blockcodes ist die Trennung zwischen Codewörtern nicht direkt durch Abzählen möglich
- ⇒ Einhalten der **Fano-Bedingung** notwendig
oder Einführen von **Markern** zwischen den Codewörtern

Eindeutige Decodierung eines Codes mit variabler Wortlänge?

Fano-Bedingung

Kein Wort aus einem Code bildet den Anfang eines anderen Codeworts

- ▶ die sogenannte **Präfix-Eigenschaft** (eigentlich: präfix-frei)
- ▶ nach R. M. Fano (1961)

- ▶ ein **Präfixcode** ist eindeutig decodierbar
- ▶ Blockcodes sind Präfixcodes

- ▶ Telefonnummern: das Vorwahlsystem gewährleistet die Fano-Bedingung

110, 112 : Notrufnummern

42883 2399 : Ortsnetz (keine führende Null)

040 42883 2399 : nationales Netz

0049 40 42883 2399 : internationale Rufnummer

- ▶ Morse-Code: Fano-Bedingung verletzt

Codetabelle		• kurzer Ton	– langer Ton
A • –	S • • •	. • – • – • –	S-Start – • – • –
B – • • •	T –	, – – • • – –	Verst. • • • – •
C – • – •	U • • –	? • • – – • •	S-Ende • – • – •
D – • •	V • • • –	' • – – – – •	V-Ende • • • – • –
E •	W • – –	! – • – • – –	Error • • • • • • • •
F • • – •	X – • • –	/ – • • – •	
G – – •	Y – • – –	(– • – – •	Ä • – • –
H • • • •	Z – – • •	) – • – – • –	À • – – • –
I • •	0 – – – – –	& • – • • •	É • • – • •
J • – – –	1 • – – – –	: – – – • • •	È • – • • –
K – • –	2 • • – – –	; – • – • – •	Ö – – – •
L • – • •	3 • • • – –	= – • • • –	Ü • • – –
M – –	4 • • • • –	+ • – • – •	ß • • • – – • •
N – •	5 • • • • •	- – • • • • –	CH – – – –
O – – –	6 – • • • •	_ • • – – • –	Ñ – – • – –
P • – – •	7 – – • • •	" • – • • – •	...
Q – – • –	8 – – – • •	\$ • • • – • • –	
R • – •	9 – – – – •	@ • – • • – •	SOS • • • – – – • • •

► Eindeutigkeit Codewort: • • • • • — •


E	•
I	• •
N	— •
R	• — •
S	• • •

- bestimmte Morse-Sequenzen sind mehrdeutig
- Pause zwischen den Symbolen notwendig

► Codierung

- Häufigkeit der Buchstaben = $1 / \text{Länge des Codewortes}$
- Effizienz: kürzere Codeworte
- Darstellung als Codebaum

Morse-Code: Codebaum (Ausschnitt)



- ▶ Symbole als Knoten oder Blätter
- ▶ Knoten: Fano-Bedingung verletzt
- ▶ Codewort am Pfad von Wurzel zum Knoten/Blatt ablesen

Umschlüsselung des Codes für binäre Nachrichtenübertragung

- ▶ 110 als Umschlüsselung des langen Tons –
10 als Umschlüsselung des kurzen Tons •
0 als Trennzeichen zwischen Morse-Codewörtern
- ▶ dieser Code erfüllt die Fano-Bedingung!
eindeutig decodierbar: $SOS \cong 101010011011011001010100$
- ▶ viele andere Umschlüsselungen möglich, z.B.:
1 als Umschlüsselung des langen Tons –
01 als Umschlüsselung des kurzen Tons •
00 als Trennzeichen zwischen Morse-Codewörtern
- ▶ eindeutig decodierbar: $SOS \cong 010101001110001010100$

Codierung nach Fano (Shannon-Fano Codierung)

Gegeben: die zu codierenden Urwörter a_i
und die zugehörigen Wahrscheinlichkeiten $p(a_i)$

- ▶ Ordnung der Urwörter anhand ihrer Wahrscheinlichkeiten
 $p(a_1) \geq p(a_2) \geq \dots \geq p(a_n)$
- ▶ Einteilung der geordneten Urwörter in zwei Gruppen mit möglichst gleicher Gesamtwahrscheinlichkeit: $a_1 \dots a_i$ und $a_{i+1} \dots a_n$. Eine Gruppe bekommt als erste Codewortstelle eine 0, die andere eine 1
- ▶ Diese Teilgruppen werden erneut geteilt und den Hälften wieder eine 0, bzw. eine 1 als nächste Codewortstelle zugeordnet
- ▶ Das Verfahren wird wiederholt, bis jede Teilgruppe nur noch ein Element enthält
- ▶ bessere Codierung, je größer die Anzahl der Urwörter
- ▶ nicht eindeutig

Urbildmenge $\{A, B, C, D\}$ und zugehörige
Wahrscheinlichkeiten $\{0.45, 0.1, 0.15, 0.3\}$

0. Sortierung nach Wahrscheinlichkeiten ergibt $\{A, D, C, B\}$
 1. Gruppenaufteilung ergibt $\{A\}$ und $\{D, C, B\}$
Codierung von A mit 0 und den anderen Symbolen als 1*
 2. weitere Teilung ergibt $\{D\}$ und $\{C, B\}$
 3. letzte Teilung ergibt $\{C\}$ und $\{B\}$
- ⇒ Codewörter sind $A = 0$, $D = 10$, $C = 110$ und $B = 111$

mittlere Codewortlänge L

- ▶ $L = 0.45 \cdot 1 + 0.3 \cdot 2 + 0.15 \cdot 3 + 0.1 \cdot 3 = 1.8$
- ▶ zum Vergleich: Blockcode mit 2 Bits benötigt $L = 2$

Codierung nach Fano: Deutsche Großbuchstaben

7.5 Codierung - Symbolhäufigkeiten

64-040 Rechnerstrukturen und Betriebssysteme

Buchstabe a_i	Wahrscheinlichkeit $p(a_i)$	Code (Fano)	Bits
Leerzeichen	0,15149	000	3
E	0,14700	001	3
N	0,08835	010	3
R	0,06858	0110	4
I	0,06377	0111	4
S	0,05388	1000	4
...	...	...	...
Ö	0,00255	111111110	9
J	0,00165	1111111110	10
Y	0,00017	11111111110	11
Q	0,00015	111111111110	12
X	0,00013	111111111111	12

Ameling: *Fano-Code der Buchstaben der deutschen Sprache*, 1992


Gegeben: die zu codierenden Urwörter a_i
und die zugehörigen Wahrscheinlichkeiten $p(a_i)$

- ▶ Ordnung der Urwörter anhand ihrer Wahrscheinlichkeiten
 $p(a_1) \leq p(a_2) \leq \dots \leq p(a_n)$
- ▶ in jedem Schritt werden die zwei Wörter mit der geringsten Wahrscheinlichkeit zusammengefasst und durch ein neues ersetzt
- ▶ das Verfahren wird wiederholt, bis eine Menge mit nur noch zwei Wörtern resultiert
- ▶ rekursive Codierung als Baum (z.B.: links 0, rechts 1)
- ▶ ergibt die kleinstmöglichen mittleren Codewortlängen
- ▶ Abweichungen zum Verfahren nach Fano sind aber gering
- ▶ vielfältiger Einsatz (u.a. bei JPEG, MPEG ...)

Codierung nach Huffman: Beispiel

Urbildmenge $\{A, B, C, D\}$ und zugehörige
Wahrscheinlichkeiten $\{0.45, 0.1, 0.15, 0.3\}$

0. Sortierung nach Wahrscheinlichkeiten ergibt $\{B, C, D, A\}$
 1. Zusammenfassen von B und C als neues Wort E mit Wahrscheinlichkeit $p(E) = 0.1 + 0.15 = 0.25$ Liste: $\{E, D, A\}$
 2. Zusammenfassen von E und D als neues Wort F mit Wahrscheinlichkeit $p(F) = 0.55$ Liste: $\{A, F\}$
 3. Zuordnung der Bits entsprechend der Wahrscheinlichkeiten
 - ▶ $A = 0$ und $F = 1$
 - ▶ Split von F in $E = 10$ und $D = 11$
 - ▶ Split von E in $B = 100$ und $C = 101$
- ⇒ Codewörter sind $A = 0$, $D = 11$, $C = 101$ und $B = 100$



- ▶ Alphabet = $\{E, I, N, S, D, L, R\}$
- ▶ relative Häufigkeiten $E = 18, I = 10, N = 6, S = 7, D = 2, L = 5, R = 4$





- ▶ Sortieren anhand der Häufigkeiten
- ▶ Gruppierung (rekursiv)
- ▶ Aufbau des Codebaums
- ▶ Ablesen der Codebits

Bildung eines Huffman-Baums (cont.)


7.5 Codierung - Symbolhäufigkeiten

64-040 Rechnerstrukturen und Betriebssysteme

<i>D</i>	<i>R</i>	<i>L</i>	<i>N</i>	<i>S</i>	<i>I</i>	<i>E</i>
2	4	5	6	7	10	18



Bildung eines Huffman-Baums (cont.)



I	00
L	010
N	011
D	1000
R	1001
S	101
E	11

1001 00 11 101 11
R I E S E

Codierung nach Huffman: Deutsche Großbuchstaben

7.5 Codierung - Symbolhäufigkeiten


64-040 Rechnerstrukturen und Betriebssysteme

Zeichen	Code	Zeichen	Code
Leerzeichen	001	O	000110
E	010	B	100010
N	111	Z	100011
R	0110	W	100110
I	0111	F	100111
S	1010	K	0001011
T	1100	V	0001111
D	1101	Ü	00010100
H	00000	P	00010101
A	00001	Ä	00011100
U	10000	Ö	000111010
L	10010	J	0001110110
C	10110	Y	00011101111
G	10111	Q	000111011100
M	000100	X	000111011101

Codierung nach Huffman: Codebaum

7.5 Codierung - Symbolhäufigkeiten

64-040 Rechnerstrukturen und Betriebssysteme



ca. 4.5 Bits/Zeichen,
1.7-Mal besser als ASCII

Beweis der Minimalität

- ▶ Sei C ein Huffman-Code mit durchschnittlicher Codelänge L
- ▶ Sei D ein weiterer Präfixcode mit durchschnittlicher Codelänge M , mit $M < L$ und M minimal
- ▶ Berechne die C und D zugeordneten Decodierbäume A und B
- ▶ Betrachte die beiden Endknoten für Symbole kleinster Wahrscheinlichkeit:
 - ▶ Weise dem Vorgängerknoten das Gewicht $p_{s-1} + p_s$ zu
 - ▶ streiche die Endknoten
 - ▶ mittlere Codelänge reduziert sich um $p_{s-1} + p_s$
- ▶ der letzte Schritt wird wiederholt: dadurch wird C auf einen Baum mit durchschnittlicher Länge 1 reduziert und D auf einen Baum mit Länge < 1
Dies ist aber nicht möglich $\square$

Codierung nach Huffman: Symbole mit $p \geq 0.5$

Was passiert, wenn ein Symbol eine Häufigkeit $p \geq 0.5$ aufweist?

- ▶ die Huffman-Codierung müsste weniger als ein Bit zuordnen, was nicht geht
- ⇒ Huffman- (und Fano-) Codierungen sind in diesem Fall ineffizient
- ▶ Beispiel: Bild mit einheitlicher Hintergrundfarbe codieren
 - ▶ andere Ideen notwendig
 - ▶ Lauflängencodierung (Fax, GIF, PNG)
 - ▶ Cosinustransformation (JPEG) usw.

was tun, wenn

- ▶ die Symbolhäufigkeiten nicht vorab bekannt sind?
- ▶ die Symbolhäufigkeiten sich ändern können?

Dynamic Huffman Coding (Knuth 1985)

- ▶ Encoder protokolliert die (bisherigen) Symbolhäufigkeiten
- ▶ Codebaum wird dynamisch aufgebaut und ggf. umgebaut
- ▶ Decoder arbeitet entsprechend, dabei wird der Codebaum mit jedem decodierten Zeichen angepasst
- ▶ Symbolhäufigkeiten werden nicht explizit übertragen

D. E. Knuth: *Dynamic Huffman Coding*, 1985 [Knu85]

- ▶ Leon G. Kraft, 1949 de.wikipedia.org/wiki/Kraft-Ungleichung
- ▶ Eine notwendige und hinreichende Bedingung für die Existenz eines eindeutig decodierbaren s -elementigen Codes C mit Codelängen $l_1 \leq l_2 \leq l_3 \leq \dots \leq l_s$ über einem q -nären Zeichenvorrat F ist:

$$\sum_{i=1}^s \frac{1}{q^{l_i}} \leq 1$$

- ▶ Beispiel: $\{1, 00, 01, 11\}$ ist nicht eindeutig decodierbar, denn $\frac{1}{2} + 3 \cdot \frac{1}{4} = 1.25 > 1$

Kraft-Ungleichung: Beispiel

- ▶ Sei $F = \{0, 1, 2\}$ (ternäres Alphabet)


Seien die geforderten Längen der Codewörter: 1,2,2,2,2,2,3,3,3

- ▶ Berechnung: $\frac{1}{3} + 5 \cdot \frac{1}{3^2} + 3 \cdot \frac{1}{3^3} = 1$

⇒ ein passender Präfixcode existiert!

- ▶ Konstruktion entsprechend des Beweises (s.u.)

0 10 11 12 20 21 220 221 222



Sei $l_s = m$ und seien u_i die Zahl der Codewörter der Länge i


► Wir schreiben

$$\sum_{i=1}^s \frac{1}{q^{l_i}} = \sum_{j=1}^m \frac{u_j}{q^j} = \frac{1}{q^m} \sum_{j=1}^m u_j \cdot q^{m-j} \leq 1$$

$$(*) \quad u_m + \sum_{j=1}^{m-1} u_j \cdot q^{m-j} \leq q^m$$

- Jedes Codewort der Länge i „verbraucht“ q^{m-i} Wörter aus F^m
- Summe auf der linken Seite von $(*)$ ist die Zahl der durch den Code C benutzten Wörter von F^m

⇒ erfüllt C die Präfix-Bedingung, dann gilt $(*)$



- ▶ n mögliche sich gegenseitig ausschließende Ereignisse A_i die zufällig nacheinander mit Wahrscheinlichkeiten p_i eintreten
- ▶ stochastisches Modell $W\{A_i\} = p_i$
- ▶ im Kontext von Informationsübertragung:
das Symbol a_i wird mit Wahrscheinlichkeit p_i empfangen
- ▶ Beispiel
 - ▶ $p_i = 1$ und $p_j = 0 \quad \forall j \neq i$
 - ▶ dann wird mit Sicherheit das Symbol A_i empfangen
 - ▶ der Empfang bringt keinen Informationsgewinn

⇒ Informationsgewinn („Überraschung“) wird größer, je kleiner p_i

Geeignetes Maß für die Information?

- ▶ Wir erhalten die Nachricht A mit der Wahrscheinlichkeit p_A und anschließend die unabhängige Nachricht B mit der Wahrscheinlichkeit p_B
 - ▶ Wegen der Unabhängigkeit ist die Wahrscheinlichkeit beider Ereignisse: das Produkt $p_A \cdot p_B$
 - ▶ Informationsgewinn („Überraschung“) größer, je kleiner p_i
 - ▶ Wahl von $1/p$ als Maß für den Informationsgewinn?
 - ▶ möglich, aber der Gesamtinformationsgehalt zweier (mehrerer) Ereignisse wäre das Produkt der einzelnen Informationsgehalte
- ⇒ additive Größe wäre besser: Logarithmus von $1/p$ bilden

- ▶ Umkehrfunktion zur Exponentialfunktion
- ▶ formal: für gegebenes a und b ist der Logarithmus die Lösung der Gleichung: $a = b^x$
- ▶ falls die Lösung existiert, gilt: $x = \log_b(a)$

- ▶ Beispiel $3 = \log_2(8)$, denn $2^3 = 8$

- ▶ Rechenregeln
 - ▶ $\log(x \cdot y) = \log(x) + \log(y)$ (Addition statt Multiplikation)
 - ▶ $b^{\log_b(x)} = x$ und $\log_b(b^x) = x$
 - ▶ $\log_b(x) = \frac{\log_a(x)}{\log_a(b)}$
 - ▶ $\log_2(x) = \ln(x) / \ln(2) = \ln(x) / 0.69314718$

Informationsgehalt eines Ereignisses A_i mit Wahrscheinlichkeit p_i ?

- ▶ als messbare und daher additive Größe
- ▶ durch Logarithmierung (Basis 2) der Wahrscheinlichkeit:

$$I(A_i) = \log_2\left(\frac{1}{p_i}\right) = -\log_2(p_i)$$

- ▶ **Informationsgehalt** I (oder Information) von A_i auch **Entscheidungsgehalt** genannt
- ▶ Beispiel: zwei Nachrichten A und B

$$I(A) + I(B) = \log_2\left(\frac{1}{p_A \cdot p_B}\right) = \log_2\left(\frac{1}{p_A}\right) + \log_2\left(\frac{1}{p_B}\right)$$

$$I(A_i) = \log_2\left(\frac{1}{p_i}\right) = -\log_2(p_i)$$

- ▶ Wert von I ist eine reelle Größe
- ▶ gemessen in der Einheit **1 Bit**
- ▶ Beispiel: nur zwei mögliche Symbole 0 und 1 mit gleichen Wahrscheinlichkeiten
 $p_0 = p_1 = \frac{1}{2}$
Der Informationsgehalt des Empfangs einer 0 oder 1 ist dann
 $I(0) = I(1) = \log_2(1/\frac{1}{2}) = 1 \text{ Bit}$

„Bit“ Verwechslungsgefahr

Bit: als Maß für den Informationsgehalt

Maßeinheit

bit: Anzahl der Binärstellen

–"–

Bit: Binärzeichen, Symbol 0 oder 1 (Kap. „5 Zeichen und Text“)

- ▶ Vor dem Empfang einer Nachricht gibt es **Ungewissheit** über das Kommende
Beim Empfang gibt es die **Überraschung**
Und danach hat man den Gewinn an **Information**
- ▶ Alle drei Begriffe in der oben definierten Einheit **Bit** messen
- ▶ Diese Quantifizierung der **Information** ist zugeschnitten auf die Nachrichtentechnik
- ▶ umfasst nur einen Aspekt des umgangssprachlichen Begriffs **Information**

Meteorit

- ▶ die Wahrscheinlichkeit, von einem Meteor getroffen zu werden, sei $p_M = 10^{-16}$
- ▶ Kein Grund zur Sorge, weil die Ungewissheit von sehr klein ist
 $I = \log_2(1/(1 - p_M)) \approx 3.2 \cdot 10^{-16}$
Ebenso klein ist die Überraschung, wenn das Unglück nicht passiert
- ⇒ Informationsgehalt der Nachricht „Ich wurde nicht vom Meteor erschlagen“ ist sehr klein
- ⇒ Umgekehrt wäre die Überraschung groß: $\log_2(1/p_M) = 53.15$

Würfeln

- ▶ bei vielen Spielen hat die 6 eine besondere Bedeutung
- ▶ hier betrachten wir aber zunächst nur die Wahrscheinlichkeit von Ereignissen, nicht deren Semantik
- ▶ die Wahrscheinlichkeit, eine 6 zu würfeln, ist $\frac{1}{6}$
- ▶ $I(6) = \log_2(1/\frac{1}{6}) = 2.585$

Information eines Buchs

- ▶ Gegeben seien zwei Bücher

1. deutscher Text
2. mit Zufallsgenerator mit Gleichverteilung aus Alphabet mit 80-Zeichen erzeugt

- ▶ Informationsgehalt in beiden Fällen?

1. Im deutschen Text abhängig vom Kontext!

Beispiel: Empfangen wir als deutschen Text „Der Begrif“, so ist „f“ als nächstes Symbol sehr wahrscheinlich

2. beim Zufallstext liefert jedes neue Symbol die zusätzliche Information $I = \log_2(1/\frac{1}{80})$

⇒ der Zufallstext enthält die größtmögliche Information

Einzelner Buchstabe

- ▶ die Wahrscheinlichkeit, in einem Text an einer gegebenen Stelle das Zeichen „A“ anzutreffen sei $W\{A\} = p = 0.01$
- ▶ Informationsgehalt $I(A) = \log_2(1/0,01) = 6.6439$
- ▶ wenn der Text in ISO-8859-1 codiert vorliegt, werden 8 Binärstellen zur Repräsentation des „A“ benutzt
- ▶ der Informationsgehalt ist jedoch geringer

Obige Definition der Information lässt sich nur jeweils auf den Empfang eines speziellen Zeichens anwenden

- ▶ Was ist die **durchschnittliche Information** bei Empfang eines Symbols?
- ▶ diesen Erwartungswert bezeichnet man als **Entropie** des Systems (auch **mittlerer Informationsgehalt**)
- ▶ Wahrscheinlichkeiten aller möglichen Ereignisse A_i seien $W\{A_i\} = p_i$
- ▶ da jeweils eines der möglichen Symbole eintrifft, gilt $\sum_i p_i = 1$

- ▶ Die Entropie H als Erwartungswert berechnet sich als Funktion der Symbol-Wahrscheinlichkeiten nur abhängig vom stochastischen Modell

$$\begin{aligned} H &= E\{I(A_i)\} \\ &= \sum_i p_i \cdot I(A_i) \\ &= \sum_i p_i \cdot \log_2\left(\frac{1}{p_i}\right) \\ &= - \sum_i p_i \cdot \log_2(p_i) \end{aligned}$$

1. drei mögliche Ereignisse mit Wahrscheinlichkeiten $\{\frac{1}{2}, \frac{1}{3}, \frac{1}{6}\}$

► dann berechnet sich die Entropie zu

$$H = -(\frac{1}{2} \log_2(\frac{1}{2}) + \frac{1}{3} \log_2(\frac{1}{3}) + \frac{1}{6} \log_2(\frac{1}{6})) = 1,4591$$

2. Empfang einer Binärstelle mit den Wahrscheinlichkeiten


$$p_0 = q \text{ und } p_1 = (1 - q)$$

► für $q = \frac{1}{2}$ erhält man

$$H = -(\frac{1}{2} \log_2(\frac{1}{2}) + (1 - \frac{1}{2}) \log_2(1 - \frac{1}{2})) = 1,0$$

► mittlerer Informationsgehalt beim Empfang einer Binärstelle mit gleicher Wahrscheinlichkeit für beide Symbole ist genau 1 Bit

Entropie: Diagramm



Entropie bei Empfang einer Binärstelle mit den Wahrscheinlichkeiten $p_0 = q$ und $p_1 = (1 - q)$

- ▶ mittlerer Informationsgehalt einer Binärstelle nur dann 1 Bit, wenn beide möglichen Symbole gleich wahrscheinlich
- ▶ entsprechendes gilt auch für größere Symbolmengen
- ▶ Beispiel: 256 Symbole (8-bit), gleich wahrscheinlich

$$H = \sum_i p_i \log_2(1/p_i) = 256 \cdot \frac{1}{256} \cdot \log_2(1/\frac{1}{256}) = 8 \text{ Bit}$$

1. $H(p_1, p_2, \dots, p_n)$ ist maximal, falls $p_i = 1/n$ ($1 \leq i \leq n$)
2. H ist symmetrisch, für jede Permutation π von $1, 2, \dots, n$ gilt:
$$H(p_1, p_2, \dots, p_n) = H(p_{\pi(1)}, p_{\pi(2)}, \dots, p_{\pi(n)})$$
3. $H(p_1, p_2, \dots, p_n) \geq 0$ mit $H(0, 0 \dots 0, 1, 0 \dots 0, 0) = 0$
4. $H(p_1, p_2, \dots, p_n, 0) = H(p_1, p_2, \dots, p_n)$
5. $H(1/n, 1/n, \dots, 1/n) \leq H(1/(n+1), 1/(n+1), \dots, 1/(n+1))$
6. H ist stetig in seinen Argumenten
7. Additivität: seien $n, m \in \mathbb{N}^+$
$$H\left(\frac{1}{n \cdot m}, \frac{1}{n \cdot m}, \dots, \frac{1}{n \cdot m}\right) = H\left(\frac{1}{n}, \frac{1}{n}, \dots, \frac{1}{n}\right) + H\left(\frac{1}{m}, \frac{1}{m}, \dots, \frac{1}{m}\right)$$

- ▶ **möglicher Informationsgehalt** H_0 ist durch Symbolcodierung festgelegt (entspricht **mittlerer Codewortlänge** $\bar{l}$)

$$H_0 = \sum_i p_i \cdot \log_2(q^{l_i})$$

- ▶ stochastisches Modell $W\{A_i\} = p_i$ (Wahrscheinlichkeiten von Ereignissen A_i)
- ▶ Codierung der Ereignisse (der Symbole) $C(A_i)$ durch Code der Länge l_i über einem q -nären Alphabet

- ▶ für Binärcodes gilt

$$H_0 = \sum_i p_i \cdot l_i$$

- ▶ binäre Blockcodes mit Wortlänge N bits: $H_0 = N$

- ▶ **Redundanz** (engl. *code redundancy*):
die Differenz zwischen dem möglichen und dem tatsächlich genutzten Informationsgehalt $R = H_0 - H$
 - ▶ möglicher Informationsgehalt H_0 ist durch Symbolcodierung festgelegt
= mittlere Codewortlänge
 - ▶ tatsächliche Informationsgehalt ist die Entropie H
- ▶ **relative Redundanz:** $r = \frac{H_0 - H}{H_0}$
- ▶ binäre Blockcodes mit Wortlänge N bits: $H_0 = N$
gegebener Code mit m Wörtern a_i und $p(a_i)$:

$$\begin{aligned} R &= H_0 - H = H_0 - \left(- \sum_{i=1}^m p(a_i) \cdot \log_2(p(a_i)) \right) \\ &= N + \sum_{i=1}^m p(a_i) \cdot \log_2(p(a_i)) \end{aligned}$$

Informationstheorie ursprünglich entwickelt zur


- ▶ formalen Behandlung der Übertragung von Information
- ▶ über reale, nicht fehlerfreie Kanäle
- ▶ deren Verhalten als stochastisches Modell formuliert werden kann

- ▶ zentrales Resultat ist die **Kanalkapazität** C des **binären symmetrischen Kanals**
- ▶ der maximal pro Binärstelle übertragbare Informationsgehalt

$$C = 1 - H(F)$$

mit $H(F)$ der Entropie des Fehlerverhaltens

Erinnerung: Modell der Informationsübertragung



- ▶ Informationsquelle
- ▶ Sender mit möglichst effizienter Kanalcodierung
- ▶ gestörter und verrauschter Übertragungskanal
- ▶ Empfänger mit Decodierer und Fehlererkennung/-korrektur
- ▶ Informationssenke und -verarbeitung


- ▶ Wahrscheinlichkeit der beiden Symbole 0 und 1 ist gleich $\left(\frac{1}{2}\right)$
- ▶ Wahrscheinlichkeit P , dass bei Übertragungsfehlern aus einer 0 eine 1 wird
= Wahrscheinlichkeit, dass aus einer 1 eine 0 wird
- ▶ Wahrscheinlichkeit eines Fehlers an Binärstelle i ist unabhängig vom Auftreten eines Fehlers an anderen Stellen
- ▶ Fehlerverhalten binär: Fehler tritt entweder auf oder nicht
⇒ Entropie des Fehlerverhaltens

$$H(F) = P \cdot \log_2(1/P) + (1 - P) \cdot \log_2(1/(1 - P))$$

- ▶ Kanalkapazität ist $C = 1 - H(F)$

Kanalkapazität: Diagramm

Kapazität des binären symmetrischen Kanals



- ▶ bei $P = 0.5$ ist die Kanalkapazität $C = 0$
- ⇒ der Empfänger kann die empfangenen Daten nicht von einer zufälligen Sequenz unterscheiden
- ▶ bei $P > 0.5$ steigt die Kapazität wieder an
(rein akademischer Fall: Invertieren aller Bits)

Die Kanalkapazität ist eine obere Schranke

- ▶ wird in der Praxis nicht erreicht (Fehler)
- ▶ Theorie liefert keine Hinweise, wie die fehlerfreie Übertragung praktisch durchgeführt werden kann

Shannon-Theorem

C. E. Shannon: *Communication in the Presence of Noise*; Proc. IRE, Vol.37, No.1, 1949

7.8 Codierung - Kanalcodierung

64-040 Rechnerstrukturen und Betriebssysteme

Gegeben:

binärer symmetrischer Kanal mit der Störwahrscheinlichkeit P und der Kapazität $C(P)$

Shannon-Theorem

Falls die Übertragungsrate R kleiner als $C(P)$ ist, findet man zu jedem $\epsilon > 0$ einen Code $\mathcal{C}$ mit der Übertragungsrate $R(\mathcal{C})$ und $C(P) \geq R(\mathcal{C}) \geq R$ und der Fehlerdecodierwahrscheinlichkeit $< \epsilon$

auch: C. E. Shannon: *A Mathematical Theory of Communication*

math.harvard.edu/~ctm/home/text/others/shannon/entropy/entropy.pdf

Shannon-Theorem (cont.)

C. E. Shannon: *Communication in the Presence of Noise*; Proc. IRE, Vol.37, No.1, 1949

- ⇒ Solang die Übertragungsrate kleiner als die Kanalkapazität ist, existieren Codes, die beliebig zuverlässig sind
- ... und deren Signalübertragungsraten beliebig nahe der Kanalkapazität liegen
- ▶ leider liefert die Theorie keine Ideen zur Realisierung
- ▶ die Nachrichten müssen sehr lang sein
- ▶ der Code muss im Mittel sehr viele Fehler in jeder Nachricht korrigieren
- ▶ mittlerweile sehr nah am Limit: Turbo-Codes, LDPC-Codes usw.

Motivation

- ▶ Informationstheorie
 - ▶ Kanalkapazität
 - ▶ Shannon-Theorem
-
- ▶ zuverlässige Datenübertragung ist möglich
 - ▶ aber (bisher) keine Ideen für die Realisierung
-
- ⇒ fehlererkennende Codes
 - ⇒ fehlerkorrigierende Codes

diverse mögliche Fehler bei der Datenübertragung

- ▶ Verwechslung eines Zeichens $a \rightarrow b$
- ▶ Vertauschen benachbarter Zeichen $ab \rightarrow ba$
- ▶ Vertauschen entfernter Zeichen $abc \rightarrow cba$
- ▶ Zwillings-/Bündelfehler $aa \rightarrow bb$
- ▶ usw.

- ▶ abhängig von der Technologie / der Art der Übertragung
 - ▶ Bündelfehler durch Kratzer auf einer CD
 - ▶ Bündelfehler bei Funk durch längere Störimpulse
 - ▶ Buchstabendreher beim „Eintippen“ eines Textes

▶ **Blockcode**

- ▶ identische Wortlänge aller Codewörter
- ▶ k -Informationsbits werden in n -Bits codiert
- ▶ Blöcke hängen nicht voneinander ab

▶ **Faltungscodes:** ein Bitstrom wird in einen Codebitstrom höherer Bitrate codiert

- ▶ Bitstrom erzeugt Folge von Automatenzuständen
- ▶ Decodierung über bedingte Wahrscheinlichkeiten bei Zustandsübergängen
- ▶ im Prinzip linear, Faltungscodes passen aber nicht in Beschreibung unten

spezielle Blockcodes

- ▶ **linearer (n,k) -Code**: ein k -dimensionaler Unterraum des $GF(2)^n$
 - ▶ **modifizierter Code**
 - ▶ eine oder mehrere Stellen eines linearen Codes werden systematisch verändert (d.h. im $GF(2)$ invertiert)
 - ▶ Null- und Einsvektor gehören nicht mehr zum Code
 - ▶ **nichtlinearer Code**: weder linear noch modifiziert
 - ▶ **systematischer Code**
 - ▶ die zu codierende Information ist direkt (als Substring) im Codewort enthalten
 - ▶ z.B.: durch Anhängen von Paritätsbits
 - ▶ **zyklischer Code**
 - ▶ für jedes Codewort gilt: zyklische Verschiebungen (Rotationen) sind auch Codeworte
- ⇒ bei serieller Übertragung erlaubt dies die Erkennung/Korrektur von Bündelfehlern

Boole'sche Algebra

Details: Mathe-Skript, Wikipedia, v.d. Heide [vdH05b]

- ▶ basiert auf: UND, ODER, Negation
- ▶ $\text{UND} \approx \text{Multiplikation}$
 $\text{ODER} \approx \text{Addition}$
- ▶ aber: kein inverses Element für die ODER-Operation $\Rightarrow$ kein Körper

Galois-Feld mit zwei Elementen: $GF(2)$

- ▶ Körper, zwei Verknüpfungen: UND und XOR
- ▶ UND als Multiplikation
XOR als Addition *mod* 2
- ▶ additives Inverses existiert: $x \oplus x = 0$

- ▶ **Automatic Repeat Request (ARQ)**: der Empfänger erkennt ein fehlerhaftes Symbol und fordert dies vom Sender erneut an
 - ▶ bidirektionale Kommunikation erforderlich
 - ▶ unpraktisch bei großer Entfernung / Echtzeitanforderungen
- ▶ **Vorwärtsfehlerkorrektur** (*Forward Error Correction*, FEC): die übertragene Information wird durch zusätzliche Redundanz (z.B. Prüfziffern) gesichert
 - ▶ der Sender codiert mit Redundanz
 - ▶ der Empfänger erkennt fehlerhafte Codewörter und kann diese korrigieren
- ▶ je nach Einsatzzweck sind beide Verfahren üblich
- ▶ auch kombiniert

- ▶ **Hamming-Abstand:** die Anzahl der Stellen, an denen sich zwei Binärcodewörter der Länge w unterscheiden
- ▶ **Hamming-Gewicht:** Hamming-Abstand eines Codeworts vom Null-Wort

▶ Beispiel $a = 0110\,0011$
 $b = 1010\,0111$

⇒ Hamming-Abstand von a und b ist 3

Hamming-Gewicht von b ist 5


▶ Java: `Integer.bitcount( a ^ b )`

- ▶ Zur *Fehlererkennung* und *Fehlerkorrektur* ist eine Codierung mit zusätzlicher Redundanz erforderlich
- ▶ Repräsentation enthält mehr Bits, als zur reinen Speicherung nötig wären
- ▶ Codewörter so wählen, dass sie **alle paarweise** mindestens den Hamming-Abstand d haben
dieser Abstand heißt dann **Minimalabstand** d


⇒ Fehlererkennung bis zu $(d - 1)$ fehlerhaften Stellen
Fehlerkorrektur bis zu $((d - 1)/2)$ —"

Fehlererkennende und -korrigierende Codes (cont.)


► Hamming-Abstand




2



3



Fehlererkennende und -korrigierende Codes (cont.)



Man fügt den Daten **Prüfinformation** hinzu, oft **Prüfsumme** genannt

- ▶ zur Fehlererkennung
- ▶ zur Fehlerkorrektur
- ▶ zur Korrektur einfacher Fehler, Entdeckung schwerer Fehler

verschiedene Verfahren

- ▶ Prüfziffer, Parität
- ▶ Summenbildung
- ▶ CRC-Verfahren (*cyclic-redundancy check*)
- ▶ BCH-Codes (Bose, Ray-Chaudhuri, Hocquengham)
- ▶ RS-Codes (Reed-Solomon)

- ▶ das Anfügen eines **Paritätsbits** an ein Binärcodewort $z = (z_1, \dots, z_n)$ ist die einfachste Methode zur Erkennung von Einbitfehlern
- ▶ die Parität wird berechnet als

$$p = \left(\sum_{i=1}^n z_i \right) \bmod 2$$

- ▶ **gerade Parität** (*even parity*): $y_{\text{even}} = (z_1, \dots, z_n, p)$
 $p(y_{\text{even}}) = (\sum_i y_i) \bmod 2 = 0$

ungerade Parität (*odd parity*): $y_{\text{odd}} = (z_1, \dots, z_n, \bar{p})$
 $p(y_{\text{odd}}) = (\sum_i y_i) \bmod 2 = 1$

- ▶ in der Praxis meistens Einsatz der ungeraden Parität:
pro Codewort y_{odd} mindestens eine Eins $\Rightarrow$ elektr. Verbindung
- ▶ Hamming-Abstand zweier Codewörter im Paritätscode ist mindestens 2,
weil sich bei Ändern eines Nutzbits jeweils auch die Parität ändert: $d = 2$
- ▶ Erkennung von Einbitfehlern möglich:
Berechnung der Parität im Empfänger und Vergleich mit der erwarteten Parität
- ▶ Erkennung von (ungeraden) Mehrbitfehlern

- ▶ Anordnung der Daten / Informations-Bits als Matrix
 - ▶ Berechnung der Parität für alle Zeilen und Spalten
 - ▶ optional auch für Zeile/Spalte der Paritäten
-
- ▶ entdeckt 1-bit Fehler in allen Zeilen und Spalten
 - ▶ erlaubt Korrektur von allen 1-bit und vielen n -bit Fehlern
-
- ▶ natürlich auch weitere Dimensionen möglich
 n -dimensionale Anordnung und Berechnung von n Paritätsbits

Zweidimensionale Parität: Beispiel

H	100 1000	0	Fehlerfall	100 1000	0
A	100 0001	0		100 0101	0
M	100 1101	0		110 1101	0
M	100 1101	0		100 1101	0
I	100 1001	1		000 1001	1
N	100 1110	0		100 1110	0
G	100 0111	0		100 0111	0
	100 1001	1		100 1000	1

- ▶ Symbol: 7 ASCII-Zeichen, gerade Parität (*even*)
64 bits pro Symbol (49 für Nutzdaten und 15 für Parität)
- ▶ links: Beispiel für ein Codewort und Paritätsbits
rechts: empfangenes Codewort mit vier Fehlern, davon ein Fehler in den Paritätsbits

Zweidimensionale Parität: Beispiel (cont.)

H	100 1000	0
A	100 0001	0
M	100 1101	0
M	100 1101	0
I	100 1001	1
N	100 1110	0
G	100 0111	0
	100 1001	1

Fehlerfall	100 1000	0
	100 0101	0 1
	100 1101	0
	100 1101	0
	100 1001	1
	100 1110	0
	100 0111	0
	100 1001	1
		1

- ▶ Empfänger: berechnet Parität und vergleicht mit gesendeter Parität
 - ▶ Einzelfehler: Abweichung in je einer Zeile und Spalte
- ⇒ Fehler kann daher zugeordnet und korrigiert werden
- ▶ Mehrfachfehler: nicht alle, aber viele erkennbar (korrigierbar)

- ▶ Parität als Zeilen/Spaltensumme mod 10 hinzufügen

- ▶ Daten

3	7	4
5	4	8
1	3	5

- Parität

3	7	4		4
5	4	8		7
1	3	5		9
9	4	7		0

- Fehlerfall

3	7	4		4
5	4	3		7
1	3	5		9
9	4	7		0

2

International Standard Book Number

ISBN-10 (1970), ISBN-13

- ▶ an EAN (*European Article Number*) gekoppelt
- ▶ Codierung eines Buches als Tupel

1. Präfix (nur ISBN-13)

2. Gruppennummer für den Sprachraum als Fano-Code:

0 – 7, 80 – 94, 950 – 995, 9960 – 9989, 99900 – 99999

- ▶ 0, 1: englisch – AUS, UK, USA ...
- ▶ 2: französisch – F ...
- ▶ 3: deutsch – A, DE, CH
- ▶ ...

3. Verlag, Nummer als Fano-Code:

00 – 19 (1 Mio Titel), 20 – 699 (100 000 Titel) usw.

4. verlagsinterne Nummer

5. Prüfziffer

- ▶ ISBN-10 Zahl: $z_1, z_2, \dots, z_{10}$
- ▶ Prüfsumme berechnen, Symbol X steht für Ziffer 10

$$\sum_{i=1}^9 (i \cdot z_i) \bmod 11 = z_{10}$$

- ▶ ISBN-Zahl zulässig, genau dann wenn

$$\sum_{i=1}^{10} (i \cdot z_i) \bmod 11 = 0$$

- ▶ Beispiel: 1-292-10176-8

Bryant, O'Hallaron [BO15]

$$1 \cdot 1 + 2 \cdot 2 + 3 \cdot 9 + 4 \cdot 2 + 5 \cdot 1 + 6 \cdot 0 + 7 \cdot 1 + 8 \cdot 7 + 9 \cdot 6 = 162 \quad 162 \bmod 11 = 8$$

$$\text{Prüfung: } 162 + 10 \cdot 8 = 242 \quad 242 \bmod 11 = 0$$

- ▶ Prüfziffer schützt gegen Verfälschung einer Ziffer

–"– Vertauschung zweier Ziffern

–"– „Falschdopplung“ einer Ziffer

- ▶ Beispiel: vertausche i -te und j -te Ziffer (mit $i \neq j$)

$$\begin{aligned}\text{Prüfsumme: } \langle \text{korrekt} \rangle - \langle \text{falsch} \rangle &= i \cdot z_i + j \cdot z_j - j \cdot z_i - i \cdot z_j && \text{mit } z_i \neq z_j \\ &= (i - j) \cdot (z_i - z_j)\end{aligned}$$

3-fach Wiederholungscode / (3,1)-Hamming-Code

- ▶ dreifache Wiederholung jedes Datenworts
- ▶ (3,1)-Hamming-Code: Generatormatrix ist $G = \begin{pmatrix} 1 \\ 1 \\ 1 \end{pmatrix}$
- ▶ Codewörter ergeben sich als Multiplikation von G mit dem Informationsvektor u (jeweils ein Bit)
 - $u = 0 : \quad x = (111)^T \times (0) = (000)$
 - $u = 1 : \quad x = (111)^T \times (1) = (111)$
- ▶ Verallgemeinerung als n -fach Wiederholungscode
- ▶ systematischer Code mit Minimalabstand $D = n$
- ▶ Decodierung durch Mehrheitsentscheid: 1-bit Fehlerkorrektur
- Nachteil: geringe Datenrate

- ▶ Hamming-Abstand 3
- ▶ korrigiert 1-bit Fehler, erkennt (viele) 2-bit und 3-bit Fehler

(N, n) -Hamming-Code

- ▶ Datenwort n -bit $(d_1, d_2, \dots, d_n)$
um k -Prüfbits ergänzen $(p_1, p_2, \dots, p_k)$

⇒ Codewort mit $N = n + k$ bit

- ▶ Fehlerkorrektur gewährleisten: $2^k \geq N + 1$
 - ▶ 2^k Kombinationen mit k -Prüfbits
 - ▶ 1 fehlerfreier Fall
 - ▶ N zu markierende Bitfehler

Hamming-Code (cont.)

1. bestimme kleinstes k mit $n \leq 2^k - k - 1$
2. Prüfbits an Bitpositionen: $2^0, 2^1, \dots, 2^{k-1}$, Originalbits an den übrigen Positionen

	0 0 0	0 0 1	0 0 1	0 1 0	0 1 0	0 1 1	0 1 1	1 0 0	1 0 0	
Position	1	2	3	4	5	6	7	8	9	...
Bit	p_1	p_2	d_1	p_3	d_2	d_3	d_4	p_4	d_5	...

3. berechne Prüfbit i als mod 2-Summe der Bits (XOR), deren Positionsnummer ein gesetztes i -bit enthält

$$p_1 = d_1 \oplus d_2 \oplus d_4 \oplus d_5 \oplus \dots$$

$$p_2 = d_1 \oplus d_3 \oplus d_4 \oplus d_6 \oplus \dots$$


$$p_3 = d_2 \oplus d_3 \oplus d_4 \oplus d_8 \oplus \dots$$

$$p_4 = d_5 \oplus d_6 \oplus d_7 \oplus d_8 \oplus \dots$$

...

Hamming-Code (cont.)

Schema: 3...5 Prüfbits



(7,4)-Hamming-Code

- $p_1 = d_1 \oplus d_2 \oplus d_4$
 $p_2 = d_1 \oplus d_3 \oplus d_4$
 $p_3 = d_2 \oplus d_3 \oplus d_4$

(15,11)-Hamming-Code

► $p_1 = d_1 \oplus d_2 \oplus d_4 \oplus d_5 \oplus d_7 \oplus d_9 \oplus d_{11}$
 $p_2 = d_1 \oplus d_3 \oplus d_4 \oplus d_6 \oplus d_7 \oplus d_{10} \oplus d_{11}$
 $p_3 = d_2 \oplus d_3 \oplus d_4 \oplus d_8 \oplus d_9 \oplus d_{10} \oplus d_{11}$
 $p_4 = d_5 \oplus d_6 \oplus d_7 \oplus d_8 \oplus d_9 \oplus d_{10} \oplus d_{11}$

(7,4)-Hamming-Code

- ▶ sieben Codebits für je vier Datenbits
- ▶ linearer (7,4)-Blockcode
- ▶ Generatormatrix ist

$$G = \begin{pmatrix} 1 & 1 & 0 & 1 \\ 1 & 0 & 1 & 1 \\ 1 & 0 & 0 & 0 \\ 0 & 1 & 1 & 1 \\ 0 & 1 & 0 & 0 \\ 0 & 0 & 1 & 0 \\ 0 & 0 & 0 & 1 \end{pmatrix}$$

- ▶ Codewort $c = G \times d$

- ▶ Prüfmatrix H orthogonal zu gültigen Codewörtern: $H \times c = 0$

$$H = \begin{pmatrix} 1 & 0 & 1 & 0 & 1 & 0 & 1 \\ 0 & 1 & 1 & 0 & 0 & 1 & 1 \\ 0 & 0 & 0 & 1 & 1 & 1 & 1 \end{pmatrix}$$

für ungültige Codewörter $H \times c \neq 0$

⇒ „Fehlersyndrom“ liefert Information über Fehlerposition / -art

Fazit: Hamming-Codes

- + größere Wortlängen: besseres Verhältnis von Nutz- zu Prüfbits
- + einfaches Prinzip, einfach decodierbar
- es existieren weit bessere Codes

(7,4)-Hamming-Code: Beispiel

- Codieren von $d = (0, 1, 1, 0)$

$$c = G \times d = \begin{pmatrix} 1 & 1 & 0 & 1 \\ 1 & 0 & 1 & 1 \\ 1 & 0 & 0 & 0 \\ 0 & 1 & 1 & 1 \\ 0 & 1 & 0 & 0 \\ 0 & 0 & 1 & 0 \\ 0 & 0 & 0 & 1 \end{pmatrix} \times \begin{pmatrix} 0 \\ 1 \\ 1 \\ 0 \end{pmatrix} = \begin{pmatrix} 1 \\ 1 \\ 0 \\ 0 \\ 1 \\ 1 \\ 0 \end{pmatrix}$$

(7,4)-Hamming-Code: Beispiel (cont.)

- Prüfung von Codewort $c = (1, 1, 0, 0, 1, 1, 0)$

$$H \times c = \begin{pmatrix} 1 & 0 & 1 & 0 & 1 & 0 & 1 \\ 0 & 1 & 1 & 0 & 0 & 1 & 1 \\ 0 & 0 & 0 & 1 & 1 & 1 & 1 \end{pmatrix} \times \begin{pmatrix} 1 \\ 1 \\ 0 \\ 0 \\ 1 \\ 1 \\ 0 \end{pmatrix} = \begin{pmatrix} 0 \\ 0 \\ 0 \end{pmatrix}$$

(7,4)-Hamming-Code: Beispiel (cont.)

► im Fehlerfall $c = (1, 1, \textcolor{red}{1}, 0, 1, 1, 0)$

$$H \times c = \begin{pmatrix} 1 & 0 & 1 & 0 & 1 & 0 & 1 \\ 0 & 1 & 1 & 0 & 0 & 1 & 1 \\ 0 & 0 & 0 & 1 & 1 & 1 & 1 \end{pmatrix} \times \begin{pmatrix} 1 \\ 1 \\ \textcolor{red}{1} \\ 0 \\ 1 \\ 1 \\ 0 \end{pmatrix} = \begin{pmatrix} 1 \\ 1 \\ 0 \end{pmatrix}$$

⇒ Fehlerstelle:

$$(1 \quad 1 \quad \textcolor{red}{1} \quad 0 \quad 1 \quad 1 \quad 0)$$

$$\begin{pmatrix} 1 & 0 & \textcolor{red}{1} & 0 & 1 & 0 & 1 \\ 0 & 1 & \textcolor{red}{1} & 0 & 0 & 1 & 1 \\ 0 & 0 & \textcolor{red}{0} & 1 & 1 & 1 & 1 \end{pmatrix}$$

Index:

$$1 \quad 2 \quad 3 \quad 4 \quad 5 \quad 6 \quad 7$$


- ▶ Übertragungskanal hat Bitfehlerwahrscheinlichkeit
- ▶ (n,k) -Code: k -Informationsbits werden in n -Bits codiert
- ▶ Minimalabstand d der Codewörter voneinander
- ▶ ermöglicht Korrektur von r Bitfehlern $r \leq (d - 1)/2$

⇒ nicht korrigierbar sind: $r + 1, r + 2, \dots, n$ Bitfehler

⇒ Wortfehlerwahrscheinlichkeit


- ▶ Summe der Wahrscheinlichkeiten nicht korrigierbarer Bitfehler
- ▶ von Wortlänge abhängig

Fehlerrate: (7,4)-Hamming-Code




[vdH05b]

Fehlerrate: (23,12)-Golay-Code



[vdH05b]

Fehlerrate: (2048,8)-Randomcode



[vdH05b]

- ▶ jedem n -bit Wort $(d_1, d_2, \dots, d_n)$ lässt sich ein Polynom über dem Körper mit den Elementen $\{0, 1\}$ zuordnen
- ▶ Beispiel, mehrere mögliche Zuordnungen


$$\begin{aligned}100\ 1101 &= 1 \cdot x^6 + 0 \cdot x^5 + 0 \cdot x^4 + 1 \cdot x^3 + 1 \cdot x^2 + 0 \cdot x^1 + 1 \cdot x^0 \\&= x^6 + x^3 + x^2 + x^0 \\&= x^0 + x^3 + x^4 + x^6 \\&= x^0 + x^{-3} + x^{-4} + x^{-6} \\&\dots\end{aligned}$$

- ▶ mit diesen Polynomen kann „gerechnet“ werden: Addition, Subtraktion, Multiplikation, Division
- ▶ Theorie: Galois-Felder $GF(2)^n$

CRC (*Cyclic Redundancy Check*)

- ▶ Polynomdivision als Basis für CRC-Codes erzeugt Prüfbits
- ▶ zyklisch: Codewörter werden durch Schieben und Modifikation (mod 2 Summe) ineinander überführt
- ▶ Familie von Codes zur Fehlererkennung
insbesondere auch zur Erkennung von Bündelfehlern
- ▶ in sehr vielen Codes benutzt
 - ▶ Polynom 0x04C11DB7 (CRC-32) in Ethernet, ZIP, PNG ...
 - ▶ weitere CRC-Codes in USB, ISDN, GSM, openPGP ...

- ▶ Sehr effiziente Software- oder Hardwarerealisierung
 - ▶ rückgekoppelte Schieberegister und XOR = LFSR (*Linear Feedback Shift Register*)
 - ▶ Beispiel $x^5 + x^4 + x^2 + 1$



- ▶ Codewort erstellen
 - ▶ Datenwort d_i um k 0-bits verlängern, Grad des Polynoms: k
 - ▶ bitweise in CRC-Check schieben
 - ▶ Divisionsrest bildet Registerinhalt p_i
 - ▶ Prüfbits p_i an ursprüngliches Datenwort anhängen

- ▶ Test bei Empfänger
 - ▶ übertragenes Wort bitweise in CRC-Check schieben
gleiches Polynom / Hardware wie bei Codierung
 - ▶ fehlerfrei, wenn Divisionsrest/Registerinhalt = 0
- ▶ je nach Polynom (# Prüfbits) unterschiedliche Güte
- ▶ Galois-Felder als mathematische Grundlage
- ▶ en.wikipedia.org/wiki/Cyclic_redundancy_check
en.wikipedia.org/wiki/Computation_of_CRC
de.wikipedia.org/wiki/Zyklische_Redundanzprüfung
de.wikipedia.org/wiki/LFSR

Kombination diverser Codierungen:

- ▶ Land, Unternehmen, Artikelnummer, Prüfsumme
- ▶ 95-stelliges Bitmuster
 - ▶ schwarz $\hat{=}$ 1, weiss $\hat{=}$ 0
 - ▶ max. vier aufeinanderfolgende weisse/schwarze Bereiche
 - ▶ 101 als Randzeichen
01010 als Trennzeichen in der Mitte
- ▶ 13 Ziffern: 7 links, 6 rechts
 - ▶ jede Ziffer mit 7 bit codiert, je zwei Linien und Freiräume
 - ▶ 3 Varianten pro Ziffer: links ungerade/gerade, rechts
 - ▶ 12 Ziffern Code, 11 Ziffern direkt codiert
 - ▶ 1. Ziffer über Abfolge von u/g Varianten
 - ▶ 13. Ziffer als Prüfsumme




QR-Code

de.wikipedia.org/wiki/QR-Code en.wikipedia.org/wiki/QR_code

7.11 Codierung - Praxisbeispiele

64-040 Rechnerstrukturen und Betriebssysteme

- ▶ verschiedene internationale Standards
- ▶ mehrere Fehlerkorrekturlevel
bis zu 30 % der Daten
- ▶ Größen: $21 \times 21 \dots 177 \times 177$ Pixel
- ▶ Zeichensätze: Ziffern, alphanum.,
byte (ISO-8859-1), Kanji...
- ▶ Format: BCH-Codierung
Daten: Reed-Solomon Code (8-bit Blöcke)
- ▶ 8 Maskierungsarten (XOR) für max. hell/dunkel Wechsel
- ▶ viele Varianten / Erweiterungen
 - ▶ Grafiken, Logos (Fehlerkorrektur ausnutzen)
 - ▶ Frame-QR-Code mit Zeichenfläche
 - ▶ mehrere Farben für extra Daten: HCC2D (High Capacity Colored 2-Dimensional Code), JAB (Just Another Barcode)...






Compact Disc

Audio-CD und CD-ROM

7.11 Codierung - Praxisbeispiele

64-040 Rechnerstrukturen und Betriebssysteme

► Polycarbonatscheibe, spiralförmige geprägte Datenspur



- spiralförmige Spur, ca. 16000 Windungen, Start innen
- geprägte Vertiefungen *pits*, dazwischen *lands*
- Wechsel pit/land oder land/pit codiert 1, dazwischen 0

Compact Disc (cont.)

Audio-CD und CD-ROM

- ▶ Auslesen durch Intensität von reflektiertem Laserstrahl
- ▶ 650 MiB Kapazität, Datenrate $\approx 150 \text{ KiB/sec}$ (1x speed)
- ▶ von Anfang an auf billigste Fertigung ausgelegt
- ▶ mehrstufige Fehlerkorrekturcodierung fest vorgesehen
- ▶ Kompensation von Fertigungsmängeln und -toleranzen
- ▶ Korrektur von Staub und Kratzern etc.
- ▶ Audio-CD: Interpolation nicht korrigierbarer Fehler
- ▶ Daten-CD: geschachtelte weitere Codierung
- ▶ Bitfehlerrate $\leq 10^{11}$

- ▶ Daten in *Frames* à 24 Bytes aufteilen
- ▶ 75 *Sektoren* mit je 98 Frames pro Sekunde
- ▶ Sektor enthält 2 352 Bytes Nutzdaten (und 98 Bytes *Subcode*)

- ▶ pro Sektor 784 Byte Fehlerkorrektur hinzufügen
- ▶ Interleaving gegen Burst-Fehler (z.B. Kratzer)
- ▶ Code kann bis 7 000 fehlende Bits korrigieren

- ▶ *eight-to-fourteen* Modulation: 8-Datenbits in 14-Codebits
2...10 Nullen zwischen zwei Einsen (pit/land Übergang)

- ▶ Daten-CD zusätzlich mit äußerem 2D *Reed-Solomon Code*
- ▶ pro Sektor 2 048 Bytes Nutzdaten, 276 Bytes RS-Fehlerschutz

Joint Picture Experts Group Bildformat (1992)

- ▶ für die Speicherung von Fotos / Bildern
- ▶ verlustbehaftet

mehrere Codierungsschritte

- | | |
|---|-----------------|
| 1. Farbraumkonvertierung: RGB nach YUV | verlustbehaftet |
| 2. Aufteilung in Blöcke zu je 8x8 Pixeln | verlustfrei |
| 3. DCT (<i>discrete cosinus transformation</i>) | verlustfrei |
| 4. Quantisierung (einstellbar) | verlustbehaftet |
| 5. Huffman-Codierung | verlustfrei |

Motion Picture Experts Group: Sammelname der Organisation und diverser aufeinander aufbauender Standards

Codierungsschritte für Video

1. Einzelbilder wie JPEG (YUV, DCT, Huffman)
2. Differenzbildung mehrerer Bilder (Bewegungskompensation)
3. *Group of Pictures* (*I*-Frames, *P*-Frames, *B*-Frames)
4. Zusammenfassung von Audio, Video, Metadaten im sogenannten PES (*Packetized Elementary Stream*)
5. *Transport-Stream* Format für robuste Datenübertragung



Universität Hamburg

DER FORSCHUNG | DER LEHRE | DER BILDUNG

MIN-Fakultät
Fachbereich Informatik



Rechnerstrukturen und Betriebssysteme

64-040 Vorlesung RSB
Kapitel 8: Schaltfunktionen

Norman Hendrich



Universität Hamburg
Fakultät für Mathematik, Informatik und Naturwissenschaften
Fachbereich Informatik
Technische Aspekte Multimodaler Systeme

Wintersemester 2025/2026

- ▶ **Schaltvariable:** eine Variable, die nur endlich viele Werte annehmen kann hier sind das binäre Schaltvariablen: b_i
- ▶ **Schaltfunktion:** eine eindeutige Zuordnungsvorschrift f , die jeder Wertekombination $(b_1, b_2, \dots, b_n)$ von Schaltvariablen einen Wert zuweist:

$$y = f(b_1, b_2, \dots, b_n), \quad y \in \{0, 1\}, f \in T_n$$

- ▶ **AusgangsvARIABLE:** die Schaltvariable am Ausgang der Funktion, für den Wert y
- ▶ bereits bekannt: *elementare Schaltfunktionen* (AND, OR usw.)
wir betrachten jetzt Funktionen von n Variablen

- ▶ textuelle Beschreibungen
formale Notation, Schaltalgebra, Beschreibungssprachen
- ▶ tabellarische Beschreibungen
Funktionstabelle, KV-Diagramme ...
- ▶ graphische Beschreibungen
Kantorovic-Baum (Datenflussgraph), Schaltbild ...
- ▶ Verhaltensbeschreibungen $\Rightarrow$ „was“
- ▶ Strukturbeschreibungen $\Rightarrow$ „wie“

- ▶ Tabelle mit Eingängen x_i und Ausgangswert $y = f(x)$
- ▶ Zeilen im Binärcode sortiert
- ▶ zugehöriger Ausgangswert eingetragen

x_3	x_2	x_1	$f(x)$
0	0	0	0
0	0	1	0
0	1	0	1
0	1	1	1
1	0	0	0
1	0	1	0
1	1	0	1
1	1	1	0

- ▶ Kurzschreibweise: nur die Funktionswerte notiert

$$f(x_2, x_1, x_0) = \{0, 0, 1, 1, 0, 0, 1, 0\}$$

- ▶ n Eingänge: Funktionstabelle umfasst 2^n Einträge
 - ▶ Speicherbedarf wächst exponentiell mit n
z.B.: 16-bit Addierer (16+16+1 Eingänge) LSB: 2^{33} Bit
- ⇒ daher nur für kleine Funktionen geeignet

- ▶ Erweiterung auf *don't-care* Terme, s.u.

- ▶ Beschreibung einer Funktion als Text über ihr Verhalten

- ▶ Problem: umgangssprachliche Formulierungen oft mehrdeutig

- ▶ logische Ausdrücke in Programmiersprachen

`f = x2 && !(x3 && x2 && x1)`

- ▶ Einsatz spezieller (Hardware-) Beschreibungssprachen: Verilog, VHDL, SystemC

`f <= (x2 and (x3 nand (x2 and x1)))`

„Das Schiebedach ist OK (y), wenn der Öffnungskontakt (x_0) **oder** der Schließkontakt (x_1) funktionieren **oder beide nicht** aktiv sind (Mittelstellung des Daches)“

K. Henke, H.-D. Wuttke: *Schaltsysteme* [WH03]

zwei mögliche Missverständnisse

- ▶ *oder*: als OR oder XOR?
- ▶ *beide nicht*: x_1 und x_0 nicht oder x_1 nicht und x_0 nicht?

⇒ je nach Interpretation völlig unterschiedliche Schaltung

- ▶ **Strukturbeschreibung:** eine Spezifikation der konkreten Realisierung einer Schaltfunktion
- ▶ vollständig geklammerte algebraische Ausdrücke
$$f = x_1 \oplus (x_2 \vee x_3)$$
- ▶ Datenflussgraphen
- ▶ Blockschaltbilder
- ▶ Schaltpläne mit Gattern (nächstes Kapitel)
- ▶ PLA-Format für zweistufige AND-OR Schaltungen
- ▶ ...

- ▶ Menge M von Verknüpfungen über $GF(2)$ heißt **funktional vollständig**, wenn die Funktionen $f, g \in T_2$:

$$f(x_1, x_2) = x_1 \oplus x_2$$

$$g(x_1, x_2) = x_1 \wedge x_2$$

allein mit den in M enthaltenen Verknüpfungen geschrieben werden können

- ▶ Boole'sche Algebra: $\{ \text{AND, OR, NOT} \}$
- ▶ Reed-Muller Form: $\{ \text{AND, XOR, 1} \}$
- ▶ technisch relevant: $\{ \text{NAND} \}, \{ \text{NOR} \}$

- ▶ Jede Funktion kann auf beliebig viele Arten beschrieben werden

Suche nach Standardformen

- ▶ in denen man alle Funktionen darstellen kann
- ▶ Darstellung mit universellen Eigenschaften
- ▶ eindeutige Repräsentation $\Rightarrow$ einfache Überprüfung, ob (mehrere) gegebene Funktionen übereinstimmen
- ▶ Beispiel: Darstellung reeller Polynome:

$$f(x) = \sum_{i=0}^n a_i x^i$$

a_i : Koeffizienten
 x^i : Basisfunktionen

Normalform einer Boole'schen Funktion

- ▶ analog zur Potenzdarstellung von Polynomen
- ▶ als Summe über Koeffizienten $\{0,1\}$ und Basisfunktionen

$$f = \sum_{i=1}^{2^n} a_i B_i, \quad a_i \in \{0, 1\}$$

mit $B_1, \dots, B_{2^n}$ einer Basis des T^n

Definition: Normalform

- ▶ funktional vollständige Menge V der Verknüpfungen von $\{0, 1\}$
- ▶ Seien $\oplus, \otimes \in V$ und assoziativ
- ▶ Wenn sich alle $f \in T^n$ in der Form

$$f = (a_1 \otimes B_1) \oplus \dots \oplus (a_{2^n} \otimes B_{2^n})$$

schreiben lassen, so wird die Form als **Normalform** und die Menge der B_i als **Basis** bezeichnet

- ▶ Menge von 2^n Basisfunktionen B_i
- ▶ Menge von 2^{2^n} möglichen Funktionen f

- ▶ **Minterm:** die UND-Verknüpfung *aller* Schaltvariablen einer Schaltfunktion, die Variablen dürfen dabei negiert oder nicht negiert auftreten
- ▶ **Disjunktive Normalform:** die disjunktive Verknüpfung aller Minterme m mit dem Funktionswert 1

$$f = \bigvee_{i=1}^{2^n} a_i \cdot m_i, \quad \text{mit } a_i \in \{0,1\}, m_i : \text{Minterm}_i$$

auch: *kanonische disjunktive Normalform*
sum-of-products (SOP)

Disjunktive Normalform: Minterme

- ▶ Beispiel: alle 2^3 Minterme für drei Variablen
- ▶ jeder Minterm nimmt nur für eine Belegung der Eingangsvariablen den Wert 1 an

x_3	x_2	x_1	Minterme
0	0	0	$\overline{x_3} \wedge \overline{x_2} \wedge \overline{x_1}$
0	0	1	$\overline{x_3} \wedge \overline{x_2} \wedge x_1$
0	1	0	$\overline{x_3} \wedge x_2 \wedge \overline{x_1}$
0	1	1	$\overline{x_3} \wedge x_2 \wedge x_1$
1	0	0	$x_3 \wedge \overline{x_2} \wedge \overline{x_1}$
1	0	1	$x_3 \wedge \overline{x_2} \wedge x_1$
1	1	0	$x_3 \wedge x_2 \wedge \overline{x_1}$
1	1	1	$x_3 \wedge x_2 \wedge x_1$

Disjunktive Normalform: Beispiel

x_3	x_2	x_1	$f(x)$
0	0	0	0
0	0	1	0
0	1	0	1
0	1	1	1
1	0	0	0
1	0	1	0
1	1	0	1
1	1	1	0

► Minterm aus Funktionstabelle ablesen: $0 \equiv \overline{x_i}$ $1 \equiv x_i$

► für f sind nur drei Koeffizienten der DNF gleich 1

⇒ DNF: $f(x) = (\overline{x_3} \wedge x_2 \wedge \overline{x_1}) \vee (\overline{x_3} \wedge x_2 \wedge x_1) \vee (x_3 \wedge x_2 \wedge \overline{x_1})$

- ▶ **Disjunktive Form** (sum-of-products)
 - ▶ die disjunktive Verknüpfung von Termen (ODER)
 - ▶ jeder Term besteht aus der UND-Verknüpfung von Schaltvariablen, direkt oder negiert
 - ▶ in Termen müssen nicht alle Schaltvariablen vorkommen (anders als bei Mintermen)
- ▶ entspricht dem Zusammenfassen von Termen aus der disjunktiven Normalform
schaltalgebraische Minimierung

- ▶ Beispiel

DNF

$$f(x) = (\overline{x_3} \wedge x_2 \wedge \overline{x_1}) \vee (\overline{x_3} \wedge x_2 \wedge x_1) \vee (x_3 \wedge x_2 \wedge \overline{x_1})$$

minimierte disjunktive Form

$$f(x) = (\overline{x_3} \wedge x_2) \vee (x_3 \wedge x_2 \wedge \overline{x_1})$$

$$f(x) = (x_2 \wedge \overline{x_1}) \vee (\overline{x_3} \wedge x_2 \wedge x_1)$$

$$f(x) = (\overline{x_3} \wedge x_2) \vee (x_2 \wedge \overline{x_1})$$

- ▶ disjunktive Form ist nicht eindeutig $\Rightarrow$ ist keine Normalform

- ▶ **Maxterm:** die ODER-Verknüpfung *aller* Schaltvariablen einer Schaltfunktion, die Variablen dürfen dabei negiert oder nicht negiert auftreten
- ▶ **Konjunktive Normalform:** die konjunktive Verknüpfung aller Maxterme μ mit dem Funktionswert 0

$$f = \bigwedge_{i=1}^{2^n} a_i \cdot \mu_i, \quad \text{mit } a_i \in \{0,1\}, \mu_i : \text{Maxterm}_i$$

auch: *kanonische konjunktive Normalform*
product-of-sums (POS)

Konjunktive Normalform: Maxterme

- ▶ Beispiel: alle 2^3 Maxterme für drei Variablen
- ▶ jeder Maxterm nimmt nur für eine Belegung der Eingangsvariablen den Wert 0 an

x_3	x_2	x_1	Maxterme
0	0	0	$x_3 \vee x_2 \vee x_1$
0	0	1	$x_3 \vee x_2 \vee \overline{x_1}$
0	1	0	$x_3 \vee \overline{x_2} \vee x_1$
0	1	1	$x_3 \vee \overline{x_2} \vee \overline{x_1}$
1	0	0	$\overline{x_3} \vee x_2 \vee x_1$
1	0	1	$\overline{x_3} \vee x_2 \vee \overline{x_1}$
1	1	0	$\overline{x_3} \vee \overline{x_2} \vee x_1$
1	1	1	$\overline{x_3} \vee \overline{x_2} \vee \overline{x_1}$

Konjunktive Normalform: Beispiel

x_3	x_2	x_1	$f(x)$
0	0	0	0
0	0	1	0
0	1	0	1
0	1	1	1
1	0	0	0
1	0	1	0
1	1	0	1
1	1	1	0

- ▶ Maxterm aus Funktionstabelle ablesen: $0 \equiv x_i$ $1 \equiv \overline{x_i}$
- ▶ KNF aus Funktionstabelle ablesen: $a_i = \neg f_i$ (alle $f = 0$ Terme sammeln)

⇒ KNF:
$$f(x) = (x_3 \vee x_2 \vee x_1) \wedge (x_3 \vee x_2 \vee \overline{x_1}) \wedge (\overline{x_3} \vee x_2 \vee x_1) \wedge (\overline{x_3} \vee x_2 \vee \overline{x_1}) \wedge (\overline{x_3} \vee \overline{x_2} \vee \overline{x_1})$$

- ▶ **Konjunktive Form** (product-of-sums)
 - ▶ die konjunktive Verknüpfung von Termen (UND)
 - ▶ jeder Term besteht aus der ODER-Verknüpfung von Schaltvariablen, direkt oder negiert
 - ▶ in Termen müssen nicht alle Schaltvariablen vorkommen (anders als bei Maxtermen)
- ▶ entspricht dem Zusammenfassen von Termen aus der konjunktiven Normalform
schaltalgebraische Minimierung
- ▶ konjunktive Form ist nicht eindeutig $\Rightarrow$ ist keine Normalform

- ▶ Beispiel

$$\text{KNF} \quad f(x) = (x_3 \vee x_2 \vee x_1) \wedge (x_3 \vee x_2 \vee \overline{x_1}) \wedge (\overline{x_3} \vee x_2 \vee x_1) \wedge (\overline{x_3} \vee x_2 \vee \overline{x_1}) \wedge (\overline{x_3} \vee \overline{x_2} \vee \overline{x_1})$$

minimierte konjunktive Form

$$f(x) = (x_3 \vee x_2) \wedge (x_2 \vee x_1) \wedge (\overline{x_3} \vee \overline{x_1})$$

Anmerkung

- ▶ nach der Boole'schen Algebra sind **Konjunktion** $\wedge$ und **Disjunktion** $\vee$ gleichwertig!
 $\Rightarrow$ es gibt also keine vorrangige Operation
- ▶ häufig wird folgende verkürzte **multiplikative Schreibweise** in schaltalgebraischen Ausdrücken benutzt
- ▶ ab statt $a \wedge b$
 $ab \vee cd$ statt $(a \wedge b) \vee (c \wedge d)$
- $\Rightarrow$ der Operator $\wedge$ wird weggelassen oder durch $\cdot$ ersetzt
- $\Rightarrow$ die Ausdrücke sind (implizit) geklammert $\Rightarrow \wedge$ bindet stärker als $\vee$ (Konvention)

- ▶ **Reed-Muller Form:** die additive Verknüpfung aller Reed-Muller-Terme mit dem Funktionswert 1

$$f = \bigoplus_{i=1}^{2^n} r_i \cdot RM_i, \quad r_i \in \{0,1\}$$

- ▶ mit den Reed-Muller Basisfunktionen $RM(i)$
- ▶ Erinnerung: Addition im $GF(2)$ ist die XOR-Operation

- Basisfunktionen sind:

$\{1\},$	(0 Variablen)
$\{1, x_1\},$	(1 Variable)
$\{1, x_1, x_2, x_2x_1\},$	(2 Variablen)
$\{1, x_1, x_2, x_2x_1, x_3, x_3x_1, x_3x_2, x_3x_2x_1\},$	(3 Variablen)
$\dots$	
$\{RM(n-1), x_n \cdot RM(n-1)\}$	(n Variablen)

- rekursive Bildung: bei n bit alle Basisfunktionen von $(n-1)$ -bit und zusätzlich das Produkt von x_n mit den Basisfunktionen von $(n-1)$ -bit

Umrechnung von gegebenem Ausdruck in Reed-Muller Form?

- ▶ Ersetzen der Negation: $\bar{a} = a \oplus 1$
Ersetzen der Disjunktion: $a \vee b = a \oplus b \oplus ab$
Ausnutzen von: $a \oplus a = 0$

- ▶ Beispiel

$$\begin{aligned} f(x_1, x_2, x_3) &= (\overline{x_1} \vee x_2)x_3 \\ &= (\overline{x_1} \oplus x_2 \oplus \overline{x_1}x_2)x_3 \\ &= ((1 \oplus x_1) \oplus x_2 \oplus (1 \oplus x_1)x_2)x_3 \\ &= (1 \oplus x_1 \oplus x_2 \oplus x_2 \oplus x_1x_2)x_3 \\ &= x_3 \oplus x_1x_3 \oplus x_1x_2x_3 \end{aligned}$$

- ▶ lineare Umrechnung zwischen Funktion f , bzw. deren Funktionstabelle, und RMF
- ▶ Transformationsmatrix A kann rekursiv definiert werden (ähnlich den RMF-Basisfunktionen)
- ▶ Multiplikation von A mit f ergibt Koeffizientenvektor r der RMF

$$r = A \times f \quad \text{und} \quad f = A \times r$$

gilt wegen: $r = A \times f$ und $A \times A = I$, also $f = A \times r$!

$$A_0 = (1)$$

$$A_1 = \begin{pmatrix} 1 & 0 \\ 1 & 1 \end{pmatrix}$$


Reed-Muller Form: Transformationsmatrix

$$A_2 = \begin{pmatrix} 1 & 0 & 0 & 0 \\ 1 & 1 & 0 & 0 \\ 1 & 0 & 1 & 0 \\ 1 & 1 & 1 & 1 \end{pmatrix}$$

$$A_3 = \begin{pmatrix} 1 & 0 & 0 & 0 & 0 & 0 & 0 & 0 \\ 1 & 1 & 0 & 0 & 0 & 0 & 0 & 0 \\ 1 & 0 & 1 & 0 & 0 & 0 & 0 & 0 \\ 1 & 1 & 1 & 1 & 0 & 0 & 0 & 0 \\ 1 & 0 & 0 & 0 & 1 & 0 & 0 & 0 \\ 1 & 1 & 0 & 0 & 1 & 1 & 0 & 0 \\ 1 & 0 & 1 & 0 & 1 & 0 & 1 & 0 \\ 1 & 1 & 1 & 1 & 1 & 1 & 1 & 1 \end{pmatrix}$$

...

$$A_n = \begin{pmatrix} A_{n-1} & 0 \\ A_{n-1} & A_{n-1} \end{pmatrix}$$



vgl. Sierpinski-Dreieck (Fraktal)

Reed-Muller Form: Beispiel

x_3	x_2	x_1	$f(x)$
0	0	0	0
0	0	1	0
0	1	0	1
0	1	1	1
1	0	0	0
1	0	1	0
1	1	0	1
1	1	1	0

- Berechnung durch Rechenregeln der Boole'schen Algebra oder Aufstellen von A_3 und Ausmultiplizieren: $f(x) = x_2 \oplus x_3x_2x_1$
- häufig kompaktere Darstellung als DNF oder KNF

Reed-Muller Form: Beispiel (cont.)

- ▶ $f(x_3, x_2, x_1) = \{0, 0, 1, 1, 0, 0, 1, 0\}$ (Funktionstabelle)
- ▶ Aufstellen von A_3 und Ausmultiplizieren


$$r = A_3 \times f = \begin{pmatrix} 1 & 0 & 0 & 0 & 0 & 0 & 0 & 0 \\ 1 & 1 & 0 & 0 & 0 & 0 & 0 & 0 \\ 1 & 0 & 1 & 0 & 0 & 0 & 0 & 0 \\ 1 & 1 & 1 & 1 & 0 & 0 & 0 & 0 \\ 1 & 0 & 0 & 0 & 1 & 0 & 0 & 0 \\ 1 & 1 & 0 & 0 & 1 & 1 & 0 & 0 \\ 1 & 0 & 1 & 0 & 1 & 0 & 1 & 0 \\ 1 & 1 & 1 & 1 & 1 & 1 & 1 & 1 \end{pmatrix} \times \begin{pmatrix} 0 \\ 0 \\ 1 \\ 1 \\ 0 \\ 0 \\ 1 \\ 0 \end{pmatrix} = \begin{pmatrix} 0 \\ 0 \\ 1 \\ 0 \\ 0 \\ 0 \\ 0 \\ 1 \end{pmatrix}$$

Basisfunktionen: $\{1, x_1, x_2, x_2x_1, x_3, x_3x_1, x_3x_2, x_3x_2x_1\}$

führt zur gesuchten RMF: $f(x_3, x_2, x_1) = r \times RM(3) = x_2 \oplus x_3x_2x_1$

- ▶ Darstellung einer Schaltfunktion als Baum/Graph
- ▶ jeder Knoten ist einer Variablen zugeordnet
jede Verzweigung entspricht einer `if-then-else`-Entscheidung
- ▶ vollständiger Baum realisiert Funktionstabelle
- + einfaches Entfernen/Zusammenfassen redundanter Knoten
- ▶ Beispiel: Multiplexer
$$f(a,b,c) = (a \wedge \bar{c}) \vee (b \wedge c)$$


Entscheidungsbaum: Beispiel



► $f(a,b,c) = (a \wedge \bar{c}) \vee (b \wedge c)$

► rot: 0-Zweig
grün: 1-Zweig

Entscheidungsbaum: Beispiel (cont.)



► $f(a,b,c) = (a \wedge \bar{c}) \vee (b \wedge c)$

⇒ redundante Knoten entfernt

► rot: 0-Zweig
grün: 1-Zweig

Reduced Ordered Binary-Decision Diagrams (ROBDD)

Binäres Entscheidungsdiagramm

- ▶ Variante des Entscheidungsbaums
- ▶ vorab gewählte Variablenordnung (*ordered*)
- ▶ redundante Knoten werden entfernt (*reduced*)
- ▶ ein ROBDD ist eine Normalform für eine Funktion


- ▶ Vorteil: viele praxisrelevante Funktionen sehr kompakt darstellbar
 $\mathcal{O}(n) \dots \mathcal{O}(n^2)$ Knoten bei n Variablen statt $\mathcal{O}(2^n)$
- ▶ wichtige Ausnahme: n -bit Multiplizierer ist $\mathcal{O}(2^n)$
- ▶ derzeit das Standardverfahren zur Manipulation von (großen) Schaltfunktionen

R. E. Bryant: *Graph-Based Algorithms for Boolean Function Manipulation*, [Bry86]


ROBDD vs. Entscheidungsbaum

Entscheidungsbaum

$$f = (a b c) \vee (a \bar{b}) \vee (\bar{a} b) \vee (\bar{a} \bar{b} \bar{c})$$




ROBDD




ROBDD: Beispiele


$$f(x) = x$$



$$g = (a \ b) \vee c$$




$$\text{Parität } p = x_1 \oplus x_2 \oplus \dots \oplus x_n$$




ROBDD: Problem der Variablenordnung

- Anzahl der Knoten oft stark abhängig von der Variablenordnung

$$f = x_1 x_2 \vee x_3 x_4 \vee x_5 x_6$$



$$g = x_1 x_4 \vee x_2 x_5 \vee x_3 x_6$$



- ▶ mehrere (beliebig viele) Varianten zur Realisierung einer gegebenen Schaltfunktion bzw. eines Schaltnetzes

Minimierung des Realisierungsaufwandes

- ▶ diverse Kriterien, technologieabhängig
- ▶ Hardwarekosten Anzahl der Elemente (Gatter / Chipfläche)
- ▶ Hardwareeffizienz z.B. NAND statt XOR
- ▶ Geschwindigkeit Anzahl der Stufen, Laufzeiten
- ▶ Leistungsaufnahme statischer / dynamischer Stromverbrauch
- ▶ Testbarkeit Erkennung von Produktionsfehlern
- ▶ Robustheit z.B. Temperatur-, Spannungsschwankungen, ionisierende Strahlung

- ▶ Vereinfachung der gegebenen Schaltfunktionen durch Anwendung der Gesetze der Boole'schen Algebra
- ▶ im Allgemeinen nur durch Ausprobieren
- ▶ ohne Rechner sehr mühsam
- ▶ keine allgemeingültigen Algorithmen bekannt
- ▶ Heuristische Verfahren
 - ▶ Suche nach *Primimplikanten* (= kürzeste Konjunktionsterme)
 - ▶ Quine-McCluskey-Verfahren und Erweiterungen

► Ausgangsfunktion in DNF

$$\begin{aligned}y(x) = & \overline{x_3} x_2 x_1 \overline{x_0} \vee \overline{x_3} x_2 x_1 x_0 \\ & \vee x_3 \overline{x_2} \overline{x_1} x_0 \vee x_3 \overline{x_2} x_1 \overline{x_0} \\ & \vee x_3 \overline{x_2} x_1 x_0 \vee x_3 x_2 \overline{x_1} x_0 \\ & \vee x_3 x_2 x_1 \overline{x_0} \vee x_3 x_2 x_1 x_0\end{aligned}$$

► Zusammenfassen von Termen liefert

$$y(x) = \overline{x_3} x_2 x_1 \vee x_3 \overline{x_2} x_0 \vee x_3 \overline{x_2} x_1 \vee x_3 x_2 x_0 \vee x_3 x_2 x_1$$

- ▶ Ausgangsfunktion in DNF

$$\begin{aligned}y(x) = & \overline{x_3} x_2 x_1 \overline{x_0} \vee \overline{x_3} x_2 x_1 x_0 \\& \vee x_3 \overline{x_2} \overline{x_1} x_0 \vee x_3 \overline{x_2} x_1 \overline{x_0} \\& \vee x_3 \overline{x_2} x_1 x_0 \vee x_3 x_2 \overline{x_1} x_0 \\& \vee x_3 x_2 x_1 \overline{x_0} \vee x_3 x_2 x_1 x_0\end{aligned}$$

- ▶ Zusammenfassen von Termen liefert

$$y(x) = \overline{x_3} x_2 x_1 \vee x_3 \overline{x_2} x_0 \vee x_3 \overline{x_2} x_1 \vee x_3 x_2 x_0 \vee x_3 x_2 x_1$$

- ▶ aber bessere Lösung ist möglich (weiter Umformen)

$$y(x) = x_2 x_1 \vee x_3 x_0 \vee x_3 x_1$$

- ▶ Darstellung einer Schaltfunktion im KV-Diagramm
- ▶ Interpretation als disjunktive Normalform / als konjunktive Normalform
- ▶ Zusammenfassen benachbarter Terme durch **Schleifen**
- ▶ alle 1-Terme mit möglichst wenigen Schleifen abdecken
(alle 0-Terme $-$ $-$ $\equiv$ konjunktive Normalform)
- ▶ minimierte Funktion ablesen, wenn keine weiteren Schleifen gebildet werden können
- ▶ nutzt Fähigkeit des Menschen, benachbarte Flächen auf einen Blick zu „sehen“
- ▶ bei mehr als 6 Variablen nicht mehr praktikabel

Erinnerung: Karnaugh-Veitch Diagramm

		$x_1 x_0$			
		00	01	11	10
$x_3 x_2$	00	0	1	3	2
	01	4	5	7	6
	11	12	13	15	14
	10	8	9	11	10

		$x_1 x_0$			
		00	01	11	10
$x_3 x_2$	00	0000	0001	0011	0010
	01	0100	0101	0111	0110
	11	1100	1101	1111	1110
	10	1000	1001	1011	1010

- ▶ 2D-Diagramm mit $2^n = 2^{n_y} \times 2^{n_x}$ Feldern
 - ▶ gängige Größen sind: 2×2 , 2×4 , 4×4
darüber hinaus: mehrere Diagramme der Größe 4×4
 - ▶ Anordnung der Indizes ist im einschrittigen-Code / Gray-Code
- ⇒ benachbarte Felder unterscheiden sich gerade um 1 Bit

KV-Diagramme: 2...4 Variable (2×2 , 2×4 , 4×4)



x_1	x_0	
	0	1
0	00	01
1	10	11

x_2	$x_1 x_0$			
	00	01	11	10
0	0000	0001	0111	0100
1	1000	1001	1111	1100



$x_3 x_2$	$x_1 x_0$			
	00	01	11	10
00	00000	00001	00011	00010
01	01000	01001	01011	01010
11	11000	11001	11011	11010
10	10000	10001	10011	10010

- ▶ Funktionswerte 0 und 1 in zugehöriges Feld im KV-Diagramm eintragen
 - ▶ zusätzlich: *don't-care* „*“ für nicht spezifizierte Werte
 - ▶ 2D-Äquivalent zur Funktionstabelle
 - ▶ praktikabel für 3...6 Eingänge
 - ▶ fünf Eingänge: zwei Diagramme à 4×4 Felder
sechs Eingänge: vier Diagramme à 4×4 Felder
- ⇒ viele Strukturen „auf einen Blick“ erkennbar

KV-Diagramm: Zuordnung zur Funktionstabelle



KV-Diagramm: Eintragen aus Funktionstabelle



KV-Diagramm: Beispiel

		$x_1 x_0$			
		00	01	11	10
$x_3 x_2$	00	0	1	3	2
	01	4	5	7	6
	11	12	13	15	14
	10	8	9	11	10

		$x_1 x_0$			
		00	01	11	10
$x_3 x_2$	00	1	0	0	1
	01	0	0	0	0
	11	0	0	1	0
	10	0	0	1	0

- ▶ Beispielfunktion in DNF mit vier Termen:
$$f(x) = (\overline{x_3} \overline{x_2} \overline{x_1} \overline{x_0}) \vee (\overline{x_3} \overline{x_2} x_1 \overline{x_0}) \vee (x_3 \overline{x_2} x_1 x_0) \vee (x_3 x_2 x_1 x_0)$$
- ▶ Werte aus Funktionstabelle an entsprechender Stelle ins Diagramm eintragen



Schleifen: Zusammenfassen benachbarter Terme

- ▶ benachbarte Felder unterscheiden sich um 1-Bit
- ▶ falls benachbarte Terme beide 1 sind $\Rightarrow$ Funktion hängt an dieser Stelle nicht von der betroffenen Variable ab
- ▶ die zugehörigen (Min-) Terme können zusammengefasst werden

- ▶ Erweiterung auf vier benachbarte Felder (4x1 1x4 2x2)
 — " — auf acht — " — (4x2 2x4) usw.
- ▶ aber keine Dreier- Fünfergruppen usw. (Gruppengröße 2^i)

- ▶ Nachbarschaft auch „außen herum“
- ▶ mehrere Schleifen dürfen sich überlappen

Schleifen: Ablesen im KV-Diagramm



Schleifen: Ablesen im KV-Diagramm (cont.)

		$x_1 x_0$			
		00	01	11	10
$x_3 x_2$	00	1	0	0	1
	01	0	0	0	0
	11	0	0	1	0
	10	0	0	1	0

		$x_1 x_0$			
		00	01	11	10
$x_3 x_2$	00	1	0	0	1
	01	0	0	0	0
	11	0	0	1	0
	10	0	0	1	0

- ▶ insgesamt zwei Schleifen möglich
- ▶ grün entspricht $(\overline{x_3} \overline{x_2} \overline{x_0}) = (\overline{x_3} \overline{x_2} \overline{x_1} \overline{x_0}) \vee (\overline{x_3} \overline{x_2} x_1 \overline{x_0})$
blau entspricht $(x_3 x_1 x_0) = (x_3 x_2 x_1 x_0) \vee (x_3 \overline{x_2} x_1 x_0)$
- ▶ minimierte disjunktive Form $f(x) = (\overline{x_3} \overline{x_2} \overline{x_0}) \vee (x_3 x_1 x_0)$

► Minimierung mit KV-Diagrammen [Kor16]

tams.informatik.uni-hamburg.de/research/software/tams-tools/kvd-editor.html

- Auswahl der Funktionalität: *Edit function, Edit loops*
- Explizite Eingabe: *Open Diagram - From Expressions*

Tipp!

- 1 Funktion: Maustaste ändert Werte
 - 2 Schleifen: Auswahl und Aufziehen mit Maustaste
- Anzeige des zugehörigen Hardwareaufwands und der Schaltung

► Applet zur Minimierung mit KV-Diagrammen [Hen96]

tams.informatik.uni-hamburg.de/applets/kvd

- Auswahl der Funktionalität: *Edit function, Add loop ...*
 - Ändern der Ein-/Ausgänge: *File - Examples - User define dialog*
- 1 Funktion: Maustaste ändert Werte
 - 2 Schleifen: Maustaste, *shift*+Maus, *ctrl*+Maus
- Anzeige des zugehörigen Hardwareaufwands und der Schaltung
 - **Achtung:** andere Anordnung der Eingangsvariablen als im Skript
⇒ andere Anordnung der Terme im KV-Diagramm

KV-Diagramm Editor: Screenshots

8.6 Schaltfunktionen - Minimierung mit KV-Diagrammen

64-040 Rechnerstrukturen und Betriebssysteme

Edit function Edit loops

Inputs: $\ominus$ 4 $\oplus$ Outputs: 1 $\oplus$



 

01

DNF

KNF

No loops have been created yet



Costs: 10 gates with 45 inputs

Eingabe der Schaltfunktion

KV-Diagramm Editor: Screenshots (cont.)

8.6 Schaltfunktionen - Minimierung mit KV-Diagrammen

64-040 Rechnerstrukturen und Betriebssysteme


Edit function Edit loops

Inputs: 4 Outputs: 1

01

DNF KNF X X

x0				x2
x3	1	0	1	
1	1	1	0	
1	1	1	0	
1	0	0	0	x1



Costs: 6 gates with 22 inputs

Minimierung durch Schleifenbildung

KV-Diagramm Editor: Screenshots (cont.)

8.6 Schaltfunktionen - Minimierung mit KV-Diagrammen

64-040 Rechnerstrukturen und Betriebssysteme

Edit function

Edit loops



Inputs: 4

Outputs: 1

O1

DNF

KNF



Hardware-Kosten: # Gatter, Eingänge

KV-Diagramm Editor: Screenshots (cont.)

8.6 Schaltfunktionen - Minimierung mit KV-Diagrammen

64-040 Rechnerstrukturen und Betriebssysteme

Edit functionEdit loops

Inputs: 4Outputs: 1

01

DNFKNF


	x0			
	1	0	1	0
	1	1	1	0
	1	1	1	0
x3	1	0	0	0
	x1			

x2

x1

x0

x3



Costs: 4 gates with 11 inputs

Konjunktive Form

- ▶ in der Praxis sind viele Schaltfunktionen unvollständig definiert, weil bestimmte Eingangskombinationen nicht vorkommen
 - ▶ zugehörige Terme werden in Funktionstabelle, bzw. im KV-Diagramm als **Don't-Care** markiert: „*“
- ⇒ bei der Minimierung können *Don't-Care* Terme nach Wunsch als 0 oder 1 angenommen werden
- ⇒ *Don't-Cares* ausnutzen, um Schleifen möglichst groß zu machen

KV-Diagramm Editor: 6 Variablen, *Don't-Cares*

8.6 Schaltfunktionen - Minimierung mit KV-Diagrammen



64-040 Rechnerstrukturen und Betriebssysteme

Edit function Edit loops

Inputs: $- 6 +$ Outputs: $1 +$

01

DNF KNF No loops have been created yet



Costs: 9 gates with 56 inputs

KV-Diagramm Editor: 6 Variablen, *Don't-Cares* (cont.)

8.6 Schaltfunktionen - Minimierung mit KV-Diagrammen



64-040 Rechnerstrukturen und Betriebssysteme

Edit function Edit loops

Inputs: 6 Outputs: 1

01

DNF KNF ✗ ✗ ✗ ✗



Costs: 5 gates with 17 inputs



Universität Hamburg

DER FORSCHUNG | DER LEHRE | DER BILDUNG

MIN-Fakultät
Fachbereich Informatik



Rechnerstrukturen und Betriebssysteme

64-040 Vorlesung RSB
Kapitel 9: Schaltnetze

Norman Hendrich



Universität Hamburg
Fakultät für Mathematik, Informatik und Naturwissenschaften
Fachbereich Informatik
Technische Aspekte Multimodaler Systeme

Wintersemester 2025/2026

- ▶ **Schaltnetz** oder auch **kombinatorische Schaltung** (*combinational logic circuit*)
ein digitales System mit n Eingängen ($b_1, b_2, \dots, b_n$) und m -Ausgängen ($y_1, y_2, \dots, y_m$), dessen Ausgangsvariablen zu jedem Zeitpunkt nur von den aktuellen Werten der Eingangsvariablen abhängen

Beschreibung als Vektorfunktion $\vec{y} = F(\vec{b})$

- ▶ mehrere Schaltfunktionen (ein „Bündel“)
- ▶ ein Schaltnetz darf keine Rückkopplungen enthalten (sonst speicherndes Verhalten, vgl. nächstes Kapitel)

- ▶ Begriff: „Schaltnetz“
 - ▶ technische Realisierung von Schaltfunktionen / Funktionsbündeln
 - ▶ Struktur aus einfachen Gatterfunktionen
 - Gatter: triviale Funktionen mit wenigen (2...4) Eingängen
- ▶ Schaltnetze werden nicht nur statisch betrachtet
 - ▶ Gatterlaufzeiten spielen eine Rolle
 - ▶ max. Taktfrequenz durch Schaltnetz-Verzögerungen definiert

- ▶ Schaltsymbole
- ▶ Grundgatter (Inverter, AND, OR usw.)
- ▶ Kombinationen aus mehreren Gattern

- ▶ Schaltnetze (mehrere Ausgänge)
- ▶ Beispiele

- ▶ Arithmetisch/Logische Operationen

- ▶ standardisierte Methode zur Darstellung von Schaltungen
- ▶ genormte Symbole für Komponenten
 - ▶ Spannungs- und Stromquellen, Messgeräte
 - ▶ Schalter und Relais
 - ▶ Widerstände, Kondensatoren, Spulen
 - ▶ Dioden, Transistoren (bipolar, MOS)
 - ▶ **Gatter**: logische Grundoperationen (UND, ODER usw.)
 - ▶ **Flipflops**: Speicherglieder
- ▶ Verbindungen
 - ▶ Linien für Drähte (Verbindungen)
 - ▶ Anschlusspunkte für Drahtverbindungen
 - ▶ dicke Linien für n -bit Busse, Anzapfungen usw.
- ▶ komplexe Bausteine, hierarchisch zusammengesetzt

DIN 40700 (ab 1976)	Schaltzeichen		Benennung
	Früher	in USA	
			UND - Glied (AND)
			ODER - Glied (OR)
			NICHT - Glied (NOT)
			Exklusiv-Oder - Glied (Exclusive-OR, XOR)
			Aquivalenz - Glied (Logic identity)
			UND - Glied mit negier- tem Ausgang (NAND)
			ODER - Glied mit negier- tem Ausgang (NOR)
			Negation eines Eingangs
			Negation eines Ausgangs

- ▶ **Logisches Gatter** (*logic gate*): realisiert eine logische Grundfunktion als einzelne (elektro-) technische Komponente
- ▶ 1 Eingang: Treiberstufe (Verstärker) und Inverter (Negation)
- ▶ 2 Eingänge: AND, OR, XOR, NAND, NOR, XNOR
- ▶ 3 und mehr Eingänge: AND, OR, NAND, NOR, Volladdierer, Parität
- ▶ Multiplexer
- ▶ vollständige Basismenge erforderlich (Folie: 446)
- ▶ in Halbleitertechnologie sind NAND/NOR besonders effizient

Spielerischer Zugang zu digitalen Schaltungen:


- ▶ mit Experimentierkasten oder im Logiksimulator
- ▶ interaktive Simulation erlaubt direktes Ausprobieren
- ▶ Animation und Visualisierung der logischen Werte
- ▶ „entdeckendes Lernen“

- ▶ Diglog: john-lazzaro.github.io/chipmunk [Laz]
- ▶ Hades: tams.informatik.uni-hamburg.de/applets/hades/webdemos [Hen06]
tams.informatik.uni-hamburg.de/applets/hades/webdemos/toc.html
 - ▶ Funktion: Schaltplaneingabe, Simulation, Impulsdiagramme ... als Java-Archiv
Webstart Demos im Browser
 - ▶ Grundsaltungen, Gate-Level Circuits ...
einfache Prozessoren ...

► Vorführung des Simulators

- Eingang: Schalter + Anzeige („*Ipin*“)
- Ausgang: Anzeige („*Opin*“)
- Taktgenerator
- PowerOnReset
- Anzeige / Leuchtdiode
- Siebensegmentanzeige
- ...

Hades Demo: 00-intro/00-welcome/chapter



[Hen06] Hades Demo: 10-gates/00-gates/basic

- ▶ Farbe einer Leitung codiert den logischen Wert
- ▶ Einstellungen sind vom Benutzer konfigurierbar

- ▶ Defaultwerte

blau glow-mode ausgeschaltet

hellgrau logisch 0

rot logisch 1

orange tri-state $Z \Rightarrow$ kein Treiber (bidirektionale Busse)

magenta undefined $X \Rightarrow$ Kurzschluss, ungültiger Wert

cyan unknown $U \Rightarrow$ nicht initialisiert

▶ Exkurs: Tristate


- ▶ Menü: Anzeigoptionen, Edit-Befehle usw.
- ▶ Editorfenster mit Popup-Menü für häufige Aktionen
- ▶ Rechtsklick auf Komponenten öffnet Eigenschaften/Parameter (*property-sheets*)
- ▶ optional „tooltips“ (enable im Layer-Menü)
- ▶ Simulationssteuerung: *run*, *pause*, *rewind*
- ▶ Anzeige der aktuellen Simulationszeit
- ▶ Details siehe Hades-Webseite: Kurzreferenz, Tutorial
`tams.informatik.uni-hamburg.de/applets/hades/webdemos/docs.html`

Gatter: Verstärker, Inverter, AND, OR

BUFFER



INVERTER




AND (2 inputs)



NAND (2 inputs)



OR (2 inputs)




NOR (2 inputs)




Grundschaltungen: De Morgan Regel

AND (2 inputs)



OR (2 inputs)



Gatter: AND/NAND mit zwei, drei, vier Eingängen

BUFFER



INVERTER




AND (2 inputs)




NAND (2 inputs)




AND (3 inputs)




NAND (3 inputs)




AND (4 inputs)




NAND (4 inputs)



Gatter: AND mit zwölf Eingängen



AND3-AND4



[Hen06] Hades Demo: 10-gates/00-gates/andbig

NAND3-NOR4 (De Morgan)

- Kaskadierung: in der Regel max. 4 Eingänge pro Gatter
Grund: elektrotechnische Nachteile

Gatter: OR/NOR mit zwei, drei, vier Eingängen

BUFFER



INVERTER




OR (2 inputs)




NOR (2 inputs)




OR (3 inputs)




NOR (3 inputs)




OR (4 inputs)




NOR (4 inputs)




AOI21 (And-Or-Invert)




OAI21 (Or-And-Invert)



AOI33 (And-Or-Invert)



OAI32 (Or-And-Invert)



[Hen06] Hades Demo: 10-gates/00-gates/complex


- in CMOS-Technologie besonders günstig realisierbar
- ⇒ elektrotechnisch nur ein einziges Gatter

Gatter: XOR und XNOR

BUFFER



INVERTER




AND (2 inputs)



XOR (2 inputs)



OR (2 inputs)




XNOR (2 inputs)




XOR und drei Varianten der Realisierung


► Symbol




► AND-OR



► NAND-NAND




► mit Multiplexer



XOR zur Berechnung der Parität

► Parität, siehe „Codierung – Fehlererkennende Codes“


► 4-bit Parität: $d_3 \oplus d_2 \oplus d_1 \oplus d_0$



[Hen06] Hades Demo: 10-gates/12-parity/parity4

XOR zur Berechnung der Parität (cont.)

- 8-bit, bzw. 10-bit: Umschaltung odd/even, Kaskadierung über c-Eingang



[Hen06] Hades Demo: 10-gates/12-parity/parity8

- ▶ Schaltungen mit mehreren Ausgängen
- ▶ Bündelminimierung der einzelnen Funktionen

Standard-Schaltnetze

- ▶ Multiplexer, Demultiplexer
- ▶ Prioritätsencoder

ausgewählte typische Beispiele

- ▶ „Würfel“-Decoder
- ▶ Umwandlung vom Dual-Code in den Gray-Code
- ▶ (7,4)-Hamming-Code: Encoder und Decoder
- ▶ Siebensegmentanzeige

Umschalter zwischen zwei Dateneingängen („Wechselschalter“)

- ▶ ein Steuereingang: s
zwei Dateneingänge: a_1 und a_0
ein Datenausgang: y
- ▶ wenn $s = 1$ wird a_1 zum Ausgang y durchgeschaltet
wenn $s = 0$ wird a_0 —

s	a_1	a_0	y
0	0	0	0
0	0	1	1
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	0
1	1	0	1
1	1	1	1

2:1-Multiplexer (cont.)

- kompaktere Darstellung der Funktionstabelle durch Verwendung von * (don't care) Termen

s	a_1	a_0	y
0	*	0	0
0	*	1	1
1	0	*	0
1	1	*	1

s	a_1	a_0	y
0	*	a_0	a_0
1	a_1	*	a_1

- wenn $s = 0$ hängt der Ausgangswert nur von a_0 ab
wenn $s = 1$ ————— a_1 ab



Umschalten zwischen mehreren Dateneingängen

► 4:1-Multiplexer

s_1	s_0	a_3	a_2	a_1	a_0	y
0	0	*	*	*	a_0	a_0
0	1	*	*	a_1	*	a_1
1	0	*	a_2	*	*	a_2
1	1	a_3	*	*	*	a_3

- $\lceil \log_2(n) \rceil$ Steuereingänge: $s_m, \dots, s_0$
 n Dateneingänge: $a_{n-1}, \dots, a_0$
 ein Datenausgang: y





2:1 und 4:1 Multiplexer




[Hen06] Hades Demo: 10-gates/40-mux-demux/mux21-mux41

- keine einheitliche Anordnung der Dateneingänge in Schaltplänen:
höchstwertiger Eingang manchmal oben, manchmal unten

Multiplexer und Demultiplexer




8-bit Multiplexer: Integrierte Schaltung 74151




- ▶ Schaltplan aus Gattern
- ▶ drei Steuereingänge: a , b , c
acht Dateneingänge: $d_7, \dots, d_0$
ein Kontrollsignal (Maskierung)

16-bit Demultiplexer: Integrierte Schaltung 74154



- ▶ vier Steuereingänge: a, b, c, d
ein Dateneingang: $\overline{g_1} \oplus \overline{g_2}$
16 Datenausgänge: $y_0, \dots, y_{15}$

16-bit Demultiplexer: 74154 als Adressdecoder




- ▶ Anwendung u.a. für Interrupt-Priorisierung
- ▶ Schaltung konvertiert n -bit Eingabe in eine Dualcodierung
- ▶ Wenn Bit n aktiv ist, werden alle niedrigeren Bits $(n - 1), \dots, 0$ ignoriert

x_3	x_2	x_1	x_0	y_1	y_0
1	*	*	*	1	1
0	1	*	*	1	0
0	0	1	*	0	1
0	0	0	*	0	0

- ▶ unabhängig von niederwertigstem Bit $\Rightarrow x_0$ kann entfallen


4:2 Prioritätsencoder



[Hen06] Hades Demo: 10-gates/45-priority/priority42

- ▶ zweistufige Realisierung (Inverter ignoriert)
- ▶ aktive höhere Stufe blockiert alle niedrigeren Stufen

4:2 Prioritätsencoder




[Hen06] Hades Demo: 10-gates/45-priority/priority42


[Hen06] Hades Demo: 10-gates/45-priority/priority53

- ▶ zweistufige Realisierung (Inverter ignoriert)
- ▶ aktive höhere Stufe blockiert alle niedrigeren Stufen
- ▶ Kaskadierung

8:3 Prioritätsencoder




Visualisierung eines Würfels mit sieben LEDs



- Eingabewert von 0 ... 6
- Anzeige ein bis sechs Augen: eingeschaltet

Wert	b_2	b_1	b_0	x_1	x_2	x_3	x_4	x_5	x_6	x_7
0	0	0	0	0	0	0	0	0	0	0
1	0	0	1	0	0	0	1	0	0	0
2	0	1	0	1	0	0	0	0	0	1
3	0	1	1	1	0	0	1	0	0	1
4	1	0	0	1	0	1	0	1	0	1
5	1	0	1	1	0	1	1	1	0	1
6	1	1	0	1	1	1	0	1	1	1

Beispiel: „Würfel“-Decoder (cont.)



[Hen06] Hades Demo: 10-gates/10-wuerfel/wuerfel

► Anzeige wie beim Würfel: ein bis sechs Augen

► Minimierung ergibt:

$$x_1 = x_7 = b_2 \vee b_1$$

links oben, rechts unten

$$x_2 = x_6 = b_2 \wedge b_1$$

mitte oben, mitte unten

$$x_3 = x_5 = b_2$$


rechts oben, links unten

$$x_4 = b_0$$

Zentrum


Beispiel: Umwandlung vom Dualcode in den Graycode

XOR benachbarter Bits



Beispiel: Umwandlung vom Graycode in den Dualcode


XOR-Kette



(7,4)-Hamming-Code: Encoder und Decoder


- | | |
|--|--------------|
| ▶ Encoder | linke Seite |
| ▶ vier Eingabebits | |
| ▶ Hamming-Encoder erzeugt drei Paritätsbits | |
| ▶ Übertragungskanal | Mitte |
| ▶ Übertragung von sieben Codebits | |
| ▶ Einfügen von Übertragungsfehlern durch
Invertieren von Codebits mit XOR-Gattern | |
| ▶ Decoder und Fehlerkorrektur | rechte Seite |
| ▶ Decoder liest die empfangenen sieben Bits | |
| ▶ Syndrom-Berechnung mit XOR-Gattern und
Anzeige erkannter Fehler | |
| ▶ Korrektur gekippter Bits | rechts oben |

(7,4)-Hamming-Code: Encoder und Decoder (cont.)




mehrere Ausgänge: Siebensegmentanzeige

- ▶ sieben einzelne Leuchtsegmente (z.B. Leuchtdioden)
- ▶ Anzeige stilisierter Ziffern von 0 bis 9
- ▶ auch für Hex-Ziffern: A, b, C, d, E, F
- ▶ sieben Schaltfunktionen, je eine pro Ausgang
- ▶ Umcodierung von 4-bit Dualwerten in geeignete Ausgangswerte
- ▶ Segmente im Uhrzeigersinn: *a* (oben) bis *f*, *g* innen
- ▶ eingeschränkt auch als alphanumerische Anzeige für Ziffern und (einige) Buchstaben
 - gemischt Groß- und Kleinbuchstaben
 - Probleme mit M, N usw.



- Funktionen für Hex-Anzeige, 0...F

	0	1	2	3	4	5	6	7	8	9	A	b	C	d	E	F
a	1	0	1	1	0	1	1	1	1	1	0	0	0	1	1	
b	1	1	1	1	1	0	0	1	1	1	1	0	0	1	0	0
c	1	1	0	1	1	1	1	1	1	1	1	1	0	1	0	0
d	1	0	1	1	0	1	1	0	1	1	0	1	1	1	1	0
e	1	0	1	0	0	0	1	0	1	0	1	1	1	1	1	1
f	1	0	0	0	1	1	1	1	1	1	1	1	0	0	1	1
g	0	0	1	1	1	1	1	0	1	1	1	1	1	1	1	1



- für Ziffernanzeige mit *Don't Care*-Termen

$a = 1011011111*****$
 $b = \text{usw.}$

- ▶ zum Beispiel mit sieben KV-Diagrammen ...
- ▶ dabei versuchen, gemeinsame Terme zu finden und zu nutzen


Minimierung als Übungsaufgabe?

- ▶ nächste Folie zeigt Lösung aus Schiffmann, Schmitz [SS04]


- ▶ als mehrstufige Schaltung ist günstigere Lösung möglich

Knuth: *AoCP, Volume 4, Fascicle 0*, 7.1.2, Seite 112ff [Knu08]

Siebensegmentdecoder: Ziffern 0 ... 9



Siebensegmentdecoder: Integrierte Schaltung 7449



[Hen06] Hades Demo: 10-gates/20-sevensegment/SN7449-demo

- ▶ Beispiel für eine integrierte Schaltung (IC)
- ▶ Anzeige von 0 ... 9, Zufallsmuster für A ... F, „Dunkeltastung“

Minimale Anzahl der Gatter für die Schaltung?

- ▶ Problem vermutlich nicht optimal lösbar (nicht *tractable*)
- ▶ Heuristik basierend auf „häufig“ verwendeten Teilfunktionen
- ▶ Eingänge x_1, x_2, x_3, x_4 , Ausgänge $a, \dots, g$

$x_5 = x_2 \oplus x_3$	$x_{13} = x_1 \oplus x_7$	$\bar{a} = x_{20} = x_{14} \wedge \bar{x}_{19}$
$x_6 = \bar{x}_1 \wedge x_4$	$x_{14} = x_5 \oplus x_6$	$\bar{b} = x_{21} = x_7 \oplus x_{12}$
$x_7 = x_3 \wedge \bar{x}_6$	$x_{15} = x_7 \vee x_{12}$	$\bar{c} = x_{22} = \bar{x}_8 \wedge x_{15}$
$x_8 = x_1 \oplus x_2$	$x_{16} = x_1 \vee x_5$	$\bar{d} = x_{23} = x_9 \wedge \bar{x}_{13}$
$x_9 = x_4 \oplus x_5$	$x_{17} = x_5 \vee x_6$	$\bar{e} = x_{24} = x_6 \vee x_{18}$
$x_{10} = \bar{x}_7 \wedge x_8$	$x_{18} = x_9 \wedge x_{10}$	$\bar{f} = x_{25} = \bar{x}_8 \wedge x_{17}$
$x_{11} = x_9 \oplus x_{10}$	$x_{19} = x_3 \wedge x_9$	$g = x_{26} = x_7 \vee x_{16}$
$x_{12} = x_5 \wedge x_{11}$		

- ▶ Halb- und Volladdierer
- ▶ Addierertypen
 - ▶ Ripple-Carry
 - ▶ Carry-Lookahead
- ▶ Multiplizierer
- ▶ Quadratwurzel
- ▶ Barrel-Shifter
- ▶ ALU

- **Halbaddierer:** berechnet 1-bit Summe s und Übertrag c_o (*carry-out*) aus zwei Eingangsbits a und b

a	b	c_o	s
0	0	0	0
0	1	0	1
1	0	0	1
1	1	1	0

$$c_o = a \wedge b$$

$$s = a \oplus b$$

- **Volladdierer:** berechnet 1-bit Summe s und Übertrag c_o (*carry-out*) aus zwei Eingangsbits a , b sowie Eingangsübertrag c_i (*carry-in*)


a	b	c_i	c_o	s
0	0	0	0	0
0	0	1	0	1
0	1	0	0	1
0	1	1	1	0
1	0	0	0	1
1	0	1	1	0
1	1	0	1	0
1	1	1	1	1

$$c_o = ab \vee ac_i \vee bc_i = (ab) \vee (a \vee b)c_i$$


$$s = a \oplus b \oplus c_i$$

Schaltbilder für Halb- und Volladdierer

1-bit half-adder: $(COUT, S) = (A+B)$



1-bit full-adder: $(COUT, S) = (A+B+Cin)$



► Summe: $s_n = a_n \oplus b_n \oplus c_n$

$$s_0 = a_0 \oplus b_0$$

$$s_1 = a_1 \oplus b_1 \oplus c_1$$

$$s_2 = a_2 \oplus b_2 \oplus c_2$$

...

$$s_n = a_n \oplus b_n \oplus c_n$$

► Übertrag: $c_{n+1} = (a_n b_n) \vee (a_n \vee b_n) c_n$

$$c_1 = (a_0 b_0)$$

$$c_2 = (a_1 b_1) \vee (a_1 \vee b_1) c_1$$

$$c_3 = (a_2 b_2) \vee (a_2 \vee b_2) c_2$$

...

$$c_{n+1} = (a_n b_n) \vee (a_n \vee b_n) c_n$$

n -bit Addierer (cont.)

- ▶ n -bit Addierer theoretisch als zweistufige Schaltung realisierbar
 - ▶ direkte und negierte Eingänge, dann AND-OR Netzwerk
 - ▶ Aufwand steigt exponentiell mit n an,
für Ausgangsbit n sind $2^{(2n-1)}$ Minterme erforderlich
- ⇒ nicht praktikabel


- ▶ Problem: Übertrag (*carry*) ist rekursiv definiert als
$$c_{n+1} = (a_n b_n) \vee (a_n \vee b_n) c_n$$

Diverse gängige Alternativen für Addierer

- ▶ Ripple-Carry
 - ▶ lineare Struktur
 - + klein, einfach zu implementieren
 - langsam, Laufzeit $\mathcal{O}(n)$
- ▶ Carry-Lookahead (CLA)
 - ▶ Baumstruktur
 - + schnell
 - teuer (Flächenbedarf der Hardware)
- ▶ Mischformen: Ripple-block CLA, Block CLA, Parallel Prefix
- ▶ andere Ideen: Carry-Select, Conditional Sum, Carry-Skip
- ...


- ▶ Kaskade aus n einzelnen Volladdierern
 - ▶ Carry-out von Stufe i treibt Carry-in von Stufe $i + 1$
 - ▶ Gesamtverzögerung wächst mit der Anzahl der Stufen als $\mathcal{O}(n)$
-
- ▶ Addierer in Prozessoren häufig im *kritischen Pfad*
 - ▶ möglichst hohe Performanz ist essenziell
 - ▶ Ripple-Carry in CMOS-Technologie bis ca. 10-bit geeignet
 - ▶ bei größerer Wortbreite gibt es effizientere Schaltungen
-
- ▶ Überlauf-Erkennung: $c_o(n) \neq c_o(n - 1)$

Ripple-Carry Adder: 4-bit



Ripple-Carry Adder: Hades-Beispiel mit Verzögerungen

► Kaskade aus acht einzelnen Volladdierern



[Hen06] Hades Demo: 20-arithmetic/10-adders/ripple

- Gatterlaufzeiten in der Simulation bewusst groß gewählt
- Ablauf der Berechnung kann interaktiv beobachtet werden
- alle Addierer arbeiten parallel
- aber Summe erst fertig, wenn alle Stufen durchlaufen sind


Zweierkomplement

- ▶ $(A - B)$ ersetzt durch Addition des 2-Komplements von B
- ▶ 2-Komplement: Invertieren aller Bits und Addition von Eins
- ▶ Carry-in Eingang des niederwertigsten Bits bisher nicht benutzt

Subtraktion quasi „gratis“ realisierbar

- ▶ LSB: Volladdierer (mit c_i) statt Halbaddierer verwenden
- ▶ Invertieren der Bits von B (1-Komplement)
- ▶ Carry-in Eingang auf 1 setzen (Addition von 1)
- ▶ Resultat ist $A + \overline{B} + 1 = A - B$

Subtrahierer: Beispiel 7483 – 4-bit Addierer




- ▶ Addierer in Prozessoren häufig im *kritischen Pfad*
- ▶ möglichst hohe Performanz ist essenziell
- ⇒ bestimmt Taktfrequenz
- ▶ Carry-Select Adder: Gruppen von Ripple-Carry
- ▶ Carry-Lookahead Adder: Baumstruktur zur Carry-Berechnung
- ▶ ...
- ▶ über 10 Addierer „Typen“ (für 2 Operanden)
- ▶ Addition mehrerer Operanden
- ▶ Typen teilweise technologieabhängig
- ▶ Übersicht beispielsweise auf
www.aoki.ecei.tohoku.ac.jp/arith/mg/algorithm.html

Ripple-Carry Addierer muss auf die Überträge warten ($\mathcal{O}(n)$)

- ▶ Aufteilen des n -bit Addierers in mehrere Gruppen mit je m_i -bits
 - ▶ für jede Gruppe
 - ▶ jeweils zwei m_i -bit Addierer
 - ▶ einer rechnet mit $c_i = 0$ ($a + b$), der andere mit $c_i = 1$ ($a + b + 1$)
 - ▶ 2:1-Multiplexer mit m_i -bit wählt die korrekte Summe aus
 - ▶ Sobald der Wert von c_i bekannt ist (Ripple-Carry), wird über den Multiplexer die benötigte Zwischensumme ausgewählt
 - ▶ Das berechnete Carry-out c_o der Gruppe ist das Carry-in c_i der folgenden Gruppe
- ⇒ Verzögerung reduziert sich auf die Verzögerung eines m -bit Addierers plus die Verzögerungen der Multiplexer

Carry-Select Adder: Beispiel


8-Bit Carry-Select Adder (4 + 3 + 1 bit blocks)



[Hen06] Hades Demo: 20-arithmetic/20-carryselect/adder_carryselect

- drei Gruppen: 1-bit, 3-bit, 4-bit
- Gruppengrößen so wählen, dass Gesamtverzögerung minimal wird

Carry-Select Adder: Beispiel ARM v6



Carry-Lookahead Adder: Prinzip

- ▶ $c_{n+1} = (a_n b_n) \vee (a_n \vee b_n) c_n$

- ▶ Einführung von Hilfsfunktionen

$$g_n = (a_n b_n)$$

„generate carry“


$$p_n = (a_n \vee b_n)$$

„propagate carry“

$$c_{n+1} = g_n \vee p_n c_n$$

- ▶ *generate*: Carry-out erzeugen, unabhängig von Carry-in
- ▶ *propagate*: Carry-out weiterleiten / Carry-in maskieren
- ▶ Berechnung der g_n und p_n in einer Baumstruktur
Tiefe des Baums ist $\log_2 N \Rightarrow$ entsprechend schnell


Carry-Lookahead Adder: SUM-Funktionsblock



[Hen06] Hades Demo: 20-arithmetic/30-cla/sum

- ▶ 1-bit Addierer, $s = a_i \oplus b_i \oplus c_i$
- ▶ keine Berechnung des Carry-out
- ▶ Ausgang $g_i = a_i \wedge b_i$ liefert *generate carry*
 $p_i = a_i \vee b_i$ – "– *propagate carry*


Carry-Lookahead Adder: CLA-Funktionsblock



[Hen06] Hades Demo: 20-arithmetic/30-cla/cia


- ▶ Eingänge
 - ▶ propagate/generate Signale von zwei Stufen
 - ▶ carry-in Signal
- ▶ Ausgänge
 - ▶ propagate/generate Signale zur nächsthöheren Stufe
 - ▶ carry-out Signale: Durchleiten und zur nächsthöheren Stufe

Carry-Lookahead Adder: 16-bit Addierer



Addition mehrerer Operanden

- ▶ Addierer-Bäume
- ▶ Beispiel: Bitcount, 12-bit addieren



- ▶ Halbaddierer: $s = a \oplus b$ $c_o = a b$
- ▶ Volladdierer: $s = a \oplus b \oplus c_i$ $c_o = a b \vee a c_i \vee b c_i$


- ▶ Ripple-Carry
 - ▶ Kaskade aus Volladdierern, einfach und billig
 - ▶ aber manchmal zu langsam, Verzögerung: $\mathcal{O}(n)$
- ▶ Carry-Select Prinzip
 - ▶ Verzögerung $\mathcal{O}(\sqrt{n})$
- ▶ Carry-Lookahead Prinzip
 - ▶ Verzögerung $\mathcal{O}(\ln n)$

- ▶ Subtraktion durch Zweierkomplementbildung
erlaubt auch Inkrement (A++) und Dekrement (A--)


- ▶ Teilprodukte als UND-Verknüpfung des Multiplikators mit je einem Bit des Multiplikanden
- ▶ Aufaddieren der Teilprodukte mit Addierern
- ▶ Realisierung als Schaltnetz erfordert:
 - n^2 UND-Gatter (bitweise eigentliche Multiplikation)
 - n^2 Volladdierer (Aufaddieren der Teilprodukte)
- ▶ abschließend ein n -bit Addierer für die Überträge
- ▶ in heutiger CMOS-Technologie kein Problem

- ▶ alternativ: Schaltwerke (Automaten) mit sukzessiver Berechnung des Produkts in mehreren Takten durch Addition und Schieben



2x2-bit Multiplizierer – als zweistufiges Schaltnetz



4x4-bit Multiplizierer – Array



4x4-bit Quadratwurzel



weitere wichtige Themen aus Zeitgründen nicht behandelt


- ▶ *Carry-Save Adder* zur Summation der Teilprodukte
- ▶ *Booth-Codierung* (effiziente Multiplikation)
- ▶ Multiplikation von Zweierkomplementzahlen
- ▶ Multiplikation von Gleitkommazahlen

- ▶ *CORDIC-Algorithmen*
 - ▶ Multiplikation, Division
 - ▶ iterative Berechnung höherer Funktionen: Exponentialfunktion, Logarithmus, trigonometrische Funktionen


- ▶ bei Interesse: Literatur anschauen [Omo94, Kor01, Spa76]

Shifter: zweistufig, shift-left um 0...3 Bits

- ▶ n -Dateneingänge D_i
 n -Datenausgänge Q_i
- ▶ 2:1 Multiplexer Kaskade
 - ▶ Stufe 0: benachbarte Bits
 - ▶ Stufe 1: übernächste Bits
 - ▶ usw.
- ▶ von rechts 0 nachschieben



8-bit Barrel-Shifter



- ▶ Prinzip der oben vorgestellten Schaltungen gilt auch für alle übrigen Shift- und Rotate-Operationen
- ▶ Logic shift right: von links Nullen nachschieben
Arithmetic shift right: oberstes Bit nachschieben
- ▶ Rotate left/right: außen herausgeschobene Bits auf der anderen Seite wieder hineinschieben
- + alle Operationen typischerweise in einem Takt realisierbar
- Problem: Hardwareaufwand bei großen Wortbreiten und beliebigem Schiebe- bzw. Rotate-Argument

Arithmetisch-logische Einheit ALU (*Arithmetic Logic Unit*)


- ▶ kombiniertes Schaltnetz für arithmetische und logische Operationen
- ▶ das zentrale Rechenwerk in Prozessoren

Funktionsumfang variiert von Typ zu Typ

- | | |
|---------------------------------|--------------------------|
| ▶ Addition und Subtraktion | 2-Komplement |
| ▶ bitweise logische Operationen | Negation, UND, ODER, XOR |
| ▶ Schiebeoperationen | shift, rotate |
| ▶ evtl. Multiplikation | |
-
- ▶ Integer-Division selten verfügbar (separates Rechenwerk)

- ▶ Addition ($A + B$) mit normalem Addierer
- ▶ XOR-Gatter zum Invertieren von Operand B
- ▶ Steuerleitung *sub* aktiviert das Invertieren und den Carry-in c_i
- ▶ wenn aktiv, Subtraktion als $(A - B) = A + \overline{B} + 1$
- ▶ ggf. auch Inkrement ($A + 1$) und Dekrement ($A - 1$)
- ▶ folgende Folien: 7483 ist IC mit 4-bit Addierer


ALU: Addierer und Subtrahierer



ALU: Addierer und bitweise Operationen

9.6.4 Schaltnetze - ALU Schaltnetze - ALU (Arithmetisch-Logische Einheit)

64-040 Rechnerstrukturen und Betriebssysteme



Schiffmann, Schmitz: *Technische Informatik I* [SS04]


vorige Folie zeigt die „triviale“ Realisierung einer ALU

- ▶ mehrere parallele Rechenwerke für die m einzelnen Operationen
 n -bit Addierer, n -bit Komplement, n -bit OR usw.
- ▶ Auswahl des Resultats über n -bit $m:1$ -Multiplexer

nächste Folie: Realisierung in der Praxis (IC 74181)


- ▶ erste Stufe für bitweise logische Operationen und Komplement
- ▶ zweite Stufe als Carry-Lookahead Addierer
- ▶ weniger Gatter und schneller

ALU: 74181 – Aufbau



selection				logic functions	arithmetic functions
S3	S2	S1	S0	M = 1	M = 0 Cn = 1 (no carry)
0	0	0	0	$F = !A$	$F = A$
0	0	0	1	$F = !(A \text{ or } B)$	$F = A \text{ or } B$
0	0	1	0	$F = !A \text{ and } B$	$F = A \text{ or } !B$
0	0	1	1	$F = !A \text{ and } B$	$F = -1$
0	1	0	0	$F = 0$	$F = A + (A \text{ and } !B)$
0	1	0	1	$F = !B$	$F = (A \text{ or } B) + (A \text{ and } !B)$
0	1	1	0	$F = A \text{ xor } B$	$F = A - B - 1$
0	1	1	1	$F = A \text{ and } !B$	$F = (A \text{ and } !B) - 1$
1	0	0	0	$F = !A \text{ or } B$	$F = A + (A \text{ and } B)$
1	0	0	1	$F = A \text{ xnor } B$	$F = A + B$
1	0	1	0	$F = B$	$F = (A \text{ or } !B) + (A \text{ and } B)$
1	0	1	1	$F = A \text{ and } B$	$F = (A \text{ and } B) - 1$
1	1	0	0	$F = 1$	$F = A + A$
1	1	0	1	$F = A \text{ or } !B$	$F = (A \text{ or } B) + A$
1	1	1	0	$F = A \text{ or } B$	$F = (A \text{ or } !B) + A$
1	1	1	1	$F = A$	$F = A - 1$
					$F + 1 \quad Cn = 0 \text{ (carry in)}$

ALU: 74181 – Funktionstabelle




selection	logic functions	arithmetic functions
S3 S2 S1 S0	M = 1	M = 0 Cn = 1 (no carry)
0 0 0 0	$F = !A$	$F = A$
0 0 0 1	$F = !(A \text{ or } B)$	$F = A \text{ or } B$
0 0 1 0	$F = !A \text{ and } B$	$F = A \text{ or } !B$
0 0 1 1	$F = !A \text{ and } B$	$F = -1$
0 1 0 0	$F = 0$	$F = A + (A \text{ and } !B)$
0 1 0 1	$F = !B$	$F = (A \text{ or } B) + (A \text{ and } !B)$
0 1 1 0	$F = A \text{ xor } B$	$F = A - B - 1$
0 1 1 1	$F = A \text{ and } !B$	$F = (A \text{ and } !B) - 1$
1 0 0 0	$F = !A \text{ or } B$	$F = A + (A \text{ and } B)$
1 0 0 1	$F = A \text{ xnor } B$	$F = A + B$
1 0 1 0	$F = B$	$F = (A \text{ or } !B) + (A \text{ and } B)$
1 0 1 1	$F = A \text{ and } B$	$F = (A \text{ and } B) - 1$
1 1 0 0	$F = 1$	$F = A + A$
1 1 0 1	$F = A \text{ or } !B$	$F = (A \text{ or } B) + A$
1 1 1 0	$F = A \text{ or } B$	$F = (A \text{ or } !B) + A$
1 1 1 1	$F = A$	$F = A - 1$
		$F + 1 \quad Cn = 0 \text{ (carry in)}$

ALU: 74181 und 74182 CLA

12-bit ALU mit Carry-Lookahead Generator 74182

9.6.4 Schaltnetze - ALU Schaltnetze - ALU (Arithmetisch-Logische Einheit)

64-040 Rechnerstrukturen und Betriebssysteme




[Hen06] Hades Demo: 20-arithmetic/50-74181/demo-74182-ALU-CLA

Wie wird das Zeitverhalten eines Schaltnetzes modelliert?

Gängige Abstraktionsebenen mit zunehmendem Detaillierungsgrad

1. Ausdrücke der Boole'schen Algebra: keine zeitliche Abhängigkeit
2. „fundamentales Modell“: Einheitsverzögerung des algebraischen Ausdrucks um eine Zeit τ
3. individuelle Gatterverzögerungen
 - ▶ mehrere Modelle, unterschiedlich detailliert
 - ▶ Abstraktion elektrischer Eigenschaften
4. Gatterverzögerungen + Leitungslaufzeiten (geschätzt, berechnet)
5. Differentialgleichungen für Spannungen und Ströme (verschiedene „Ersatzmodelle“)

Gatterverzögerung vs. Leitungslaufzeiten




[Hen06] Hades Demo: 12-gatedelay/10-delaydemo/gate-vs-wire-delay

- ▶ früher: Gatterverzögerungen $\gg$ Leitungslaufzeiten
- ▶ Schaltungen modelliert durch Gatterlaufzeiten
- ▶ aktuelle „Submicron“-Halbleitertechnologie:
Leitungslaufzeiten $\gg$ Gatterverzögerungen

Gatterverzögerung vs. Leitungslaufzeiten (cont.)

► Leitungslaufzeiten

- lokale Leitungen: schneller (weil Strukturen kleiner)
- globale Leitungen: langsamer
- nicht mehr alle Punkte des Chips in einem Taktzyklus erreichbar



- ▶ alle folgenden Schaltungsbeispiele werden mit Gatterverzögerungen modelliert (einfacher handhabbar)
- ▶ Gatterlaufzeiten als Vielfache einer Grundverzögerung (τ)
- ▶ aber Leitungslaufzeiten ignoriert

- ▶ mögliche Verfeinerungen
 - ▶ gatterabhängige Schaltzeiten für INV, NAND, NOR, XOR etc.
 - ▶ unterschiedliche Schaltzeiten für Wechsel: $0 \rightarrow 1$ und $1 \rightarrow 0$
 - ▶ unterschiedliche Schaltzeiten für 2-, 3-, 4-Input Gatter
 - ▶ Schaltzeiten sind abhängig von der Anzahl nachfolgender Eingänge (engl. *fanout*)


- ▶ Lichtgeschwindigkeit im Vakuum: $c \approx 300\,000\text{ km/sec}$
 $\approx 30\text{ cm/ns}$
 - ▶ in Metallen und Halbleitern langsamer: $c \approx 20\text{ cm/ns}$
- ⇒ bei 1 Gigahertz Takt: Ausbreitung um ca. 20 Zentimeter

Abschätzungen:

- ▶ Prozessor: ca. 3 cm Diagonale $< 10\text{ GHz}$ Taktrate
 - ▶ Platine: ca. 20 cm Kantenlänge $< 1\text{ GHz}$ Takt
- ⇒ prinzipiell kann (schon heute) ein Signal innerhalb eines Takts nicht von einer Ecke des ICs zur Anderen gelangen

- ▶ **Impulsdiagramm** (engl. *waveform*): Darstellung der logischen Werte einer Schaltfunktion als Funktion der Zeit
 - ▶ als Abstraktion des tatsächlichen Verlaufs
 - ▶ Zeit läuft von links nach rechts
 - ▶ Schaltfunktion(en): von oben nach unten aufgelistet
- ▶ Vergleichbar den Messwerten am Oszilloskop (analoge Werte)
bzw. den Messwerten am Logic-State-Analyzer (digitale Werte)
- ▶ ggf. Darstellung mehrerer logischer Werte (z.B. 0,1,Z,U,X)

Impulsdiagramm: Beispiel



- ▶ im Beispiel jeweils eine „Zeiteinheit“ Verzögerung für jede einzelne Operation
- ▶ Ergebnis einer Operation nur, wenn die Eingaben definiert sind
- ▶ im ersten Zeitschritt noch undefinierte Werte

- ▶ **Hazard:** die Eigenschaft einer Schaltfunktion, bei bestimmten Kombinationen der individuellen Verzögerungen ihrer Verknüpfungsglieder ein Fehlverhalten zu zeigen
- ▶ engl. auch *Glitch*
- ▶ **Hazardfehler:** das aktuelle Fehlverhalten einer realisierten Schaltfunktion aufgrund eines Hazards

nach der Erscheinungsform am Ausgang


- ▶ **statisch:** der Ausgangswert soll unverändert sein, es tritt aber ein Wechsel auf
- ▶ **dynamisch:** der Ausgangswert soll (einmal) wechseln, es tritt aber ein mehrfacher Wechsel auf

nach den Eingangsbedingungen, unter denen der Hazard auftritt


- ▶ **Strukturhazard:** bedingt durch die Struktur der Schaltung, auch bei Umschalten eines einzigen Eingangswertes
- ▶ **Funktionshazard:** bedingt durch die Funktion der Schaltung

Hazards: statisch vs. dynamisch

erwarteter Signalverlauf



Verlauf mit Hazard



statischer 0-Hazard

statischer 1-Hazard


dynamischer 0-Hazard

dynamischer 1-Hazard

! Begriffsbildung in der Literatur nicht einheitlich: 0 / 1 als „richtiger Wert“
– „fehlerhafter Wert“




- ▶ 0-Hazard wenn der Wert 0 ausgegeben werden soll, zwischenzeitlich aber 1 erscheint (1-Hazard umgekehrt)
- ▶ statisch oder dynamisch (dann auch 1-0, bzw. 0-1 Hazard)
- ▶ es können natürlich auch mehrfache Hazards auftreten

- ▶ **Strukturhazard** wird durch die gewählte Struktur der Schaltung verursacht
- ▶ auch, wenn sich nur eine Variable ändert
- ▶ Beispiel: $f(a) = \bar{a} \vee (a \wedge a)$
 a wechselt von $a = 0 \rightarrow 1$: $\bar{a}$ schaltet schneller ab, als $(a \wedge a)$ einschaltet



- ▶ Hazard kann durch Modifikation der Schaltung beseitigt werden, hier: $f(a) = 1$


Strukturhazards: Beispiele



[Hen06] Hades Demo: 12-gatedelay/30-hazards/padding


- ▶ logische Funktion ist $(a \wedge \bar{a}) = 0$ bzw. $(a \vee \bar{a}) = 1$
 - ▶ aber ein Eingang jeweils durch Inverter verzögert
- ⇒ kurzer Impuls beim Umschalten von $0 \rightarrow 1$ bzw. $1 \rightarrow 0$

Strukturhazards: Beispiele (cont.)



- ▶ Schaltung $(a \wedge \bar{a}) = 0$ erzeugt (statischen-0) Hazard
- ▶ Länge des Impulses abhängig von Verzögerung im Inverter
- ▶ Kette von Invertern erlaubt Einstellung der Pulslänge


Strukturhazards extrem: NAND-Kette



[Hen06] Hades Demo: 12-gatedelay/30-hazards/nandchain

- ▶ alle NAND-Gatter an Eingang *in* angeschlossen
- ▶ $in = 0$ erzwingt $y_i = 1$
- ▶ Übergang *in* von 0 auf 1 startet Folge von Hazards

Strukturhazards extrem: NAND-Kette (cont.)



- ▶ Schaltung erzeugt Folge von (statischen-1) Hazards
- ▶ Anzahl der Impulse abhängig von Anzahl der Gatter

Strukturhazards im KV-Diagramm

$x_1 x_0$					
		00	01	11	10
x_2	0	0	0	1	0
	1	1	1	1	0



$x_1 x_0$					
		00	01	11	10
x_2	0	0	0	1	0
	1	1	1	1	0

- ▶ Funktion $f = (x_2 \bar{x}_1) \vee (x_1 x_0)$
- ▶ realisiert in disjunktiver Form mit 2 Schleifen

Strukturhazard beim Übergang von $(x_2 \bar{x}_1 x_0)$ nach $(x_2 x_1 x_0)$

- ▶ Gatter $(x_2 \bar{x}_1)$ schaltet ab, Gatter $(x_1 x_0)$ schaltet ein
- ▶ Ausgang evtl. kurz 0, abhängig von Verzögerungen

Strukturhazards im KV-Diagramm (cont.)



Strukturhazards beseitigen

		$x_1 x_0$			
		00	01	11	10
x_2	0	0	0	1	0
	1	1	1	1	0



		$x_1 x_0$			
		00	01	11	10
x_2	0	0	0	1	0
	1	1	1	1	0

- ▶ Funktion $f = (x_2 \overline{x_1}) \vee (x_1 x_0)$
- ▶ realisiert in disjunktiver Form mit **3 Schleifen**

$$f = (x_2 \overline{x_1}) \vee (x_1 x_0) \vee (x_2 x_0)$$

- + Strukturhazard durch zusätzliche Schleife beseitigt
- aber höhere Hardwarekosten als bei minimierter Realisierung

Strukturhazards beseitigen (cont.)



- ▶ **Funktionshazard** kann bei gleichzeitigem Wechsel mehrerer Eingangswerte als **Eigenschaft der Schaltfunktion** entstehen
 - ▶ Problem: Gleichzeitigkeit an Eingängen
- ⇒ Funktionshazard kann nicht durch strukturelle Maßnahmen verhindert werden
-
- ▶ Beispiel: Übergang von $(x_2 \bar{x}_1 x_0)$ nach $(\bar{x}_2 x_1 x_0)$

		$x_1 x_0$			
		00	01	11	10
x_2	0	0	0	1	0
	1	1	1	1	0

		$x_1 x_0$			
		00	01	11	10
x_2	0	0	0	1	0
	1	1	1	1	0



Universität Hamburg

DER FORSCHUNG | DER LEHRE | DER BILDUNG

MIN-Fakultät
Fachbereich Informatik



Rechnerstrukturen und Betriebssysteme

64-040 Vorlesung RSB
Kapitel 10: Schaltwerke


Norman Hendrich



Universität Hamburg
Fakultät für Mathematik, Informatik und Naturwissenschaften
Fachbereich Informatik
Technische Aspekte Multimodaler Systeme


Wintersemester 2025/2026

- ▶ **Schaltwerk:** Schaltung mit Rückkopplungen und Verzögerungen
 - ▶ fundamental andere Eigenschaften als Schaltnetze
 - ▶ Ausgangswerte nicht nur von Eingangswerten abhängig, sondern auch von der zeitlichen Abfolge der Eingangswerte
- ⇒ interner Zustand z , repräsentiert „Vorgeschichte“
- ▶ stabile Zustände ⇒ Speicherung von Information
 - ▶ bei schlechtem Entwurf: chaotisches Verhalten und Instabilitäten
-
- ▶ Definition von Schaltwerken enthält Rückkopplungen
 - ▶ explizit, verzögert
 $z = \text{delay}(\bar{z})$
 - indirekt, mehrere Variablen beteiligt
 $z_1 = \overline{(a \wedge z_2)} \quad z_2 = \overline{(b \wedge z_1)}$



- ▶ Eingangsvariablen x und Ausgangsvariablen y
- ▶ Aktueller Zustand z
- ▶ Folgezustand z^+
- ▶ Rückkopplung läuft über Verzögerungen τ / Speicherglieder

Schaltwerke: Blockschaltbild (cont.)



zwei prinzipielle Varianten für die Zeitglieder

1. nur (Gatter-) Verzögerungen: **asynchrone** oder **nicht getaktete Schaltwerke**
2. getaktete Zeitglieder: **synchrone** oder **getaktete Schaltwerke**

- ▶ **synchrone Schaltwerke:** die Zeitpunkte, an denen das Schaltwerk von einem stabilen Zustand in einen stabilen Folgezustand übergeht, werden explizit durch ein Taktsignal (*clock*) vorgegeben
- ▶ **asynchrone Schaltwerke:** hier fehlt ein Taktgeber und Änderungen der Eingangssignale wirken sich unmittelbar aus (nach Gatterverzögerungen τ)
- ▶ potenziell höhere Arbeitsgeschwindigkeit
- ▶ aber sehr aufwändiger Entwurf
- ▶ deutlich fehleranfälliger (z.B. leicht veränderte Gatterverzögerungen durch Bauteil-Toleranzen, Spannungsschwankungen usw.)

FSM – Finite State Machine


- ▶ Deterministischer Endlicher Automat mit Ausgabe
- ▶ 2 äquivalente Modelle
 - ▶ Mealy: Ausgabe hängt *von Zustand und Eingabe* ab
 - ▶ Moore: –"– *nur vom Zustand* ab
- ▶ 6-Tupel $\langle Z, \Sigma, \Delta, \delta, \lambda, z_0 \rangle$
 - ▶ Z Menge von Zuständen
 - ▶ Σ Eingabealphabet
 - ▶ Δ Ausgabealphabet
 - ▶ δ Übergangsfunktion $\delta : Z \times \Sigma \rightarrow Z$
 - ▶ λ Ausgabefunktion $\lambda : Z \times \Sigma \rightarrow \Delta$ Mealy-Modell
 - ▶ $\lambda : Z \rightarrow \Delta$ Moore- –"–
 - ▶ z_0 Startzustand

- ▶ **Mealy-Modell:** Ausgabe hängt vom Zustand z und vom momentanen Input x ab
- ▶ **Moore-Modell:** Ausgabe des Schaltwerks hängt nur vom aktuellen Zustand z ab
- ▶ **Ausgabefunktion:**


$y = \lambda(z, x)$	Mealy
$y = \lambda(z)$	Moore
- ▶ **Überföhrungsfunktion:** $z^+ = \delta(z, x)$ Moore und Mealy
- ▶ **Speicherglieder** oder Verzögerung τ im Rückkopplungspfad

Mealy-Modell und Moore-Modell (cont.)

► Mealy-Automat




Moore-Automat



Asynchrone Schaltungen: Beispiel Ringoszillator

click to start/stop


odd number of inverting gates



[Hen06] Hades Demo: 12-gatedelay/20-ringoscillator/ringoscillator

- ▶ stabiler Zustand, solange der Eingang auf 0 liegt
- ▶ instabil sobald der Eingang auf 1 wechselt (Oszillation)

Asynchrone Schaltungen: Beispiel Ringoszillator (cont.)



- ▶ Rückkopplung: ungerade Anzahl n invertierender Gatter ($n \geq 3$)
- ▶ Start/Stop über steuerndes NAND-Gatter
- ▶ Oszillation mit maximaler Schaltfrequenz
z.B.: als Testschaltung für neue (Halbleiter-) Technologien

- ▶ das Schaltwerk kann stabile und nicht-stabile Zustände enthalten
 - ▶ Verzögerungen der elektrischen Bauelemente sind wegen Fertigungsstreuung nicht genau bekannt und können sich im Betrieb ändern
 - ▶ Variation durch Umweltparameter
z.B. Temperatur, Versorgungsspannung, Alterung
- ⇒ sehr schwierig, die korrekte Funktion zu garantieren
- ⇒ fertig entworfene 1-bit Schaltwerke, **Flipflops**
-
- ▶ in der Praxis deshalb **synchrone Schaltwerke**
 - ▶ normale Schaltnetze für λ und δ
 - ▶ **Flipflops** als Zeitglieder
- (ohne Rückkopplungen)
(asynchron)

- ▶ alle Rückkopplungen der Schaltung laufen über spezielle Zeitglieder: „Flipflops“
 - ▶ diese definieren/speichern einen stabilen Zustand des Schaltnetzes, unabhängig von den Eingabewerten und Vorgängen im δ -Schaltnetz
 - ▶ Hinzufügen eines zusätzlichen Eingangssignals: „Takt“
 - ▶ die Zeitglieder werden über das Taktsignal gesteuert
verschiedene Möglichkeiten: Pegel- und Flankensteuerung, Mehrphasentakte ...
- ⇒ synchrone Schaltwerke sind wesentlich einfacher zu entwerfen und zu analysieren als asynchrone Schaltungen
- ▶ **Flipflops**, bzw. **bistabile Bauelemente** (Kippglieder)
 - ▶ je Flipflop: zwei stabile Zustände $\Rightarrow$ speichert 1 Bit
 - ▶ Übergang zwischen diesen Zuständen durch geeignete Ansteuerung

- ▶ Bezeichnung für **elementare** Schaltwerke
- ▶ mit genau zwei Zuständen Z_0 und Z_1
- ▶ Ausgang als Q bezeichnet und dem Zustand gleichgesetzt
- ▶ meistens auch invertierter Ausgang $\overline{Q}$ verfügbar
- ▶ Flipflops sind selbst nicht getaktet
- ▶ sondern „sauber entworfene“ asynchrone Schaltwerke
- ▶ Anwendung als Verzögerungs-/Speicherelemente in getakteten Schaltwerken

- ▶ Basis-Flipflop
- ▶ getaktetes RS-Flipflop

„Reset-Set-Flipflop“


- ▶ pegelgesteuertes D-Flipflop
- ▶ flankengesteuertes D-Flipflop

„D-Latch“


„D-Flipflop“

- ▶ JK-Flipflop
- ▶ weitere. . .

RS-Flipflop: NAND- und NOR-Realisierung





/S	/R	Q	NQ	NAND
0	0	1	1	forbidden
0	1	1	0	
1	0	0	1	
1	1	Q*	NQ*	store




S	R	Q	NQ	NOR
0	0	Q*	NQ*	store
0	1	0	1	
1	0	1	0	
1	1	0	0	forbidden

RS-Flipflop: Varianten des Schaltbilds




NOR RS-Flipflop: Zustandsdiagramm und Flusstafel



Zustand	Eingabe [S R]			
	00	01	11	10
Folgezustand [Q Q̄]				
00	11	01	00	10
01	01	01	00	00
11	00	00	00	00
10	10	00	00	10

stabiler Zustand

RS-Flipflop mit Takt




C	S	R	Q	NQ	NOR
0	X	X	Q*	NQ*	store
1	0	0	Q*	NQ*	store
1	0	1	0	1	
1	1	0	1	0	
1	1	1	0	0	forbidden

[Hen06] Hades Demo: 16-flipflops/10-srff/clocked-srff

- ▶ RS-Basisflipflop mit zusätzlichem Takteingang C
- ▶ Änderungen nur wirksam, während C aktiv ist

$$\begin{aligned} Q &= \overline{NQ \vee (R \wedge C)} \\ NQ &= \overline{Q \vee (S \wedge C)} \end{aligned}$$

► Impulsdiagramm



►
$$Q = \overline{NQ \vee (R \wedge C)}$$
$$NQ = \overline{Q \vee (S \wedge C)}$$

Pegelgesteuertes D-Flipflop (D-Latch)


- ▶ Takteingang C
- ▶ Dateneingang D
- ▶ aktueller Zustand Q , Folgezustand Q^+

C	D	Q^+
0	0	Q
0	1	Q
1	0	0
1	1	1


- ▶ Wert am Dateneingang wird durchgeleitet, wenn das Taktsignal
1 ist $\Rightarrow$ *high*-aktiv
0 ist $\Rightarrow$ *low*-aktiv

Pegelgesteuertes D-Flipflop (D-Latch) (cont.)

- ▶ Realisierung mit getaktetem RS-Flipflop und einem Inverter: $S = D, R = \overline{D}$
- ▶ minimierte NAND-Struktur




- ▶ Symbol



[Hen06] Hades Demo: 16-flipflops/20-dlatch/dlatch

D-Latch: Zustandsdiagramm und Flusstafel



Zustand [Q]	Eingabe [C D]			
	00	01	11	10
Folgezustand [Q ⁺]				
0	0	0	1	0
1	1	1	1	0
stabiler Zustand				


- ▶ Takteingang C
- ▶ Dateneingang D
- ▶ aktueller Zustand Q , Folgezustand Q^+

C	D	Q^+
0	*	Q
1	*	Q
$\uparrow$	0	0
$\uparrow$	1	1

- ▶ Wert am Dateneingang wird gespeichert, wenn das Taktsignal sich von 0 auf 1 ändert $\Rightarrow$ Vorderflankensteuerung
– " – 1 auf 0 ändert $\Rightarrow$ Rückflankensteuerung
- ▶ Realisierung als Master-Slave Flipflop oder direkt

- ▶ zwei kaskadierte D-Latches
 - ▶ hinteres Latch erhält invertierten Takt
 - ▶ vorderes „Master“-Latch: low-aktiv (transparent bei $C = 0$)
hinteres „Slave“-Latch: high-aktiv (transparent bei $C = 1$)
 - ▶ vorderes Latch speichert bei Wechsel auf $C = 1$
 - ▶ wenig später (Gatterverzögerung im Inverter der Taktleitung) übernimmt das hintere Slave-Latch diesen Wert
 - ▶ anschließend Input für das Slave-Latch stabil
 - ▶ Slave-Latch speichert, sobald Takt auf $C = 0$ wechselt
- ⇒ dies entspricht effektiv einer **Flankensteuerung**:
Wert an D nur relevant, kurz bevor Takt auf $C = 1$ wechselt

Master-Slave D-Flipflop (cont.)



[Hen06] Hades Demo: 16-flipflops/20-dlatch/dff

► zwei kaskadierte pegel-gesteuerte D-Latches


C=0 Master aktiv (transparent)

Slave hat (vorherigen) Wert gespeichert

C=1 Master speichert Wert

Slave transparent, leitet Wert von Master weiter

Vorderflanken-gesteuertes D-Flipflop




- ▶ Dateneingang D wird nur durch Takt-Vorderflanke ausgewertet
- ▶ Gatterlaufzeiten für Funktion essenziell
- ▶ Einhalten der Vorlauf- und Haltezeiten vor/nach der Taktflanke (s.u. *Zeitbedingungen*)

- ▶ Takteingang C
- ▶ Steuereingänge J („jump“) und K („kill“)
- ▶ aktueller Zustand Q , Folgezustand Q^+

C	J	K	Q^+	Funktion
*	*	*	Q	Wert gespeichert
$\uparrow$	0	0	Q	Wert gespeichert
$\uparrow$	0	1	0	Rücksetzen
$\uparrow$	1	0	1	Setzen
$\uparrow$	1	1	$\overline{Q}$	Invertieren


- ▶ universelles Flipflop, sehr flexibel einsetzbar
- ▶ in integrierten Schaltungen nur noch selten verwendet (höherer Hardware-Aufwand als Latch/D-Flipflop)

JK-Flipflop: Realisierung mit D-Flipflop




[Hen06] Hades Demo: 16- flipflops/40- jkff/jkff-prinzip

JK-Flipflop: Realisierung als Master-Slave Schaltung



- Achtung: Schaltung wegen Rückkopplungen schwer zu initialisieren

JK-Flipflop: tatsächliche Schaltung im IC 7476





[Hen06] Hades Demo: 16-flipflops/40-jkff/SN7476-single

Flipflop-Typen: Komponenten/Symbole in Hades



10.4.5 Schaltwerke - Flipflops - Hades

64-040 Rechnerstrukturen und Betriebssysteme


D-type latches




D-type flipflops




JK flipflop



metastable D-Latch (don't use!)




metastable D-flipflop (don't use!)



[Hen06] Hades Demo: 16- flipflops/50- ffdemo/flipflopdemo

Flipflop-Typen: Impulsdiagramme




- ▶ pegel- und vorderflankengesteuertes Flipflop im Vergleich
- ▶ beide Flipflops hier mit jeweils einer Zeiteinheit Verzögerung
- ▶ undefinierte Werte im Latch (cyan dargestellt)
 - ▶ Verletzung der Zeitbedingungen!
 - ▶ gleichzeitiger Wechsel von C und D
 - ▶ in der Realität wird natürlich ein Wert 0 oder 1 gespeichert, er ist aber von externen Parametern abhängig: Temperatur, Versorgungsspannung etc.

- ▶ Flipflops werden entwickelt, um Schaltwerke einfacher zu entwerfen und betreiben
 - ▶ Umschalten des Zustandes wird synchron durch das Taktsignal gesteuert
 - ▶ aber: jedes Flipflop selbst ist ein asynchrones Schaltwerk mit kompliziertem internem Zeitverhalten
 - ▶ Funktion kann nur garantiert werden, wenn (typ-spezifische) Zeitbedingungen eingehalten werden
- ⇒ Daten- und Takteingänge dürfen sich nicht gleichzeitig ändern
Welcher Wert wird gespeichert?
- ⇒ „Vorlauf- und Haltezeiten“ (*setup- / hold-time*)



Flipflops: Vorlauf- und Haltezeit

- ▶ t_s Vorlaufzeit (engl. *setup-time*): Zeitintervall, innerhalb dessen das Datensignal *vor dem nächsten Takt* stabil anliegen muss
- ▶ t_h Haltezeit (engl. *hold-time*): Zeitintervall, innerhalb dessen das Datensignal *nach einem Takt* noch stabil anliegen muss
- ▶ t_{FF} Ausgangsverzögerung

⇒ Verletzung der Zeitbedingungen
„undefinierter“ Wert an Q




Zeitbedingungen: Eingangsvektor





Zeitbedingungen: Eingangsvektor (cont.)

- ▶ Änderungen der Eingangswerte x werden beim Durchlaufen von δ mindestens um $\tau_{\delta_{\min}}$, bzw. maximal um $\tau_{\delta_{\max}}$ verzögert
 - ▶ um die Haltezeit der Zeitglieder einzuhalten, darf x sich nach einem Taktimpuls frühestens zum Zeitpunkt $(t_1 + t_{\text{hold}} - \tau_{\delta_{\min}})$ wieder ändern
 - ▶ um die Vorlaufzeit vor dem nächsten Takt einzuhalten, muss x spätestens zum Zeitpunkt $(t_2 - t_{\text{setup}} - \tau_{\delta_{\max}})$ wieder stabil sein
- ⇒ Änderungen dürfen nur innerhalb des grün markierten Zeitintervall erfolgen




Zeitbedingungen: interner Zustand




Zeitbedingungen: interner Zustand (cont.)

- ▶ zum Zeitpunkt t_1 wird ein Taktimpuls ausgelöst
 - ▶ nach t_{FF} haben die Zeitglieder (Flipflops) den aktuellen Eingangswert z^+ übernommen und geben ihn am Ausgang als neuen Zustand z aus
 - ▶ diese neuen Werte von z laufen durch das δ -Schaltnetz, dabei ist der schnellste Pfad $\tau_{\delta_{min}}$ und der langsamste $\tau_{\delta_{max}}$
- ⇒ der Folgezustand ändert sich innerhalb des grau markierten Zeitintervalls:
 $[(t_{FF} + \tau_{\delta_{min}}) \dots (t_{FF} + \tau_{\delta_{max}})]$



Zeitbedingungen: interner Zustand (cont.)

- ▶ Änderungen am FF-Eingang z^+ dürfen frühestens zum Zeitpunkt $(t_1 + t_{\text{hold}})$ beginnen, sonst wird die Haltezeit t_{hold} verletzt
dazu muss ggf. $\tau_{\delta_{\min}}$ vergrößert werden (zusätzliche Gatterverzögerungen)
- ▶ Änderungen am FF-Eingang z^+ müssen sich spätestens bis zum Zeitpunkt $(t_2 - t_{\text{setup}})$ stabilisiert haben, wegen der Vorlaufzeit t_{setup} vor dem nächsten Takt




- ▶ aus den beiden vorigen Bedingungen ergibt sich sofort die maximal zulässige Taktfrequenz einer Schaltung
- ▶ Umformen und Auflösen nach dem Zeitpunkt des nächsten Takts ergibt zwei notwendige Zeitbedingungen

$$\Delta t \geq (t_{FF} + \tau_{\delta_{\max}} + t_{\text{setup}}) \quad \text{und}$$

$$\Delta t \geq (t_{\text{hold}} + t_{\text{setup}})$$

- ▶ falls dieses Timing verletzt wird (z.B. durch „Übertakten“), kann es (datenabhängig) zu Fehlfunktionen kommen

Taktsignal: Prinzip



- ▶ periodisches digitales Signal, Frequenz f bzw. Periode τ
- ▶ oft symmetrisch
- ▶ asymmetrisch für Zweiphasentakt (s.u.)

▶ **Pegelsteuerung**

Schaltung reagiert auf Eingang, solange das Taktsignal den Wert 1 (bzw. 0) hat

- ▶ high-aktiv: Takt = 1
- ▶ low-aktiv: Takt = 0




▶ **Flankensteuerung**

Schaltung reagiert nur, wenn das Taktsignal den Wert wechselt



- ▶ Vorderflankensteuerung: Wechsel von 0 nach 1
- ▶ Rückflankensteuerung: —"– von 1 nach 0

▶ Zwei- und Mehrphasentakte

Taktsignal: Varianten (cont.)




Taktsignal: Prinzip und Realität



- ▶ Werteverläufe in realen Schaltungen stark gestört
- ▶ Überschwingen/Übersprechen benachbarter Signale
- ▶ Flankensteilheit nicht garantiert (lastabhängig)
ggf. besondere Gatter („Schmitt-Trigger“)

Problem bei Pegelsteuerung

- ▶ während des aktiven Taktpegels werden Eingangswerte minimal verzögert an den Ausgang weiter gegeben
- ▶ durch Invertierungen in den Rückkopplungspfaden von δ , kommt es zu instabilen Zuständen (Oszillationen: $0 \rightarrow 1 \rightarrow 0 \rightarrow \dots$)




- ▶ einzelne pegelgesteuerte Zeitglieder (D-Latches) funktionieren nicht in Rückkopplungspfaden
- ⇒ Verwendung von je zwei pegelgesteuerten Zeitgliedern mit Zweiphasentakt oder
- ⇒ Verwendung flankengesteuerter D-Flipflops

- ▶ pegelgesteuertes D-Latch ist bei aktivem Takt *transparent*
- ▶ rück-gekoppelte Werte werden sofort wieder durchgelassen
- ▶ Oszillation bei invertierten Rückkopplungen


- ▶ Reihenschaltung aus jeweils zwei D-Latches
- ▶ zwei separate, disjunkte Takte Φ_1 und Φ_2
 - ▶ bei Takt Φ_1 übernimmt vorderes Flipflop den Wert
 - erst bei Takt Φ_2 übernimmt hinteres Flipflop
 - ▶ vergleichbar Master-Slave Prinzip bei D-FF aus Latches

Zweiphasentakt (cont.)





Φ_1

Φ_2




- ▶ nicht überlappender Takt mit Phasen Φ_1 und Φ_2
- ▶ vorderes D-Latch übernimmt Eingangswert D während Φ_1
bei Φ_2 übernimmt das hintere D-Latch und liefert Q

Zweiphasentakt: Erzeugung



Zweiphasentakt: Erzeugung (cont.)



- ▶ Verzögerungen geeignet wählen
 - ▶ Eins-Phasen der beiden Takte Φ_1 und Φ_2 sauber getrennt
- ⇒ nicht-überlappende Taktimpulse zur Ansteuerung von Schaltungen mit 2-Phasen-Taktung

- ▶ viele verschiedene Möglichkeiten
- ▶ graphisch oder textuell
- ▶ algebraische Formeln/Gleichungen
- ▶ Flusstafel und Ausgangstafel
- ▶ Zustandsdiagramm
- ▶ State-Charts (hierarchische Zustandsdiagramme)
- ▶ Programme (Hardwarebeschreibungssprachen)

► Flusstafel

Tabelle für die Folgezustände als Funktion des aktuellen Zustands und der Eingabe

= beschreibt das δ -Schaltnetz

► Ausgangstafel

Tabelle für die Ausgabewerte als Funktion des aktuellen Zustands
(und der Eingabe [Mealy-Modell])

= beschreibt das λ -Schaltnetz

- entsprechen Funktionstabellen von Schaltnetzen
- meistens in einer gemeinsamen Tabelle zusammengefasst

- ▶ vier Zustände: {rot, rot-gelb, grün, gelb}
- ▶ Codierung beispielsweise als 2-bit Vektor (z_1, z_0)

- ▶ Flusstafel

Zustand	Codierung		Folgezustand	
	z_1	z_0	z_1^+	z_0^+
rot	0	0	0	1
rot-gelb	0	1	1	0
grün	1	0	1	1
gelb	1	1	0	0

- ▶ Ausgangstafel

Zustand	Codierung		Ausgänge		
	z_1	z_0	rt	ge	gr
rot	0	0	1	0	0
rot-gelb	0	1	1	1	0
grün	1	0	0	0	1
gelb	1	1	0	1	0

- ▶ Funktionstabellen für 2+3 Schaltfunktionen
- ▶ Minimierung z.B. mit KV-Diagrammen


- ▶ **Zustandsdiagramm:** Grafische Darstellung eines Schaltwerks
- ▶ je ein Knoten für jeden Zustand
- ▶ je eine Kante für jeden möglichen Übergang

- ▶ Knoten werden passend benannt
- ▶ Kanten werden mit den Eingabemustern gekennzeichnet, bei denen der betreffende Übergang auftritt

- ▶ Moore-Schaltwerke: Ausgabe wird zusammen mit dem Namen im Knoten notiert
- ▶ Mealy-Schaltwerke: Ausgabe hängt von Zustand (Knoten) und Input ab, sie wird deshalb an den Kanten notiert

siehe auch en.wikipedia.org/wiki/State_diagram

Zustandsdiagramm: Moore-Automat



Zustand




Übergang



- ▶ Ausgangswerte hängen ausschließlich vom Zustand ab
- ▶ können deshalb im jeweiligen Knoten notiert werden
- ▶ Übergänge werden als Pfeile mit der Eingangsbelegung notiert, die den Übergang aktiviert
- ▶ ggf. Startzustand markieren (z.B. Segment, doppelter Kreis)

Zustandsdiagramm: Mealy-Automat



Zustand



Übergang

Bedingung / Ausgangswerte

- ▶ Ausgangswerte hängen nicht nur vom Zustand sondern auch von der Eingabe ab
- ▶ Ausgangswerte an den zugehörigen Kanten notieren
- ▶ übliche Notation: *Eingangsbelegung* / *Ausgangswerte*

- ▶ erweiterte Zustandsdiagramme

1. Hierarchien von Zuständen/Automaten erlauben Abstraktion

- ▶ Knoten repräsentieren entweder einen Zustand
- ▶ oder einen eigenen (Unter-) Automaten
- ▶ *History*-, *Default*-Mechanismen

2. Nebenläufigkeit durch mehrere parallel arbeitende FSMs

3. Timer: Zustände können nach max. Zeit verlassen werden


- ▶ beliebte Spezifikation für komplexe Automaten, eingebettete Systeme, Kommunikationssysteme, Protokolle etc.
- ▶ David Harel, *Statecharts – A visual formalism for complex systems*, CS84-05, Department of Applied Mathematics, The Weizmann Institute of Science, 1984 [Har87]

www.weizmann.ac.il/math/harel/sites/math.harel/files/users/user50/Statecharts.pdf

„State-Charts“ (cont.)

► Beispiel

Citizen quartz multi-alarm




- ▶ eines der **grundlegenden Konzepte der Informatik**
- ▶ Modellierung, Entwurf und Simulation
 - ▶ zeitliche Abfolgen interner Systemzustände
 - ▶ bedingte Zustandswechsel
 - ▶ Reaktionen des Systems auf „Ereignisse“
 - ▶ Folgen von Aktionen
 - ▶ ...
- ▶ weitere „*spezielle*“ Anwendungsszenarien
 - ▶ verteilte Systeme (Client-Server etc.)
 - ▶ Echtzeitsysteme, ggf. mit Erweiterungen
 - ▶ eingebettete Systeme
 - ▶ ...


zahlreiche Beispiele

- in der Programmierung ...

Erkennung des Worts: „a b a“




Game-Design: Verhalten eines Bots



code.tutsplus.com/finite-state-machines-theory-and-implementation--gamedev-11867t


- ▶ Beschreibung von Protokollen
- ▶ Verhalten verteilter Systeme: Client-Server Architektur

Server State Transitions




wiki.ros.org/actionlib/DetailedDescription

Client State Transitions




wiki.ros.org/actionlib/DetailedDescription

- Unterstützung durch Bibliotheken und Werkzeuge
- State-Chart Bibliothek: Beispiel Digitalkamera



Java Script und TypeScript



xstate.js.org, stately.ai, github.com/statelyai/xstate

⇒ beliebig viele weitere Beispiele ...

„Endliche Automaten“ werden in RSB nur hardwarenah genutzt

- ▶ Beschreibung eines Schaltwerks als Programm
 - ▶ normale Hochsprachen C, Java
 - ▶ spezielle Bibliotheken für normale Sprachen SystemC, Hades
 - ▶ Hardwarebeschreibungssprachen Verilog, VHDL
- ▶ Eigenschaften von Hardwarebeschreibungssprachen
 - ▶ Abstraktion und Hierarchie
 - ▶ Modellierung paralleler Abläufe
 - ▶ detailliertes Zeitverhalten von Schaltungen / Leitungen
 - ▶ Systembeschreibung von Hardware und Software
- ▶ Vergleichbar mit parallelen Programmiersprachen, z.B.: Ada
- ▶ hier nicht weiter vertieft. . .
zwei Beispiele: D-Flipflop in Verilog und VHDL

```
module dff (clock, reset, din, dout); // Black-Box Beschreibung
input clock, reset, din;           // Ein- und Ausgänge
output dout;                       //

reg dout;                          // speicherndes Verhalten

always @(posedge clock or reset)   // Trigger für Code
begin                               //
    if (reset)                     // async. Reset
        dout = 1'b0;              //
    else                           // implizite Taktvorderflanke
        dout = din;               //
    end                             //
endmodule
```

- ▶ Deklaration eines Moduls mit seinen Ein- und Ausgängen
- ▶ Deklaration der speichernden Elemente („reg“)
- ▶ Aktivierung des Codes bei Signalwechseln („posedge clock“)

D-Flipflop in VHDL

Very High Speed Integrated Circuit Hardware Description Language

```
library ieee;
use ieee.std_logic_1164.all;

entity dff is
port ( clock    : in  std_logic;
      reset    : in  std_logic;
      din      : in  std_logic;
      dout     : out std_logic);
end entity dff;

architecture behavior of dff is
begin
  dff_p: process (reset, clock) is
  begin
    if reset = '1' then
      dout <= '0';
    elsif rising_edge(clock) then
      dout <= din;
    end if;
  end process dff_p;
end architecture behavior;
```

Direkte Realisierung durch Schaltnetze

1. Spezifikation (textuell oder graphisch, z.B. Zustandsdiagramm)
 2. Aufstellen einer formalen Übergangstabelle
 3. Reduktion der Zahl der Zustände
 4. Wahl der Zustandskodierung und Aufstellen der Übergangstabelle
 5. Minimierung der Schaltnetze
 6. Überprüfung des realisierten Schaltwerks
- ▷ ggf. mehrere Iterationen

Mikroprogrammierung siehe Abschnitt: *11.7 Mikroprogrammierung*, ab Folie 757

- ▶ bei großen Schaltwerken
- ▶ Befehlsabarbeitung in Prozessoren

Vielfalt möglicher Codierungen

- ▶ binäre Codierung: minimale Anzahl der Zustände
 - ▶ einschrittige Codes
 - ▶ one-hot Codierung: ein aktives Flipflop pro Zustand
 - ▶ applikationsspezifische Zwischenformen
-
- ▶ es gibt Entwurfsprogramme zur Automatisierung
 - ▶ gemeinsame Minimierung des Realisierungsaufwands von Ausgangsfunktion, Übergangsfunktion und Speichergliedern

Entwurf ausgehend von Funktionstabellen problemlos

- ▶ alle Eingangsbelegungen und Zustände werden berücksichtigt
- ▶ don't-care Terme können berücksichtigt werden

zwei typische Fehler bei Entwurf ausgehend vom Zustandsdiagramm

- ▶ mehrere aktive Übergänge bei bestimmten Eingangsbelegungen
⇒ Widerspruch
- ▶ keine Übergänge bei bestimmten Eingangsbelegungen
⇒ Vollständigkeit

p Zustände, Zustandsdiagramm mit Kanten $h_{ij}(x)$:

Übergang von Zustand i nach Zustand j unter Belegung x

- für jeden Zustand überprüfen:

kommen alle (spezifizierten) Eingangsbelegungen auch tatsächlich in Kanten vor?


$$\forall i : \bigvee_{j=0}^{2^p-1} h_{ij}(x) = 1$$

p Zustände, Zustandsdiagramm mit Kanten $h_{ij}(x)$:
Übergang von Zustand i nach Zustand j unter Belegung x

- für jeden Zustand überprüfen:
kommen alle (spezifizierten) Eingangsbelegungen nur einmal vor?

$$\forall i : \bigvee_{j,k=0, j \neq k}^{2^p-1} (h_{ij}(x) \wedge h_{ik}(x)) = 0$$

Vollständigkeit und Widerspruchsfreiheit: Beispiel



► für Zustand A

Vollständigkeit

$$x_1 \vee \overline{x_1} x_0 \vee \overline{x_1} = 1 \quad \text{ok}$$

Widerspruchsfreiheit

$$x_1 \wedge \overline{x_1} x_0 = 0 \quad \text{ok}$$

alle Paare testen

$$x_1 \wedge \overline{x_1} = 0 \quad \text{ok}$$

$$\overline{x_1} x_0 \wedge \overline{x_1} \neq 0 \quad \text{zwei Übergänge aktiv! } x_1 = 0, x_0 = 1$$

- ▶ Verkehrsampel
 - ▶ drei Varianten mit unterschiedlicher Zustandskodierung
- ▶ Zählschaltungen
 - ▶ einfacher Zähler, Zähler mit Enable (bzw. Stop),
 - ▶ Vorwärts-Rückwärts Zähler, Realisierung mit JK-Flipflops und D-Flipflops

Beispiel Verkehrsampel:

- ▶ drei Ausgänge: {rot, gelb, grün}
- ▶ vier Zustände: {rot, rot-gelb, grün, gelb}
- ▶ zunächst kein Eingang, feste Zustandsfolge wie oben

- ▶ Aufstellen des Zustandsdiagramms
- ▶ Wahl der Zustandskodierung
- ▶ Aufstellen der Tafeln für δ - und λ -Schaltnetz
- ▶ anschließend Minimierung der Schaltnetze
- ▶ Realisierung (je 1 D-Flipflop pro Zustandsbit) und Test

Schaltwerksentwurf: Ampel – Variante 1

- ▶ vier Zustände, Codierung als 2-bit Vektor (z_1, z_0)
- ▶ Fluss- und Ausgangstafel für binäre Zustandskodierung

Zustand	Codierung		Folgezustand		Ausgänge		
	z_1	z_0	z_1^+	z_0^+	rt	ge	gr
rot	0	0	0	1	1	0	0
rot-gelb	0	1	1	0	1	1	0
grün	1	0	1	1	0	0	1
gelb	1	1	0	0	0	1	0

- ▶ resultierende Schaltnetze

$$z_1^+ = (z_1 \wedge \overline{z_0}) \vee (\overline{z_1} \wedge z_0) = z_1 \oplus z_0$$

$$z_0^+ = \overline{z_0}$$

$$rt = \overline{z_1}$$


$$ge = z_0$$

$$gr = (z_1 \wedge \overline{z_0})$$

Schaltwerksentwurf: Ampel – Variante 1 (cont.)

10.9.1 Schaltwerke - Beispiele - Ampelsteuerung

64-040 Rechnerstrukturen und Betriebssysteme



[Hen06] Hades Demo: 18-fsm/10-trafficlight/ampel_41

Schaltwerksentwurf: Ampel – Variante 2

- ▶ 4+1 Zustände, Codierung als 3-bit Vektor (z_2, z_1, z_0)
Reset-Zustand: alle Lampen aus
- ▶ Zustandsbits korrespondieren mit aktiven Lampen: $gr = z_2$, $ge = z_1$ und $rt = z_0$

Zustand	Codierung			Folgezustand		
	z_2	z_1	z_0	z_2^+	z_1^+	z_0^+
reset	0	0	0	0	0	1
rot	0	0	1	0	1	1
rot-gelb	0	1	1	1	0	0
grün	1	0	0	0	1	0
gelb	0	1	0	0	0	1


- ▶ benutzt 1-bit zusätzlich für die Zustände
- ▶ Ausgangsfunktion λ minimal: entfällt
- ▶ Übergangsfunktion δ :

$$z_2^+ = (z_1 \wedge z_0) \qquad z_1^+ = z_2 \vee (\overline{z_1} \wedge z_0)$$
$$z_0^+ = (\overline{z_2} \wedge \overline{z_0}) \vee (\overline{z_1} \wedge z_0)$$

Schaltwerksentwurf: Ampel – Variante 2 (cont.)

10.9.1 Schaltwerke - Beispiele - Ampelsteuerung

64-040 Rechnerstrukturen und Betriebssysteme



[Hen06] Hades Demo: 18-fsm/10-trafficlight/ampel_42

Schaltwerksentwurf: Ampel – Variante 3


- ▶ vier Zustände, Codierung als 4-bit *one-hot* Vektor (z_3, z_2, z_1, z_0)
- ▶ Beispiel für die Zustandskodierung

Zustand	Codierung				Folgezustand			
	z_3	z_2	z_1	z_0	z_3^+	z_2^+	z_1^+	z_0^+
rot	0	0	0	1	0	0	1	0
rot-gelb	0	0	1	0	0	1	0	0
grün	0	1	0	0	1	0	0	0
gelb	1	0	0	0	0	0	0	1

- ▶ 4-bit statt minimal 2-bit für die Zustände
- ▶ Übergangsfunktion δ minimal: Rotate-Left um 1
 $\Rightarrow$ Automat sehr schnell, hohe Taktrate möglich
- ▶ Ausgangsfunktion λ sehr einfach:

$$gr = z_2 \quad ge = z_3 \vee z_1 \quad rt = z_1 \vee z_0$$


Schaltwerksentwurf: Ampel – Variante 3 (cont.)



- ▶ viele Möglichkeiten der Zustandskodierung
- ▶ Dualcode: minimale Anzahl der Zustände
- ▶ applikations-spezifische Codierungen
- ▶ One-Hot Encoding: viele Zustände, einfache Schaltnetze
- ▶ ...
- ▶ Kosten/Performanz des Schaltwerks abhängig von Codierung
- ▶ Heuristiken zur Suche nach (relativem) Optimum


- ▶ diverse Beispiele für Zählschaltungen
- ▶ Zustandsdiagramme und Flusstafeln
- ▶ Schaltbilder
- ▶ n -bit Vorwärtzzähler
- ▶ n -bit Zähler mit Stop und/oder Reset
- ▶ Vorwärts-/Rückwärtzzähler
- ▶ synchrone und asynchrone Zähler
- ▶ Beispiel: Digitaluhr (BCD Zähler)

2-bit Zähler: Zustandsdiagramm




- Zähler als „trivialer“ endlicher Automat

2-bit Zähler mit Enable: Zustandsdiagramm, Flusstafel




Eingabe Zustand	e $\bar{e}$	
	Folgezustand	
00	01	00
01	10	01
10	11	10
11	00	11

3-bit Zähler mit Enable, Vor-/Rückwärts



Eingabe Zustand	$e v$	$e \bar{v}$	$\bar{e} *$ Folgezustand
000	001	111	000
001	010	000	001
010	011	001	010
011	100	010	011
100	101	011	100
101	110	100	101
110	111	101	110
111	000	110	111


5-bit Zähler mit Reset: Zustandsdiagramm und Flusstafel



Zustand	Index der Eingabe			
	1	2	3	4
A	A	B	AF	A
B	B	C	A	A
C	C	D	B	A
D	D	E	C	A
E	E	F	D	A
F	F	G	E	A
G	G	H	F	A
H	H	I	G	A
I	I	J	H	A
J	J	K	I	A
K	K	L	J	A
L		M	K	A
M	M	N	L	A
N	N	O	M	A
O	O	P	N	A
P	P	Q	O	A
Q	Q	R	P	A
R	R	S	Q	A
S	S	T	R	A
T	T	U	S	A
U	U	V	T	A
V	V	W	U	A
W	W	X	V	A
X	X	Y	W	A
Y	Y	Z	X	A
Z	Z	AA	Y	A
AA	AA	AB	Z	A
AB	AB	AC	AA	A
AC	AC	AD	AB	A
AD	AD	AE	AC	A
AE	AE	AF	AD	A
AF	AF	A	AE	A

Eingabe 1: stop, 2: zählen, 3: rückwärts zählen, 4: Reset nach A


4-bit Binärzähler mit JK-Flipflops



[Hen06] Hades Demo: 30-counters/30-sync/sync

- ▶ $J_0 = K_0 = 1$: Ausgang z_0 wechselt bei jedem Takt
- ▶ $J_i = K_i = (z_0 z_1 \dots z_{i-1})$: Ausgang z_i wechselt, wenn alle niedrigeren Stufen 1 sind


4-bit Binärzähler mit D-Flipflops (kaskadierbar)



[Hen06] Hades Demo: 30-counters/30-sync/sync-dff

- ▶ $D_0 = z_0 \oplus c_{in}$ wechselt bei Takt, wenn Carry-in $c_{in} = 1$
- ▶ $D_i = z_i \oplus (c_{in} z_0 z_1 \dots z_{i-1})$ wechselt, wenn alle niedrigeren Stufen und $c_{in} = 1$



Asynchroner n -bit Zähler/Teiler mit D-Flipflops



[Hen06] Hades Demo: 30-counters/20-async/counter-dff

- ▶ $D_i = \bar{z}_i$: jedes Flipflop wechselt bei seinem Taktimpuls
- ▶ Takteingang C_0 treibt nur das vorderste Flipflop
- ▶ $C_i = z_{i-1}$: Ausgang der Vorgängerstufe als Takt von Stufe i
- ▶ erstes Flipflop wechselt bei jedem Takt $\Rightarrow$ Zählrate $C_0/2$
zweites Flipflop bei jedem zweiten Takt $\Rightarrow$ Zählrate $C_0/4$
 n -tes Flipflop bei jedem n -ten Takt $\Rightarrow$ Zählrate $C_0/2^n$
- ▶ sehr hohe maximale Taktrate
- **Achtung**: Flipflops schalten nacheinander, nicht gleichzeitig

Asynchrone 4-bit Vorwärts- und Rückwärtszähler





Rechnerstrukturen und Betriebssysteme

64-040 Vorlesung RSB Kapitel 11: Rechnerarchitektur (1)


Norman Hendrich



Universität Hamburg
Fakultät für Mathematik, Informatik und Naturwissenschaften
Fachbereich Informatik
Technische Aspekte Multimodaler Systeme

Wintersemester 2025/2026

- ▶ J. Mauchly, J.P. Eckert, J. von-Neumann 1945
 - ▶ Abstrakte Maschine mit minimalem Hardwareaufwand
 - ▶ System mit Prozessor, Speicher, Peripheriegeräten
 - ▶ die Struktur ist unabhängig von dem Problem, das Problem wird durch austauschbaren Speicherinhalt (Programm) beschrieben
 - ▶ gemeinsamer Speicher für Programme und Daten
 - ▶ fortlaufend adressiert
 - ▶ Programme können wie Daten manipuliert werden
 - ▶ Daten können als Programm ausgeführt werden
 - ▶ Befehlszyklus: Befehl holen, decodieren, ausführen
- ⇒ enorm flexibel
- ▶ **alle** aktuellen Rechner basieren auf diesem Prinzip
 - ▶ aber vielfältige Architekturvarianten, Befehlssätze usw.




[TA14]

Fünf zentrale Komponenten:

- ▶ Prozessor mit **Steuerwerk** und **Rechenwerk** (ALU, Register)
- ▶ **Speicher**, gemeinsam genutzt für Programme und Daten
- ▶ **Eingabe-** und **Ausgabewerke**
- ▶ verbunden durch Bussystem

- ▶ Verschaltung der Hardwarekomponenten für alle mögl. Datentransfers
- ▶ abhängig vom Befehl werden nur bestimmte Pfade aktiv
- ▶ Ausführungszyklus



- ▶ bis jetzt
 - ▶ Gatter und Schaltnetze
 - ▶ Flipflops als einzelne Speicherglieder
 - ▶ Schaltwerke zur Ablaufsteuerung
- ▶ weitere Komponenten: Register-Transfer- und Hauptblockebene
 - ▶ Speicher
 - ▶ Busse, Bustiming
 - ▶ Mikroprogrammierung zur Ablaufsteuerung


- ▶ System zur Speicherung von Information
- ▶ als Feld von N Adressen mit je m -bit Speicherworten
- ▶ typischerweise mit n -bit Adressen und $N = 2^n$
- ▶ Kapazität also $2^n \cdot m$ Bits

- ▶ Klassifikation
 - ▶ Speicherkapazität?
 - ▶ Schreibzugriffe möglich?
 - ▶ Schreibzugriffe auf einzelne Bits/Bytes oder nur Blöcke?
 - ▶ Information flüchtig oder dauerhaft gespeichert?
 - ▶ Zugriffszeiten beim Lesen und Schreiben
 - ▶ Technologie

Speicherbausteine: Varianten


Typ	Kategorie	Löschen	byte- adressierbar	flüchtig	Typische Anwendung
SRAM	Lesen/Schreiben	elektrisch	ja	ja	Cache Speicher
DRAM	Lesen/Schreiben	elektrisch	ja	ja	Hauptspeicher (alt)
SDRAM	Lesen/Schreiben	elektrisch	ja	ja	Hauptspeicher
ROM	nur Lesen	—	nein	nein	Embedded (große Stückzahlen)
PROM	nur Lesen	—	nein	nein	Embedded (kleine Stückzahlen)
EPROM	vorw. Lesen	UV-Licht	nein	nein	Prototypen
EEPROM	vorw. Lesen	elektrisch	ja	nein	Prototypen
Flash	Lesen/Schreiben	elektrisch	nein	nein	Speicherkarten, SSDs, Mobile Geräte

ROM: Read-Only Memory



16×8 bit
4-bit Adresse
8-bit Datenwort

- ▶ sehr kompakt, ein Transistor pro Zelle
- ▶ nichtflüchtig (*non-volatile*): Information bleibt beim Ausschalten erhalten
- ▶ spezielle *floating-gate* Transistoren
 - ▶ das *floating-gate* ist komplett nach außen isoliert
 - ▶ einmal gespeicherte Elektronen sitzen dort fest
- ▶ Auslesen beliebig oft möglich, schnell
- ▶ Schreibzugriffe problematisch
 - ▶ intern hohe Spannung erforderlich (Gate-Isolierung überwinden)
 - ▶ Schreibzugriffe einer „0“ nur blockweise
 - ▶ pro Zelle nur einige 10 000 ... 100 M Schreibzugriffe möglich




Speicher, der im Betrieb gelesen und geschrieben werden kann

- ▶ Arbeitsspeicher des Rechners
- ▶ für Programme und Daten
- ▶ keine Abnutzungseffekte
- ▶ benötigt Spannungsversorgung zum Speichern


- ▶ Aufbau als Matrixstruktur
- ▶ n Adressbits, konzeptionell 2^n Wortleitungen
- ▶ m Bits pro Wort
- ▶ Realisierung der einzelnen Speicherstellen?
 - ▶ statisches RAM: 6-Transistor Zelle $\Rightarrow$ SRAM
 - ▶ dynamisches RAM: 1-Transistor Zelle $\Rightarrow$ DRAM

RAM: Blockschaltbild



4 × 4 bit
2-bit Adresse
4-bit Datenwort

RAM: RAS/CAS-Adressdecodierung




Furber: *ARM SoC Architecture* [Fur00]

- ▶ Aufteilen der Adresse in zwei Hälften
- ▶ $\overline{ras}$ „row address strobe“ wählt „Wordline“
 $\overline{cas}$ „column address strobe“ – „Bitline“
- ▶ je ein $2^{(n/2)}$ -bit Decoder/Mux statt ein 2^n -bit Decoder


- ▶ Inhalt bleibt gespeichert solange Betriebsspannung anliegt
- ▶ *sechs-Transistor* Zelle zur Speicherung
 - ▶ weniger Platzverbrauch als Latches/Flipflops
 - ▶ kompakte Realisierung in CMOS-Technologie (s.u.)
 - ▶ zwei rückgekoppelte Inverter zur Speicherung
 - ▶ zwei n-Kanal Transistoren zur Anbindung an die Bitlines
- ▶ schneller Zugriff: Einsatz für Caches
- ▶ deutlich höherer Platzbedarf als DRAMs

SRAM: Sechs-Transistor Speicherstelle („6T“)



[Hen06] Hades Demo: 05-switched/40-cmos/sramcell

SRAM: Hades Demo



- ▶ nur aktiv wenn $nCS = 0$ (*chip select*)
- ▶ Schreiben wenn $nWE = 0$ (*write enable*)
- ▶ Ausgabe wenn $nOE = 0$ (*output enable*)

Edit RAM_1Kx16 hades.models.rtl.lib.memory.RAMoe

File Edit Help

000	XXXX	XXXX	XXXX	XXXX	XXXX	XXXX	XXXX	801b	XXXX
008	XXXX	XXXX	XXXX	XXXX	XXXX	XXXX	XXXX	XXXX	XXXX
010	XXXX	XXXX	XXXX	XXXX	XXXX	XXXX	XXXX	XXXX	XXXX
018	XXXX	XXXX	XXXX	XXXX	XXXX	XXXX	XXXX	XXXX	XXXX


Datenwort 0x801B
in Adresse 0x006

andere Speicherworte
noch ungültig

000	XXXX	XXXX	XXXX	XXXX	XXXX	XXXX	XXXX	XXXX	XXXX
008	XXXX	XXXX	XXXX	XXXX	XXXX	XXXX	XXXX	XXXX	XXXX
0a0	XXXX	XXXX	XXXX	XXXX	XXXX	XXXX	XXXX	XXXX	XXXX
0a8	XXXX	XXXX	XXXX	XXXX	XXXX	XXXX	XXXX	XXXX	XXXX
0b0	XXXX	XXXX	XXXX	XXXX	XXXX	XXXX	XXXX	XXXX	XXXX
0b8	XXXX	XXXX	XXXX	XXXX	XXXX	XXXX	XXXX	XXXX	XXXX
0c0	XXXX	XXXX	XXXX	XXXX	XXXX	XXXX	XXXX	XXXX	XXXX
0c8	XXXX	XXXX	XXXX	XXXX	XXXX	XXXX	XXXX	XXXX	XXXX
0d0	XXXX	XXXX	XXXX	XXXX	XXXX	XXXX	XXXX	XXXX	XXXX
0d8	XXXX	XXXX	XXXX	XXXX	XXXX	XXXX	XXXX	XXXX	XXXX
0e0	XXXX	XXXX	XXXX	XXXX	XXXX	XXXX	XXXX	XXXX	XXXX
0e8	XXXX	XXXX	XXXX	XXXX	XXXX	XXXX	XXXX	XXXX	XXXX
0f0	XXXX	XXXX	XXXX	XXXX	XXXX	XXXX	XXXX	XXXX	XXXX
0f8	XXXX	XXXX	XXXX	XXXX	XXXX	XXXX	XXXX	XXXX	XXXX
100	XXXX	XXXX	XXXX	XXXX	XXXX	XXXX	XXXX	XXXX	XXXX
108	XXXX	XXXX	XXXX	XXXX	XXXX	XXXX	XXXX	XXXX	XXXX
110	XXXX	XXXX	XXXX	XXXX	XXXX	XXXX	XXXX	XXXX	XXXX
118	XXXX	XXXX	XXXX	XXXX	XXXX	XXXX	XXXX	XXXX	XXXX
120	XXXX	XXXX	XXXX	XXXX	XXXX	XXXX	XXXX	XXXX	XXXX
128	XXXX	XXXX	XXXX	XXXX	XXXX	XXXX	XXXX	XXXX	XXXX
130	XXXX	XXXX	XXXX	XXXX	XXXX	XXXX	XXXX	XXXX	XXXX
138	XXXX	XXXX	XXXX	XXXX	XXXX	XXXX	XXXX	XXXX	XXXX


SRAM: Beispiel IC 6116

- ▶ integrierte Schaltung, 16 Ki bit Kapazität
- ▶ Organisation als 2 Ki Worte mit je 8-bit
- ▶ 11 Adresseingänge (A10 ... A0)
- ▶ 8 Anschlüsse für Tristate Daten-Eingang/-Ausgang
- ▶ 3 Steuersignale
 - ▶ $\overline{CS}$ chip-select: Speicher nur aktiv wenn $\overline{CS} = 0$
 - ▶ $\overline{WE}$ write-enable: Daten an gewählte Adresse schreiben
 - ▶ $\overline{OE}$ output-enable: Inhalt des Speichers ausgeben
- ▶ Hades-Demo zum Ausprobieren [Hen06]
 - ▶ Hades Demo: 40-memories/40-ram/demo-6116
 - ▶ Hades Demo: 40-memories/40-ram/two-6116




- ▶ Information wird in winzigen Kondensatoren gespeichert
- ▶ pro Bit je ein Transistor und Kondensator
- ▶ jeder Lesezugriff entlädt den Kondensator
- ▶ *Leseverstärker* zur Messung der Spannung auf der Bitline
Schwellwertvergleich zur Entscheidung logisch 0/1
- Information muss anschließend neu geschrieben werden
- auch ohne Lese- oder Schreibzugriff ist regelmäßiger *Refresh* notwendig, wegen Selbstentladung (Millisekunden)
- $10 \times$ langsamer als SRAM
- + DRAM für hohe Kapazität optimiert, minimaler Platzbedarf

SRAM vs. DRAM



- ▶ 6 Transistoren/bit
- ▶ statisch (kein refresh)
- ▶ schnell



- ▶ 1 Transistor/bit
- ▶ $C = 5 \text{ fF} \approx 47\,000$ Elektronen
- ▶ langsam (sense-amp)

DRAM: Stacked- und Trench-Zelle






Abb. 7: Prototyp von Speicherzellen (Stapelkondensatoren) für zukünftige Speicherchips wie den Ein-Gigabit-Chip. Da für DRAM-Chips eine minimale Speicherkapazität von 25 fF notwendig ist, bringt es erhebliche Platzvorteile, die Kondensatorelemente vertikal übereinander zu stapeln. Die Dicke der Schichten beträgt etwa 50 nm. (Foto: Siemens)


Siemens 1 Gbit DRAM



IBM CMOS-6X embedded DRAM


- ▶ zwei Bauformen: „stacked“ und „trench“
- ▶ Kondensatoren
 - ▶ möglichst kleine Fläche
 - ▶ Kapazität gerade ausreichend

DRAM: Layout



- ▶ veraltete Varianten
 - ▶ FPM: *fast-page mode*
 - ▶ EDO: *extended data-out*
 - ▶ ...
- ▶ heute gebräuchlich
 - ▶ SDRAM: Ansteuerung synchron zu Taktsignal
 - ▶ DDR-SDRAM: *double-data rate* Ansteuerung wie SDRAM
Daten werden mit steigender und fallender Taktflanke übertragen
 - ▶ DDR2...DDR5: Varianten mit höherer Taktrate ...DDR6 ×2
aktuelle Übertragungsraten bis 70,4 GByte/sec pro Speicherkanal
 - ▶ GDDR3...GDDR6X (*Graphics DDR*) ...GDDR7×1,5
derzeit bis 168 GByte/sec
 - ▶ HBM...HBM3E (*High Bandwidth Memory*)
derzeit bis 1 254 GByte/sec

SDRAM: Lesezugriff auf sequenzielle Adressen




[Fur00]

- ▶ Adressierung
- ▶ Wortbreite, Speicherkapazität
- ▶ „Big Endian“ / „Little Endian“
- ▶ „Alignment“
- ▶ „Memory-Map“
- ▶ Beispiel: PC mit Windows

- ▶ spätere Themen
 - ▶ Cache-Organisation für schnelleren Zugriff
 - ▶ Virtueller Speicher für Multitasking
 - ▶ Synchronisation in Multiprozessorsystemen (z.B. MESI-Protokoll)

- ▶ Abspeichern von Zahlen, Zeichen, Strings?
 - ▶ kleinster Datentyp üblicherweise ein Byte (8-bit)
 - ▶ andere Daten als Vielfache: 16-bit, 32-bit, 64-bit ...
- ▶ Organisation und Adressierung des Speichers?
 - ▶ Adressen typisch in Bytes angegeben
 - ▶ erlaubt Adressierung einzelner ASCII-Zeichen usw.
- ▶ aber Maschine/Prozessor arbeitet wortweise
- ▶ Speicher daher ebenfalls wortweise aufgebaut
- ▶ typischerweise 32-bit oder 64-bit

3 Organisationsformen eines 96-bit Speichers: 12×8 , 8×12 , 6×16 Bits



- ▶ diverse Varianten möglich
- ▶ Speicherkapazität: $\# \text{Worte} \times \# \text{Bits/Wort}$
- ▶ meist Byte-adressiert


► Speicherwortbreiten historisch wichtiger Computer

Computer	Bits/Speicherzelle
Burroughs B1700	1
IBM PC	8
DEC PDP-8	12
IBM 1130	16
DEC PDP-15	18
XDS 940	24
Electrologica X8	27
XDS Sigma 9	32
Honeywell 6180	36
CDC 3600	48
CDC Cyber	60

- heute dominieren 8/16/32/64-bit Systeme
- erlaubt 8-bit ASCII, 16-bit Unicode, 32-/64-bit Floating-Point
- Beispiel x86: „byte“, „word“, „double word“, „quad word“

Wort-basierte Organisation des Speichers

- ▶ Speicher Wort-orientiert
- ▶ Adressierung Byte-orientiert
 - ▶ die Adresse des ersten Bytes im Wort
 - ▶ Adressen aufeinanderfolgender Worte unterscheiden sich um 4 (32-bit Wort) oder 8 (64-bit)
- ▶ Adressen normalerweise Vielfache der Wortlänge
- ▶ verschobene Adressen „in der Mitte“ eines Words oft unzulässig



[BO15]

- ▶ gängige Prozessoren unterstützen mehrere Datentypen
- ▶ entsprechend der elementaren Datentypen in C, Java ...
- ▶ `void*` ist ein **Pointer** (Referenz, Speicheradresse)
- ▶ Beispiel für die Anzahl der Bytes:

C Datentyp	DEC Alpha	typ. 32-bit	Intel IA-32 (x86)
int	4	4	4
long int	8	4	4
char	1	1	1
short	2	2	2
float	4	4	4
double	8	8	8
long double	8	8	10/12
void *	8	4	4

Datentypen auf Maschinenebene (cont.)

Abhängigkeiten (!)

- Prozessor
- Betriebssystem
- Compiler

segment word size	16 bit			32 bit					64 bit				
compiler	Microsoft	Borland	Watcom	Microsoft	Intel Windows	Borland	Watcom	Gnu, Clang	Intel Linux	Microsoft	Intel Windows	Gnu, Clang	Intel Linux
bool	2	1	1	1	1	1	1	1	1	1	1	1	1
char	1	1	1	1	1	1	1	1	1	1	1	1	1
wchar_t		2		2	2	2	2	2	2	2	2	4	4
short int	2	2	2	2	2	2	2	2	2	2	2	2	2
int	2	2	2	4	4	4	4	4	4	4	4	4	4
long int	4	4	4	4	4	4	4	4	4	4	4	8	8
int64_t				8	8			8	8	8	8	8	8
enum (typical)	2	2	1	4	4	4	4	4	4	4	4	4	4
float	4	4	4	4	4	4	4	4	4	4	4	4	4
double	8	8	8	8	8	8	8	8	8	8	8	8	8
long double	10	10	8	8	16	10	8	12	12	8	16	16	16
__m64				8	8			8	8		8	8	8
__m128				16	16			16	16	16	16	16	16
__m256				32	32			32	32	32	32	32	32
__m512				64	64			64	64	64	64	64	64
pointer	2	2	2	4	4	4	4	4	4	8	8	8	8
far pointer	4	4	4										
function pointer	2	2	2	4	4	4	4	4	4	8	8	8	8
data member pointer (min)	2	4	6	4	4	8	4	4	4	4	4	8	8
data member pointer (max)		4	6	12	12	8	12	4	4	12	12	8	8
member function pointer (min)	2	12	6	4	4	12	4	8	8	8	8	16	16
member function pointer (max)		12	6	16	16	12	16	8	8	24	24	16	16

www.agner.org/optimize/calling_conventions.pdf


- ▶ *Wie sollen die Bytes innerhalb eines Wortes angeordnet werden?*
- ▶ Speicher wort-basiert $\Leftrightarrow$ Adressierung byte-basiert

Zwei Möglichkeiten / Konventionen:

- ▶ **Big Endian:** Sun, Mac usw.
das MSB (*most significant byte*) hat die kleinste Adresse
das LSB (*least significant byte*) hat die höchste –"–
- ▶ **Little Endian:** Alpha, x86
das MSB hat die höchste, das LSB die kleinste Adresse

satirische Referenz auf Gulliver's Reisen (Jonathan Swift)

Big- vs. Little Endian



- ▶ Anordnung einzelner Bytes in einem Wort (hier 32 bit)
 - ▶ Big Endian ($n \dots n + 3$): MSB ... LSB „String“-Reihenfolge
 - ▶ Little Endian ($n \dots n + 3$): LSB ... MSB „Zahlen“-Reihenfolge
- ▶ beide Varianten haben Vor- und Nachteile
- ▶ ggf. Umrechnung zwischen beiden Systemen notwendig

Byte-Order: Beispiel


```
int A = 15213;  
int B = -15213;  
long int C = 15213;
```

Dezimal: 15213


Binär: 0011 1011 0110 1101

Hex: 3 B 6 D


Linux/Alpha A Sun A



Linux/Alpha B Sun B



Linux c Alpha c Sun c



2-Komplement

Big Endian

Little Endian

Byte-Order: Beispiel Datenstruktur

```
/* JimSmith.c - example record for byte-order demo */

typedef struct employee {
    int    age;
    int    salary;
    char    name[12];
} employee_t;

static employee_t jimmy = {
    23,                // 0x0017
    50000,             // 0xc350
    "Jim Smith",       // J=0x4a i=0x69 usw.
};
```

Byte-Order: Beispiel x86 und SPARC

```
tams12> objdump -s JimSmith.x86.o
JimSmith.x86.o:      file format elf32-i386

Contents of section .data:
 0000 17000000 50c30000 4a696d20 536d6974  ....P...Jim Smit
 0010 68000000                                     h...

tams12> objdump -s JimSmith.sparc.o
JimSmith.sparc.o:    file format elf32-sparc

Contents of section .data:
 0000 00000017 0000c350 4a696d20 536d6974  ....PJim Smit
 0010 68000000                                     h...
```


- ▶ Byte-Order muss bei Datenübertragung zwischen Rechnern berücksichtigt und eingehalten werden
- ▶ Internet-Protokoll (IP) nutzt ein Big Endian Format
- ⇒ auf x86-Rechnern (Little Endian) müssen alle ausgehenden und ankommenden Datenpakete umgewandelt werden
- ▶ zugehörige Hilfsfunktionen / Makros in `netinet/in.h`
 - ▶ inaktiv auf Big Endian, **byte-swapping** auf Little Endian
 - ▶ `ntohl(x)`: network-to-host-long
 - ▶ `htons(x)`: host-to-network-short
 - ▶ ...

Beispiel: Byte-Swapping *network to/from host*

Linux: /usr/include/bits/byteswap.h

(distributionsabhängig)

```
...
/* Swap bytes in 32 bit value.  */
#define __bswap_32(x) \
    (((x) & 0xff000000) >> 24) | (((x) & 0x00ff0000) >> 8) |\
    (((x) & 0x0000ff00) << 8) | (((x) & 0x000000ff) << 24))
...
```

Linux: /usr/include/netinet/in.h

```
...
# if __BYTE_ORDER == __LITTLE_ENDIAN
#   define ntohl(x) __bswap_32 (x)
#   define ntohs(x) __bswap_16 (x)
#   define htonl(x) __bswap_32 (x)
#   define htons(x) __bswap_16 (x)
# endif
...
```

Programm zum Erkennen der Byte-Order


- ▶ Programm gibt Daten byteweise aus
- ▶ C-spezifische Typ- (Pointer-) Konvertierung
- ▶ Details: Bryant, O'Hallaron [BO15], 2.1.4 (Abb. 2.3, 2.4)

```
void show_bytes( byte_pointer start, int len ) {
    int i;
    for( i=0; i < len; i++ ) {
        printf( " %.2x", start[i] );
    }
    printf( "\n" );
}

void show_double( double x ) {
    show_bytes( (byte_pointer) &x, sizeof( double ));
}

...
```

„Misaligned“ Zugriff




- ▶ Speicher wird (meistens) Byte-weise adressiert, aber Zugriffe lesen/schreiben jeweils ein ganzes Speicherwort
 - ▶ Beispiel: 8-Byte-Wort in Little Endian Speicher
 - ▶ „aligned“ bezüglich Speicherwort
 - ▶ „non aligned“ an Byte-Adresse 12
- ⇒ was passiert bei „krummen“ (*misaligned*) Adressen?
- ▶ automatische Umsetzung auf mehrere Zugriffe (x86)
 - ▶ Programmabbruch (SPARC)

- ▶ CPU kann im Prinzip alle möglichen Adressen ansprechen
- ▶ in der Regel: **kein voll ausgebauter Speicher**
32 bit Adresse entsprechen 4 GiB Hauptspeicher, 64 bit ...

⇒ „Memory Map“

- ▶ Adressdecoder als Hardwareeinheit
 - ▶ Aufteilung in *read-write*- und *read-only*-Bereiche
 - ▶ ROM zum Booten notwendig
 - ▶ Read-only in *eingebetteten Systemen*: Firmware, OS, Programme
 - ▶ zusätzliche Speicherbereiche für „memory mapped“ I/O
- ▶ Adressabbildung in Betriebssystemen (Windows, Linux etc.)
 - ▶ Zuordnung von Adressen zu „realem“ Speicher
 - ▶ alle Hardwarekomponenten (+ Erweiterungskarten)
Ein-/Ausgabekanäle
Interrupts
 - ▶ Verwaltung über *Treiber*


Adressabbildung Hardware: ARM



32-bit ARM Prozessor
4 × 8-bit SRAMs
4 × 8-bit ROMs

[Fur00]

Adressabbildung Hardware: ARM (cont.)




Adressdecoder Hardware

[Fur00]


- ▶ 16-bit erlaubt 64K Adressen: 0x0000 ... 0xFFFF
- ▶ ROM-Bereich für Boot / Betriebssystemkern
- ▶ RAM-Bereich für Betriebssystem (z.B. Interrupt-Tabelle)
- ▶ RAM-Bereich für Hauptspeicher (Programme und Daten)
- ▶ I/O-Bereiche für serielle / parallele Schnittstellen
- ▶ I/O-Bereiche für weitere Schnittstellen

Demo und Beispiel: im Praktikum RSB (64-042)

► Windows 95 (32-bit System: 4 GiB Adressraum)



- ▶ Windows 95 (32-bit System)
 - ▶ 32-bit Adressen, 4 GiByte Adressraum
 - ▶ Aufteilung 2 GiB für Programme, obere 1+1 GiB für Windows
 - ▶ unabhängig vom physisch vorhandenen Speicher
 - ▶ Beispiel der Zuordnung, diverse Bereiche für I/O reserviert




The screenshot shows the 'Memory Map' window in Windows 95. It displays a list of reserved I/O address ranges, each with a blue icon and a description. The ranges are listed in hexadecimal format, showing the start and end addresses in brackets, followed by the device name. The list includes:

Address Range	Device
[00000000 - 0009FFFF]	Systemplatine
[000A0000 - 000BFFFF]	Intel(R) Q963/Q965 PCI Express Root Port - 2991
[000A0000 - 000BFFFF]	PCI-Bus
[000A0000 - 000BFFFF]	Radeon X1300/X1550 Series
[000C0000 - 000D3FFF]	Systemplatine
[000C0000 - 000EFFFF]	PCI-Bus
[000F0000 - 000FFFFFF]	PCI-Bus
[000F0000 - 000FFFFFF]	Systemplatine
[00100000 - 00FFFFFF]	Systemplatine
[01000000 - 7FDFFBFF]	Systemplatine
[80000000 - DFFFFFFF]	PCI-Bus
[C0000000 - CFFFFFFF]	Intel(R) Q963/Q965 PCI Express Root Port - 2991
[C0000000 - CFFFFFFF]	Radeon X1300/X1550 Series

- ▶ x86 I/O-Adressraum gesamt nur 64 KiByte
- ▶ je nach Zahl der I/O-Geräte evtl. fast voll ausgenutzt
- ▶ Adressen vom BIOS zugeteilt


► Windows 10 (64-bit System)



⇒ Adressbereiche


mehrstufige Abbildung:

1. alle Hardwarekomponenten, Ein-/Ausgabeeinheiten und Interrupts $\Rightarrow$ Adressbereiche
2. Adressbereiche $\Rightarrow$ physisch vorhandener Speicher



► Linux siehe: free, vmstat, dmidecode, hwinfo, top, lshw, ...


Demnächst: Speicherhierarchie



- ▶ Speicher ist nicht unbegrenzt
 - ▶ muss zugeteilt und verwaltet werden
 - ▶ viele Anwendungen werden vom Speicher dominiert
- ▶ besondere Sorgfalt beim Umgang mit Speicher
 - ▶ Fehler sind besonders gefährlich und schwer zu Debuggen
 - ▶ Auswirkungen sind sowohl zeitlich als auch räumlich entfernt
- ▶ Speicherleistung ist nicht konstant
von Größe des Speichers, Datenstrukturen und -zugriffen abhängig
- ▶ Wechselwirkungen: Speichersystem $\Leftrightarrow$ Programme
 - ▶ Cacheorganisation und Virtual-Memory beeinflussen Performanz/Programmleistung
 - ▶ Anpassung des Programms an das Speichersystem kann Laufzeitverhalten verbessern!

→ siehe *14 Rechnerarchitektur II – Speicherhierarchie*

- ▶ **Bus:** elektrische (und logische) Verbindung
 - ▶ mehrere Geräte
 - ▶ mehrere Blöcke innerhalb einer Schaltung
- ▶ Bündel aus Daten- und Steuersignalen
 - ▶ Kernkomponenten (CPU, Speicher ...) miteinander verbinden
 - ▶ Verbindungen zu den Peripherie-Bausteinen
 - ▶ Verbindungen zu Systemmonitor-Komponenten
 - ▶ Verbindungen zwischen I/O-Controllern und -Geräten



- ▶ konzeptionell bidirektional
 - ▶ mehrere Quellen und mehrere Senken (lesende Zugriffe)
 - ▶ elektrische Realisierung: Tri-State-Treiber oder Open-Drain
- ▶ heute oft: Punkt-zu-Punkt Verbindungen
 - ▶ hohe Übertragungsraten technisch nicht anders möglich
 - ▶ logischer Bus (für Betriebssystem)

Unterscheidungskriterien

- ▶ Bus-Arbitrierung: wer darf, wann, wie lange senden?
 - ▶ Master-Slave
 - ▶ gleichberechtigte Knoten, Arbitrierungsprotokolle
- ▶ synchron: mit globalem Taktsignal vom „Master“-Knoten
asynchron: Wechsel von Steuersignalen löst Ereignisse aus
- ▶ viele Typen standardisiert, mit sehr unterschiedlichen Anforderungen
 - ▶ High-Performance (= Datendurchsatz)

- ▶ einfaches Protokoll, billige Komponenten
- ▶ Multi-Master-Fähigkeit, zentrale oder dezentrale Arbitrierung
- ▶ Echtzeitfähigkeit, Daten-Streaming
- ▶ wenig Leitungen bis zu Zweidraht-Bussen: I²C, SPI, System-Management-Bus ...
- ▶ lange Leitungen: EIA-485, RS-232, Ethernet ...
- ▷ Funkmedium: WLAN, Bluetooth ... (logische Verbindung)


typisches n -bit Mikroprozessor-System:

- ▶ n Adress-Leitungen, also Adressraum 2^n Bytes Adressbus
- ▶ n Daten-Leitungen Datenbus

- ▶ Steuersignale Control
 - ▶ clock: Taktsignal
 - ▶ read/write: Lese-/Schreibzugriff (aus Sicht des Prozessors)
 - ▶ wait: Wartezeit/-zyklen für langsame Geräte
 - ▶ ...

- ▶ um Leitungen zu sparen: teilweise gemeinsam genutzte Leitungen sowohl für Adressen als auch Daten $\Rightarrow$ zusätzliches Steuersignal zur Auswahl Adressen/Daten


Adressbus: Evolution beim Intel x86



[TA14]

- ▶ 20-bit: 1 MiByte Adressraum
- 24-bit: 16 MiByte
- 32-bit: 4 GiByte
- ▶ alle Erweiterungen abwärtskompatibel
- ▶ 64-bit Architekturen: 48-, 56-, 64-bit Adressraum

Synchroner Bus: Lesezugriff mit Timing




- ▶ alle Zeiten über Taktsignal Φ gesteuert
- ▶ $\overline{MREQ}$ -Signal zur Auswahl Speicher oder I/O-Geräte
- ▶ $\overline{RD}$ signalisiert Lesezugriff
- ▶ Wartezyklen, solange der Speicher $\overline{WAIT}$ aktiviert

► typische Parameter

Symbol	[ns]	Min	Max
T_{AD} Adressausgabeverzögerung			4
T_{ML} Adresse ist vor $\overline{MREQ}$ stabil		2	
T_M $\overline{MREQ}$ -Verzögerung nach fallender Flanke von Φ in T_1			3
T_{RL} RD -Verzögerung nach fallender Flanke von Φ in T_1			3
T_{DS} Setup-Zeit vor fallender Flanke von Φ		2	
T_{MH} $\overline{MREQ}$ -Verzögerung nach fallender Flanke von Φ in T_3			3
T_{RH} $\overline{RD}$ -Verzögerung nach fallender Flanke von Φ in T_3			3
T_{DH} Hold-Zeit nach der Deaktivierung von $\overline{RD}$		0	

Asynchroner Bus: Lesezugriff



- ▶ Steuersignale $\overline{MSYN}$: Master fertig
 $\overline{SSYN}$: Slave fertig
- ▶ Handshake zwischen Sender und Empfänger (hier vier Phasen)
- ▶ flexibler für Geräte mit stark unterschiedlichen Zugriffszeiten

- ▶ mehrere Komponenten wollen Übertragung initiieren, aber nur ein Transfer zur Zeit
- ▶ der Bus Zugriff muss serialisiert werden

1. zentrale Arbitrierung



- ▶ Arbiter gewährt Bus-Requests
- ▶ Strategien
 - ▶ Prioritäten für verschiedene Geräte
 - ▶ „round-robin“ Verfahren
 - ▶ „Token“-basierte Verfahren
 - ▶ usw.

2. dezentrale Arbitrierung

- ▶ protokollbasiert
- ▶ Beispiel
 - ▶ Komponenten sehen ob Bus frei ist
 - ▶ wenn ja: Start der Übertragung; wenn nein: warten
 - ▶ zur Kollisionserkennung: Daten vom Bus lesen
 - ▶ bei Inkonsistenzen: Übertragung abbrechen und „später“ erneut versuchen

Bus Arbitrierung (cont.)

- ▶ I/O-Geräte oft höher priorisiert als die CPU
 - ▶ I/O-Zugriffe müssen schnell/sofort behandelt werden
 - ▶ Benutzerprogramm kann warten



[TA14]

- ▶ Menge an (Nutz-) Daten, die pro Zeiteinheit übertragen werden kann
- ▶ zusätzlicher Protokolloverhead $\Rightarrow$ Brutto- / Netto-Datenrate
- ▶

RS-232	50 bit/sec	...	460 Kbit/sec	Peripherie
I ² C	100 Kbit/sec (Std.)	...	3,4 Mbit/sec (High Speed)	
USB	1,5 Mbit/sec (1.x)	...	80 Gbit/sec (4.0v2)	
ISA	128 Mbit/sec	...		MB-Bus
PCI	1 Gbit/sec (2.0)	...	6,4 Gbit/sec (3.0)	
AGP	2,1 Gbit/sec (1x)	...	34,1 Gbit/sec (8x 64-bit)	
PCI Express	2,5 Gbit/sec (1.x)	...	1,9 Tbit/sec (7.0) $\times 16$	
NVLink	640,0 Gbit/sec (1.0)	...	6,4 Tbit/sec (5.0)	GPUs
HyperTransport	25,6 Gbit/sec (1.0)	...	409,6 Gbit/sec (3.1)	CPUs
Infinity Fabric		...	4,1 Tbit/sec	

▶ en.wikipedia.org/wiki/List_of_interface_bit_rates

Peripheral Component Interconnect (Intel 1991)

- ▶ 33 MHz Takt
- ▶ 32-bit Bus-System
- ▶ gemeinsame Adress-/Datenleitungen
- ▶ Arbitrierung durch Bus-Master (die CPU)
- ▶ Abwärtskompatibilität
 - ▶ PCI-Bus als logische Verbindung (SW-Layer) zu Komponenten
 - ▶ technisch: PCIe
- ▶ Auto-Konfiguration
 - ▶ angeschlossene Geräte werden automatisch erkannt
 - ▶ eindeutige Hersteller- und Geräte-Nummern
 - ▶ Betriebssystem kann zugehörigen Treiber laden
 - ▶ automatische Zuweisung von Adressbereichen und IRQs

optional 66 MHz Takt
optional auch 64-bit

```
[maeder@tams165]~>lspci -v
00:00.0 Host bridge: Intel Corporation Sky Lake Host Bridge/DRAM Registers (rev 08)
  Subsystem: Dell Device 06dc
  Flags: bus master, fast devsel, latency 0
  Capabilities: <access denied>

00:02.0 VGA compatible controller: Intel Corporation Sky Lake Integrated Graphics (rev 07)
  Subsystem: Dell Device 06dc
  Flags: bus master, fast devsel, latency 0, IRQ 134
  Memory at e0000000 (64-bit, non-prefetchable) [size=16M]
  Memory at d0000000 (64-bit, prefetchable) [size=256M]
  I/O ports at f000 [size=64]
  Expansion ROM at <unassigned> [disabled]
  Capabilities: <access denied>
  Kernel driver in use: i915_bpo

00:04.0 Signal processing controller: Intel Corporation Device 1903 (rev 08)
  Subsystem: Dell Device 06dc
  Flags: bus master, fast devsel, latency 0, IRQ 16
  Memory at e1340000 (64-bit, non-prefetchable) [size=32K]
  Capabilities: <access denied>
  Kernel driver in use: proc_thermal

00:14.0 USB controller: Intel Corporation Device 9d2f (rev 21) (prog-if 30 [XHCI])
  Subsystem: Dell Device 06dc
  Flags: bus master, medium devsel, latency 0, IRQ 125
  Memory at e1330000 (64-bit, non-prefetchable) [size=64K]
  ...
```

PCI-Bus: Peripheriegeräte (cont.)


The screenshot shows the KMC-Infozentrum application window. The left sidebar contains a tree view with categories like 'Speicher', 'Geräteinformationen', 'Ein-/Ausgabe-Ports', 'Interrupts', 'DMA-Kanäle', 'USB-Geräte', 'Netzwerkinformationen', and 'Grafische Informationen'. The 'PCI' item under 'Geräteinformationen' is selected. The main area displays a table titled 'PCI (Informationen zu PCI)' with two columns: 'Information' and 'Wert'. The table lists various PCI-related information, including Intel Corporation Core Processor Integrated Memory Controller Channel 1 Thermal Control Registers, Intel Corporation Core Processor Integrated Memory Controller Channel 1 Rank Registers, Intel Corporation Core Processor Integrated Memory Controller Channel 1 Control Registers, Intel Corporation Core Processor Integrated Memory Controller Channel 0 Thermal Control Registers, Intel Corporation Core Processor Integrated Memory Controller Channel 0 Rank Registers, Intel Corporation Core Processor Integrated Memory Controller Channel 0 Address Registers, Intel Corporation Core Processor Integrated Memory Controller Channel 0 Control Registers, Intel Corporation Core Processor Integrated Memory Controller Test Registers, Intel Corporation Core Processor Integrated Memory Controller Target Address Decoder, Intel Corporation Core Processor QPI Physical 0, Intel Corporation Core Processor QPI Link 0, Intel Corporation Core Processor QuickPath Architecture System Address Decoder, Intel Corporation Core Processor QuickPath Architecture Genenc Non-Core Registers, VIA Technologies, Inc. VT6308/7/6 (Fire II/M) IEEE 1394 OHCI Controller, nVidia Corporation G98 [Quadro NVS 295], Intel Corporation 5 Series/3400 Series Chipset SMBus Controller, Intel Corporation 82801 SATA RAID Controller, Intel Corporation 5 Series Chipset LPC Interface Controller, Intel Corporation 82801 PCI Bridge, Intel Corporation 5 Series/3400 Series Chipset USB2 Enhanced Host Controller, Intel Corporation 5 Series/3400 Series Chipset PCI Express Root Port 5, Intel Corporation 5 Series/3400 Series Chipset PCI Express Root Port 1, Intel Corporation 5 Series/3400 Series Chipset High Definition Audio, Intel Corporation 5 Series/3400 Series Chipset USB2 Enhanced Host Controller, Intel Corporation 825780M Gigabit Network Connection, Intel Corporation 5 Series/3400 Series Chipset KT Controller, Intel Corporation 5 Series/3400 Series Chipset PT IDER Controller, Intel Corporation 5 Series/3400 Series Chipset HECI Controller, Intel Corporation Core Processor QPI Routing and Protocol Registers, Intel Corporation Core Processor QPI Link, Intel Corporation Core Processor System Control and Status Registers, Intel Corporation Core Processor Semaphore and Scratchpad Registers, Intel Corporation Core Processor System Management Registers, Intel Corporation Core Processor PCI Express Root Port 1, and Intel Corporation Core Processor DMI. The 'Geräteklasse' section is expanded, showing details for 'Unklassified device (0x00)', 'Non-VGA unclassified device (0x00)', 'Unbekannt (0x00)', 'Revision 0x10', 'Hersteller Intel Corporation (0x8086)', 'Gerät Core Processor DMI (0x0131)', 'Subsystem 0000 (0x0000:0x0000)', 'Kontrolle 0x0100', 'Status 0x0011', 'Zwischenspeicher... 0x00', 'Latenz 0', 'Vorspann 0x00', 'Eingebauter Selbst... 0x00', 'Adress-Zuordnung...', 'Erweiterungs-ROM', 'Fähigkeiten 0x89', 'Interrupt', and 'Hoher PCI-Einrich...'.


Information	Wert
3F:05.3	Intel Corporation Core Processor Integrated Memory Controller Channel 1 Thermal Control Registers
3F:05.2	Intel Corporation Core Processor Integrated Memory Controller Channel 1 Rank Registers
3F:05.1	Intel Corporation Core Processor Integrated Memory Controller Channel 1 Address Registers
3F:05.0	Intel Corporation Core Processor Integrated Memory Controller Channel 1 Control Registers
3F:04.3	Intel Corporation Core Processor Integrated Memory Controller Channel 0 Thermal Control Registers
3F:04.2	Intel Corporation Core Processor Integrated Memory Controller Channel 0 Rank Registers
3F:04.1	Intel Corporation Core Processor Integrated Memory Controller Channel 0 Address Registers
3F:04.0	Intel Corporation Core Processor Integrated Memory Controller Channel 0 Control Registers
3F:03.4	Intel Corporation Core Processor Integrated Memory Controller Test Registers
3F:03.1	Intel Corporation Core Processor Integrated Memory Controller Target Address Decoder
3F:03.0	Intel Corporation Core Processor Integrated Memory Controller
3F:02.1	Intel Corporation Core Processor QPI Physical 0
3F:02.0	Intel Corporation Core Processor QPI Link 0
3F:00.1	Intel Corporation Core Processor QuickPath Architecture System Address Decoder
3F:00.0	Intel Corporation Core Processor QuickPath Architecture Genenc Non-Core Registers
04:02.0	VIA Technologies, Inc. VT6308/7/6 (Fire II/M) IEEE 1394 OHCI Controller
01:00.0	nVidia Corporation G98 [Quadro NVS 295]
00:1F.3	Intel Corporation 5 Series/3400 Series Chipset SMBus Controller
00:1F.2	Intel Corporation 82801 SATA RAID Controller
00:1F.0	Intel Corporation 5 Series Chipset LPC Interface Controller
00:1E.0	Intel Corporation 82801 PCI Bridge
00:1D.0	Intel Corporation 5 Series/3400 Series Chipset USB2 Enhanced Host Controller
00:1C.4	Intel Corporation 5 Series/3400 Series Chipset PCI Express Root Port 5
00:1C.0	Intel Corporation 5 Series/3400 Series Chipset PCI Express Root Port 1
00:1B.0	Intel Corporation 5 Series/3400 Series Chipset High Definition Audio
00:1A.0	Intel Corporation 5 Series/3400 Series Chipset USB2 Enhanced Host Controller
00:19.0	Intel Corporation 825780M Gigabit Network Connection
00:16.3	Intel Corporation 5 Series/3400 Series Chipset KT Controller
00:16.2	Intel Corporation 5 Series/3400 Series Chipset PT IDER Controller
00:16.0	Intel Corporation 5 Series/3400 Series Chipset HECI Controller
00:10.1	Intel Corporation Core Processor QPI Routing and Protocol Registers
00:10.0	Intel Corporation Core Processor QPI Link
00:0B.2	Intel Corporation Core Processor System Control and Status Registers
00:0B.1	Intel Corporation Core Processor Semaphore and Scratchpad Registers
00:0B.0	Intel Corporation Core Processor System Management Registers
00:03.0	Intel Corporation Core Processor PCI Express Root Port 1
00:00.0	Intel Corporation Core Processor DMI
Geräteklasse	Unklassified device (0x00)
Geräte-Unterklasse	Non-VGA unclassified device (0x00)
Geräte-Programm...	Unbekannt (0x00)
Revision	0x10
Hersteller	Intel Corporation (0x8086)
Gerät	Core Processor DMI (0x0131)
Subsystem	0000 (0x0000:0x0000)
Kontrolle	0x0100
Status	0x0011
Zwischenspeicher...	0x00
Latenz	0
Vorspann	0x00
Eingebauter Selbst...	0x00
Adress-Zuordnung...	
Erweiterungs-ROM	
Fähigkeiten	0x89
Interrupt	
Hoher PCI-Einrich...	

PCI-Bus: Leitungen („mindestens“)

Signal	Leitungen	Master	Slave	Beschreibung
CLK	1			Takt (33 oder 66 MHz)
AD	32	×	×	Gemultiplexte Adress- und Datenleitungen
PAR	1	×		Adress- oder Datenparitätsbit
C/BE	4	×		Busbefehl/Bitmap für Byte Enable (zeigt gültige Datenbytes an)
FRAME#	1	×		Kennzeichnet, dass AD und C/BE aktiviert sind
IRDY#	1	×		Lesen: Master wird akzeptieren Schreiben: Daten liegen an
IDSEL	1	×		Wählt Konfigurationsraum statt Speicher
DEVSEL#	1		×	Slave hat seine Adresse decodiert und ist in Bereitschaft
TRDY#	1		×	Lesen: Daten liegen an Schreiben: Slave wird akzeptieren
STOP#	1		×	Slave möchte Transaktion sofort abbrechen
PERR#	1			Empfänger hat Datenparitätsfehler erkannt
SERR#	1			Adressparitätsfehler oder Systemfehler erkannt
REQ#	1			Bus-Arbitration: Anforderung des Busses
GNT#	1			–"– Zuteilung des Busses
RST#	1			Setzt das System und alle Geräte zurück


PCI-Bus: Transaktionen





- ▶ einfache serielle Datenübertragung
- ▶ asynchron (kein Taktsignal) Quelle beginnt Übertragung
- ▶ zu vereinbaren: Baudrate 110 ... 19 200, 38 400, 115 200 bits/sec
 - # Datenbits 5, 6, 7, 8
 - # Stopbits 1, 2
 - Parität none, odd, even
- ▶ min. 3 Leitungen: GND, TX, RX (Masse, Transmit, Receive)
oft weitere Leitungen für erweitertes Handshake
- ▶ ursprünglich für Fernschreiber ($\pm 12V$)

- ▶ später Anschluß von Terminals an Rechner, Datenübertragung (Modems)
PC: Ein- und Ausgabe
- ▶ unterschiedliche Logikpegel (TTL, CMOS)
- ▶ Beispiel: 8/N/1 (8-bit, keine Parity, 1-Stopbit)



- ▶ 1996: serielle Datenübertragung von/zu Peripheriegeräten (12 Mb/s)
- ▶ differentielle Signale (störunanfällig), inzwischen 80 Gb/s
- ▶ Hot-plug fähig, Baumstruktur mit Hubs
- ▶ verschiedene Geräteklassen
 - ▶ Ein-/Ausgabegeräte: Tastatur, Maus, Drucker, Scanner, Audio
 - ▶ Massenspeicher: Festplatten, DVD etc.
 - ▶ Netzwerk
 - ▶ Monitor (DisplayPort), Grafikkarten
 - ▶ Dongles
- ▶ Energieversorgung: 0,5 W ... 240 W

```
maeder@tams180:~$ lsusb
Bus 001 Device 001: ID 1d6b:0002 Linux Foundation 2.0 root hub
Bus 002 Device 001: ID 1d6b:0003 Linux Foundation 3.0 root hub
Bus 003 Device 001: ID 1d6b:0002 Linux Foundation 2.0 root hub
Bus 003 Device 002: ID 413c:250e Dell Computer Corp. Dell Laser Mouse MS3220
Bus 003 Device 003: ID 0c45:6a14 Microdia Integrated_Webcam_HD
Bus 003 Device 004: ID 8087:0033 Intel Corp.
Bus 004 Device 001: ID 1d6b:0003 Linux Foundation 3.0 root hub
```

USB: Universal Serial Bus (cont.)

The screenshot shows the KDE-Infozentrum application window. The title bar reads "KDE-Infozentrum". The interface includes a sidebar on the left with a search bar and a tree view of system information categories. The main area is titled "Angeschlossene USB-Geräte" and displays a tree of USB devices. The "Dell Laser Mouse MS3220" is selected and highlighted in blue. To the right of the tree, detailed information for this device is shown, including the manufacturer, various identifiers, and operational parameters.


Angeschlossene USB-Geräte

- xHCI Host Controller (1)
- xHCI Host Controller (2)
- xHCI Host Controller (3)
 - Unbekannt
 - Dell Laser Mouse MS3220**
 - Integrated_Webcam_HD
- xHCI Host Controller (4)

Dell Laser Mouse MS3220


Hersteller: Dell Computer Corp

<i>Klasse</i>	0	((Defined at Interface level))
<i>Unterklasse</i>	0	
<i>Protokoll</i>	0	
<i>USB-Version</i>	2.00	
<i>Anbieter-Kennung</i>	0x413c	(Dell Computer Corp.)
<i>Produkt-Kennung</i>	0x250e	
<i>Revision</i>	0.00	
<i>Geschwindigkeit</i>	12 Mbit/s	
<i>Kanäle</i>	0	
<i>Max. Paketgröße</i>	64	




- ▶ Alternative zu direkt entworfenen Schaltwerken (δ -/ λ -Schaltnetze aus Gattern)
- ▶ „Umprogrammierung“ durch Austausch des Mikroprogramms
 - ▶ Fehlerbehebung möglich
- ⇒ Firmware für Prozessoren
- ▶ *Mikroprogrammzähler μPC* : Register für aktuellen Zustand
- ▶ μPC adressiert den Mikroprogrammspeicher μROM
- ▶ μROM konzeptionell in mehrere Felder eingeteilt
 - ▶ die verschiedenen Steuerleitungen
 - ▶ ein oder mehrere Felder für Folgezustand
 - ▶ ggf. zusätzliche Logik und Multiplexer zur Auswahl unter mehreren Folgezuständen
 - ▶ ggf. Verschachtelung und Aufruf von Unterprogrammen: „nanoProgramm“
- ▶ siehe „Praktikum Rechnerstrukturen und Betriebssysteme“

Mikroprogramm: Beispiel Ampel




- ▶ μPC adressiert das μROM
- ▶ *next*-Ausgang liefert Folgezustand
- ▶ andere Ausgänge steuern die Schaltung
= die Lampen der Ampel



Mikroprogramm: Beispiel zur Auswahl des Folgezustands


11.7 Rechnerarchitektur I - Beispielsystem: D-CORE (16-bit)

64-040 Rechnerstrukturen und Betriebssysteme



- ▶ Multiplexer erlaubt Auswahl des μPC Werts
- ▶ $nextA$, $nextB$ aus dem μROM , externer xa Wert
- ▶ xs Eingang für bedingte Sprünge

Mikroprogramm: Befehlsdecoder des ARM 7 Prozessors




[Fur00]

typisches ARM SoC System


11.8 Rechnerarchitektur I - Beispielsystem: ARM (32-bit)

64-040 Rechnerstrukturen und Betriebssysteme



S. Furber: *ARM System-on-Chip Architecture* [Fur00]

RT-Ebene: ALU des ARM 6 Prozessors




[Fur00]

- ▶ Register für die Operanden A und B
- ▶ Addierer und separater Block für logische Operationen

Multi-Port-Registerbank: Zelle


11.8 Rechnerarchitektur I - Beispielsystem: ARM (32-bit)

64-040 Rechnerstrukturen und Betriebssysteme



- ▶ Prinzip wie 6T-SRAM: rückgekoppelte Inverter
- ▶ mehrere (hier zwei) parallele Lese-Ports
- ▶ mehrere Schreib-Ports möglich, aber kompliziert

Multi-Port Registerbank: Floorplan/Chiplayout




[Fur00]

Kompletter Prozessor: ARM 3

11.8 Rechnerarchitektur I - Beispielsystem: ARM (32-bit)

64-040 Rechnerstrukturen und Betriebssysteme

- ▶ Registerbank (inkl. Program Counter)
- ▶ Inkrementer
- ▶ Adress-Register
- ▶ ALU, Multiplizierer, Shifter
- ▶ Speicherinterface (Data-In / -Out)
- ▶ Steuerwerk
- ▶ bis ARM 7: 3-stufige Pipeline
fetch, decode, execute





[Fur00]

ARM Datentransfer: Register-Operationen

11.8 Rechnerarchitektur I - Beispielsystem: ARM (32-bit)

64-040 Rechnerstrukturen und Betriebssysteme




[Fur00]


ARM Datentransfer: Store-Befehl

11.8 Rechnerarchitektur I - Beispielsystem: ARM (32-bit)

64-040 Rechnerstrukturen und Betriebssysteme



1st cycle: compute address




2nd cycle: store & auto-index [Fur00]


ARM Datentransfer: Funktionsaufruf/Sprungbefehl

11.8 Rechnerarchitektur I - Beispielsystem: ARM (32-bit)

64-040 Rechnerstrukturen und Betriebssysteme



1st cycle: compute branch target




2nd cycle: save return address [Fur00]

Hardwareorganisation eines typischen PC

11.9 Rechnerarchitektur I - Beispielsystem: PC x86/amd64 (64-bit)

64-040 Rechnerstrukturen und Betriebssysteme




[BO15]

Programmausführung: 1. Benutzereingabe

11.9 Rechnerarchitektur I - Beispielsystem: PC x86/amd64 (64-bit)

64-040 Rechnerstrukturen und Betriebssysteme




[BO15]

Programmausführung: 2. Programm laden

11.9 Rechnerarchitektur I - Beispielsystem: PC x86/amd64 (64-bit)

64-040 Rechnerstrukturen und Betriebssysteme




[BO15]

Programmausführung: 3. Programmlauf

11.9 Rechnerarchitektur I - Beispielsystem: PC x86/amd64 (64-bit)

64-040 Rechnerstrukturen und Betriebssysteme



[BO15]



Rechnerstrukturen und Betriebssysteme

64-040 Vorlesung RSB Kapitel 12: Rechnerarchitektur (2) Instruction Set Architecture

Norman Hendrich




Universität Hamburg
Fakultät für Mathematik, Informatik und Naturwissenschaften
Fachbereich Informatik
Technische Aspekte Multimodaler Systeme

Wintersemester 2025/2026

Rechnerstrukturen und Betriebssysteme – Einordnung

12 Instruction Set Architecture

64-040 Rechnerstrukturen und Betriebssysteme




Definitionen

1. *The term architecture is used here to describe the attributes of a system as seen by the programmer, i.e., the conceptual structure and functional behaviour, as distinct from the organization and data flow and control, the logical and the physical implementation.*
[Amdahl, Blaauw, Brooks]
2. *The study of computer architecture is the study of the organization and interconnection of components of computer systems. Computer architects construct computers from basic building blocks such as memories, arithmetic units and buses. From these building blocks the computer architect can construct anyone of a number of different types of computers, ranging from the smallest hand-held pocket-calculator to the largest ultra-fast super computer. The functional behaviour of the components of one computer are similar to that of any other computer, whether it be ultra-small or ultra-fast.*


ISA – Instruction **S**et **A**rchitecture

⇒ alle für den Programmierer sichtbaren Attribute einer Rechnerarchitektur

- ▶ der (konzeptionellen) Struktur
 - ▶ Funktionseinheiten der Hardware:
Recheneinheiten, Speicher, Verbindungssysteme
- ▶ des Verhaltens
 - ▶ Organisation des programmierbaren Speichers
 - ▶ Datentypen und Datenstrukturen: Codierungen und Darstellungen
 - ▶ Befehlssatz
 - ▶ Befehlsformate
 - ▶ Modelle für Befehls- und Datenzugriffe
 - ▶ Ausnahmebedingungen



- Befehlssatz: die zentrale Schnittstelle



[PH22]

- ▶ Speichermodell Wortbreite, Adressierung . . .
- ▶ Rechnerklasse Stack-/Akku-/Registermaschine
- ▶ Registersatz Anzahl und Art der Rechenregister
- ▶ Befehlssatz Definition aller Befehle
- ▶ Art, Zahl der Operanden Anzahl/Wortbreite/Reg./Speicher
- ▶ Ausrichtung der Daten Alignment/Endianness
- ▶ Ein- und Ausgabe, Unterbrechungsstruktur (Interrupts)
- ▶ Systemsoftware Loader, Assembler, Compiler, Debugger

- ▶ Prämisse: von-Neumann Prinzip
 - ▶ Daten und Befehle im gemeinsamen Hauptspeicher
- ▶ Abarbeitung des Befehlszyklus in Endlosschleife
 - ▶ Programmzähler PC adressiert den Speicher
 - ▶ gelesener Wert kommt in das Befehlsregister IR
 - ▶ Befehl decodieren
 - ▶ Befehl ausführen
 - ▶ nächsten Befehl auswählen
- ▶ benötigte Register

Steuerwerk

PC	Program Counter	Adresse des Befehls
IR	Instruction Register	aktueller Befehl

Rechenwerk

R0 ... R31	Registerbank	Rechenregister (Operanden)
ACC	Akkumulator	= Minimalanforderung

Instruction Fetch

„Befehl holen“ Phase im Befehlszyklus

1. Programmzähler (PC) liefert Adresse für den Speicher
2. Lesezugriff auf den Speicher
3. Resultat wird im Befehlsregister (IR) abgelegt
4. Programmzähler wird inkrementiert (ggf. auch später)
 - ▶ Beispiel für 32 bit RISC mit 32 bit Befehlen
 - ▶ $IR = MEM[PC]$
 - ▶ $PC = PC + 4$
 - ▶ bei CISC-Maschinen evtl. weitere Zugriffe notwendig, abhängig von der Art und der Länge des Befehls

Instruction Decode

„Befehl decodieren“ Phase im Befehlszyklus

- ▷ Befehl steht im Befehlsregister IR
- 1. Decoder entschlüsselt Opcode und Operanden
- 2. leitet Steuersignale an die Funktionseinheiten

Operand Fetch

- ▶ wird meist zu anderen Phasen hinzugezählt

RISC: Teil von *Instruction Decode*

CISC: –"– *Instruction Execute*

1. Operanden holen

Instruction Execute

„Befehl ausführen“ Phase im Befehlszyklus

- ▷ Befehl steht im Befehlsregister IR
 - ▷ Decoder hat Opcode und Operanden entschlüsselt
 - ▷ Steuersignale liegen an Funktionseinheiten
 - 1. Ausführung des Befehls durch Aktivierung der Funktionseinheiten
 - 2. ggf. Programmzähler setzen/inkrementieren
-
- ▶ Details abhängig von der Art des Befehls
 - ▶ Ausführungszeit –"–
 - ▶ Realisierung
 - ▶ fest verdrahtete Hardware
 - ▶ mikroprogrammiert

Welche Befehle braucht man?

Befehlsklassen	Beispiele
▶ arithmetische Operationen	add, sub, inc, dec, mult, div
logische Operationen	and, or, xor
schiebe Operationen	shl, sra, srl, ror
▶ Vergleichsoperationen	cmpeq, cmpgt, cmplt
▶ Datentransfers	load, store, I/O
▶ Programm-Kontrollfluss	jump, jmq, branch, call, return
▶ Maschinensteuerung	trap, halt, (interrupt)
⇒ Befehlssätze und Computerarchitekturen (Details später)	
CISC – Complex Instruction Set Computer	
RISC – Reduced Instruction Set Computer	


- ▶ Woher kommen die Operanden / Daten für die Befehle?
 - ▶ Hauptspeicher, Universalregister, Spezialregister
- ▶ Wie viele Operanden pro Befehl?
 - ▶ 0- / 1- / 2- / 3-Adress Maschinen
- ▶ Wie werden die Operanden adressiert?
 - ▶ immediate / direkt / indirekt / indiziert / autinkrement / usw.

⇒ wichtige Unterscheidungsmerkmale für Rechnerarchitekturen

- ▶ Zugriff auf Hauptspeicher: $\approx 100 \times$ langsamer als Registerzugriff
 - ▶ möglichst Register statt Hauptspeicher verwenden!
 - ▶ „load/store“-Architekturen

- ▷ Rechner soll „rechnen“ können
- ▷ typische arithmetische Operation nutzt 3 Variablen
Resultat, zwei Operanden: $X = Y + Z$
add r2, r4, r5 Inhalt von r4 und r5 addieren, Resultat in r2 speichern
- ▶ woher kommen die Operanden?
- ▶ wo soll das Resultat hin?
 - ▶ Speicher
 - ▶ Register
- ▶ entsprechende Klassifikation der Architektur

- ▶ Register (-bank)
 - ▶ liefern Operanden
 - ▶ speichern Resultate
- ▶ interne Hilfsregister
- ▶ ALU, typ. Funktionen:
 - ▶ add, add-carry, sub
 - ▶ and, or, xor
 - ▶ shift, rotate
 - ▶ compare
 - ▶ (floating point ops.)




Woher kommen die Operanden?

- ▶ typische Architektur
 - ▶ von-Neumann Prinzip: alle Daten im Hauptspeicher
 - ▶ 3-Adress Befehle: zwei Operanden, ein Resultat


⇒ „Multiport-Speicher“ mit drei Ports ?

- ▶ sehr aufwändig, extrem teuer, trotzdem langsam



⇒ Register im Prozessor zur Zwischenspeicherung!

- ▶ Datentransfer zwischen Speicher und Registern
 - Load* $\text{reg} = \text{MEM}[\text{addr}]$
 - Store* $\text{MEM}[\text{addr}] = \text{reg}$
- ▶ RISC: Rechenbefehle arbeiten *nur* mit Registern
- ▶ CISC: gemischt, Operanden in Registern oder im Speicher



- 3-Adress Format
 - ▶ $X = Y + Z$
 - ▶ sehr flexibel, leicht zu programmieren
 - ▶ Befehl muss 3 Adressen codieren
- 2-Adress Format
 - ▶ $X = X + Z$
 - ▶ eine Adresse doppelt verwendet: Resultat und ein Operand
 - ▶ Format wird häufig verwendet
- 1-Adress Format
 - ▶ $ACC = ACC + Z$
 - ▶ alle Befehle nutzen das Akkumulator-Register
 - ▶ häufig in älteren / 8-bit Rechnern
- 0-Adress Format
 - ▶ $TOS = TOS + NOS$
 - ▶ Stapelspeicher: *top of stack*, *next of stack*
 - ▶ Adressverwaltung entfällt
 - ▶ im Compilerbau beliebt

Beispiel: n-Adress Maschine

Beispiel: $Z = (A-B) / (C + D * E)$

Hilfsregister: T

3-Adress Maschine

```
sub Z, A, B
mul T, D, E
add T, C, T
div Z, Z, T
```

2-Adress Maschine

```
mov Z, A
sub Z, B
mov T, D
mul T, E
add T, C
div Z, T
```

1-Adress Maschine

```
load D
mul E
add C
stor Z
load A
sub B
div Z
stor Z
```

0-Adress Maschine

```
push E
push D
mul
push C
add
push B
push A
sub
div
pop Z
```

Beispiel: Stack-Maschine / 0-Adress Maschine

Beispiel: $Z = (A-B) / (C + D * E)$

0-Adress Maschine

push E

push D

mul

push C

add


push B

push A

sub

div


pop Z



- ▶ „immediate“
 - ▶ Operand steht direkt im Befehl
 - ▶ kein zusätzlicher Speicherzugriff
 - ▶ aber Länge des Operanden beschränkt
- ▶ „direkt“
 - ▶ Adresse des Operanden steht im Befehl
 - ▶ keine zusätzliche Adressberechnung
 - ▶ ein zusätzlicher Speicherzugriff
 - ▶ Adressbereich beschränkt
- ▶ „indirekt“
 - ▶ Adresse eines Pointers steht im Befehl
 - ▶ erster Speicherzugriff liest Wert des Pointers
 - ▶ zweiter Speicherzugriff liefert Operanden
 - ▶ sehr flexibel (aber langsam)


- ▶ „register“
 - ▶ wie Direktmodus, aber Register statt Speicher
 - ▶ 32 Register: benötigen 5 bit im Befehl
 - ▶ genug Platz für 2- oder 3-Adress Formate
- ▶ „register-indirekt“
 - ▶ Befehl spezifiziert ein Register
 - ▶ mit der Speicheradresse des Operanden
 - ▶ ein zusätzlicher Speicherzugriff
- ▶ „indiziert“
 - ▶ Angabe mit Register und Offset
 - ▶ Inhalt des Registers liefert Basisadresse
 - ▶ Speicherzugriff auf: Basisadresse + Offset
 - ▶ ideal für Array- und Objektzugriffe
 - ▶ Hauptmodus in RISC-Rechnern (auch: „Versatz-Modus“)

Direkte Adressierung




- ▶ Adresse des Operanden steht im Befehl
- ▶ keine zusätzliche Adressberechnung
- ▶ ein zusätzlicher Speicherzugriff: z.B. $R3 = \text{MEM}[\text{addr32}]$
- ▶ Adressbereich beschränkt oder 2-Wort Befehl (wie Immediate)

Indirekte Adressierung




- ▶ Adresse eines Pointers steht im Befehl
- ▶ keine zusätzliche Adressberechnung
- ▶ zwei zusätzliche Speicherzugriffe:
z.B. $\text{tmp} = \text{MEM}[\text{addr32}]$ $\text{R3} = \text{MEM}[\text{tmp}]$
- ▶ typische CISC-Adressierungsart, viele Taktzyklen
- ▶ kommt bei RISC-Rechnern nicht vor

Indexaddressing



Updateaddressing



► indizierte Adressierung, z.B. für Arrayzugriffe

► $\text{addr} = \langle \text{Sourceregister} \rangle + \langle \text{Basisregister} \rangle$

► $\text{addr} = \langle \text{Sourceregister} \rangle + \text{offset}$


Beispiel: MIPS Adressierungsarten

1. Immediate addressing





immediate

2. Register addressing





register

3. Base addressing





index + offset

4. PC-relative addressing



PC + offset

5. Pseudodirect addressing



$PC_{(31..28)} \& \text{address}$

welche Adressierungsarten / -Varianten sind üblich?

- ▶ 0-Adress (Stack-) Maschine Java virtuelle Maschine
 - ▶ 1-Adress (Akkumulator) Maschine 8-bit Mikrocontroller
einige x86 Befehle
 - ▶ 2-Adress Maschine 16-bit Rechner
einige x86 Befehle
 - ▶ 3-Adress Maschine 32-bit RISC
-
- ▶ CISC Rechner unterstützen diverse Adressierungsarten
 - ▶ RISC meistens nur indiziert mit Offset
 - ▶ siehe en.wikipedia.org/wiki/Addressing_mode


- ▷ Befehlsregister IR enthält den aktuellen Befehl
- ▷ z.B. einen 32-bit Wert

0	1	0	0	1	1	1	0	1	1	1	1	1	1	0	0	0	0	0	0	0	0	0	0	0	0	0	1	0	0	0
---	---	---	---	---	---	---	---	---	---	---	---	---	---	---	---	---	---	---	---	---	---	---	---	---	---	---	---	---	---	---

31 0

Wie soll die Hardware diesen Wert interpretieren?

- ▶ direkt in einer Tabelle nachschauen (Mikrocode-ROM)
 - ▶ Problem: Tabelle müsste 2^{32} Einträge haben
- ⇒ Aufteilung in Felder: Opcode und Operanden
- ⇒ Decodierung über mehrere, kleine Tabellen
- ⇒ unterschiedliche Aufteilung für unterschiedliche Befehle: **Befehlsformate**



- ▶ Befehlsformat: Aufteilung in mehrere Felder
 - ▶ Opcode eigentlicher Befehl
 - ▶ ALU-Operation add/sub/incr/shift/usw.
 - ▶ Register-Indizes Operanden / Resultat
 - ▶ Speicher-Adressen für Speicherzugriffe
 - ▶ Immediate-Operanden Werte direkt im Befehl
- ▶ Lage und Anzahl der Felder abhängig vom Befehlssatz

- ▶ MIPS: Beispiel für 32-bit RISC Architekturen
 - ▶ alle Befehle mit 32-bit codiert
 - ▶ nur 3 Befehlsformate (R, I, J)
- ▶ D-CORE: Beispiel für 16-bit Architektur
 - ▶ siehe Praktikum RSB (64-042) für Details
- ▶ Intel x86: Beispiel für CISC-Architekturen
 - ▶ irreguläre Struktur, viele Formate
 - ▶ mehrere Codierungen für einen Befehl
 - ▶ 1-Byte . . . 36-Bytes pro Befehl

- ▶ festes Befehlsformat
 - ▶ alle Befehle sind 32 Bit lang
- ▶ Opcode-Feld ist immer 6-bit breit
 - ▶ codiert auch verschiedene Adressierungsmodi

wenige Befehlsformate

- ▶ R-Format
 - ▶ Register-Register ALU-Operationen
- ▶ I-/J-Format
 - ▶ Lade- und Speicheroperationen
 - ▶ alle Operationen mit unmittelbaren Operanden
 - ▶ Jump-Register
 - ▶ Jump-and-Link-Register

MIPS: Übersicht


„Microprocessor without Interlocked Pipeline Stages“

- ▶ entwickelt an der Univ. Stanford, seit 1982
- ▶ Einsatz: eingebettete Systeme, SGI Workstations/Server
- ▶ klassische 32-bit RISC Architektur
- ▶ 32-bit Wortbreite, 32-bit Speicher, 32-bit Befehle
- ▶ 32 Register: R0 ist konstant Null, R1 . . . R31 Universalregister
- ▶ Load-Store Architektur, nur base+offset Adressierung
- ▶ sehr einfacher Befehlssatz, 3-Adress Befehle
- ▶ keinerlei HW-Unterstützung für „komplexe“ SW-Konstrukte
- ▶ SW muss sogar HW-Konflikte („Hazards“) vermeiden
- ▶ Koprozessor-Konzept zur Erweiterung

- ▶ 32 Register, R0 ... R31, jeweils 32-bit
- ▶ R1 bis R31 sind Universalregister
- ▶ R0 ist konstant Null (Schreiboperationen werden ignoriert)
 - ▶ R0 Tricks
 - R5 = -R5 sub R5, R0, R5
 - R4 = 0 add R4, R0, R0
 - R3 = 17 addi R3, R0, 17
 - if (R2 != 0) bne R2, R0, label
- ▶ keine separaten Statusflags
- ▶ Vergleichsoperationen setzen Zielregister auf 0 bzw. 1
 - R1 = (R2 < R3) slt R1, R2, R3

- ▶ Übersicht und Details: [PH22, PH20]
David A. Patterson, John L. Hennessy: *Computer Organization and Design*
– *The Hardware/Software Interface*
- ▶ dort auch hervorragende Erläuterung der Hardwarestruktur
- ▶ klassische fünf-stufige Befehlspipeline
 - ▶ Instruction-Fetch Befehl holen
 - ▶ Decode Decodieren und Operanden holen
 - ▶ Execute ALU-Operation oder Adressberechnung
 - ▶ Memory Speicher lesen oder schreiben
 - ▶ Write-Back Resultat in Register speichern


MIPS: Hardwarestruktur



[PH22]

MIPS: Befehlsformate


Befehl im R-Format



- ▶ op: Opcode Typ des Befehls 0 = „alu-op“
 - rs: source register 1 erster Operand 23 = „r23“
 - rt: source register 2 zweiter Operand 30 = „r30“
 - rd: destination register Zielregister 3 = „r3“
 - shift: shift amount (optionales Shiften) 0 = „0“
 - funct: ALU function Rechenoperation 34 = „sub“
- ⇒ $r3 = r23 - r30$ `sub r3, r23, r30`

MIPS: Befehlsformate

Befehl im I-Format




- ▶ op: Opcode Typ des Befehls 35 = „lw“
- rs: base register Basisadresse 8 = „r8“
- rt: destination register Zielregister 5 = „r5“
- addr: address offset Offset 6 = „6“

⇒ $r5 = \text{MEM}[r8+6]$ `lw r5, 6(r8)`

- ▶ 32-bit RISC Architektur, Motorola 1998
- ▶ besonders einfaches Programmiermodell
 - ▶ Program Counter PC
 - ▶ 16 Universalregister R0...R15
 - ▶ Statusregister C („carry flag“)
 - ▶ 16-bit Befehle (um Programmspeicher zu sparen)
- ▶ Verwendung
 - ▶ Mikrocontroller für eingebettete Systeme, z.B. „*Smart Cards*“
 - ▶ siehe en.wikipedia.org/wiki/M.CORE

- ▶ ähnlich M·CORE
- ▶ gleiches Registermodell, aber nur 16-bit Wortbreite
 - ▶ Program Counter PC
 - ▶ 16 Universalregister R0...R15
 - ▶ Statusregister C („carry flag“)
- ▶ Subset der Befehle, einfachere Codierung
- ▶ vollständiger Hardwareaufbau in Hades verfügbar
 - ▶ [Hen06] Hades Demo: 60-dcore/t3/chapteroder Simulator mit Assembler aus den Praktikumsunterlagen
 - ▶ 64-042: Rechnerstrukturen und Betriebssysteme (t3asm)



D-CORE: Registermodell



► sichtbar für Programmierer: R0 ... R15, PC und C

Befehl	Funktion
mov	move register
addu, addc	Addition (ohne, mit Carry)
subu	Subtraktion
and, or, xor	logische Operationen
lsl, lsr, asr	logische, arithmetische Shifts
cmpe, cmpne ...	Vergleichsoperationen
movi, addi ...	Operationen mit Immediate-Operanden
ldw, stw	Speicherzugriffe: load und store
br, jmp	unbedingte Sprünge
bt, bf	bedingte Sprünge
jsr	Unterprogrammaufruf
trap	Software interrupt
rfi	return from interrupt

D-CORE: Befehlsformate



- ▶ 4-bit Opcode, 4-bit Registeradressen
- ▶ einfaches Zerlegen des Befehls in die einzelnen Felder

- ▶ übliche Bezeichnung für die Intel-Prozessorfamilie
8086, 80286, 80386, 80486, Pentium ... Pentium 4, Core 2, Core-i, Core Ultra ...
- ▶ eigentlich „IA-32“ (Intel architecture, 32-bit) ... „IA-64“
- ▶ irreguläre Struktur: CISC
- ▶ historisch gewachsen: diverse Erweiterungen (MMX, SSE, AVX ...)
- ▶ Abwärtskompatibilität: IA-64 mit IA-32 Emulation
- ▶ ab 386 auch wie reguläre 8-Register Maschine verwendbar

Hinweis: niemand erwartet, dass Sie sich alle Details merken



Intel x86: Evolution


Chip	Datum	MHz	Transistoren	Speicher	Anmerkungen
4004	4/1971	0,108	2 300	640 B	erster Mikroprozessor auf einem Chip
8008	4/1972	0,108	3 500	16 KiB	erster 8-bit Mikroprozessor
8080	4/1974	2	6 000	64 KiB	„general-purpose“ CPU auf einem Chip
8086	6/1978	5–10	29 000	1 MiB	erste 16-bit CPU auf einem Chip
8088	6/1979	5–8	29 000	1 MiB	Einsatz im IBM-PC
80286	2/1982	8–12	134 000	16 MiB	„Protected-Mode“
80386	10/1985	16–33	275 000	4 GiB	erste 32-bit CPU
80486	4/1989	25-100	1,2M	4 GiB	integrierter 8K Cache
Pentium	3/1993	60–233	3,1M	4 GiB	zwei Pipelines, später MMX
Pentium Pro	3/1995	150–200	5,5M	4 GiB	integrierter first und second-level Cache
Pentium II	5/1997	233–400	7,5M	4 GiB	Pentium Pro plus MMX
Pentium III	2/1999	450–1 400	9,5–44M	4 GiB	SSE-Einheit
Pentium 4	11/2000	1 300–3 600	42–188M	4 GiB	Hyperthreading
Core-2	5/2007	1 600–3 200	143–410M	4 GiB	64-bit Architektur, Mehrkernprozessoren
Core-i...	11/2008	2,500–3,600	> 700M	64 GiB	Speichercontroller, Taktanpassung
...					GPU, I/O-Contr., Spannungsregelung ...
...	11/2021				Befehlssatz: AVX ...
...					Performance- + Efficiency-Cores ...

Beispiel: Core i9-14900K Prozessor

Performance Cores	8 ($\times$ 2 Hyperthreading)
Taktfrequenz	3,2 GHz (max. 6,0 GHz)
L1 Cache	8 $\times$ 32 KiB I + 48KiB D
L2 Cache	8 $\times$ 2,0 MiB (I+D)
Efficiency Cores	16
Taktfrequenz	2,4 GHz (max. 4,4 GHz)
L1 Cache	16 $\times$ 32 KiB I + 64KiB D
L2 Cache	4 $\times$ 2 MiB (I+D)
L3 Cache	36 MiB (I+D)
Memory Controller	2 $\times$ 44,8 GiB/s
DMI Durchsatz	16 GT/s $\leftrightarrow$ Chipsatz
Prozess	7 nm
Größe	257 mm ²
Leistungsaufnahme	125 W (< 253 W)

Quellen: ark.intel.com, www.intel.de
en.wikichip.org





- „Little Endian“: LSB eines Wortes bei der kleinsten Adresse

x86: Speichermodell (cont.)

- Speicher voll byte-adressierbar
- misaligned Zugriffe langsam

- Beispiel

Word at Address BH
Contains FE06H


Byte at Address 9H
Contains 1FH

Word at Address 6H
Contains 230BH

Word at Address 2H
Contains 74CBH

Word at Address 1H
Contains CB31H

[IA6]



x86: Register


63	31	15	0	
RAX	EAX	AX	AH AL	accumulator
RBX	EBX	BX	BH BL	base addr
RCX	ECX	CX	CH CL	count: String, Loop
RDX	EDX	DX	DH DL	data, multiply/divide
RSI	ESI	SI		index, string src
RDI	EDI	DI		index, string dst
RSP	ESP	SP		stackptr
RBP	EBP	BP		base of stack segment
		CS		code segment
		SS		stack segment
		DS		data segment
		ES		extra data segment
		FS		
		GS		
RIP	EIP	IP		PC
	EFLAGS			status
64-bit Mode 32-bit Mode 16-bit Mode				
R8 ... R15	...D	...W	...L	

	8086
	E... ab 386
	R... x86-64

79	0
FPR0	
FPR7	

FP Status

x86: EFLAGS Register



S Indicates a Status Flag

C Indicates a Control Flag

X Indicates a System Flag



Reserved bit positions. DO NOT USE.
Always set to values previously read.

[IA6]

x86: Datentypen

bytes

word

doubleword

quadword

integer

(2-complement b/w/dw/qw)

ordinal

(unsigned b/w/dw/qw)

BCD

(one digit per byte, multiple bytes)

packed BCD

(two digits per byte, multiple bytes)

near pointer

(32 bit offset)

far pointer


(16 bit segment + 32 bit offset)

bit field

bit string

byte string

float / double / extended



Funktionalität

Datenzugriff	<code>mov, xchg</code>
Stack-Befehle	<code>push, pusha, pop, popa</code>
Typumwandlung	<code>cwd, cdq, cbw (byte→word), movsx ...</code>
Binärarithmetik	<code>add, adc, inc, sub, sbb, dec, cmp, neg ...</code> <code>mul, imul, div, idiv ...</code>
Dezimalarithmetik	<code>(packed/unpacked BCD) daa, das, aaa ...</code>
Logikoperationen	<code>and, or, xor, not, sal, shr, shr ...</code>
Sprungbefehle	<code>jmp, call, ret, int, iret, loop, loopne ...</code>
String-Operationen	<code>ovs, cmps, scas, load, stos ...</code>
„high-level“	<code>enter (create stack frame) ...</code>
diverses	<code>lahf (load AH from flags) ...</code>
Segment-Register	<code>far call, far ret, lds (load data pointer)</code>

- CISC: zusätzlich diverse Ausnahmen/Spezialfälle

- ▶ außergewöhnlich komplexes Befehlsformat

- | | |
|---------------------------|----------------------------------|
| 1. prefix | repeat / segment override / etc. |
| 2. opcode | eigentlicher Befehl |
| 3. register specifier | Ziel / Quellregister |
| 4. address mode specifier | diverse Varianten |
| 5. scale-index-base | Speicheradressierung |
| 6. displacement | Offset |
| 7. immediate operand | |

- ▶ außer dem Opcode alle Bestandteile optional

- ▶ unterschiedliche Länge der Befehle, von 1 ... 36 Bytes

⇒ extrem aufwändige Decodierung

⇒ CISC – **C**omplex **I**nstruction **S**et **C**omputer


x86: Befehlsformat-Modifizier („prefix“)

- ▶ alle Befehle können mit Modifiern ergänzt werden


segment override	Adresse aus angewähltem Segmentregister
address size	Umschaltung 16/32/64-bit Adresse
operand size	Umschaltung 16/32/64-bit Operanden
repeat	Stringoperationen: für alle Elemente
lock	Speicherschutz bei Multiprozessorsystemen

x86 Befehlskodierung: Beispiele


a. JE EIP + displacement




b. CALL



c. MOV EBX, [EDI + 45]




d. PUSH ESI



e. ADD EAX, #6765



f. TEST EDX, #42



- ▶ 1 Byte . . . 36 Bytes
- ▶ vollkommen irregulär
- ▶ w: Auswahl 16/32 bit

[PH22]

x86 Befehlskodierung: Beispiele (cont.)

Instruction	Function
JE name	If equal (CC) {EIP=name}; EIP-128 ≤ name < EIP+128
JMP name	{EIP=name};
CALL name	SP=SP-4; M[SP]=EIP+5; EIP=name;
MOVW EBX,[EDI + 45]	EBX=M[EDI+45]
PUSH ESI	SP=SP-4; M[SP]=ESI
POP EDI	EDI=M[SP]; SP=SP+4
ADD EAX,#6765	EAX=EAX+6765
TEST EDX,#42	Set condition codes (flags) with EDX & 42
MOVSL	M[EDI]=M[ESI]; EDI=EDI+4; ESI=ESI+4

[PH22]

x86: Assembler-Beispiel `print(...)`

Addr	Opcode	Assembler	C Quellcode

		<code>.file "hello.c"</code>	
		<code>.text</code>	
0000	48656C6C 6F207838 36210A00	<code>.string "Hello x86!\\n"</code>	
		<code>.text</code>	
		<code>print:</code>	
0000	55	<code>pushl %ebp</code>	<code> void print(char* s) {</code>
0001	89E5	<code>movl %esp,%ebp</code>	
0003	53	<code>pushl %ebx</code>	
0004	8B5D08	<code>movl 8(%ebp),%ebx</code>	
0007	803B00	<code>cmpb \$0,(%ebx)</code>	<code> while(*s != 0) {</code>
000a	7418	<code>je .L18</code>	
		<code>.align 4</code>	
		<code>.L19:</code>	
000c	A100000000	<code>movl stdout,%eax</code>	<code> putc(*s, stdout);</code>
0011	50	<code>pushl %eax</code>	
0012	0FBE03	<code>movsbl (%ebx),%eax</code>	
0015	50	<code>pushl %eax</code>	
0016	E8FCFFFFFF	<code>call _IO_putc</code>	
001b	43	<code>incl %ebx</code>	<code> s++;</code>
001c	83C408	<code>addl \$8,%esp</code>	<code> }</code>
001f	803B00	<code>cmpb \$0,(%ebx)</code>	
0022	75E8	<code>jne .L19</code>	
		<code>.L18:</code>	
0024	8B5DFC	<code>movl -4(%ebp),%ebx</code>	<code> }</code>
0027	89EC	<code>movl %ebp,%esp</code>	
0029	5D	<code>popl %ebp</code>	
002a	C3	<code>ret</code>	

x86: Assembler-Beispiel `main(...)`

12.5 Instruction Set Architecture - Intel x86-Architektur

64-040 Rechnerstrukturen und Betriebssysteme

Addr	Opcode	Assembler	C Quellcode

		.Lfe1:	
		.Lscope0:	
002b	908D7426	.align 16	
	00		
		main:	
0030	55	pushl %ebp	int main(int argc, char** argv) {
0031	89E5	movl %esp,%ebp	
0033	53	pushl %ebx	
0034	BB00000000	movl \$.LC0,%ebx	print("Hello x86!\\n");
0039	803D000000	cmpb \$0,.LC0	
	00000000		
0040	741A	je .L26	
0042	89F6	.align 4	
		.L24:	
0044	A100000000	movl stdout,%eax	
0049	50	pushl %eax	
004a	0FBE03	movsbl (%ebx),%eax	
004d	50	pushl %eax	
004e	E8FCFFFFFF	call _IO_putc	
0053	43	incl %ebx	
0054	83C408	addl \$8,%esp	
0057	803B00	cmpb \$0,(%ebx)	
005a	75E8	jne .L24	
		.L26:	
005c	31C0	xorl %eax,%eax	return 0;
005e	8B5DFC	movl -4(%ebp),%ebx	}
0061	89EC	movl %ebp,%esp	
0063	5D	popl %ebp	
0064	C3	ret	

Kriterien für einen *guten* Befehlssatz

- ▶ vollständig: alle notwendigen Instruktionen verfügbar
- ▶ orthogonal: keine zwei Instruktionen leisten das Gleiche
- ▶ symmetrisch: z.B. Addition $\Leftrightarrow$ Subtraktion
- ▶ adäquat: technischer Aufwand entsprechend zum Nutzen
- ▶ effizient: kurze Ausführungszeiten

Statistiken zeigen: Dominanz der einfachen Instruktionen

► x86-Prozessor

	Anweisung	Ausführungshäufigkeit %
1.	load	22 %
2.	conditional branch	20 %
3.	compare	16 %
4.	store	12 %
5.	add	8 %
6.	and	6 %
7.	sub	5 %
8.	move reg-reg	4 %
9.	call	1 %
10.	return	1 %
	Total	96 %



► MIPS-Prozessor

Instruction	compress	eqntott	espresso	gcc (cc1)	li	Int. average
load	20.8%	18.5%	21.9%	24.9%	23.3%	22%
store	13.8%	3.2%	8.3%	16.6%	18.7%	12%
add	10.3%	8.8%	8.15%	7.6%	6.1%	8%
sub	7.0%	10.6%	3.5%	2.9%	3.6%	5%
mul				0.1%		0%
div						0%
compare	8.2%	27.7%	15.3%	13.5%	7.7%	16%
mov reg-reg	7.9%	0.6%	5.0%	4.2%	7.8%	4%
load imm	0.5%	0.2%	0.6%	0.4%		0%
cond. branch	15.5%	28.6%	18.9%	17.4%	15.4%	20%
uncond. branch	1.2%	0.2%	0.9%	2.2%	2.2%	1%
call	0.5%	0.4%	0.7%	1.5%	3.2%	1%
return, jmp indirect	0.5%	0.4%	0.7%	1.5%	3.2%	1%
shift	3.8%		2.5%	1.7%		1%
and	8.4%	1.0%	8.7%	4.5%	8.4%	6%
or	0.6%		2.7%	0.4%	0.4%	1%
other (xor, not, . . .)	0.9%		2.2%	0.1%		1%
load FP						0%
store FP						0%
add FP						0%
sub FP						0%
mul FP						0%
div FP						0%
compare FP						0%
mov reg-reg FP						0%
other (abs, sqrt, . . .)						0%

[HP17]

Figure D.15 80x86 instruction mix for five SPECint92 programs.

Bewertung der ISA (cont.)



- über 80 % der Berechnungen eines typischen Programms verwenden nur ca. 20 % der Instruktionen einer CPU
 - sehr einfache Instruktionen werden am häufigsten gebraucht: load, store, add ...
- ⇒ Motivation für RISC

Rechnerarchitekturen mit irregulärem, komplexem Befehlssatz und (unterschiedlich) langer Ausführungszeit

- ▶ aus der Zeit der ersten Großrechner, 60er Jahre
- ▶ Programmierung auf Assemblerebene
- ▶ Komplexität durch sehr viele (mächtige) Befehle umgehen

typische Merkmale

- ▶ Instruktionssätze mit mehreren hundert Befehlen (> 300)
- ▶ unterschiedlich lange Instruktionsformate: 1 ... n-Wort Befehle
 - ▶ komplexe Befehlskodierung
 - ▶ mehrere Schreib- und Lesezugriffe pro Befehl
- ▶ viele verschiedene Datentypen

- ▶ sehr viele Adressierungsarten, -Kombinationen
 - ▶ fast alle Befehle können auf Speicher zugreifen
 - ▶ Mischung von Register- und Speicheroperanden
 - ▶ komplexe Adressberechnung
- ▶ Unterprogrammaufrufe: über Stack
 - ▶ Übergabe von Argumenten
 - ▶ Speichern des Programmzählers
 - ▶ explizite „Push“ und „Pop“ Anweisungen
- ▶ Zustandscodes („*Flags*“)
 - ▶ implizit gesetzt durch arithmetische und logische Anweisungen

Vor- / Nachteile

- + nah an der Programmiersprache, einfacher Assembler
- + kompakter Code: weniger Befehle holen, kleiner I-Cache
- Befehlssatz vom Compiler schwer auszunutzen
- Ausführungszeit abhängig von: Befehl, Adressmodi ...
- Instruktion holen schwierig, da variables Instruktionsformat
- Speicherhierarchie schwer handhabbar: Adressmodi
- Pipelining schwierig

Beispiele

- ▶ Intel x86 / IA-64, Motorola 68 000, DEC Vax

- ▶ ein Befehl kann nicht in einem Takt abgearbeitet werden
- ⇒ Unterteilung in Mikroinstruktionen ($\varnothing 5 \dots 7$)
- ▶ Ablaufsteuerung durch endlichen Automaten
- ▶ meist als ROM (RAM) implementiert, das *Mikroprogramm*worte beinhaltet

1. horizontale Mikroprogrammierung

▶ horizontale Mikroprog.

- ▶ langes Mikroprogrammwort (ROM-Zeile)
- ▶ steuert direkt alle Operationen
- ▶ Spalten entsprechen: Kontrollleitungen und Folgeadressen

2. vertikale Mikroprogrammierung

► vertikale Mikroprog.

- ▶ kurze Mikroprogrammworter
- ▶ Spalten enthalten Mikrooperationscode
- ▶ mehrstufige Decodierung für Kontrollleitungen


+ CISC-Befehlssatz mit wenigen Mikrobefehlen realisieren

+ μ -Programm im RAM: Mikrobefehlssatz austauschbar


– (mehrstufige) ROM/RAM Zugriffe: zeitaufwändig

⇒ wird inzwischen nur noch benutzt, um CISC Befehle in RISC-artige Sequenzen umzusetzen (x86)

horizontale Mikroprogrammierung




vertikale Mikroprogrammierung



Annahme: DIFF = 50 unterschiedliche
Binärbelegungen

$$\lceil \log_2 \text{DIFF} \rceil = 6$$



oft auch: „**Regular Instruction Set Computer**“

- ▶ seit den 80er Jahren: „RISC-Boom“
 - ▶ internes Projekt bei IBM
 - ▶ von Hennessy (Stanford) und Patterson (Berkeley) publiziert
- ▶ Grundidee: Komplexitätsreduktion in der CPU
- ▶ optimierende Compiler statt Assemblerprogrammierung
 - ⇒ statt Mikroprogramm in CISC: mehrere, einfache Assemblerbefehle
 - ⇒ CISC Komplexität der Befehle wird durch Compiler abgelöst

Beispiele

- ▶ IBM 801, MIPS, SPARC, DEC Alpha, ARM

typische Merkmale

- ▶ reduzierte Anzahl einfacher Instruktionen (z.B. 128)
 - ▶ benötigen in der Regel mehr Anweisungen für eine Aufgabe
 - ▶ werden aber mit kleiner, sehr schneller Hardware ausgeführt

- ▶ reguläre Struktur, z.B. 32-bit Wortbreite, 32-bit Befehle
- ▶ nur ein-Wort Befehle
- ▶ alle Befehle in gleicher Zeit ausführbar $\Rightarrow$ Pipeline-Verarbeitung
- ▶ Speicherzugriff *nur* durch „Load“ und „Store“ Anweisungen
 - ▶ alle anderen Operationen arbeiten auf Registern
 - ▶ keine Speicheroperanden
- ▶ Register-orientierter Befehlssatz
 - ▶ viele universelle Register, keine Spezialregister (≥ 32)
 - ▶ oft mehrere (logische) *Registersätze*: Zuordnung zu Unterprogrammen, Tasks etc.
- ▶ Unterprogrammaufrufe: über Register
 - ▶ Register für Argumente, „Return“-Adressen, Zwischenergebnisse
- ▶ keine Zustandscodes („*Flags*“)
 - ▶ spezielle Testanweisungen
 - ▶ speichern Resultat direkt im Register

Vor- / Nachteile

- + fest-verdrahtete Logik, kein Mikroprogramm
- + einfache Instruktionen, wenige Adressierungsarten
- + Pipelining gut möglich
- + Cycles per Instruction = 1, bei Superskalarität > 1
in Verbindung mit Pipelining: je Takt (mind.) ein neuer Befehl
- längerer Maschinencode
- viele Register notwendig
 - ▶ optimierende Compiler nötig / möglich
 - ▶ High-performance Speicherhierarchie notwendig

ursprüngliche Debatte

- ▶ streng geteilte Lager
- ▶ pro CISC: einfach für den Compiler; weniger Code Bytes
- ▶ pro RISC: besser für optimierende Compiler;
schnelle Abarbeitung auf einfacher Hardware

aktueller Stand

- ▶ Grenzen verwischen
 - ▶ RISC-Prozessoren werden komplexer
 - ▶ CISC-Prozessoren weisen RISC-Konzepte oder gar RISC-Kern auf
- ▶ für Desktop Prozessoren ist die Wahl der ISA kein Thema
 - ▶ Code-Kompatibilität ist sehr wichtig!
 - ▶ mit genügend Hardware wird alles schnell ausgeführt
- ▶ eingebettete Prozessoren: eindeutige RISC-Orientierung
 - + kleiner, billiger, weniger Leistungsverbrauch



Universität Hamburg

DER FORSCHUNG | DER LEHRE | DER BILDUNG

MIN-Fakultät
Fachbereich Informatik



Rechnerstrukturen und Betriebssysteme


64-040 Vorlesung RSB
Kapitel 13: Assemblerebene

Norman Hendrich



Universität Hamburg
Fakultät für Mathematik, Informatik und Naturwissenschaften
Fachbereich Informatik
Technische Aspekte Multimodaler Systeme

Wintersemester 2025/2026



[BO15]

- ▶ verschiedene Repräsentationen des Programms
 - ▶ Hochsprache
 - ▶ Assembler
 - ▶ Maschinensprache
- ▶ Ausführung der Maschinensprache
 - ▶ von-Neumann Zyklus: Befehl holen, decodieren, ausführen
 - ▶ reale oder virtuelle Maschine


Programme werden nur noch selten in Assembler geschrieben

- ▶ Programmentwicklung in Hochsprachen weit produktiver
- ▶ Compiler/Tools oft besser als handcodierter Assembler

aber **Grundwissen** bleibt trotzdem **unverzichtbar**

- ▶ Verständnis des Ausführungsmodells auf der Maschinenebene
- ▶ Programmverhalten bei Fehlern / Debugging
 - ▶ das High-Level Sprachmodell ist dort nicht anwendbar
- ▶ Programmleistung verstärken
 - ▶ Ursachen für Programm-Ineffizienz verstehen
 - ▶ effiziente „maschinengerechte“ Datenstrukturen / Algorithmen
- ▶ Systemsoftware implementieren
 - ▶ Compilerbau: Maschinencode als Ziel
 - ▶ Betriebssysteme implementieren (Prozesszustände verwalten)
 - ▶ Gerätetreiber schreiben

- ▶ Beschränkung auf wesentliche Konzepte
 - ▶ GNU Assembler für x86-64 (Linux, 64-bit)
 - ▶ nur ein Datentyp: 64-bit Integer (long)
 - ▶ nur kleiner Subset des gesamten Befehlssatzes
- ▶ diverse nicht behandelte Themen
 - ▶ Speicherverwaltung der Datentypen
 - ▶ Behandlung von Makros
 - ▶ Implementierung eines Assemblers (2-pass)
 - ▶ Tipps für effizientes Programmieren
 - ▶ Befehle für die Systemprogrammierung (supervisor mode)
 - ▶ x86 Gleitkommabefehle, Befehlssatzerweiterungen (MMX, SSE, AVX etc.)
 - ▶ ...



beobachtbare Zustände

- ▶ Programmzähler (*Instruction Pointer*)
 - ▶ Adresse der nächsten Anweisung
- ▶ Registerbank
 - ▶ häufig benutzte Programmdaten
- ▶ Zustandscodes
 - ▶ Statusinformationen über die letzte ALU Operation
 - ▶ für bedingte Sprünge benötigt (*Conditional Branch*)

x86-64 rip Register

rax...rbp Register


r8...r15 Register

EFLAGS Register

► Speicher

- byteweise adressierbares Array
- pro Task: Code, Nutzerdaten, (einige) OS Daten
- —"– Kellerspeicher für Unterprogrammaufrufe „Stack“
- —"– Adressraum dynamisch allozierter Datenstrukturen „Heap“

Umwandlung von C in Objektcode



Compilieren zu Assemblercode: Funktion sum()

sum.c

```
long plus(long x, long y);  
  
void sumstore(long x, long y,  
              long *dest)  
{  
    long t = plus(x, y);  
    *dest = t;  
}
```

sum.s

```
sumstore:  
    pushq    %rbx  
    movq     %rdx, %rbx  
    call     plus  
    movq     %rax, (%rbx)  
    popq     %rbx  
    ret
```

[BO15]

- ▶ Befehl `gcc -Og -S sum.c`
- ▶ Erzeugt `sum.s`

```
.globl sumstore
.type sumstore, @function
sumstore:
.LFB35:
.cfi_startproc
pushq %rbx
.cfi_def_cfa_offset 16
.cfi_offset 3, -16
movq %rdx, %rbx
call plus
movq %rax, (%rbx)
popq %rbx
.cfi_def_cfa_offset 8
ret
.cfi_endproc
.LFE35:
.size sumstore, .-sumstore
```

```
.globl sumstore
.type sumstore, @function
sumstore:
.LFB35:
.cfi_startproc
pushq %rbx
.cfi_def_cfa_offset 16
.cfi_offset 3, -16
movq %rdx, %rbx
call plus
movq %rax, (%rbx)
popq %rbx
.cfi_def_cfa_offset 8
ret
.cfi_endproc
.LFE35:
.size sumstore, .-sumstore
```

```
sumstore:
    pushq    %rbx
    movq     %rdx, %rbx
    call     plus
    movq     %rax, (%rbx)
    popq     %rbx
    ret
```

- alles was mit „.“ beginnt: Label, Anweisungen für Linker

- ▶ hardwarenahe Programmierung: Zugriff auf kompletten Befehlssatz und alle Register einer Maschine
- ▶ je ein Befehl pro Zeile
 - ▶ **Mnemonics** für die einzelnen Maschinenbefehle
 - ▶ Konstanten als Dezimalwerte oder Hex-Werte
 - ▶ eingängige Namen für alle Register
 - ▶ Adressen für alle verfügbaren Adressierungsarten
 - ▶ Konvention bei gcc/as x86: Ziel einer Operation steht rechts
- ▶ symbolische **Label** für Sprungadressen
 - ▶ Verwendung in Sprungbefehlen
 - ▶ globale Label definieren Einsprungpunkte für den Linker/Loader

- ▶ nur die von der Maschine unterstützten „primitiven“ Daten
 - ▶ keine Aggregattypen wie Arrays, Strukturen oder Objekte
 - ▶ nur fortlaufend adressierbare Bytes im Speicher
 - ▶ Ganzzahl-Daten, z.B. 1, 2, 4 oder 8 Bytes
 - ▶ Datenwerte für Variablen
 - ▶ positiv oder vorzeichenbehaftet
 - ▶ Textzeichen (ASCII, Unicode)
 - ▶ Gleitkomma-Daten mit 4 oder 8 Bytes
 - ▶ Adressen bzw. „Pointer“
- 8...64 bits
int/long/long long
signed/unsigned
char
float/double
untypisierte Speicheradressen

- ▶ arithmetische/logische Funktionen auf Registern und Speicher
 - ▶ Addition/Subtraktion, Multiplikation usw.
 - ▶ bitweise Logische- und Schiebe-Operationen
- ▶ Datentransfer zwischen Speicher und Registern
 - ▶ Daten aus Speicher in Register laden
 - ▶ Registerdaten im Speicher ablegen
 - ▶ ggf. auch Zugriff auf Spezial-/OS-register
- ▶ Kontrolltransfer
 - ▶ unbedingte / bedingte Sprünge
 - ▶ Unterprogrammaufrufe: Sprünge zu/von Prozeduren
 - ▶ Interrupts, Exceptions, System-Calls

- ▶ Makros: Folge von Assemblerbefehlen

Objektcode: Funktion `sumstore()`

- ▶ 14 Bytes Programmcode
- ▶ x86-Instruktionen mit 1-, 3- oder 5 Bytes
Erklärung s.u.
- ▶ Startadresse: `0x400595`
- ▶ vom Compiler/Assembler gewählt

`0x0400595:`

`0x53`

`0x48`

`0x89`

`0xd3`

`0xe8`

`0xf2`

`0xff`

`0xff`

`0xff`

`0x48`

`0x89`

`0x03`

`0x5b`

`0xc3`

Assembler

- ▶ übersetzt `.s` zu `.o`
- ▶ binäre Codierung jeder Anweisung
- ▶ (fast) vollständiges Bild des ausführbaren Codes
- ▶ keine Verknüpfungen zu Code aus anderen Dateien / zu Bibliotheksfunktionen

Linker / Binder

- ▶ löst Referenzen zwischen Dateien auf
- ▶ kombiniert mit statischen Laufzeit-Bibliotheken
 - ▶ z.B. Code für Bibliotheksfunktionen: `malloc`, `printf` etc.
- ▶ manche Bibliotheken sind *dynamisch* verknüpft
 - ▶ Verknüpfung wird beim Laden in den Speicher, bzw. zur Laufzeit erstellt
 - ▶ gemeinsame Nutzung von Standardbibliotheken

Beispiel: Maschinenbefehl für Speichern

- ▶ C-Code

```
*dest = t;
```

- ▶ speichert Wert t nach Adresse aus dest

- ▶ Assembler

```
movq %rax, (%rbx)
```

- ▶ Kopiere einen 8-Byte Wert in den Hauptspeicher
 - ▶ *Quad*-Worte in x86-64 Terminologie

- ▶ Operanden

t:	Register	%rax
dest:	Register	%rbx
*dest:	Speicher	M[%rbx]

- ▶ Objektcode (x86-Befehlssatz)

```
0x40059e: 48 89 03
```

- ▶ 3-Byte Befehl
 - ▶ an Speicheradresse 0x40059e

[BO15]

```
0000000000400595 <sumstore>:  
400595: 53                push    %rbx  
400596: 48 89 d3          mov     %rdx,%rbx  
400599: e8 f2 ff ff ff   callq   400590 <plus>  
40059e: 48 89 03          mov     %rax, (%rbx)  
4005a1: 5b                pop     %rbx  
4005a2: c3                retq
```

- ▶ `objdump -d ...`
 - ▶ Werkzeug zur Untersuchung des Objektcodes
 - ▶ rekonstruiert aus Binärcode den Assemblercode
 - ▶ kann auf vollständigem, ausführbarem Programm *<executable>* oder einer `.o` Datei ausgeführt werden

Was kann „disassembliert“ werden?

[BO15]

```
% objdump -d WINWORD.EXE
```

```
WINWORD.EXE:      file format pei-i386
```

```
No symbols in "WINWORD.EXE".
```

```
Disassembly of section .text:
```

```
30001000 <.text>:
```

```
30001000:
```

```
30001001:
```

```
30001003:
```

```
30001005:
```

```
3000100a:
```

**Reverse engineering forbidden by
Microsoft End User License Agreement**

- ▶ alles, was als ausführbarer Code interpretiert werden kann
- ▶ Disassembler untersucht Bytes und rekonstruiert Assemblerquelle (soweit möglich)

- ▶ Adressierungsarten
- ▶ arithmetische Operationen
- ▶ Statusregister
- ▶ Umsetzung von Programmstrukturen

Einschränkungen

- ▶ Beispiele nutzen nur die 64-bit Datentypen
long bei Linux (unter Windows nur 4-Byte!)
 - ▶ x86-64 wird wie 16-Register 64-bit Maschine benutzt (=RISC)
 - ▶ CISC Komplexität und Tricks bewusst vermieden
- ▶ Beispiele nutzen gcc/as Syntax (vs. Microsoft, Intel)

Grafiken und Beispiele dieses Abschnitts sind aus

R.E. Bryant, D.R. O'Hallaron: *Computer systems – A programmers perspective* [BO15]

bzw. dem zugehörigen Foliensatz

- ▶ Format: `movq <src>, <dst>`
- ▶ transferiert ein 8-Byte „long“ Wort
- ▶ sehr häufige Instruktion
- ▶ Typ der Operanden
 - ▶ Immediate: Konstante, ganzzahlig
 - ▶ wie C-Konstante, aber mit dem Präfix \$
 - ▶ z.B.: `$0x400`, `$-533`
 - ▶ codiert mit 1, 2 oder 4 Bytes
 - ▶ Register: 16 Ganzzahl-Register
 - ▶ `%rsp` (ggf. auch `%rbp`) für spezielle Aufgaben reserviert
 - ▶ z.T. Spezialregister für andere Anweisungen
 - ▶ Speicher: 8 konsekutive Speicherbytes
 - ▶ zahlreiche Adressmodi

`%rax`

`%rcx`

`%rdx`

`%rbx`

`%rsi`

`%rdi`

`%rsp`

`%rbp`

`%r8`

...

`%r15`

movq Operanden-Kombinationen

	Source	Dest	Src, Dest	C Analog
movq	Imm	Reg	movq \$0x4,%rax	temp = 0x4;
		Mem	movq \$-147, (%rax)	*p = -147;
	Reg	Reg	movq %rax,%rdx	temp2 = temp1;
		Mem	movq %rax, (%rdx)	*p = temp;
	Mem	Reg	movq (%rax), %rdx	temp = *p;

► *Mem-Mem* Kombination nicht möglich

- ▶ Immediate: $\$x \rightarrow x$
 - ▶ positiver (oder negativer) Integerwert
- ▶ Register: $R \rightarrow \text{Reg}[R]$
 - ▶ Inhalt eines der 16 Universalregister `%rax...%r15`
Registername R beginnt immer mit %
- ▶ Normal: $(R) \rightarrow \text{Mem}[\text{Reg}[R]]$
 - ▶ Register R spezifiziert die Speicheradresse
 - ▶ Beispiel: `movq (%rcx), %rax`
- ▶ Displacement: $D(R) \rightarrow \text{Mem}[\text{Reg}[R]+D]$
 - ▶ Register R als Basis-Speicheradresse
 - ▶ Konstantes „Displacement“ D spezifiziert den „Offset“
 - ▶ Beispiel: `movq 8(%rbp), %rdx`

Beispiel: Funktion swap()

```
void swap
(long *xp, long *yp)
{
    long t0 = *xp;
    long t1 = *yp;
    *xp = t1;
    *yp = t0;
}
```

```
swap:
    movq    (%rdi), %rax
    movq    (%rsi), %rdx
    movq    %rdx, (%rdi)
    movq    %rax, (%rsi)
    ret
```

Register	Funktion
%rdi	Argument xp
%rsi	Argument yp
%rax	t0
%rdx	t1

Funktionsweise von swap()

Register

%rdi	0x120
%rsi	0x100
%rax	
%rdx	


Speicher

Address
123
0x120
0x118
0x110
0x108
456
0x100

swap:

```
    movq    (%rdi), %rax    # t0 = *xp
    movq    (%rsi), %rdx    # t1 = *yp
    movq    %rdx, (%rdi)    # *xp = t1
    movq    %rax, (%rsi)    # *yp = t0
    ret
```


Funktionsweise von swap()



swap:

```
movq    (%rdi), %rax    # t0 = *xp
movq    (%rsi), %rdx    # t1 = *yp
movq    %rdx, (%rdi)    # *xp = t1
movq    %rax, (%rsi)    # *yp = t0
ret
```


Funktionsweise von swap()



swap:

```
movq    (%rdi), %rax    # t0 = *xp
movq    (%rsi), %rdx    # t1 = *yp
movq    %rdx, (%rdi)    # *xp = t1
movq    %rax, (%rsi)    # *yp = t0
ret
```


Funktionsweise von swap()



swap:

```
movq    (%rdi), %rax    # t0 = *xp
movq    (%rsi), %rdx    # t1 = *yp
movq    %rdx, (%rdi)    # *xp = t1
movq    %rax, (%rsi)    # *yp = t0
ret
```

Funktionsweise von swap()



swap:

```
movq    (%rdi), %rax    # t0 = *xp
movq    (%rsi), %rdx    # t1 = *yp
movq    %rdx, (%rdi)    # *xp = t1
movq    %rax, (%rsi)    # *yp = t0
ret
```

► allgemeine Form

- $\text{Imm}(\text{Rb}, \text{Ri}, \text{S}) \rightarrow \text{Mem}[\text{Reg}[\text{Rb}] + \text{S} * \text{Reg}[\text{Ri}] + \text{Imm}]$
 - $\langle \text{Imm} \rangle$ Offset
 - $\langle \text{Rb} \rangle$ Basisregister: eines der 16 Integer-Register
 - $\langle \text{Ri} \rangle$ Indexregister: jedes außer %rsp
%rbp grundsätzlich möglich, jedoch unwahrscheinlich
 - $\langle \text{S} \rangle$ Skalierungsfaktor 1, 2, 4 oder 8

► gebräuchlichste Fälle

- $(\text{Rb}) \rightarrow \text{Mem}[\text{Reg}[\text{Rb}]]$
- $\text{Imm}(\text{Rb}) \rightarrow \text{Mem}[\text{Reg}[\text{Rb}] + \text{Imm}]$
- $(\text{Rb}, \text{Ri}) \rightarrow \text{Mem}[\text{Reg}[\text{Rb}] + \text{Reg}[\text{Ri}]]$
- $\text{Imm}(\text{Rb}, \text{Ri}) \rightarrow \text{Mem}[\text{Reg}[\text{Rb}] + \text{Reg}[\text{Ri}] + \text{Imm}]$
- $(\text{Rb}, \text{Ri}, \text{S}) \rightarrow \text{Mem}[\text{Reg}[\text{Rb}] + \text{S} * \text{Reg}[\text{Ri}]]$

Beispiel: Adressberechnung

%rdx	0xf000
%rcx	0x0100

Expression	Address Computation	Address
0x8 (%rdx)	0xf000 + 0x8	0xf008
(%rdx,%rcx)	0xf000 + 0x100	0xf100
(%rdx,%rcx,4)	0xf000 + 4*0x100	0xf400
0x80(,%rdx,2)	2*0xf000 + 0x80	0x1e080

► binäre Operatoren

Format	Berechnung
<code>addq</code> $\langle src \rangle, \langle dst \rangle$	$\langle dst \rangle = \langle dst \rangle + \langle src \rangle$
<code>subq</code> $\langle src \rangle, \langle dst \rangle$	$\langle dst \rangle = \langle dst \rangle - \langle src \rangle$
<code>imulq</code> $\langle src \rangle, \langle dst \rangle$	$\langle dst \rangle = \langle dst \rangle * \langle src \rangle$
<code>salq</code> $\langle src \rangle, \langle dst \rangle$	$\langle dst \rangle = \langle dst \rangle \ll \langle src \rangle$ auch <code>shlq</code>
<code>sarq</code> $\langle src \rangle, \langle dst \rangle$	$\langle dst \rangle = \langle dst \rangle \gg \langle src \rangle$ arithmetisch
<code>shrq</code> $\langle src \rangle, \langle dst \rangle$	$\langle dst \rangle = \langle dst \rangle \gg \langle src \rangle$ logisch
<code>xorq</code> $\langle src \rangle, \langle dst \rangle$	$\langle dst \rangle = \langle dst \rangle \wedge \langle src \rangle$
<code>andq</code> $\langle src \rangle, \langle dst \rangle$	$\langle dst \rangle = \langle dst \rangle \& \langle src \rangle$
<code>orq</code> $\langle src \rangle, \langle dst \rangle$	$\langle dst \rangle = \langle dst \rangle \mid \langle src \rangle$

► unäre Operatoren

Format	Berechnung
<code>incq</code> $\langle dst \rangle$	$\langle dst \rangle = \langle dst \rangle + 1$
<code>decq</code> $\langle dst \rangle$	$\langle dst \rangle = \langle dst \rangle - 1$
<code>negq</code> $\langle dst \rangle$	$\langle dst \rangle = -\langle dst \rangle$
<code>notq</code> $\langle dst \rangle$	$\langle dst \rangle = \sim \langle dst \rangle$

► `leaq`-Befehl: *load effective address*

`leaq` $\langle src \rangle, \langle dst \rangle$

- Adressberechnung für (späteren) Ladebefehl
- Speichert die Adressausdruck $\langle src \rangle$ in Register $\langle dst \rangle$
 $\text{Imm}(\text{Rb}, \text{Ri}, S) \rightarrow \text{Reg}[\text{Rb}] + S * \text{Reg}[\text{Ri}] + \text{Imm}$
- wird oft von Compilern für arithmetische Berechnung genutzt
s. Beispiele

Beispiel: arithmetische Operationen

```
long arith
(long x, long y, long z)
{
    long t1 = x+y;
    long t2 = z+t1;
    long t3 = x+4;
    long t4 = y * 48;
    long t5 = t3 + t4;
    long rval = t2 * t5;
    return rval;
}
```


arith:

```
leaq    (%rdi,%rsi), %rax    # t1
addq    %rdx, %rax          # t2
leaq    (%rsi,%rsi,2), %rdx
salq    $4, %rdx            # t4
leaq    4(%rdi,%rdx), %rcx   # t5
imulq    %rcx, %rax          # rval
ret
```

Register	Funktion
%rdi	Argument x
%rsi	Argument y
%rdx	Argument z, t4
%rax	t1, t2, rval
%rcx	t5

- ▶ Zustandscodes
 - ▶ Setzen
 - ▶ Testen
- ▶ Ablaufsteuerung
 - ▶ Verzweigungen: „If-then-else“
 - ▶ Schleifen: „Loop“-Varianten
 - ▶ Mehrfachverzweigungen: „Switch“

x86: EFLAGS Register



S Indicates a Status Flag
C Indicates a Control Flag
X Indicates a System Flag


 Reserved bit positions. DO NOT USE.
Always set to values previously read.

► x86-64: RFLAGS $\hat{=}$ EFLAGS,
mit „0“ erweitert

[IA6]

Prozessor aus Sicht des Programmierers

- ▶ temporäre Daten, Standardregister
`%rax, ...`
- ▶ Top of Stack
`%rsp`
- ▶ Programmzähler
`%rip`
- ▶ Flag-Bits
CF, ZF, SF, OF



- ▶ vier relevante „Flags“ im Statusregister EFLAGS/RFLAGS
 - ▶ CF Carry Flag
 - ▶ ZF Zero Flag
 - ▶ SF Sign Flag
 - ▶ OF Overflow Flag

1. implizite Aktualisierung durch arithmetische Operationen

- ▶ Beispiel: `addq <src>, <dst>` in C: `t=a+b`
 - ▶ CF höchstwertiges Bit generiert Übertrag: Unsigned-Überlauf
 - ▶ ZF wenn $t = 0$
 - ▶ SF wenn $t < 0$
 - ▶ OF wenn das Zweierkomplement überläuft
 $(a > 0 \ \&\& \ b > 0 \ \&\& \ t < 0) \ || \ (a < 0 \ \&\& \ b < 0 \ \&\& \ t \geq 0)$

2. explizites Setzen durch Vergleichsoperation

- ▶ Beispiel: `cmpq <src2>, <src1>`
wie Berechnung von $\langle src1 \rangle - \langle src2 \rangle$ (subq <src2>, <src1>)
jedoch ohne Abspeichern des Resultats
- ▶ CF höchstwertiges Bit generiert Übertrag
- ▶ ZF setzen wenn $src1 = src2$
- ▶ SF setzen wenn $(src1 - src2) < 0$
- ▶ OF setzen wenn das Zweierkomplement überläuft
 $(a > 0 \ \&\& \ b < 0 \ \&\& \ (a - b) < 0) \ || \ (a < 0 \ \&\& \ b > 0 \ \&\& \ (a - b) \geq 0)$

3. explizites Setzen durch Testanweisung

- ▶ Beispiel: `testq <src2>, <src1>`
wie Berechnung von $\langle src1 \rangle \& \langle src2 \rangle$
jedoch ohne Abspeichern des Resultats

`(andq <src2>, <src1>)`

⇒ hilfreich, wenn einer der Operanden eine Bitmaske ist

- ▶ ZF setzen wenn $src1 \& src2 = 0$
- ▶ SF setzen wenn $src1 \& src2 < 0$

Zustandscodes lesen: set...-Befehle

- ▶ Befehle setzen ein einzelnes Byte (LSB) in Universalregister
- ▶ die anderen 7-Bytes werden nicht verändert

SetX	Condition	Description
sete	ZF	Equal / Zero
setne	~ZF	Not Equal / Not Zero
sets	SF	Negative
setns	~SF	Nonnegative
setg	~ (SF^OF) & ~ZF	Greater (Signed)
setge	~ (SF^OF)	Greater or Equal (Signed)
setl	(SF^OF)	Less (Signed)
setle	(SF^OF) ZF	Less or Equal (Signed)
seta	~CF&~ZF	Above (unsigned)
setb	CF	Below (unsigned)

Beispiel: Zustandscodes lesen

- ▶ ein-Byte Zieloperand (Register, Speicher)
- ▶ meist kombiniert mit `movzbl` (*move with zero-extend byte to long*)
also Löschen der Bits 31...8

```
int gt (long x, long y)
{
    return x > y;
}
```

```
cmpq    %rsi, %rdi    # Compare x:y
setg     %al           # Set when >
movzbl   %al, %eax     # Zero rest of %rax
ret
```

Sprünge („Jump“): j...-Befehle

- unbedingter- / bedingter Sprung (abhängig von Zustandscode)

jX	Condition	Description
jmp	1	Unconditional
je	ZF	Equal / Zero
jne	~ZF	Not Equal / Not Zero
js	SF	Negative
jns	~SF	Nonnegative
jg	~(SF^OF) & ~ZF	Greater (Signed)
jge	~(SF^OF)	Greater or Equal (Signed)
jl	(SF^OF)	Less (Signed)
jle	(SF^OF) ZF	Less or Equal (Signed)
ja	~CF & ~ZF	Above (unsigned)
jb	CF	Below (unsigned)

- ▶ Assemblercode enthält je einen Maschinenbefehl pro Zeile
- ▶ normale Programmausführung ist sequenziell
- ▶ Befehle beginnen an eindeutig bestimmten Speicheradressen
- ▶ **Label**: symbolische Namen für bestimmte Adressen
 - ▶ am Beginn einer Zeile oder vor einem Befehl
 - ▶ vom Programmierer / Compiler vergeben
 - ▶ als **symbolische Adressen** für Sprünge verwendet
- ▶ `_max`: global, Beginn der Funktion `max()`
- ▶ `L9`: lokal, nur vom Assembler verwendete interne Adresse
- ▶ Label müssen in einem Programm eindeutig sein

if-Verzweigung / bedingter Sprung

```
long absdiff
(long x, long y)
{
    long result;
    if (x > y)
        result = x-y;
    else
        result = y-x;
    return result;
}
```

```
absdiff:
    cmpq    %rsi, %rdi    # x:y
    jle     .L4
    movq    %rdi, %rax
    subq    %rsi, %rax
    ret
.L4:       # x <= y
    movq    %rsi, %rax
    subq    %rdi, %rax
    ret
```

Register	Funktion
%rdi	Argument x
%rsi	Argument y
%rax	Rückgabewert

if Übersetzung – goto

- ▶ entspricht C Code mit goto

```
long absdiff
(long x, long y)
{
    long result;
    if (x > y)
        result = x-y;
    else
        result = y-x;
    return result;
}
```

```
long absdiff_j
(long x, long y)
{
    long result;
    int ntest = x <= y;
    if (ntest) goto Else;
    result = x-y;
    goto Done;
Else:
    result = y-x;
Done:
    return result;
}
```

- ▶ Compilerabhängigkeit

-fno-if-conversion

if Übersetzung – goto (cont.)

- ▶ getrennte Code Abschnitte: *then*, *else*
- ▶ „passenden“ ausführen
- ▶ Codeäquivalent

```
val = Test ? Then_Expr : Else_Expr ;
```

```
val = x>y ? x-y : y-x ;
```

```
ntest = !Test ;  
if (ntest) goto Else ;  
val = Then_Expr ;  
goto Done ;  
Else :  
    val = Else_Expr ;  
Done :  
    . . .
```


if Übersetzung – conditional move

- ▶ `cmov..`-Befehl
- ▶ keine Sprünge mehr $\Rightarrow$ gut für Pipelining

-fif-conversion

```
long absdiff
(long x, long y)
{
    long result;
    if (x > y)
        result = x-y;
    else
        result = y-x;
    return result;
}
```

```
absdiff:
    movq    %rdi, %rax    # x
    subq    %rsi, %rax    # result = x-y
    movq    %rsi, %rdx
    subq    %rdi, %rdx    # eval = y-x
    cmpq    %rsi, %rdi    # x:y
    cmovle  %rdx, %rax    # if <=, result = eval
    ret
```

Register	Funktion
%rdi	Argument x
%rsi	Argument y
%rax	Rückgabewert

if Übersetzung – *conditional move* (cont.)

- ▶ *beide Ausdrücke werden berechnet*
 - + Parallelisierung durch Hardware möglich (*Superskalarität*)
 - Performanz bei komplizierter Berechnung
 - Unsicher, da Seiteneffekte!
- ▶ Codeäquivalent

```
val = Test  
  ? Then_Expr  
  : Else_Expr;
```

```
result = Then_Expr;  
eval = Else_Expr;  
nt = !Test;  
if (nt) result = eval;  
return result;
```


- ▶ `while...`, `until...`, `for...` Schleifen
 - ▶ können durch Kombinationen von Sprüngen ersetzt werden
 - ▶ bedingte und unbedingte Vorwärts-/Rückwärtssprünge
- ▶ `case...` Mehrfachverzweigungen
 - ▶ Bedingung wird in Zahl umgesetzt
 - ▶ entspricht Offset in Tabelle mit Sprungzielen
 - ▶ dann unbedingter Sprung
- ▶ jetzt weiter mit Unterprogrammen...

- ▶ Kontrollübergabe
 - ▶ zum Unterprogrammcode
 - ▶ zurück zum Aufruf
- ▶ Datenübergabe
 - ▶ der Argumente
 - ▶ für Rückgabewert
- ▶ Speicherverwaltung
 - ▶ Allokation während der Ausführung
 - ▶ Freigabe nach return

```
P (...) {  
    •  
    •  
    y = Q(x);  
    print(y)  
    •  
}
```

```
int Q(int i)  
{  
    int t = 3*i;  
    int v[10];  
    •  
    •  
    return v[t];  
}
```


- ▶ Kontrollübergabe
 - ▶ zum Unterprogrammcode
 - ▶ zurück zum Aufruf
- ▶ Datenübergabe
 - ▶ der Argumente
 - ▶ für Rückgabewert
- ▶ Speicherverwaltung
 - ▶ Allokation während der Ausführung
 - ▶ Freigabe nach return



- ▶ Kontrollübergabe
 - ▶ zum Unterprogrammcode
 - ▶ zurück zum Aufruf
- ▶ Datenübergabe
 - ▶ der Argumente
 - ▶ für Rückgabewert
- ▶ Speicherverwaltung
 - ▶ Allokation während der Ausführung
 - ▶ Freigabe nach return

```
P (...) {  
  .  
  .  
  y = Q(x);  
  print(y)  
  .  
}
```

```
int Q(int i)  
{  
  int t = 3*i;  
  int v[10];  
  .  
  .  
  return v[t];  
}
```



- ▶ Kontrollübergabe
 - ▶ zum Unterprogrammcode
 - ▶ zurück zum Aufruf
- ▶ Datenübergabe
 - ▶ der Argumente
 - ▶ für Rückgabewert
- ▶ Speicherverwaltung
 - ▶ Allokation während der Ausführung
 - ▶ Freigabe nach return

```
P(...) {  
    .  
    .  
    y = Q(x);  
    print(y)  
    .  
}
```

```
int Q(int i)  
{  
    int t = 3*i;  
    int v[10];  
    .  
    .  
    return v[t];  
}
```


- ▶ Kontrollübergabe
 - ▶ zum Unterprogrammcode
 - ▶ zurück zum Aufruf
- ▶ Datenübergabe
 - ▶ der Argumente
 - ▶ für Rückgabewert
- ▶ Speicherverwaltung
 - ▶ Allokation während der Ausführung
 - ▶ Freigabe nach return

```
P (...) {  
    •  
    •  
    y = Q(x);  
    print(y)  
    •  
}
```

```
int Q(int i)  
{  
    int t = 3*i;  
    int v[10];  
    •  
    •  
    return v[t];  
}
```


Stack (Kellerspeicher)

- ▶ Speicherregion
- ▶ Startadresse vom OS vorgegeben
- ▶ Zugriff mit Stackoperationen
- ▶ wächst in Richtung niedrigerer Adressen
- ▶ Register `%rsp` („Stack-Pointer“)
 - ▶ aktuelle Stack-Adresse
 - ▶ oberstes Element




Stack (Kellerspeicher) (cont.)

- ▶ Implementierung von Funktionen/Prozeduren
 - ▶ Speicherplatz für Aufruf-Parameter
 - ▶ Speicherplatz für lokale Variablen
 - ▶ Rückgabe der Funktionswerte
 - ▶ für rekursive Funktionen benötigt!
- ▶ mehrere Varianten/Konventionen
 - ▶ Parameterübergabe in Registern
 - ▶ „Caller-Save“
 - ▶ „Callee-Save“
 - ▶ Kombinationen davon
 - ▶ Aufruf einer Funktion muss deren Konvention berücksichtigen

Stack: Push

`pushq <src>`


- ▶ holt Operanden aus `<src>`
- ▶ dekrementiert `%rsp` um 8
- ▶ speichert den Operanden unter der von `%rsp` vorgegebenen Adresse



Stack: Push

`pushq <src>`


- ▶ holt Operanden aus `<src>`
- ▶ dekrementiert `%rsp` um 8
- ▶ speichert den Operanden unter der von `%rsp` vorgegebenen Adresse



Stack: Pop

`popq <dst>`


- ▶ liest den Operanden unter der von `%rsp` vorgegebenen Adresse
- ▶ inkrementiert `%rsp` um 8
- ▶ schreibt gelesenen Wert in `<dst>`



Stack: Pop

`popq <dst>`

- ▶ liest den Operanden unter der von `%rsp` vorgegebenen Adresse
- ▶ inkrementiert `%rsp` um 8
- ▶ schreibt gelesenen Wert in `<dst>`



- ▶ x86 ist CISC: spezielle Maschinenbefehle für Funktionsaufruf
 - ▶ `call` zum Aufruf einer Funktion
 - ▶ `ret` zum Rücksprung aus der Funktion
 - ▶ beide Funktionen ähnlich `jmp`: `rip` wird modifiziert
 - ▶ Parameterübergabe über Register und/oder Stack
- ▶ Register mit Spezialaufgaben
 - ▶ `%rsp` „stack-pointer“: Speicheradresse des top-of-stack
 - ▶ `%rbp` „base-pointer“: Speicheradresse des aktuellen Frame
- ▶ Prozeduraufruf: `call <label>`
 - ▶ Rücksprungadresse auf Stack („Push“)
 - ▶ Sprung zu `<label>`
- ▶ Rücksprung: `ret`
 - ▶ Rücksprungadresse vom Stack („Pop“)
 - ▶ Sprung zu dieser Adresse

- ▶ Sprungadressen
 - ▶ Unterprogramm: Adresse der ersten Programmanweisung $\langle label \rangle$
 - ▶ Rücksprung: Adresse der auf den `call` folgenden Anweisung
- ▶ Stack zur Unterstützung von `call` und `ret`
 - ▶ ggf. Parameter
 - ▶ Rücksprungadresse
 - ▶ lokale Variablen
 - ▶ ggf. Rückgabewerte

Codebeispiel Unterprogrammaufruf

```
void multstore(long x, long y, long
*dest)
{
    long t = mult2(x, y);
    *dest = t;
}
```

```
0000000000400540 <multstore>:
400540: push    %rbx          # Save %rbx
400541: mov     %rdx,%rbx      # Save dest
400544: callq   400550 <mult2> # mult2(x,y)
400549: mov     %rax,(%rbx)     # Save at dest
40054c: pop     %rbx           # Restore %rbx
40054d: retq                    # Return
```


```
long mult2(long a, long b)
{
    long s = a * b;
    return s;
}
```

```
0000000000400550 <mult2>:
400550: mov     %rdi,%rax      # a
400553: imul    %rsi,%rax      # a * b
400557: retq                    # Return
```

► Prozeduraufruf callq

```
0000000000400540 <multstore>:  
.  
.  
400544: callq 400550 <mult2>  
400549: mov  %rax, (%rbx)  
.  
.
```

```
0000000000400550 <mult2>:  
400550: mov  %rdi,%rax  
.  
.  
400557: retq
```




Kontrollübergabe (cont.)

- ▶ Rücksprungadresse auf Stack
- ▶ Programmzähler setzen %rip

```
0000000000400540 <multstore>:  
.  
.  
400544: callq 400550 <mult2>  
400549: mov   %rax, (%rbx)  
.  
.
```


```
0000000000400550 <mult2>:  
400550: mov   %rdi, %rax  
.  
.  
400557: retq
```



► Rücksprung `retq`

```
0000000000400540 <multstore>:  
.  
.  
400544: callq 400550 <mult2>  
400549: mov   %rax, (%rbx)  
.  
.
```

```
0000000000400550 <mult2>:  
400550: mov   %rdi,%rax  
.  
.  
400557: retq
```




Kontrollübergabe (cont.)



- ▶ Rücksprungadresse vom Stack
- ▶ Programmzähler setzen %rip

```
0000000000400540 <multstore>:  
.  
.  
400544: callq 400550 <mult2>  
400549: mov   %rax, (%rbx)  
.  
.
```


```
0000000000400550 <mult2>:  
400550: mov   %rdi,%rax  
.  
.  
400557: retq
```



► Register



Stack



► Konvention

- die ersten 6 Argumente: Register `%rdi`, `%rsi`...
- Stack wenn notwendig
- Rückgabewert: Register `%rax`

Datenübergabe (cont.)

```
void multstore
(long x, long y, long *dest)
{
    long t = mult2(x, y);
    *dest = t;
}
```

```
0000000000400540 <multstore>:
    # x in %rdi, y in %rsi, dest in %rdx
    . . .
400541: mov     %rdx,%rbx      # Save dest
400544: callq   400550 <mult2>  # mult2(x,y)
    # t in %rax
400549: mov     %rax,(%rbx)     # Save at dest
    . . .
```


```
long mult2
(long a, long b)
{
    long s = a * b;
    return s;
}
```

```
0000000000400550 <mult2>:
    # a in %rdi, b in %rsi
400550: mov     %rdi,%rax      # a
400553: imul    %rsi,%rax      # a * b
    # s in %rax
400557: retq                               # Return
```

- ▶ für alle Programmiersprachen, die Rekursion unterstützen
 - ▶ C, Pascal, Java, Lisp usw.
 - ▶ Code muss „reentrant“ sein
 - ▶ erlaubt mehrfache, simultane Instanziierungen einer Prozedur
 - ▶ benötigt Platz, um den Zustand jeder Instanziierung zu speichern
 - ▶ ggf. Argumente
 - ▶ lokale Variable(n)
 - ▶ Rücksprungsadresse
- ▶ Stack-„Prinzip“
 - ▶ dynamischer Zustandsspeicher für Aufrufe
 - ▶ zeitlich limitiert: vom Aufruf (`call`) bis zum Rücksprung (`ret`)
 - ▶ aufgerufenes Unterprogramm („*Callee*“) wird vor dem aufrufenden Programm („*Caller*“) beendet
- ▶ Stack-„Frame“
 - ▶ der Bereich/Zustand einer einzelnen Prozedur-Instanziierung

- ▶ alle Daten für einen Funktionsaufruf („*Closure*“)
- ▶ Adressverweise („*Pointer*“)
 - ▶ Stackpointer `%rsp`: das obere Ende des Stacks
 - ▶ Framepointer `%rbp`: der Anfang des aktuellen Frames

- ▶ Daten
 - ▶ ggf. Aufruf-Parameter
 - ▶ Rücksprungadresse
 - ▶ ggf. lokale Variablen
 - ▶ ggf. temporäre Daten




- ▶ Speicherverwaltung durch Funktion
 - ▶ bei Aufruf wird Stack gefüllt: „Set-up“ Code
 - ▶ bei Return wieder freigegeben: „Finish“ Code

Beispiel: Prozeduraufrufe



```
yoo (...)  
{  
  .  
  .  
  who ();  
  .  
  .  
}
```

```
who (...)  
{  
  . . .  
  amI ();  
  . . .  
  amI ();  
  . . .  
}
```



```
amI (...)  
{  
  .  
  .  
  amI ();  
  .  
  .  
}
```






Beispiel: Prozeduraufrufe (cont.)






Beispiel: Prozeduraufrufe (cont.)






Beispiel: Prozeduraufrufe (cont.)






Beispiel: Prozeduraufrufe (cont.)






Beispiel: Prozeduraufrufe (cont.)





Beispiel: Prozeduraufrufe (cont.)






Beispiel: Prozeduraufrufe (cont.)





Beispiel: Prozeduraufrufe (cont.)






Beispiel: Prozeduraufrufe (cont.)



Beispiel: Prozeduraufrufe (cont.)



Beispiel: Prozeduraufrufe (cont.)




aktueller Stack-Frame / „Callee“

- ▶ Argumente: Parameter für Funktionsaufruf
- ▶ lokale Variablen
 - ▶ wenn sie nicht in Registern gehalten werden können
- ▶ gespeicherter Registerkontext
- ▶ Zeiger auf vorherigen Frame

„Caller“ Stack-Frame

- ▶ Rücksprungadresse
 - ▶ von `call`-Anweisung erzeugt
- ▶ Argumente für aktuellen Aufruf




- ▶ `yoo` („Caller“) ruft Prozedur `who` („Callee“) auf

⇒ *Welche Register können temporär von `who` genutzt werden?*

- ▶ zwei mögliche Konventionen
 - ▶ „Caller-Save“: `yoo` speichert in seinen Frame vor Prozeduraufruf
 - ▶ „Callee-Save“: `who` speichert in seinen Frame vor Benutzung


Register Sicherungskonventionen (cont.)

- ▶ **%rax**
 - ▶ Rückgabewert
 - ▶ Caller-Save
 - ▶ kann lokal geschrieben werden
- ▶ **%rdi...%r9**
 - ▶ Argumente
 - ▶ Caller-Save
 - ▶ können lokal geschrieben werden
- ▶ **%r10, %r11**
 - ▶ Caller-Save
 - ▶ können lokal geschrieben werden



Register Sicherungskonventionen (cont.)

- ▶ **%rbx, %r12...%r14**
 - ▶ Callee-Save
 - ▶ Prozedur muss sichern (Stack-Frame) und zurückschreiben
- ▶ **%rbp**
 - ▶ Callee-Save
 - ▶ Prozedur muss sichern (Stack-Frame) und zurückschreiben
 - ▶ Frame-Pointer $\hat{=}$ Beginn des eigenen Frames
- ▶ **%rsp**
 - ▶ Behandlung durch `call/return`
 - ▶ Sonderfall, quasi Callee-Save



- Programm in mehrere Quelldateien aufgeteilt

```
int sum(int *a, int n);

int array[2] = {1, 2};

int main(int argc, char** argv)
{
    int val = sum(array, 2);
    return val;
}
```

main.c


```
int sum(int *a, int n)
{
    int i, s = 0;

    for (i = 0; i < n; i++) {
        s += a[i];
    }
    return s;
}
```

sum.c

- ▶ Compiler(-driver) startet einzelne Programme
 - ▶ Präprozessor (cpp), Compiler (cc), Assembler (as) und Linker (ld)
 - ▶ „Feintuning“ und Steuerung über Kommandozeilen-Parameter
'zig Optionen für jedes Teilprogramm (s. man gcc)

Linux gcc



+ Modularität


- ▶ Programm in übersichtlichen kleinen Dateien
 - ▶ Funktionen können wiederverwendet werden
- ⇒ vorgefertigte Programmbibliotheken

+ Effizienz

- ⇒ Zeitvorteil
- ▶ nach Änderung müssen nur kleine Teile neu übersetzt werden
 - ▶ ermöglicht paralleles Compilieren
- ⇒ (Speicher-) Platzvorteil
- ▶ wichtige Funktionen in Programmbibliotheken aggregiert
 - ▶ ermöglicht gemeinsame Nutzung ⇒ *Shared Libraries*
 - ▶ effizienteres, vereinfachtes Programmieren

1. Symbole identifizieren (globale Variablen, Funktionen)

Symbole auflösen (eindeutig machen) $\Rightarrow$ Symboltabelle




Aufgaben des Linkers (cont.)

2. „Relocation“

- ▶ Programmcode und -daten der Quelldateien zusammenführen
- ▶ alle Symboltabellen zusammenfassen


⇒ gemeinsamer, eindeutiger Adressraum: Sprünge+Symbole



⇒ erzeugt ein ausführbares Programm für *Loader*

- ▶ **Statisches Binden** („static linking“)
 - ▶ Funktionen aus Bibliotheksarchiven (.a-Dateien) werden in das Programm integriert
 - ▶ nicht genutzte Funktionen werden entfernt
 - ▶ Linken während Compilierung
- ▶ **Dynamisches Binden** („dynamic linking“)
 - ▶ Bibliotheken werden erst beim Laden in Speicher oder erst zur Laufzeit dazugelinkt
 - ▶ gemeinsame Nutzung von Funktionen durch mehrere Prozesse (incl. Betriebssystem); die zugehörigen Bibliotheken liegen aber (maximal) einmal im Speicher
 - ▶ signifikant effizienter als separat statische gelinkte Programme
 - ▶ Linux: .so-Dateien – „Shared Object“
Windows: .dll-Dateien – „Dynamic Link Libraries“

Statisches / dynamisches Linken (cont.)



dynamisches Linken beim Laden

viele Themen aus Zeitgründen nicht behandelt

- ▶ Linker und Loader
 - ▶ genauere Funktionsweise von Linker und Loader
 - ▶ programmiertechnische Realisierung
 - ▶ Probleme bei der Symbolauflösung
- ▶ Speicherverwaltung
 - ▶ Abbildung der Datenstrukturen auf Bytes im Speicher
 - ▶ Adressberechnung für Arrays, Records
 - ▶ Alignment
 - ▶ dynamische Speicherverwaltung / der „Heap“
- ▶ Objektorientierte Konzepte
 - ▶ Daten mit zugehörigen Methoden kombinieren

- ▶ *Was kann zur Laufzeit alles schief gehen?*
 - ▶ Pufferüberläufe
 - ▶ Sicherheitsaspekte
- ▶ *Wie ist die Verbindung zum Betriebssystem?*
- ▶ ...

weitere Informationen unter:

- R.E. Bryant, D.R. O'Hallaron:
Computer systems – A programmers perspective [BO15]
- die „passende“ Vorlesung der *Carnegie Mellon Uni.*
www.cs.cmu.edu/~213 – Foliensätze unter „Schedule“



Universität Hamburg

DER FORSCHUNG | DER LEHRE | DER BILDUNG

MIN-Fakultät
Fachbereich Informatik



Rechnerstrukturen und Betriebssysteme


64-040 Vorlesung RSB
Kapitel 14: Rechnerarchitektur (3)
Pipelining, Parallelverarbeitung

Norman Hendrich



Universität Hamburg
Fakultät für Mathematik, Informatik und Naturwissenschaften
Fachbereich Informatik
Technische Aspekte Multimodaler Systeme

Wintersemester 2025/2026



Grundidee

- ▶ Operation F kann in Teilschritte zerlegt werden
- ▶ jeder Teilschritt f_i braucht ähnlich viel Zeit
- ▶ Teilschritte $f_1 \dots f_k$ können parallel zueinander ausgeführt werden
- ▶ Trennung der Pipelinestufen („stage“) durch Register
- ▶ Zeitbedarf für Teilschritt $f_i \gg$ Zugriffszeit auf Register (t_{FF})

Pipelining-Konzept

- ▶ Prozess in unabhängige Abschnitte aufteilen
- ▶ Objekt sequenziell durch diese Abschnitte laufen lassen
 - ▶ zu jedem Zeitpunkt werden zahlreiche Objekte bearbeitet
 - ▶ —"— sind alle Stationen ausgelastet

Konsequenz

- ▶ Pipelining lässt Vorgänge gleichzeitig ablaufen
- ▶ reale Beispiele: Autowaschanlagen, Fließbänder in Fabriken


Arithmetische Pipelines

- ▶ Idee: lange Berechnung in Teilschritte zerlegen
- ▶ wichtig bei komplizierteren arithmetischen Operationen
 - ▶ die sonst sehr lange dauern (weil ein großes Schaltnetz)
 - ▶ die als Schaltnetz extrem viel Hardwareaufwand erfordern
 - ▶ Beispiele: Multiplikation, Division, Fließkommaoperationen ...
- + Erhöhung des Durchsatzes, wenn die Berechnung mehrfach hintereinander ausgeführt wird / die Pipeline ausgelastet ist

Befehlspipeline im Prozessor

- ▶ Idee: die Phasen der von-Neumann Befehlsabarbeitung (Befehl holen, Befehl decodieren ...) als Pipeline implementieren
- folgt in *Befehlspipeline*, ab Folie 941


Beispiel: Schaltnetz ohne Pipeline



[B015]

- ▶ Verarbeitung erfordert 300 ps
- ▶ weitere 20 ps um das Resultat im Register zu speichern
- ▶ Zykluszeit: mindestens 320 ps


Beispiel: Version mit 3-stufiger Pipeline



- ▶ Kombinatorische Logik in 3 Blöcke zu je 100 ps aufgeteilt
- ▶ neue Operation, sobald vorheriger Abschnitt durchlaufen wurde
⇒ alle 120 ps neue Operation
- ▶ allgemeine Latenzzunahme
⇒ 360 ps von Start bis Ende


Prinzip: 3-stufige Pipeline

► ohne Pipeline




[BO15]


► 3-stufige Pipeline




Timing: 3-stufige Pipeline




[BO15]




Timing: 3-stufige Pipeline




[BO15]




Timing: 3-stufige Pipeline




[BO15]




Timing: 3-stufige Pipeline



[BO15]




Limitierungen: nicht uniforme Verzögerungen



[BO15]

- ▶ Taktfrequenz limitiert durch langsamste Stufe
- ▶ Schaltung in möglichst gleich schnelle Stufen aufteilen

Limitierungen: Register „Overhead“




[BO15]

- ▶ registerbedingter Overhead wächst mit Pipelinelänge
- ▶ (anteilige) Taktzeit für das Laden der Register

	Overhead	Taktperiode
1-Register:	6,25% 20 ps	320 ps
3-Register:	16,67% 20 ps	120 ps
6-Register:	28,57% 20 ps	70 ps


Limitierungen: Datenabhängigkeiten



[BO15]

- ▶ jede Operation hängt vom Ergebnis der Vorhergehenden ab

Limitierungen: Datenabhängigkeiten (cont.)



[BO15]

- ⇒ Resultat-Feedback kommt zu spät für die nächste Operation
- ⇒ Pipelining ändert Verhalten des gesamten Systems


typische Schritte der Befehlsabarbeitung (von ISA abhängig)

▶ IF	I nstruction F etch Instruktion holen, in Befehlsregister laden
ID	I nstruction D ecode Instruktion decodieren
OF	O perand F etch Operanden aus Registern holen
EX	E xecute ALU führt Befehl aus
MEM	M emory access Speicherzugriff: Daten laden/abspeichern
WB	W rite B ack Ergebnis in Register zurückschreiben


von-Neumann Befehlszyklus (cont.)

- ▶ je nach Instruktion sind nicht alle Schritte notwendig
 - ▶ *nop*: nur Instruction-Fetch
 - ▶ *jump*: kein Speicher- und Registerzugriff
 - ▶ *aluOp*: kein Speicherzugriff
- ▶ Pipeline kann auch feiner unterteilt werden (meist mehr Stufen)

serielle Bearbeitung ohne Pipelining




Pipelining für die einzelnen Schritte der Befehlsausführung



[PH22]

- Befehle überlappend ausführen: neue Befehle holen, dann decodieren, während vorherige noch ausgeführt werden
- Register trennen Pipelinestufen

Klassische 5-stufige Pipeline



- ▶ Grundidee der ursprünglichen RISC-Architekturen
- + Durchsatz ca. $3 \dots 5 \times$ besser als serielle Ausführung
- + guter Kompromiss aus Leistung und Hardwareaufwand
- ▶ MIPS-Architektur (aus Patterson, Hennessy [PH22])


▶ MIPS ohne Pipeline

▶ MIPS Pipeline

▶ Pipeline Schema


Klassische 5-stufige Pipeline (cont.)

- ▶ RISC ISA: Pipelining wird direkt umgesetzt
 - ▶ Befehlssätze auf diese Pipeline hin optimiert
 - ▶ IBM-801, MIPS R-2000/R-3000 (1985), SPARC (1987)
- ▶ CISC-Architekturen heute ebenfalls mit Pipeline
 - ▶ Motorola 68020 (zweistufige Pipeline, 1984), Intel 486 (1989), Pentium (1993) ...
 - ▶ Befehle in Folgen RISC-ähnlicher Anweisungen umsetzen



- + CISC-Software bleibt lauffähig
- + Befehlssatz wird um neue RISC Befehle erweitert

MIPS: serielle Realisierung ohne Pipeline




[PH22]

längster Pfad: PC - IM - REG - MUX - ALU - DM - MUX - PC/REG

◀ RISC Pipelining

MIPS: mit 5-stufiger Pipeline



MIPS: mit 5-stufiger Pipeline (cont.)

- ▶ die Hardwareblöcke selbst sind unverändert
 - ▶ PC, Addierer fürs Inkrementieren des PC
 - ▶ Registerbank
 - ▶ Rechenwerke: ALU, sign-extend, zero-check
 - ▶ Multiplexer und Leitungen/Busse
- ▶ vier zusätzliche Pipeline-Register
 - ▶ die (decodierten) Befehle
 - ▶ alle Zwischenergebnisse
 - ▶ alle intern benötigten Statussignale
- ▶ längster Pfad zwischen Registern jetzt eine der 5 Stufen
- ▶ aber wie wirkt sich das auf die Software aus?!

Begriffe

- ▶ **Pipeline-Stage:** einzelne Stufe der Pipeline
- ▶ **Pipeline Machine Cycle:** Instruktion kommt einen Schritt in Pipeline weiter
- ▶ **Durchsatz:** Anzahl der Instruktionen, die je Zeiteinheit abgeschlossen werden
- ▶ **Latenz:** Zeit, die eine Instruktion benötigt, um alle Pipelinestufen zu durchlaufen

Vor- und Nachteile

- + Schaltnetze sind in kleinere Blöcke aufgeteilt
⇒ höhere Taktfrequenzen
- + im Idealfall wird ein neuer Befehl pro Takt gestartet
⇒ höherer Durchsatz, bessere Performanz
- + geringer Zusatzaufwand an Hardware
- + Pipelining ist für den Programmierer nicht direkt sichtbar!
 - Achtung: Daten-/Kontrollabhängigkeiten (s.u.)
- Latenz wird nicht verbessert, bleibt bestenfalls gleich
- Pipeline Takt limitiert durch langsamste Pipelinestufe
unausgewogene Pipelinestufen reduzieren den Takt und damit den Durchsatz
- zusätzliche Zeiten, um Pipeline zu füllen bzw. zu leeren


Analyse

- ▶ N Instruktionen; K Pipelinestufen
- ▶ ohne Pipeline: $N \cdot K$ Taktzyklen
- ▶ mit Pipeline: $K + N - 1$ Taktzyklen
- ▶ „Speedup“ $S = \frac{N \cdot K}{K + N - 1}$, $\lim_{N \rightarrow \infty} S = K$

⇒ ein großer Speedup wird erreicht durch

- ▶ große Pipelinetiefe: K
- ▶ lange Instruktionssequenzen: N
- ▶ wegen Daten- und Kontrollabhängigkeiten nicht erreichbar
- ▶ außerdem: Register-Overhead nicht berücksichtigt

Prozessorpipeline – Bewertung (cont.)



- ▶ größeres K wirkt sich direkt auf den Durchsatz aus
- ▶ weniger Logik zwischen den Registern, höhere Taktfrequenzen
- ▶ zusätzlich: technologischer Fortschritt (1985 ... 2017)


▶ Beispiele	CPU	Pipelinestufen	Taktfrequenz [MHz]
	80386	1	33
	Pentium	5	300
	Motorola G4	4	500
	Motorola G4e	7	1 000
	Pentium II/III	12	1 400
	Athlon XP	10/15	2 500
	Athlon 64, Opteron	12/17	$\leq 3\,000$
	Pentium 4	20 ... 31	$\leq 3\,800$
	Core i-..	14/19	$\leq 4\,200$
	Ryzen ..	19	$\leq 4\,000$

Architekturentscheidungen, die sich auf das Pipelining auswirken


gut für Pipelining

- ▶ gleiche Instruktionslänge
- ▶ wenige Instruktionsformate
- ▶ Load/Store Architektur

BASIC INSTRUCTION FORMATS



FLOATING-POINT INSTRUCTION FORMATS



MIPS-Befehlsformate [PH22]


schlecht für Pipelining: *Pipelinekonflikte / -Hazards*

- ▶ Strukturkonflikt: gleichzeitiger Zugriff auf eine Ressource durch mehrere Pipelinestufen
- ▶ Datenkonflikt: Ergebnisse von Instruktionen werden vor dem Write-Back bereits in der Pipeline benötigt
- ▶ Steuerkonflikt: (bedingte) Sprungbefehle verändern die Befehlssequenz innerhalb der Pipeline

sehr schlecht für Pipelining

- ▶ Unterbrechung des Programmkontexts („*Context Switch*“): Interrupt, System-Call, Exception, Prozesswechsel . . .


Pipeline Schema



Strukturkonflikt / Structural Hazard

- ▶ mehrere Stufen wollen gleichzeitig auf eine Ressource zugreifen
 - ▶ Beispiel: gleichzeitiger Zugriff auf Speicher
- ⇒ Mehrfachauslegung der betreffenden Ressourcen
- ▶ Harvard-Architektur (getrennte Speicher für Programme und Daten) vermeidet Strukturkonflikt aus Beispiel
 - ▶ Multi-Port Register
 - ▶ mehrfach vorhandene Busse und Multiplexer...

Beispiel für Strukturkonflikt



gleichzeitiges Laden aus *einem* Speicher, zwei verschiedene Adressen


Datenkonflikt / Data Hazard

- ▶ eine Instruktion braucht die Ergebnisse einer vorhergehenden, diese wird aber noch in der Pipeline bearbeitet
 - ▶ Datenabhängigkeiten aufeinanderfolgender Befehle
 - ▶ Operanden während ID-Phase aus Registerbank lesen
 - ▶ Resultate werden erst in WB-Phase geschrieben
- ⇒ aber: Resultat ist schon nach EX-/MEM-Phase bekannt


Forwarding

- ▶ zusätzliche Hardware („*Forwarding-Unit*“) kann Datenabhängigkeiten auflösen
- ▶ Änderungen in der Pipeline Steuerung
- ▶ neue Datenpfade und Multiplexer

Pipeline Datenkonflikte (cont.)



Pipeline Datenkonflikte (cont.)



Rückwärtsabhängigkeiten

- ▶ spezielle Datenabhängigkeit
- ▶ Forwarding-Technik funktioniert nicht, da die Daten erst *später* zur Verfügung stehen
 - ▶ bei längeren Pipelines
 - ▶ bei Load-Instruktionen (s.u.)

Auflösen von Rückwärtsabhängigkeiten


1. Softwarebasiert, durch den Compiler, Reihenfolge der Instruktionen verändern
 - ▶ andere Operationen (ohne Datenabhängigkeiten) vorziehen
 - ▶ nop-Befehl(e) einfügen

2. „Interlocking“


- ▶ zusätzliche (Hardware) Kontrolleinheit: komplexes Steuerwerk
- ▶ automatisches Stoppen der Pipeline, bis die benötigten Daten zur Verfügung stehen – Strategien:
 - ▶ in Pipeline werden keine neuen Instruktionen geladen
 - ▶ Hardware erzeugt: Pipelineleerlauf / „*pipeline stall*“

„Scoreboard“


- ▶ Hardware Einheit zur zentralen Hazard-Erkennung und -Auflösung
- ▶ Verwaltet Instruktionen, benutzte Einheiten und Register der Pipeline (siehe „*Superskalare Rechner*“, ab Folie 1223)




Befehle wollen R2 lesen, während es noch vom ersten Befehl berechnet wird



Befehle wollen R2 lesen, bevor es aus Speicher geladen wird



Compiler kennt Hardware und hat einen nop-Befehl eingefügt



Hardware verzögert Bearbeitung, bis Konflikte beseitigt sind („bubbles“)

Steuerkonflikt / Control Hazard

- ▶ Unterbrechung des sequenziellen Ablaufs durch Sprungbefehle `jmp` und Unterprogrammaufrufe: `call` und `ret`
 - ▶ Instruktionen die auf (bedingte) Sprünge folgen, werden bereits in die Pipeline geschoben
 - ▶ Sprungadresse und Status (*branch taken/untaken*) sind aber erst am Ende der EX-Phase bekannt
 - ▶ einige Befehle wurden bereits teilweise ausgeführt, Resultate eventuell „ge-forwarded“
- alle Zwischenergebnisse müssen verworfen werden
 - ▶ inklusive aller Forwarding-Daten
 - ▶ Pipeline an korrekter Zieladresse neu starten
 - ▶ erfordert sehr komplexe Hardware
- jeder (ausgeführte) Sprung kostet enorm Performance

Lösungsmöglichkeiten für Steuerkonflikte

- ▶ „*Interlocking*“: Pipeline prinzipiell bei Sprüngen leeren
 - ineffizient: ca. 19 % der Befehle sind Sprünge
- 1. Annahme: nicht ausgeführter Sprung („*untaken branch*“)
 - + kaum zusätzliche Hardware
 - im Fehlerfall
 - ▶ Pipeline muss geleert werden („*flush instructions*“)
- 2. Sprungentscheidung „vorverlegen“
 - ▶ Software: Compiler zieht andere Instruktionen vor
Verzögerung nach Sprungbefehl („*delay slots*“)
 - ▶ Hardware: Sprungentscheidung durch Zusatz-ALU
(nur Vergleiche) während Befehlsdecodierung (z.B. MIPS)

3. Sprungvorhersage („*branch prediction*“)

- ▶ Beobachtung: ein Fall tritt häufiger auf;
Schleifendurchlauf, Datenstrukturen durchsuchen etc.
- ▶ mehrere Vorhersageverfahren; oft miteinander kombiniert
- + hohe Trefferquote: bis 90 %


Statische Sprungvorhersage (softwarebasiert)

- ▶ Compiler erzeugt extra Bit in Opcode des Sprungbefehls
- ▶ Methoden: Codeanalyse, Profiling...

Dynamische Sprungvorhersage (hardwarebasiert)

- ▶ Sprünge durch Laufzeitinformation vorhersagen:
Wie oft wurde der Sprung in letzter Zeit ausgeführt?
- ▶ viele verschiedene Verfahren:
History-Bit, 2-Bit Prädiktor, korrelationsbasierte Vorhersage, Branch History Table, Branch Target Cache...

- ▶ Schleifen abrollen / „*Loop unrolling*“
 - ▶ zusätzliche Maßnahme zu allen zuvor skizzierten Verfahren
 - ▶ bei statischer Schleifenbedingung möglich
 - ▶ Compiler iteriert Instruktionen in der Schleife (teilweise)
 - längerer Code
 - + Sprünge und Abfragen entfallen
 - + erzeugt sehr lange Codesequenzen ohne Sprünge
 - ⇒ Pipeline kann optimal ausgenutzt werden



- ▶ von-Neumann Zyklus auf separate Phasen aufteilen
- ▶ überlappende Ausführung von mehreren Befehlen
 - ▶ einfachere Hardware für jede Phase $\Rightarrow$ höherer Takt
 - ▶ mehrere Befehle in Bearbeitung $\Rightarrow$ höherer Durchsatz
 - ▶ 5-stufige RISC-Pipeline: IF $\rightarrow$ ID/OF $\rightarrow$ Exe $\rightarrow$ Mem $\rightarrow$ WB
 - ▶ mittlerweile sind 9...20 Stufen üblich
- ▶ Struktur-, Daten- und Steuerkonflikte
 - ▶ Lösung durch mehrfache/bessere Hardware
 - ▶ Data-Forwarding umgeht viele Datenabhängigkeiten
 - ▶ Sprungbefehle sind ein ernstes Problem
- ▶ Pipelining ist prinzipiell unabhängig von der ISA
 - ▶ einige Architekturen basieren auf Pipelining (MIPS)
 - ▶ Compiler/Tools/Programmierer sollten CPU Pipeline kennen

- ▶ Simulationen, Wettervorhersage, Gentechnologie ...
 - ▶ Datenbanken, Transaktionssysteme, Suchmaschinen ...
 - ▶ Softwareentwicklung, Schaltungsentwurf ...

 - ▶ Performanz eines einzelnen Prozessors ist begrenzt
- ⇒ Hardware: Verteilen eines Programms auf mehrere Prozessoren
- ⇒ Software: kommunizierende Prozesse und Multithreading

Vielfältige Möglichkeiten

- ▶ wie viele und welche Prozessoren?
- ▶ Kommunikation zwischen den Prozessoren?
- ▶ Programmierung und Software/Tools?

- ▶ **Antwortzeit:** die Gesamtzeit zwischen Programmstart und -ende, inklusive I/O-Operationen, Unterbrechungen etc.
(„wall clock time“, „response time“, „execution time“)

$$\text{performance} = \frac{1}{\text{execution time}}$$

- ▶ **Ausführungszeit:** reine CPU-Zeit

Unix time-Befehl: $\frac{597.07\text{u } 0.15\text{s } 9:57.61 \text{ } 99.9\%}{597.07 \text{ user CPU time [sec.]}$
 0.15 system CPU time
 9:57.61 elapsed time
 99.9 CPU/elapsed [%]

- ▶ **Durchsatz:** Anzahl der bearbeiteten Programme / Zeit
- ▶ **Speedup:** $s = \frac{\text{performance } x}{\text{performance } y} = \frac{\text{execution time } y}{\text{execution time } x}$

Wie kann man Performanz verbessern?

- ▶ Ausführungszeit = $\langle \text{Anzahl der Befehle} \rangle \cdot \langle \text{Zeit pro Befehl} \rangle$

- ▶ weniger Befehle
 - ▶ *gute* Algorithmen
 - ▶ bessere Compiler
 - ▶ mächtigere Befehle (CISC)

- ▶ weniger Zeit pro Befehl
 - ▶ bessere Technologie
 - ▶ Architektur: Pipelining, Caches ...
 - ▶ einfachere Befehle (RISC)

- ▶ parallele Ausführung
 - ▶ superskalare Architekturen, SIMD, MIMD

Möglicher Speedup durch Beschleunigung einer Teilfunktion?

1. **System** Programm P wird ausgeführt,
darin Funktion X mit Anteil $0 < f < 1$ der Gesamtzeit
2. **System** Programm P wird ausgeführt,
Funktion X' ist schneller als X mit Speedup S_X

Amdahl's Gesetz

Gene Amdahl, Architekt der IBM S/360, 1967


► Speedup

$$S_{gesamt} = \frac{1}{(1 - f) + f/S_X}$$

Speedup

$$S_{gesamt} = \frac{1}{(1-f) + f/S_x}$$

- ▶ nur ein Teil f des Gesamtproblems wird beschleunigt



- ⇒ möglichst großer Anteil f
- ⇒ Optimierung lohnt nur für relevante Operationen
allgemeingültig: entsprechend auch für Projektplanung, Verkehr ...

- ▶ ursprüngliche Idee: Parallelrechner mit n -Prozessoren

Speedup
$$S_{gesamt} = \frac{1}{(1 - f) + k(n) + f/n}$$

n # Prozessoren als Verbesserungsfaktor

f Anteil parallelisierbarer Berechnung

$1 - f$ Anteil nicht parallelisierbarer Berechnung


$k()$ Kommunikationsoverhead zwischen den Prozessoren

- ▶ Aufgaben verteilen
- ▶ Arbeit koordinieren
- ▶ Ergebnisse zusammensammeln

S_X	f	S_{gesamt}
10	0,1	$1/(0,9 + 0,01) = 1,1$
2	0,5	$1/(0,5 + 0,25) = 1,33$
2	0,9	$1/(0,1 + 0,45) = 1,82$
1,1	0,98	$1/(0,02 + 0,89) = 1,1$
4	0,5	$1/(0,5 + 0,125) = 1,6$
4 536	0,8	$1/(0,2 + 0,0 \dots) = 5,0$
9 072	0,99	$1/(0,01 + 0,0 \dots) = 98,92$


- ▶ Optimierung bringt nichts, wenn der nicht beschleunigte „serielle“ Anteil $(1 - f)$ eines Programms überwiegt
- n -Prozessoren (große S_X) wirken *nicht linear*
- geringe erreichbare Parallelität in Hochsprachen-Programmen, typisch $S_{gesamt} \leq 4$
- + oft viele Prozesse/Tasks, jeweils unabhängig voneinander: Serveranwendungen, virtuelle Maschinen, Container ...


Amdahl's Gesetz: Beispiele (cont.)



$$S_X = 10$$

Amdahl's Gesetz: Beispiele (cont.)






[TA14]

- ▶ Befehl in kleinere, schnellere Schritte aufteilen $\Rightarrow$ höherer Takt
- ▶ mehrere Instruktionen überlappt ausführen $\Rightarrow$ höherer Durchsatz


Parallele Pipelines



[TA14]

- ▶ im Bild jeweils zwei Operationen pro Pipelinestufe
- ▶ parallele („superskalare“) Ausführung
- ▶ komplexe Hardware (Daten- und Kontrollabhängigkeiten)
- ▶ Beispiel: Pentium

- ▶ mehrere Rechenwerke (ALUs)
- ▶ Verwaltung über „Scoreboard“
Erkennung von Datenabhängigkeiten



- ▶ sehr komplexe Hardware
- ▶ aber gute Performanz
- ▶ Beispiel: fast alle x86-Prozessoren seit Pentium II

- ▶ Superskalare CPUs besitzen mehrere Recheneinheiten: 4 . . . 12
 - ▶ in jedem Takt werden (dynamisch) mehrere Instruktionen eines konventionell linearen Instruktionsstroms abgearbeitet
- ⇒ ILP (Instruction **L**evel **P**arallelism)
- ▶ Hardware verteilt initiierte Instruktionen auf Recheneinheiten
 - ▶ pro Takt kann *mehr als eine* Instruktion initiiert werden
Die Anzahl wird dynamisch von der Hardware bestimmt:
0 . . . „*Instruction Issue Bandwidth*“
- + sehr effizient, alle modernen CPUs sind superskalar
 - Abhängigkeiten zwischen Instruktionen sind der Engpass,
das Problem von Hazards wird verschärft

Datenabhängigkeiten

- ▶ RAW – **R**ead **A**fter **W**rite
Instruktion I_x darf Datum erst lesen, wenn I_{x-n} geschrieben hat
- ▶ WAR – **W**rite **A**fter **R**ead
Instruktion I_x darf Datum erst schreiben, wenn I_{x-n} gelesen hat
- ▶ WAW – **W**rite **A**fter **W**rite
Instruktion I_x darf Datum erst überschreiben, wenn I_{x-n} geschrieben hat

Datenabhängigkeiten superskalarer Prozessoren

- ▶ RAW: echte Abhängigkeit; Forwarding ist kaum möglich und in superskalaren Pipelines extrem aufwändig
- ▶ WAR, WAW: „*Register Renaming*“ als Lösung

- ▶ Hardware löst (einige) Datenabhängigkeiten der Pipeline auf
- ▶ zwei Arten von Registersätzen
 1. Architektur-Register: „logische Register“ der ISA
 2. viele Hardware-Register: „Rename Register“ (180 Int, 168 FP)
 - ▶ dynamische Abbildung von ISA- auf Hardware-Register
- Kontextwechsel aufwändig: „Rename Register“ speichern
- ▶ Beispiel

- ▶ Originalcode

```
tmp  = a + b;  
res1 = c + tmp;  
tmp  = d + e;  
res2 = tmp - f;
```


- nach Renaming

```
tmp1 = a + b;  
res1 = c + tmp1;  
tmp2 = d + e;  
res2 = tmp2 - f;  
tmp  = tmp2;
```

- ▶ Parallelisierung des modifizierten Codes

```
tmp1 = a + b;      tmp2 = d + e;  
res1 = c + tmp1;   res2 = tmp2 - f;      tmp = tmp2;
```


Aufbau der superskalaren Pipeline



- ▶ lange Pipelines mit vielen Phasen: Fetch (Prefetch, Predecode), Decode / Register-Renaming, Issue, Dispatch, Execute, Retire (Commit, Complete / Reorder), Write-Back
- ▶ je nach Implementation unterschiedlich aufgeteilt
- ▶ entscheidend für superskalare Architektur sind die Schritte
vor den ALUs: Issue, Dispatch $\Rightarrow$ *out-of-order* Ausführung
nach -"- : Retire $\Rightarrow$ *in-order* Ergebnisse


Superskalar – Pipeline (cont.)

- Dynamisches Scheduling
- ⇒ *out-of-order* Reihenfolge der Instruktionen



Superskalar – Pipeline (cont.)

- Issue: globale Sicht
- Dispatch: getrennte Ausschnitte in „*Reservation Stations*“



- ▶ Reservation Station für jede Funktionseinheit
 - ▶ speichert: initiierte Instruktionen die auf Recheneinheit warten
 - ▶ –"– zugehörige Operanden
 - ▶ –"– ggf. Zusatzinformation
 - ▶ Instruktion bleibt blockiert, bis alle Parameter bekannt sind
wird dann an die zugehörige ALU weitergeleitet
- ▶ ggf. „Retire“-Stufe
 - ▶ Reorder-Buffer: erzeugt wieder *in-order* Reihenfolge
 - ▶ commit: „richtig ausgeführte“ Instruktionen gültig machen
 - ▶ abort: Instruktionen verwerfen, z.B. Sprungvorhersage falsch
- ▶ Dynamisches Scheduling: zuerst '67 in IBM 360 (R. Tomasulo)
 - ▶ Forwarding
 - ▶ Registerumbenennung und Reservation Stations

Spezielle Probleme superskalarer Pipelines: weitere Hazard-Möglichkeiten

- komplexe Datenabhängigkeiten
 - ▶ die verschiedenen ALUs haben unterschiedliche Latenzzeiten
 - ▶ Befehle „warten“ in den Reservation Stations
- ⇒ Datenabhängigkeiten können sich mit jedem Takt ändern
- Kontrollflussabhängigkeiten
 - ▶ Anzahl der Instruktionen zwischen bedingten Sprüngen limitiert Anzahl parallelisierbarer Instruktionen
- ⇒ Kontextwechsel noch aufwändiger, muss ggf. warten
- ⇒ Optimierungstechniken wichtig
 - ▶ optimiertes (dynamisches) Scheduling: Scoreboard, Tomasulo-Algorithmus
 - ▶ „*Loop Unrolling*“ (längere Codesequenzen ohne Sprünge)

Softwareunterstützung für Pipelining superskalarer Prozessoren: „*Software Pipelining*“

- ▶ Codeoptimierungen beim Compilieren als notwendiger Ersatz/Ergänzung der Pipelineunterstützung durch Hardware
- ▶ Compiler hat „globalen“ Überblick

⇒ zusätzliche Optimierungsmöglichkeiten

- ▶ superskalare Architektur (mehrere ALUs)
- ▶ CISC-Befehle werden dynamisch in „ μ OPs“ (1...3) umgesetzt
- ▶ Ausführung der μ OPs mit „Out of Order“ Maschine, wenn
 - ▶ Operanden verfügbar sind
 - ▶ funktionelle Einheit (ALU) frei ist
- ▶ Ausführung wird durch „Reservation Stations“ kontrolliert
 - ▶ beobachtet die Datenabhängigkeiten zwischen μ OPs
 - ▶ teilt Ressourcen zu
- ▶ „Trace“ Cache
 - ▶ ersetzt traditionellen Anweisungs-cache
 - ▶ speichert Anweisungen in decodierter Form: Folgen von μ OPs
 - ▶ reduziert benötigte Rate für den Anweisungsdecoder
- ▶ „Double pumped“ ALUs (2 Operationen pro Taktzyklus)

- ▶ große Pipelinelänge $\Rightarrow$ sehr hohe Taktfrequenzen

Basic Pentium III Processor Misprediction Pipeline

1	2	3	4	5	6	7	8	9	10
Fetch	Fetch	Decode	Decode	Decode	Rename	ROB Rd	Rdy/Sch	Dispatch	Exec

Basic Pentium 4 Processor Misprediction Pipeline

1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16	17	18	19	20
TC	Nxt IP	TC	Fetch	Drive	Alloc	Rename	Que	Sch	Sch	Sch	Disp	Disp	RF	RF	Ex	Flgs	Br Ck	Drive	

- ▶ umfangreiches Material von Intel unter:
ark.intel.com, www.intel.com

Beispiel: Pentium 4 / NetBurst Architektur (cont.)





Figure 4: Pentium® 4 processor microarchitecture

Intel: Q1, 2001 [Int]

Beispiel: Core 2 Architektur



Intel Core 2 Architecture

- ▶ *Moore's Law* – technischer Fortschritt
 - ▶ immer schnellere Schaltungen
 - ▶ immer mehr Transistoren pro IC möglich
- ▶ Taktfrequenzen > 10 GHz nicht sinnvoll realisierbar
 - ▶ hoher Takt nur bei einfacher Hardware möglich
 - ▶ Stromverbrauch bei CMOS proportional zum Takt

⇒ höhere Rechenleistung durch Mehrprozessorsysteme

- ▶ Datenaustausch
 1. gemeinsamer Speicher („*Shared-memory*“) oder
 2. Verbindungsnetzwerk („*Message-passing*“)
- ▶ Probleme
 - ▶ Overhead durch Kommunikation
 - ▶ Parallelität in den Algorithmen
 - ▶ Komplexität bei der Programmierung

SISD „*Single Instruction, Single Data*“

- ▶ jeder klassische von-Neumann Rechner, z.B. PC


SIMD „*Single Instruction, Multiple Data*“

- ▶ Vektorrechner/Feldrechner
z.B. Connection-Machine 2: 65 536 Prozessoren
- ▶ Befehlssatzerweiterungen um superskalare Recheneinheiten direkt anzusprechen
z.B. x86 MMX, SSE, VLIW-Befehle: 2 ... 8 fach parallel

MIMD „*Multiple Instruction, Multiple Data*“

- ▶ Multiprozessormaschinen
z.B. Compute-Cluster, aber auch Multi-Core CPU

MISD „*Multiple Instruction, Single Data*“ :-)



- ▶ Programmierung: ein ungelöstes Problem
 - ▶ Aufteilung eines Programms auf die CPUs/Rechenknoten?
 - ▶ insbesondere bei komplexen Kommunikationsnetzwerken
- ▶ Programme sind nur teilweise parallelisierbar
 - ▶ Parallelität einzelner Programme meist < 8
gilt für Desktop-, Server-, Datenbank Anwendungen etc.
 - ⇒ hochgradig parallele Rechner sind dann Verschwendung
- ▶ *Wohin mit den Transistoren aus „Moore's Law“?*
 - ⇒ SMP-/Mehrkern-CPU's (2...64 Proz.) sind technisch attraktiv
- ▶ Grafikprozessoren (GPUs)
 - ▶ neben 3D-Grafik zunehmender Computing-Einsatz (OpenCL)
 - ▶ Anwendungen: Numerik, Simulation, „Machine Learning“ ...
 - ▶ hohe Fließkomma-Rechenleistung


SMP: *Symmetric Multiprocessing*

14.3.4 Rechnerarchitektur II - Parallelität - Symmetric Multiprocessing


64-040 Rechnerstrukturen und Betriebssysteme

- ▶ mehrere (gleichartige) Prozessoren
- ▶ gemeinsamer Hauptspeicher und I/O-Einheiten
- ▶ Zugriff über Verbindungsnetzwerk oder Bus
- ▶ geringer Kommunikationsoverhead
- + Bus-basierte Systeme sind sehr kostengünstig
- aber schlecht skalierbar: Bus als Flaschenhals!
- Konsistenz der Daten
 - ▶ lokale Caches für gute Performanz notwendig
 - ▶ Hauptspeicher und Cache(s): Cache-Kohärenz MESI-Protokoll und „*Snooping*“
- siehe 14.4 Speicherhierarchie – Cache Speicher
 - ▶ Registerinhalte: ? **problematisch**
- Prozesse wechseln CPUs: „*Hopping*“
- ▶ Multi-Core Prozessoren sind „SMP on-a-chip“


8+16-Kern Core-i9 14900K



60-Kern 4th Gen. Xeon




Frontier Blade 2 CPU, 8 GPU



Symmetric Multiprocessing

- ▶ alle CPUs gleichrangig, Zugriff auf Speicher und I/O
- ▶ Konsistenz: *Gleichzeitiger Zugriff auf eine Speicheradresse?*



⇒ „*Locking*“ Mechanismen und Mutexe

- ▶ spez. Befehle, atomare Operationen, Semaphore etc.
- ▶ explizit im Code zu programmieren

→ siehe 15.4 Betriebssysteme – Synchronisation und Kommunikation

Cache für schnelle Prozessoren notwendig

- ▶ jede CPU hat eigene Caches: L1, L2
- ▶ aber gemeinsamer Hauptspeicher

Problem der *Cache-Kohärenz*

- ▶ Prozessor P_2 greift auf Daten zu, die im Cache von P_1 liegen
 - ▶ P_2 Lesezugriff: P_1 muss seinen Wert P_2 liefern
 - ▶ P_2 Schreibzugriff: P_1 muss Wert von P_2 übernehmen
oder seine Caches ungültig machen
 - ▶ *Was ist mit gleichzeitigen Zugriffen von P_1 , P_2 ?*
 - ▶ diverse Protokolle zur Cache-Kohärenz
 - ▶ z.B. MESI-Protokoll mit „*Snooping*“: *Modified, Exclusive, Shared, Invalid*
 - ▶ Caches enthalten Wert, Tag und 2 bit MESI-Zustand
- siehe 14.4 *Speicherhierarchie – Cache Speicher*, ab Folie 1020

- ▶ MESI-Verfahren garantiert Cache-Kohärenz für Werte in Cache und Hauptspeicher

Vorsicht: Was ist mit den Registern?

- ▶ Variablen in Registern werden von MESI nicht erkannt
- ▶ Compiler versucht, häufig benutzte Variablen soweit möglich in Registern zu halten
- ▶ globale/*shared*-Variablen niemals in Registern halten
- ▶ Java, C: Deklaration als `volatile`

SMP: Erreichbarer Speedup (bis 32 Threads)





Figure 4. Maximum speedup achieved on up to 32 threads over single-threaded execution (black bars) and minimum number of threads at which the maximum speedup occurred (gray bars).



Gesamtsystem kombiniert verschiedene Speicher


- ▶ wenige KByte Register (-bank) im Prozessor
- ▶ einige MByte SRAM als schneller Zwischenspeicher
- ▶ einige GByte DRAM als Hauptspeicher
- ▶ einige TByte Festplatte als nichtflüchtiger Speicher
- ▶ Hintergrundspeicher (CD/DVD/BR, Magnetbänder)
- ▶ das WWW und Cloud-Services

Kompromiss aus Kosten, Kapazität, Zugriffszeit


- ▶ Illusion aus großem schnellem Speicher
- ▶ funktioniert nur wegen räumlicher/zeitlicher Lokalität

Prozessor-Memory Gap

- ▶ stetig wachsende Lücke zwischen CPU-, Memory- und Disk-Geschwindigkeiten



- ▶ Geschwindigkeit der Prozessoren vs. Speicher
- ▶ Kosten für den Speicherplatz
- ▶ permanente Speicherung
 - ▶ magnetisch
 - ▶ optisch
 - ▶ mechanisch



- ▶ schnelle vs. langsame Speichertechnologie
schnell : hohe Kosten/Byte geringe Kapazität
langsam : geringe –"– hohe –"–
- ▶ wachsender Abstand zwischen CPU und Speichergeschwindigkeit
 - ▶ Prozessor läuft mit mehreren GHz Takt
 - ▶ Register können mithalten, aber nur einige KByte Kapazität
 - ▶ DRAM braucht 50 ... 100 ns für Zugriff: $100 \times$ langsamer
 - ▶ Festplatte braucht 2,5 ... 10 ms für Zugriff: $1\,000\,000 \times$ langsamer
- ▶ Lokalität der Programme wichtig
 - ▶ kleiner Adressraum im Programmkontext
 - ▶ aufeinanderfolgende Speicherzugriffe sind meistens „lokal“
 - ▶ gut geschriebene Programme haben meist eine gute Lokalität


⇒ Motivation für spezielle Organisation von Speichersystemen = **Speicherhierarchie**

- ▶ Register $\leftrightarrow$ Memory
 - ▶ Compiler
 - ▶ Assembler-Programmierer
- ▶ Cache $\leftrightarrow$ Memory
 - ▶ Hardware
- ▶ Memory $\leftrightarrow$ Disk
 - ▶ Hardware und Betriebssystem: Paging, Segmentation
 - ▶ Programmierer und –"– : Dateien

- ▶ Register im Prozessor integriert
 - ▶ Program-Counter und Datenregister für Programmierer sichtbar
 - ▶ weitere Register für Systemprogrammierung
 - ▶ zusätzliche unsichtbare Register im Steuerwerk
- ▶ Flipflops oder Registerbank mit 6 Trans.-Speicherzellen
 - ▶ Lesen und Schreiben in jedem Takt möglich
 - ▶ ggf. mehrere parallele Lesezugriffe in jedem Takt
 - ▶ Zugriffszeiten ca. 100 ps
- ▶ typ. Größe einige KByte, z.B. 16 Register à 64-bit (x86-64)

L1-L4: Halbleiterspeicher RAM


- ▶ „*Random-Access Memory*“ (RAM) aufgebaut aus Mikrochips
- ▶ Grundspeichereinheit ist eine Zelle (ein Bit pro Zelle)
- ▶ SRAM (6T-Zelle) oder DRAM (1T-Zelle) Technologie
- ▶ mehrere RAM Chips bilden einen Speicher




- ▶ dominierende Technologie für nichtflüchtigen Speicher
- ▶ hohe Speicherkapazität, derzeit bis 24 TB
 - ▶ Daten bleiben beim Abschalten erhalten
 - ▶ aber langsamer Zugriff
 - ▶ besondere Algorithmen, um langsamen Zugriff zu verbergen
- ▶ Einsatz als Speicher für dauerhafte Daten
- ▶ Einsatz als erweiterter Hauptspeicher („*virtual memory*“)
- ▶ FLASH/SSD zunehmend als Ersatz für Festplatten
 - ▶ Halbleiterspeicher mit sehr effizienten multibit-Zellen
 - ▶ Verwaltung wie Festplatten
 - ▶ signifikant schnellere Zugriffszeiten (Faktor > 20)

- ▶ enorme Speicherkapazität
- ▶ langsame Zugriffszeiten
- ▶ Archivspeicher und Backup für (viele) Festplatten
 - ▶ Magnetbänder
 - ▶ RAID-Verbund aus mehreren Festplatten
 - ▶ optische Datenspeicher: CD-ROM, DVD-ROM, BlueRay
- ▶ WWW und Internet-Services, Cloud-Services
 - ▶ Cloud-Farms ggf. ähnlich schnell wie L5 Festplatten
Netzwerk schneller als der Zugriff auf eine lokale (Magnet-) Festplatte
- ▶ in dieser Vorlesung nicht behandelt

Speicherhierarchie: zwei Beispiele



(A) Memory hierarchy for a personal mobile device



(B) Memory hierarchy for a laptop or a desktop


[HP17]

Eigenschaften der Speichertypen

► Speicher	Vorteile	Nachteile	
Register	sehr schnell	sehr teuer	
SRAM	schnell	teuer, große Chips	
DRAM	hohe Integration	Refresh nötig, langsam	
Platten	billig, Kapazität	sehr langsam, mechanisch	
► Beispiel	Hauptspeicher	Festplatte	SSD
Latenz	6 ns	2 ms	10/40 μ s
Bandbreite	64 GB/sec (pro Kanal, bis 12)	1,5 GB/sec	7/4 GB/sec (r/w)
Kosten/GB	1,7 €	1,5 ct. 1 TB: 15 €	4,1 ct. 43 €

- „Memory Wall“: DRAM zu langsam für CPU

Processor-DRAM Memory Gap (latency)




[PH22]

⇒ Cache als schneller Zwischenspeicher zum Hauptspeicher


- ▶ technische Realisierung: SRAM
- ▶ transparenter Speicher
 - ▶ Cache ist für den Programmierer nicht sichtbar!
 - ▶ wird durch Hardware verwaltet
- ▶ ggf. getrennte Caches für Befehle und Daten
- ▶ enthält Hauptspeicherblöcke mit erhöhter Zugriffswahrscheinlichkeit
- ▶ nutzt die Lokalität von Speicherzugriffen durch ein laufendes Programm
 - ▶ ca. 80% der Zugriffe greifen auf 20% der Adressen zu
 - ▶ manchmal auch 90% / 10% oder noch besser
- ▶ de.wikipedia.org/wiki/Cache
en.wikipedia.org/wiki/CPU_cache
[en.wikipedia.org/wiki/Cache_\(computing\)](https://en.wikipedia.org/wiki/Cache_(computing))

- ▶ CPU referenziert Adresse
 - ▶ parallele Suche in L1 (level 1), L2 ... und Hauptspeicher
 - ▶ erfolgreiche Suche liefert Datum, Abbruch laufender Suchen




[BO15]

gemeinsamer Cache / „unified Cache“




separate Instruction-/Data Caches




[Fur00]

► First- und Second-Level Cache




► Virtueller Cache

- + Adressumrechnung durch MMU oft nicht nötig
- Cache leeren bei Kontextwechseln



► Physischer Cache

- + Cache muss nie geleert werden
- Adressumrechnung durch MMU immer nötig



- ▶ typische Cache Organisation
 - ▶ First-Level Cache: getrennte Instruktions- und Daten-Caches
 - ▶ Second-Level Cache: gemeinsamer Cache je Prozessorkern
 - ▶ Third-Level Cache: gemeinsamer Cache für alle Prozessorkerne
- ▶ bei mehreren Prozessoren / Prozessorkernen
 - ⇒ Cache-Kohärenz wichtig
 - ▶ gemeinsam genutzte Daten konsistent halten (s.u.)

Cachestrategie: *Welche Daten sollen (präventiv) in den Cache?*

Diejenigen, die bald benötigt werden!

- ▶ *temporale Lokalität*: die Daten, die zuletzt häufig gebraucht wurden
- ▶ *räumliche Lokalität*: die Daten, die nahe den zuletzt gebrauchten liegen
- ▶ verschiedene Platzierungs-, Ersetzungs- und Rückschreibestrategien für den Cache

Cacheperformanz

► Begriffe


Treffer (Hit)		Zugriff auf Datum, ist bereits im Cache
Fehler (Miss)		–"– ist nicht –"–
Treffer-Rate	R_{Hit}	Wahrscheinlichkeit, Datum ist im Cache
Fehler-Rate	R_{Miss}	$1 - R_{Hit}$
Hit-Time	T_{Hit}	Zeit, bis Datum bei Treffer geliefert wird
Miss-Penalty	T_{Miss}	zusätzlich benötigte Zeit bei Fehler

► Mittlere Speicherzugriffszeit = $T_{Hit} + R_{Miss} \cdot T_{Miss}$

► Beispiel $T_{Hit} = 1$ Takt, $T_{Miss} = 20$ Takte, $R_{Miss} = 5\%$ $\Rightarrow$ Mittlere Speicherzugriffszeit = 2 Takte

Cache – Organisation

- ▶ Cache ist ein Array von Speicher-Bereichen: „sets“
- ▶ jeder Bereich enthält eine oder mehrere Zeilen: „Cache-Line“
- ▶ jede Zeile enthält einen Datenblock
- ▶ jeder Block enthält mehrere Byte




Cache size: $C = B \times E \times S$ data bytes

[BO15]


Cache – Adressierung

- ▶ Adressteil $\langle \text{set index} \rangle$ von A bestimmt Bereich („set“)
- ▶ Adresse A ist im Cache, wenn
 1. Cache-Zeile ist als gültig markiert („valid“)
 2. Adressteil $\langle \text{tag} \rangle$ von A = „tag“ Bits des Bereichs



Cache – Adressierung (cont.)

- ▶ Cache-Zeile („cache line“) enthält Datenbereich von 2^b Byte
- ▶ gesuchtes Wort mit Offset $\langle \text{block offset} \rangle$



► *Welchen Platz im Cache belegt ein Datum des Hauptspeichers?*

► drei Verfahren

direkt abgebildet / direct mapped jeder Speicheradresse ist genau eine Cache-Speicherzelle zugeordnet


n-fach bereichsassoziativ / set associative

jeder Speicheradresse ist eine von n möglichen Cache-Speicherzellen zugeordnet, Cache-Line E in den Grafiken [BO15]

voll-assoziativ jeder Speicheradresse kann jede beliebige Cache-Speicherzelle zugeordnet werden


Cache: direkt abgebildet / „direct mapped“

- ▶ jeder Adresse ist genau eine Speicherzelle im Cache zugeordnet



Cache: direkt abgebildet / „direct mapped“ (cont.)

- ▶ genau 1 Zeile („cache line“) pro Bereich, S Bereiche (**S**ets)




[BO15]

- + einfachste Cache-Art
- + große Caches möglich
- Effizienz, z.B. Zugriffe auf $A, A + n \cdot S \dots \Rightarrow$ „Cache Thrashing“
Beispiel (s.o.): Zugriff auf Adressen „00101“, „01101“, „10101“, „11101“

Cache: direkt abgebildet / „direct mapped“ (cont.)

Zugriff auf direkt abgebildete Caches


1. Bereichsauswahl durch Bits $\langle \text{set index} \rangle$



[BO15]

Cache: direkt abgebildet / „direct mapped“ (cont.)


2. $\langle \text{valid} \rangle$: sind die Daten gültig?
3. „Line matching“: stimmt $\langle \text{tag} \rangle$ überein?
4. Wortselektion extrahiert Wort unter Offset $\langle \text{block offset} \rangle$



[BO15]

Cache: direkt abgebildet / „direct mapped“ (cont.)


Prinzip



[Fur00]

Cache: bereichsassoziativ / „set associative“

- ▶ jeder Speicheradresse ist ein Bereich S mit mehreren Cachezeilen E zugeordnet
- ▶ n-fach assoziative Caches: $E=2, 4 \dots$ „2-way set associative cache“, „4-way ...“




[BO15]

Cache: bereichsassoziativ / „set associative“ (cont.)

Zugriff auf n-fach assoziative Caches


1. Bereichsauswahl durch Bits $\langle \text{set index} \rangle$



[BO15]


Cache: bereichsassoziativ / „set associative“ (cont.)

2. $\langle \text{valid} \rangle$: sind die Daten gültig?
3. „Line matching“: Cache-Zeile mit passendem $\langle \text{tag} \rangle$ finden?
dazu Vergleich aller „tags“ des Bereichs $\langle \text{set index} \rangle$
4. Wortselektion extrahiert Wort unter Offset $\langle \text{block offset} \rangle$



Cache: bereichsassoziativ / „set associative“ (cont.)

Prinzip




[Fur00]

- ▶ jeder Adresse des Speichers kann jede beliebige Cachezeile zugeordnet werden
- ▶ Spezialfall: nur ein Cachebereich S
- benötigt E -Vergleicher
- nur für sehr kleine Caches realisierbar

Parameter

- ▶ $S = \#$ Cache Bereiche Teil der Adresse
- ▶ $B = \text{Byte/Block}$ Teil der Adresse
- ▶ $E = \text{Cache-Lines/Set (Assoziativität)}$



Vor- und Nachteile des Cache

- + nutzt räumliche Lokalität aus
Speicherzugriffe von Programmen (Daten und Instruktionen) liegen in ähnlichen/aufeinanderfolgenden Adressbereichen
- + breite externe Datenbusse, es werden ganze Bereiche übertragen
- + nutzt Burst-Adressierung des Speichers: Adresse nur für erstes Wort vorgeben, dann automatisches Inkrement
- + kürzere interne Cache-Adressen
- Hardwareaufwand und Kosten

Cache – Dimensionierung (cont.)


Cache- und Block-Dimensionierung



[PH22]

- ▶ Blockgröße klein, viele Blöcke
 - + kleinere Miss-Penalty
 - + temporale Lokalität
 - räumliche Lokalität
- ▶ Blockgröße groß, wenig Blöcke
 - größere Miss-Penalty
 - temporale Lokalität
 - + räumliche Lokalität

Cache – Dimensionierung (cont.)



[HP17]

- Block-Size: 32... 128 Byte
- L1-Cache: 4... 256 KiByte
- L2-Cache: 256... 4 096 KiByte

- ▶ **cold miss**
 - ▶ Cache ist (noch) leer
- ▶ **conflict miss**
 - ▶ wenn die Kapazität des Cache eigentlich ausreicht, aber unterschiedliche Daten in den selben Block abgebildet werden
 - ▶ Beispiel für „Trashing“ beim direct-mapped Cache mit $S=8$:
abwechselnder Zugriff auf Blöcke 0, 8, 0, 8, 0, 8 ... ist jedesmal ein Miss
- ▶ **capacity miss**
 - ▶ wenn die Menge der aktiven Blöcke („working set“) größer ist als die Cache Kapazität

Wenn der Cache gefüllt ist, welches Datum wird entfernt?

- ▶ zufällige Auswahl
- ▶ **LRU** (**L**east **R**ecently **U**sed): der „älteste“ nicht benutzte Cache Eintrag
 - ▶ echtes LRU als Warteschlange realisiert
 - ▶ Pseudo LRU mit baumartiger Verwaltungsstruktur:
Zugriff wird paarweise mit einem Bit markiert, die Paare wieder zusammengefasst usw.
- ▶ **LFU** (**L**east **F**requently **U**sed): der am seltensten benutzte Cache Eintrag
 - ▶ durch Zugriffszähler implementiert

Wann werden modifizierte Daten des Cache zurückgeschrieben?

- ▶ **Write-Through**: beim Schreiben werden Daten sofort im Cache und im Hauptspeicher modifiziert
 - + andere Bus-Master sehen immer den „richtigen“ Speicherinhalt: *Cache-Kohärenz*
 - Werte werden unnötig oft in Speicher zurückgeschrieben
- ▶ **Write-Back**: erst dann in den Speicher schreiben, wenn das Datum des Cache ersetzt werden würde
 - + häufig genutzte Werte (z.B. lokale Variablen) werden nur im Cache modifiziert
 - Cache-Kohärenz ist nicht gegeben
 - ⇒ spezielle Befehle für „Cache-Flush“
 - ⇒ „non-cacheable“ Speicherbereiche

- ▶ Daten zwischen Cache und Speicher konsistent halten
- ▶ notwendig wenn mehrere Einheiten (Bus-Master: Prozessor, DMA-Controller) auf den Speicher zugreifen können: wichtig für „*Symmetric Multiprocessing*“
- ▶ Harvard-Architektur hat getrennte Daten- und Instruktions-Speicher
 - ▶ Instruktionen sind read-only
 - ⇒ einfacherer Instruktions-Cache
 - ⇒ Cache-Kohärenz Problem betrifft D-Cache
- ▶ Cache-Kohärenz Protokolle und „*Snooping*“
 - ▶ alle Prozessoren($P_1, P_2 \dots$) überwachen alle Bus-Transaktionen
Cache „schnüffelt“ am Speicherbus
 - ▶ Prozessor P_2 greift auf Daten zu, die im Cache von P_1 liegen
 P_2 Schreibzugriff $\Rightarrow P_1$ Cache aktualisieren / ungültig machen
 P_2 Lesezugriff $\Rightarrow P_1$ Cache liefert Daten
 - ▶ Was ist mit gleichzeitige Zugriffen von P_1, P_2 ?


- ▶ viele verschiedene Protokolle: Hersteller- / Prozessor-spezifisch
 - ▶ SI („*Write Through*“)
 - ▶ MSI, MOSI,
 - ▶ MESI: *Modified, Exclusive, Shared, Invalid*
 - ▶ MOESI: *Modified (exclusive), Owned (Modified shared), Exclusive, Shared, Invalid*
 - ▶ ...

siehe z.B.: en.wikipedia.org/wiki/Cache_coherence

- ▶ Caches enthalten Wert, Tag und zwei Statusbits für die vier Protokollzustände
 - ▶ **Modified:** gültiger Wert, nur in diesem Cache, gegenüber Hauptspeicher-Wert verändert
 - ▶ **Exclusive:** gültiger Wert, nur in diesem Cache nicht verändert (unmodified)
 - ▶ **Shared:** gültiger Wert, in mehreren Caches vorhanden nicht verändert (unmodified)
 - ▶ **Invalid:** ungültiger Inhalt, Initialzustand
- ▶ alle Prozessoren überwachen alle Bus-Transaktionen
- ▶ bei Speicherzugriffen Aktualisierung des Status'
- ▶ Zugriffe auf „modified“-Werte werden erkannt:
 1. fremde Bus-Transaktion unterbrechen
 2. eigenen (=modified) Wert zurückschreiben
 3. Status auf shared ändern
 4. unterbrochene Bus-Transaktion neu starten

MESI Protokoll (cont.)

- ▶ erfordert spezielle Snoop-Logik im Prozessor
- ▶ garantiert Cache-Kohärenz
- ▶ gute Performanz, aber schlechte Skalierbarkeit
- ▶ Zustandsübergänge: MESI Protokoll



*PowerPC 604 RISC Microprocessor
User's Manual [Motorola / IBM]*


Bus Transactions

RH = Read hit
RMS = Read miss, shared
RME = Read miss, exclusive
WH = Write hit
WM = Write miss
SHR = Snoop hit on a read
SHW = Snoop hit on a write or
read-with-intent-to-modify

⬇ = Snoop push
⊗ = Invalidate transaction
⊕ = Read-with-intent-to-modify
⬆ = Read



MESI Protokoll (cont.)

► „Snooping“ Beispiel



Cache Effekte bei Matrixzugriffen

```
public static double sumRowCol( double[][] matrix ) {  
    int rows = matrix.length;  
    int cols = matrix[0].length;  
    double sum = 0.0;  
    for( int r = 0; r < rows; r++ ) {  
        for( int c = 0; c < cols; c++ ) {  
            sum += matrix[r][c];  
        }  
    }  
    return sum;  
}
```



Matrix creation (5000×5000)

2105 msec.

Matrix row-col summation

75 msec.

Matrix col-row summation

383 msec.

⇒ 5 × langsamer

Sum = 600,8473695346258 / 600,8473695342268

⇒ andere Werte

Programmierer kann für maximale Cacheleistung optimieren

- ▷ Datenstrukturen werden fortlaufend alloziert
- 1. durch entsprechende Organisation der Datenstrukturen
- 2. durch Steuerung des Zugriffs auf die Daten
 - ▷ Geschachtelte Schleifenstruktur
 - ▷ Blockbildung ist eine übliche Technik

Cache-freundlicher Code

- ▷ Erreichen der optimalen Leistung ist plattformspezifisch
 - ▷ Cachegrößen, Zeilengrößen, Assoziativität etc.
 - ▷ Optimierung durch Compiler / manuell fehleranfällig
- ▷ generelle Empfehlungen
 - ▷ „working set“ klein $\Rightarrow$ zeitliche Lokalität
 - ▷ kleine Adressfortschaltungen („strides“) $\Rightarrow$ räumliche Lokalität



Universität Hamburg

DER FORSCHUNG | DER LEHRE | DER BILDUNG

MIN-Fakultät
Fachbereich Informatik



Rechnerstrukturen und Betriebssysteme

64-040 Vorlesung RSB
Kapitel 15: Betriebssysteme

Norman Hendrich



Universität Hamburg
Fakultät für Mathematik, Informatik und Naturwissenschaften
Fachbereich Informatik
Technische Aspekte Multimodaler Systeme

Wintersemester 2025/2026

- ▶ genug Stoff für eigene Vorlesungen – Übersicht in RSB
 - ▶ Themen
 - ▶ Prozesse und Threads
 - ▶ Synchronisation und Kommunikation; Deadlocks
 - ▶ Scheduling
 - ▶ Speicherverwaltung; *Virtual Memory*
 - ▶ Dateiverwaltung und I/O
 - ▶ nicht behandelt
 - ▶ Praxisbeispiele: Windows, Unix, Linux, MacOS, Android ...
 - ▶ Dateisysteme
 - ▶ Virtualisierung; Container
 - *Moderne Betriebssysteme – VL + Übung*
 - *VSS (Verteilte Systeme und Systemsicherheit)*
 - *ES (Eingebettete Systeme)*
- Sicherheit, RAID
Embedded OS, Echtzeit

Grafiken, wenn nicht anders angegeben, aus:

W. Stallings: *Operating Systems – Internals and Design Principles* [Sta17]

Was sind Betriebssysteme?

Im Prinzip Software, wie jedes andere Programm auch!

Was machen Betriebssysteme?

- ▶ Verwalten der „teuren“ Hardware für optimale Nutzung
 - ▶ Prozessor(en)
 - ▶ Systembus(se)
 - ▶ Hauptspeicher
 - ▶ Festplatten / SSDs
 - ▶ Ein-/Ausgabeeinheiten (I/O)
- ⇒ Anpassen der Geschwindigkeiten

- ▶ Koordination aller Programme, Dienste und Benutzer

Wer darf wann worauf zugreifen?

- ▶ Bereitstellen von Systemdiensten („Service“) und Schnittstellen („System-Call“) für (andere) Programme, bzw. die Benutzer: *Wie ist der Zugriff geregelt?*


⇒ BS sind meist die komplexeste Software auf dem Computer!

1. erste Computer / serielle Verarbeitung

- ▶ kein Betriebssystem
- ▶ Programmierer arbeitet direkt mit Computer an Konsole
- ▶ Benutzer können nur nacheinander am Computer arbeiten
- Reservierung des Systems
 - längerer Job: wird nicht fertig oder Reservierungen verschieben sich
 - kürzerer Job: System bleibt ungenutzt
- „Rüstzeit“: Vorbereitung auf Programmlauf

2. einfache Batch-Systeme

- ▶ Benutzer hat keinen direkten Zugriff
- ▶ Operator bündelt Jobs als „*Batch*“
- ▶ *Monitor* als zentrales Programm arbeitet Job-Queue ab
- ▶ immer im Speicher (*Resident Monitor*)
- ▶ Funktionsweise
 - ▶ Monitor liest Job ein
 - ▶ übergibt Kontrolle an Benutzerprogramm ($\hat{=}$ Prozeduraufruf)
 - ▶ Programm übergibt nach Ende Kontrolle an Monitor ($\hat{=}$ Rücksprung)
- ▶ Instruktionen für Monitor: *Job Control Language*



2. einfache Batch-Systeme (cont.)

- ▶ wichtige Eigenschaften
 - ▶ **Memory protection**: Jobs haben keinen Zugriff auf Monitor-Speicherbereich
 - ▶ **Timer** begrenzt Laufzeit von Jobs
 - ▶ **privilegierte Instruktionen** nur durch Monitor ausführbar
 - ▶ **Interrupts** bessere, flexiblere Kontrolle der Jobs


⇒ zwei Modi

1. **User Mode** für Batch-Job
 - ▶ einige Speicherbereiche sind gesperrt
 - ▶ einige Befehle sind nicht ausführbar
 2. **Kernel Mode** für Monitor
 - ▶ Zugriff auf geschützte Speicheradressen
 - ▶ privilegierte Befehle sind ausführbar
- ▶ Overhead, verglichen mit serieller Abarbeitung
 - Prozessor muss zusätzlich Monitor bearbeiten
 - zusätzlicher Speicherbedarf für Monitor
 - + insgesamt aber bessere Auslastung des Computers


3. Multiprogramm Batch-Systeme

unterschiedliche Geschwindigkeiten $\Rightarrow$ Prozessor wartet meist

► Uniprogramming



► Multiprogramming, Multitasking



+ Job wartet auf I/O $\Rightarrow$ Monitor wechselt zu anderem Job

– Speicherbedarf für Monitor und alle Jobs


3. Multiprogramm Batch-Systeme (cont.)

► Beispiel


	JOB1	JOB2	JOB3
Type of job	Heavy compute	Heavy I/O	Heavy I/O
Duration	5 min	15 min	10 min
Memory required	50 M	100 M	75 M
Need disk?	No	No	Yes
Need terminal?	No	Yes	No
Need printer?	No	No	Yes

	Uniprogramming	Multiprogramming
Processor use	20%	40%
Memory use	33%	67%
Disk use	33%	67%
Printer use	33%	67%
Elapsed time	30 min	15 min
Throughput	6 jobs/hr	12 jobs/hr
Mean response time	18 min	10 min

3. Multiprogramm Batch-Systeme (cont.)



(a) Uniprogramming




(b) Multiprogramming

4. Time-Sharing Betrieb

- ▶ Erweiterung von Multitasking für interaktive Jobs
- ▶ Prozessor/Ressourcen werden zwischen Benutzern geteilt
- ▶ Zugriff über Terminals (Kommandozeile), später grafische Oberflächen


	Batch Multiprogramm	Time-Sharing
Optimierung	maximale Prozessornutzung	minimale Antwortzeit
BS Kontrolle	Job Control Language	Benutzereingabe

- ▶ Optimierungsziele: Antwortzeit, Datendurchsatz, # Prozesse, Rechenleistung . . .
- ▶ typisch: Zeitscheiben-Verfahren (*Time Slicing*)
 - ▶ periodische Interrupts durch Systemclock
 - ▶ Betriebssystem übernimmt Kontrolle
 - ▶ prüft ob anderer Prozess laufen soll
 - ▶ Benutzerprozess wird „unterbrochen“ („*Preemption*“)
 - ▶ sein Status wird gesichert
 - ▶ Daten für neuen / fortzusetzenden Prozess werden geladen




- ▶ **System Call:** Programm ruft BS-Funktion auf
- ▶ **Interrupt:** Laufzeitfehler des aktiven Programms
- ▶ **Interrupt:** externes Ereignis (z.B. I/O Gerät hat Daten)
- ▶ **FIFO Queues:** Warteschlangen
- ▶ **Scheduler:** wählt Prozess für nächste Zeitscheibe

► Architekturen




- **Monolithischer Kernel** alle Funktionalitäten, Treiber etc. zusammengefasst das Programm „Betriebssystem“
- **Mikrokernel** enthält nur
 - Scheduling
 - Interprozess-Kommunikation
 - Adressverwaltung
 - ▷ restliche Funktionalität als getrennte Prozesse
- **hybride Kernel** Mischformen

Aktuelle Betriebssysteme: Beispiel Linux



(Linux): Teilkomponenten

- ▶ Multithreading und Multiprocessing (SMP)
 - ▶ Verwaltung mehrerer Prozessoren (+ unterschiedliche Typen / GPUs)
 - ▶ für Benutzer transparent



(a) Interleaving (multiprogramming, one processor)




(b) Interleaving and overlapping (multiprocessing; two processors)

- ▶ Prozessverwaltung
 - ▶ Prozesse starten und beenden
 - ▶ Scheduling: Prozesse CPUs zuordnen
 - ▶ Prozesswechsel
 - ▶ Prozesssynchronisation und Interprozesskommunikation
 - ▶ Verwaltung der dazu notwendigen Datenstrukturen (Prozesskontrollblock)
- ▶ Speicherverwaltung
 - ▶ Zuordnung des (virtuellen) Adressraums zu Prozessen
 - ▶ *Swapping*: Hauptspeicher $\Leftrightarrow$ sekundärer Speicher
 - ▶ Seitenadressierung (*Paging*) und Segmentierung
- ▶ Ein-/Ausgabeverwaltung
 - ▶ Verwaltung von FIFOs
 - ▶ Zuordnung von I/O-Geräten und -Kanälen zu Prozessen
- ▶ weitere Funktionen
 - ▶ Interruptverarbeitung
 - ▶ Abrechnung der Ressourcen (*Accounting*)
 - ▶ Protokollierung (*Monitoring*)


- ▶ sequenzieller Ablauf der Programmabarbeitung wird unterbrochen
- ▶ Bessere Ausnutzung des Prozessors
 - ▶ I/O, Festplatten, Hauptspeicher viel langsamer als CPU
 - ▶ CPU muss „warten“ $\Rightarrow$ schlechte Nutzung
- ▶ Interrupts durch
 - ▶ **Faults:** Ausnahmebehandlung („*Exception*“) z.B. Überlauf, Division durch 0, illegale Anweisung, ungültige Speicheradresse
 - ▶ **System Calls:** Anforderung von System/OS-Ressourcen durch das Anwenderprogramm
 - ▶ **Timer:** regelmäßige Ausführung von Aufgaben
 - ▶ **I/O:** externe Hardware meldet: Ende einer Operation, Fehler
 - ▶ **Hardwarefehler:** Speicherparität, Spannungsversorgung, Temperatur ...

Interrupt: modifizierter Befehlszyklus

- Ausführungszyklus ergänzt




- Kontrolltransfer




1. **HW** Gerät / Systemhardware liefert Interrupt
2. **HW** Prozessor beendet aktiven Befehl, wegen Pipelining ggf. mehrere Schritte
3. **HW** Prozessor bestätigt Interrupt
4. **HW** Programmstatus (PC, Register, Speicherlimits etc.) auf *Control Stack* sichern
5. **HW** PC mit Interrupt (-startadresse) initialisieren
+ Wechsel in privilegierten Modus (*Kernel Mode*)
6. **SW** ggf. weitere Informationen auf *Control Stack* sichern
7. **SW** Interruptverarbeitung / *Interrupt Handler* (Programm)
⋮
8. **SW** Status aus 6. wiederherstellen
9. **SW** Status aus 4. wiederherstellen; PC für Programmfortsetzung initialisieren
+ Wechsel in Standardmodus (*User Mode*)

Interruptverarbeitung (cont.)




(a) Interrupt occurs after instruction at location N




(b) Return from interrupt

- ▶ während Interruptverarbeitung kommt weiterer Interrupt
 1. weitere Interrupts deaktivieren
 2. verschiedene Interruptprioritäten
- ▶ Interrupts dürfen nicht „verloren gehen“, ggf. Zwischenspeichern
- ▶ Schachtelung und/oder sequenzielle Abarbeitung



► Beispiel: zeitlicher Verlauf




Unterthemen:


- ▶ Prozess als Abstraktion eines laufenden Programms
- ▶ Prozesskontrollblock
- ▶ Nebenläufigkeit
- ▶ Scheduling
- ▶ Synchronisation

Prozess: eines der fundamentalen Konzepte in Betriebssystemen

- ▶ Programm während der Ausführung
- ▶ Instanz eines laufenden Programms
- ▶ Einheit, die Prozessor zugewiesen wird
 - "– die von Prozessor ausgeführt wird
- ▶ Aktivität bestehend aus
 - ▶ einem Zustand / Betriebssystem-Kontext
 - ▶ Programmcode und -Daten (inkl. Stack)
 - ▶ ein oder mehrere sequentielle Abläufe (Threads)
 - ▶ die zugehörigen Systemressourcen




1. das ausführbare Programm (*Text-Segment*)
2. die zugehörigen Daten (*Data-Segment*)
3. der Programmkontext
 - ▶ prozessspezifische Daten des Betriebssystems
 - ▶ Inhalt der Prozessorregister
 - ▶ Warten auf Ereignisse?
 - ▶ Prioritäten, Rechte, Abrechnungsinformationen etc.




Komponenten eines Prozesses (cont.)

- ▶ Prozesskontrollblock
speichert Verwaltungsinformation



- ▶ *Trace*: Folge von Instruktionen
 - ▶ für einzelnen Prozess $\Rightarrow$ Laufzeitverhalten
 - ▶ für Prozessor $\Rightarrow$ zeigt Prozesswechsel
- ▶ *Dispatcher*: Betriebssystemkomponente, die Prozesse aktiviert und ggf. unterbricht, die Prozesse auf verfügbare CPUs aufteilt
- ▶ Beispiel
 - ▶ Dispatcher
 - ▶ 3 Prozesse: A, B, C



Prozessablauf (cont.)

Trace

- ▶ Dispatcher (im Trace: blau)
- ▶ 3 Prozesse: A, B, C

5000	8000	12000
5001	8001	12001
5002	8002	12002
5003	8003	12003
5004		12004
5005		12005
5006		12006
5007		12007
5008		12008
5009		12009
5010		12010
5011		12011

(a) Trace of Process A (b) Trace of Process B (c) Trace of Process C

5000 = Starting address of program of Process A
8000 = Starting address of program of Process B
12000 = Starting address of program of Process C


1	5000	27	12004
2	5001	28	12005
3	5002		-----Timeout
4	5003	29	100
5	5004	30	101
6	5005	31	102
	-----Timeout	32	103
7	100	33	104
8	101	34	105
9	102	35	5006
10	103	36	5007
11	104	37	5008
12	105	38	5009
13	8000	39	5010
14	8001	40	5011
15	8002		-----Timeout
16	8003	41	100
	-----I/O Request	42	101
17	100	43	102
18	101	44	103
19	102	45	104
20	103	46	105
21	104	47	12006
22	105	48	12007
23	12000	49	12008
24	12001	50	12009
25	12002	51	12010
26	12003	52	12011
			-----Timeout

- ▶ Prozesse starten
 - ▶ neuer Batch-Job
 - ▶ interaktiver Login (Kommandozeile / *Shell*)
 - ▶ durch Betriebssystem: neuer Dienst, z.B.: nach Booten
 - ▶ durch laufenden Prozess: explizite Parallelität (z.B. Linux `fork()`)
- ▶ *Parent*: laufender Prozess, der Neuen startet
Child: neu gestarteter Prozess
- ▶ Prozesshierarchie (Baumstruktur, z.B.: `htop`)


► Prozessende

- normales Programmende: Berechnung/Aufgabe fertig
- Zeitlimit überschritten: maximale Laufzeit, Warten auf Benutzereingabe ...
- Timeout: Warten auf Event/Systemsignal
- Speicherlimit: kein (virtueller) Speicher mehr verfügbar
- Adressverletzung: versuchter Zugriff auf ungültige Speicheradresse
- Zugriffsfehler: ungültiger Ressourcenzugriff, z.B.: Schreiben in read-only Datei
- Ein-/Ausgabefehler: Lesefehler in Datei, Datei nicht vorhanden ...
- Arithmetischer Fehler: Teilen durch 0 ...
- Datenfehler: „falscher“ Typ in Datenstrukturen ...
- ungültiger Befehl: kein Assemblerbefehl (in Datensegment?)
- unerlaubter Befehl: privilegierter Befehl im User Mode
- Parent Anfrage an Child
- Parent terminiert $\Rightarrow$ Child-Prozess beenden
- Abbruch durch: Betriebssystem, Operator, Benutzer


- ▶ Prozesse werden dynamisch gestartet und beendet
 - ▶ –"– warten auf I/O / Systemereignisse
 - ▶ –"– werden unterbrochen: Time-Sharing Betrieb
- ▶ Verwaltung durch Dispatcher
- ▶ Zustandsautomat




► Trace




- Warteschlangen, ggf. mit Trennung nach Signal




Prozessmodell (cont.)



- ▶ *Swapping*: Prozesse (auch teilweise) von RAM auf virtuellen Speicher auslagern
- ▶ Prozessunterbrechung (*suspend*) durch
 - ▶ Swapping: Betriebssystem benötigt Hauptspeicher
 - ▶ Timing: bei periodischer Ausführung ...
 - ▶ Parent Anfrage an Child, z.B.: zur Synchronisation
 - ▶ Unterbrechung durch: Betriebssystem, Operator, Benutzer
- ▶ Erweiterung des Prozessmodells







- ▶ Prozesstabellen
- ▶ Speicherverwaltung: *Memory Tables*
 - ▶ Verwaltung von virtuellem Speicher
 - ▶ Zuordnung für Hauptspeicher (RAM)
 - ▶ Zuordnung für sekundären Speicher (HDD, SSD)
 - ▶ Attribute für Speicherblöcke, z.B.: Speicherschutz
- ▶ Ein-/Ausgabeverwaltung: *I/O Tables*
 - ▶ Zuordnung zu Prozessen
 - ▶ Status von I/O-Befehlen
 - ▶ Informationen zu Befehlen: Startadresse in Hauptspeicher, Datengröße
- ▶ Datei-Verwaltung: *File Tables*
 - ▶ Existenz von Dateien / Dateinamen
 - ▶ Ort auf Sekundärspeicher
 - ▶ Status, z.B.: geöffnet (rw, ro)
 - ▶ weitere Attribute: Zugriffsrechte, Zeitstempel etc.

- ▶ Programmcode
- ▶ Datenstrukturen des Programms: statische Daten und dynamischer Speicher (*Heap*)
- ▶ *Stack*: Unterprogrammaufrufe und -Datenstrukturen
→ siehe Abschnitt Funktionsaufrufe und Stack
- ▶ Prozesskontrollblock, siehe Folie 1082
 - ▶ Identifier, Parent, Child-Liste
 - ▶ Register: für Benutzer sichtbar + „*Rename-Register*“
 - ▶ Status-Register: Programmzähler, Flags, Modus, Interrupts Enabled ...
 - ▶ Stack-Pointer
 - ▶ Scheduling Information: Zustand des Prozessmodells, Priorität ...
 - ▶ Informationen für Interprozesskommunikation
 - ▶ Privilegien: Zugriffsrechte auf Speicherbereiche, I/O ...
 - ▶ Speicherverwaltung: Tabellen für *Virtual Memory*
 - ▶ aktuelle Ressourcen: geöffnete Dateien ...
 - ▶ ...

Prozessabbild / *Process image* (cont.)




Prozessabbild / *Process image* (cont.)




- ▶ Interrupt-Mechanismen
 - ▶ System-Call: Aufruf einer Betriebssystemfunktion
 - ▶ Interrupt: asynchrones, externes Ereignis
 - ▶ Fault/Trap: Fehler während der Programmabarbeitung
- ▶ kein „wartender“ Interrupt $\Rightarrow$ nächsten Befehl holen
- ▶ Interrupt löst Kontextwechsel aus
 - ▶ Programmzähler mit Interrupt Handler initialisieren
 - ▶ Wechsel *User Mode* $\Rightarrow$ *Kernel Mode* für privilegierte Instruktionen
- ▶ Kontextwechsel
 - ▶ Kontext des Prozesses sichern
 - ▶ Prozesskontrollblock aktualisieren
 - ▶ –"– in „passende“ Warteschlange einfügen
 - ▶ anderen Prozess zur Ausführung wählen
 - ▶ dessen Prozesskontrollblock aktualisieren
 - ▶ Speicherstrukturen für neuen Prozess aktualisieren (Seitentabelle)
 - ▶ Kontext des neuen Prozesses einrichten

► Realisierungen



- getrennter Betriebssystemkernel



- innerhalb des Benutzerprogramms (kooperatives MT)



- eigene Services/Prozesse (*Mikrokernel*)



▶ Prozess


- ▶ Betriebssystem: Instanz eines laufenden Programs
- ▶ eigene Ressourcen (Speicher, Dateien, I/O ...)
- ▶ Abschottung gegen andere Prozesse
- ▶ eigener Prozess-Kontrollblock

▶ *Thread / Lightweight Process*



- ▶ eigener Ausführungs„faden“ innerhalb eines Prozesses
 - ▶ teilt die Ressourcen des Prozesses mit anderen Threads (insbesondere shared process data memory)
 - ▶ aber eigener Programmcode und eigener Stack
-
- ▶ aus Sicht des Betriebssystems: übernimmt Daten vom parent-Prozess
 - ▶ eigene Einträge im Scheduler/Dispatcher, Zuordnung zu CPUs
 - ▶ beim Thread-Wechsel müssen weniger Daten gesichert werden
 - ▶ Thread-Scheduling und Dispatching viel schneller als Prozess-Scheduling

► *Multithreading*

- mehrere parallele Ausführungen innerhalb eines Prozesses
- von Programmiersprache und Betriebssystem abhängig



- ▶ je Thread
 - ▶ eigener Zustand ($\hat{=}$ Prozesszustand)
 - ▶ eigener Kontext
 - ▶ eigener Stack
 - ▶ ggf. statischen Speicher



- ▶ Zugriff auf alle Datenstrukturen und Ressourcen des Prozesses
- ▶ Speicher und Ressourcen mit allen anderen Threads geteilt


► Vor- und Nachteile

- + einfacher zu verwalten / erzeugen
- + schneller zu beenden
- + Wechsel zwischen Threads schneller als Prozess-Kontextwechsel
- + effizientere Kommunikation
- + effektiv, wenn auf I/O gewartet wird, z.B.: Serverdienste, RPC (Remote procedure calls), Browser-Tabs ...
- + Parallelität ausnutzen
- Synchronisation wichtig!
alle Threads arbeiten im gleichen Adressraum

► Arten von Threads

- User Level Thread (ULT), eigene Bibliotheken
 - + Thread-Wechsel ohne Kernel Privilegien
 - + spezifisches (eigenes!) Scheduling
 - + läuft auf allen Betriebssystemen
 - für Kernel nur **ein** Ablauf → keine Parallelität, System-Call blockiert alles

- ▶ Kernel Level Thread (KLT)
 - + mehrere Threads in Multiprozessorumgebung
 - + Prozess (andere Threads) kann trotz blockiertem Thread weiterlaufen
 - + Betriebssystem selbst kann Multithreaded sein
 - Wechsel zwischen Threads eines Prozesses bedingt Moduswechsel
- ▶ Mischformen



- ▶ nebenläufige Prozesse und Threads

- ▶ Multiprogramming: viele Prozesse, ein Prozessor
- ▶ Multiprocessing: viele Prozesse, mehrere Prozessoren
- ▶ verteiltes Rechnen

⇒ abwechselndes und überlapptes Rechnen

⇒ Timing / Abarbeitungsgeschwindigkeit nicht vorhersehbar

- ▶ Aktivitäten anderer Prozesse oder der Benutzer
- ▶ Interrupts
- ▶ Scheduling durch Betriebssystem

- ▶ Begriffe

- ▶ **atomare Operation**: Aktion kann nicht unterteilt/unterbrochen werden, auch wenn sie aus mehreren Schritten besteht ⇒ wird komplett oder gar nicht wirksam!
Zentraler Mechanismus, zur Trennung nebenläufiger Prozesse
- ▶ **Critical Section / kritische Sektion**: Codebereiche mehrerer Prozesse, in denen auf gemeinsame Ressourcen (z.B. Speicher) zugegriffen wird

- ▶ **Deadlock:** zwei oder mehr Prozesse können nicht weiterarbeiten, da sie gegenseitig aufeinander warten
- ▶ **Livelock:** zwei oder mehr Prozesse wechseln ständig ihre Zustände durch Aktivitäten jeweils anderer Prozesse, ohne Fortschritte in der Bearbeitung
- ▶ **Mutual Exclusion / gegenseitiger Ausschluss:** ist ein Prozess in seiner Critical Section, dann kann kein zweiter Prozess in eine Critical Section eintreten, die die gleichen Ressourcen nutzt
- ▶ **Race Condition:** mehrere Threads/Prozesse lesen und schreiben Daten; das Ergebnis ist von deren zeitlicher Reihenfolge abhängig
- ▶ **Starvation / „verhungern“:** ein lauffähiger Prozess könnte (weiter-) arbeiten, wird aber nie bedient
- ▶ Kommunikationsmechanismen zwischen Prozessen/Threads
 - ▶ gemeinsamer Speicher (*Shared Memory*) $\Rightarrow$ Mutual Exclusion
 - ▶ Nachrichtenaustausch

- ▶ notwendig, um Race Conditions zu vermeiden
- ▶ durch Sicherung von Critical Sections
- ▶ mögliche Probleme: Deadlock, Starvation

- ▶ Uniprozessor: keine Interrupts in Critical Section
- ▶ atomare Hardwareoperationen („*compare & swap*“)
 - + gilt für: Uni-/Multiprozessor, beliebige Anzahl Prozesse
 - + einfach zu verifizieren
 - + für beliebige Anzahl kritischer Sektionen
 - *Busy-waiting*: Prozessor arbeitet immer
 - Starvation möglich (wenn mehrere Prozesse warten)
 - Deadlock möglich


Software Schnittstellen

- ▶ verschiedene Varianten, in Bibliotheken implementiert (Dekker-Algorithmus; E. W. Dijkstra; Peterson-Algorithmus) nicht trivial !!!
- ▶ **Semaphor**: Integer Variable, für die drei atomare Operationen möglich sind
 - ▶ initialisieren, increment, decrement
- ▶ **Mutex / binärer Semaphor**: Werte 0 und 1
- ▶ **Monitor**: kapselt Variablen und Zugriffsprozeduren als Objekt
 - ▶ immer nur ein Prozess hat exklusiven Zugriff darauf
 - ▶ einfacher handhabbar als Mutex oder Semaphor

- ▶ Integer Variable, initialisiert mit Anz. gleichzeitiger Zugriffe
- ▶ atomare Operationen: init., decr., incr.
 - semWait** $\hat{=}$ Beginn der Critical Section
decrement + aufrufender Prozess muss ggf. warten
 - semSignal** $\hat{=}$ Ende der Critical Section
increment + ein wartender Prozess kann starten
- ▶ starke Semaphor: am längsten wartender Prozess wird gestartet
 $\Rightarrow$ Queue für wartende Prozesse
- ▶ schwache Semaphor: beliebiger, wartender Prozess wird gewählt




Semaphor (cont.)

► Beispiele







Note that normal execution can proceed in parallel but that critical regions are serialized.


Semaphor (cont.)



•
•
•



- ▶ Programmiersprachen: Concurrent Pascal, Ada, Modula ...
- ▶ Java: `synchronized`, keine Bedingungsvariablen
- ▶ nur ein Prozess darf im Monitor sein
- ▶ einfacher zu handhaben als Semaphore, gleiche Funktionalität
- ▶ Synchronisation
 - ▶ Bedingungsvariablen (*condition variables*)
 - ▶ Funktionen: `wait`, `signal`
- ▶ Warteschlangen
 - ▶ extern für Eintritt in Monitor
 - ▶ für jede Bedingungsvariable



- ▶ geht auch für (räumlich) verteilte Systeme
- ▶ Kommunikationsfunktionen

`send (⟨dst⟩, ⟨data⟩)` sendet Daten: blockierend / nicht blockierend

`receive (⟨src⟩, ⟨data⟩)` empfängt Daten: blockierend / nicht blockierend / testend

- ▶ Varianten


- ▶ block. send + block. receive $\Rightarrow$ *Rendezvous*
nicht block. send + block. receive
nicht block. send + nicht block. receive
- ▶ direkte Adressierung (s.o.) / indirekte Adressierung
 $\Rightarrow$ 1:1, 1:n, m:1, m:n Beziehungen

```
process P is
  ...
  send(Q, A)
  ...
```


```
process Q is
  ...
  receive(P, A)
  ...
```

- ▶ Dauerhaftes Blockieren mehrerer Prozesse, die
 - ▶ um Ressourcen konkurrieren
 - ▶ miteinander kommunizieren
- ▶ Deadlock, wenn
 - ▶ jeder Prozess blockiert ist und auf etwas wartet,
 - ▶ was immer nur einer der anderen blockierten Prozess anstoßen kann!
- ▶ im Allgemeinen: keine effiziente Lösung

► Beispiel: „rechts vor links“



(a) Deadlock possible



(b) Deadlock

► jedes Fahrzeug braucht 2 Ressourcen 1: a,b 2: b,c 3: c,d 4: d,a

► Beispiel: zwei Programme, zwei Mutexe

```
process P is
```

```
...
```

```
get(A)
```

```
...
```

```
get(B)
```

```
...
```

```
release(A)
```

```
...
```

```
release(B)
```

```
...
```

```
process Q is
```

```
...
```

```
get(B)
```

```
...
```

```
get(A)
```

```
...
```

```
release(B)
```


```
...
```

```
release(A)
```

```
...
```

- alternierender Ablauf der Prozesse
- zweidimensional dargestellt

Deadlock (cont.)



▶ vorheriges Beispiel ohne Deadlock

```
process P is
```

```
...
```

```
get(A)
```

```
...
```

```
release(A)
```

```
...
```

```
get(B)
```

```
...
```

```
release(B)
```

```
...
```

```
process Q is
```

```
...
```

```
get(B)
```

```
...
```

```
get(A)
```

```
...
```


```
release(B)
```

```
...
```

```
release(A)
```

```
...
```

Deadlock (cont.)



- ▶ wiederverwendbare (*reusable*) Ressource
 - ▶ wird bei Benutzung durch Prozess/Task nicht verbraucht
 - ▶ Prozessor, I/O-Kanal, Hauptspeicher, sekundärer Speicher
Datenstrukturen, Codebereiche (Critical Sections)
- ▶ verbrauchbare (*consumable*) Ressource
 - ▶ wird erzeugt und bei Nutzung verbraucht
 - ▶ Interrupts, Signale
Nachrichten etc. (in FIFOs)

Betriebssystem
Programmierer

Betriebssystem
Programmierer

- ▶ Beispiel: wiederverwendbare Ressource = 200 KiB Speicher

```
process P is
...
malloc(70 KiB)
...
malloc(80 KiB)
...
```

```
process Q is
...
malloc(80 KiB)
...
malloc(60 KiB)
...
```

- ▶ Beispiel: verbrauchbare Ressource = Nachrichten, `receive` blockierend

```
process Q is
  ...
  receive(P, M1)
  ...
  send(P, M2)
  ...
```

```
process P is
  ...
  receive(Q, M3)
  ...
  send(Q, M4)
  ...
```

1. Mutual Exclusion

- ▶ ohne Mutual Exclusion kein Deadlock
⇒ aber u.U. inkonsistente Daten

2. Hold-and-Wait

- ▶ Prozess hat exklusiven Zugriff auf Ressource und fragt weitere an

3. No Preemption: Ressourcen können nicht entzogen werden

- ▶ *Preemption* hier als zwangsweiser Entzug der Ressource
- ▶ Circular Wait: mehrere Prozesse/Tasks warten zyklisch aufeinander

⇒ 1. bis 3. notwendige Bedingungen
+ Circular Wait (zur Laufzeit) = Deadlock

1. Deadlock verhindern

- ▶ indirekt: drei notwendige Bedingungen für Deadlock
 - ▶ zu Mutual Exclusion: meist unverzichtbar
 - ▶ zu Hold-and-Wait: Prozess fordert gleichzeitig (atomar) alle Ressourcen/Locks an
 - ▶ zu No-Preemption: Test, wenn Ressource nicht verfügbar: kein Warten, sondern Rückgabe; Betriebssystem „entzieht“ Ressource
- ▶ direkt: *Circular Wait* nicht zulassen
 - ▶ Einführen einer Ordnung/Reihenfolge für alle Ressourcen
 - ▶ muss in allen Prozessen eingehalten werden

2. Deadlock vermeiden

- ▶ Ressource nicht zuteilen, wenn Deadlock möglich
⇒ algorithmisch lösbar (*Banker's algorithm*)
- ▶ Prozess nicht starten, der zu Deadlock führen kann
- + weniger Restriktiv als „Deadlock verhindern“
- + kein Rollback nötig, wie in „Deadlock Erkennung“

3. Deadlock Erkennung

- ▶ Periodischer Test auf Deadlock und ggf. (partielles) Rücksetzen
 - + 1. und 2. schränken Prozesse ein; gegenteiliger Ansatz: alle Ressourcenzugriffe erlauben
 - + einfacher Algorithmus
 - Overhead durch periodische Checks
 - „Zurücksetzen“ der Prozesse nicht trivial; Checkpoints
- ⇒ Einteilung der Ressourcen in „Klassen“ mit verschiedenen „Arten/Typen“ von Deadlocks und Einsatz unterschiedlicher Deadlock Strategien

Maßnahmen gegen Deadlock (cont.)


Approach	Resource Allocation Policy	Different Schemes	Major Advantages	Major Disadvantages
Prevention	Conservative; undercommits resources	Requesting all resources at once	• Works well for processes that perform a single burst of activity • No preemption necessary	• Inefficient • Delays process initiation • Future resource requirements must be known by processes
		Preemption	• Convenient when applied to resources whose state can be saved and restored easily	• Preempts more often than necessary
		Resource ordering	• Feasible to enforce via compile-time checks • Needs no run-time computation since problem is solved in system design	• Disallows incremental resource requests
Avoidance	Midway between that of detection and prevention	Manipulate to find at least one safe path	• No preemption necessary	• Future resource requirements must be known by OS • Processes can be blocked for long periods
Detection	Very liberal; requested resources are granted where possible	Invoke periodically to test for deadlock	• Never delays process initiation • Facilitates online handling	• Inherent preemption losses

Maßnahmen gegen Deadlock (cont.)


► Graph zum Ressourcenbesitz




(a) Resource is requested



(b) Resource is held




(c) Circular wait



(d) No deadlock

Maßnahmen gegen Deadlock (cont.)



Kreuzung: „rechts vor links“

- ▶ effiziente Darstellung als Matrizen: Ressourcenanfragen und -besitz
- ▶ Standardverfahren in Algorithmen zu Deadlock Vermeidung oder Erkennung

- ▶ Hauptfunktionalität von Betriebssystemen: Ressourcenmanagement
- ▶ wichtig dabei Effizienz
 Antwortverhalten (*Responsiveness*)
 Fairness

⇒ Scheduling / Ablaufplanung


- ▶ betrifft mehrere Ressourcen: Prozessor, Speicher, I/O Geräte
- ▶ **Long-term:** Welche Prozesse sollen in Menge der Jobs?
 - ▶ beeinflusst Multiprogramming: Anzahl der Jobs auf Computer
 - ▶ Strategien: First-come, First-served; nach Prioritäten; Ressourcen
- ▶ **Medium-term:** Welche Prozesse sollen in Hauptspeicher?
 - ▶ Teil der Speicherverwaltung → Abschnitt 15.6
 - ▶ Auswirkungen auf Multiprogramming: Prozesse nicht lauffähig, wenn nicht im Speicher

- ▶ **Short-term:** Welcher Prozess wird durch CPU ausgeführt?
 - ▶ Dispatcher: wird häufig aufgerufen
 - ▶ Start durch: Interrupts, System-Calls, Signale (Semaphor, Mutex)
 - ▶ quantitative Kriterien
 - für Benutzer: Antwortverhalten (*Responsiveness*)
 - für System: Prozessornutzung, Ressourcenauslastung, Job-Durchsatz
 - ▶ qualitative Kriterien: Fairness, Deadlockfrei, keine Starvation, Vorhersagbarkeit, Echtzeitfähigkeit etc.

- ▶ **I/O Scheduler:** Welche I/O-Anfrage geht an Gerät?
 - ▶ getrennte Geräteklassen
 - ▶ gerätespezifische Algorithmen


Scheduling und Ressourcenmanagement (cont.)

- ▶ verschiedene Zustände im Prozessmodell (vergl. Folie 1088)




Scheduling und Ressourcenmanagement (cont.)

► Scheduling Queues



- ▶ Aktivierung
 - ▶ neuer Prozess in *Ready Queue*
 - ▶ Interrupt (bringt Prozess in *Ready*)
 - ▶ periodisch
- ▶ Funktion zur Auswahl der Prozesse abhängig von
 - ▶ Prioritäten
 - ▶ Ressourcenbedarf
 - ▶ Prozessabarbeitung
 - w : bisherige Wartezeit
 - e : bisherige Ausführungszeit (*Execution time*)
 - s : gesamte Ausführungszeit (*Service time*)
- ▶ Preemption: Unterbrechung von Jobs?
 - ▶ **ohne**: gestarteter Prozess läuft bis Ende oder I/O waiting
 - ▶ **mit**: Prozess wird unterbrochen und in *Ready-Queue* eingereiht

► Short-term Queues mit Prioritäten




- ▶ **First-come, First-served (FCFS)**
 - ▶ Non-Preemptive
 - ▶ einfache Implementation: FIFO
 - ▶ bevorzugt länger laufende Prozesse
 - ▶ bevorzugt rechenlastige Prozesse gegenüber I/O-lastigen

- ▶ **Round-Robin (RR) – Zeitscheiben Verfahren**
 - ▶ Preemptive
 - ▶ Länge des Zeitslots?
 - ▶ Gut für Transaction Processing (Durchsatz, Fairness)

Scheduling Algorithmen (cont.)

► Round Robin Queues



▶ **Shortest Process Next (SPN)**

- ▶ Non-Preemptive
- ▶ Prozess mit kürzester Ausführungszeit startet
- ▶ Ausführungszeit s schätzen?
- ▶ Starvation für lang laufende Prozesse möglich
- ▶ Interaktive Prozesse: Durchschnittsbildung der letzten Aktivitäten, ggf. „exponentielles Altern“ (= Wichtung älterer Werte nimmt ab)

▶ **Shortest Remaining Time (SRT)**


- ▶ Preemptive Version von SPN
- ▶ Prozess mit kürzester Restzeit startet
- ▶ Ausführungszeit s schätzen?
- ▶ Starvation für lang laufende Prozesse möglich

▶ **Highest Response Ratio Next (HRRN)**

- ▶ Non-Preemptive
- ▶ Response Ratio: $r = \frac{w+s}{s}$
- ▶ Prozess mit größtem r startet
- ▶ Fair, auch für lang laufende Prozesse wegen w

► Feedback Scheduling

- Preemptive
- Round-Robin mit mehreren Queues
 - in hochpriorisierter Queue starten
 - sukzessiver Abstieg in weniger priorisierte Queues
- relativer Vorzug kurz laufender Prozesse



Scheduling Algorithmen (cont.)


- ▶ Scheduling Vergleichstabelle
 - ▶ ... viele weitere Algorithmen
 - ▶ Gruppierung von Prozessen (*Process Groups*)
 - ▶ periodische Tasks
 - ▶ Echtzeitsysteme
- Prozesse haben eine Deadline!

	FCFS	Round robin	SPN	SRT	HRRN	Feedback
Selection function	max[w]	constant	min[s]	min[s - e]		(see text)
Decision mode	Non-preemptive	Preemptive (at time quantum)	Non-preemptive	Preemptive (at arrival)	Non-preemptive	Preemptive (at time quantum)
Through-Put	Not emphasized	May be low if quantum is too small	High	High	High	Not emphasized
Response time	May be high, especially if there is a large variance in process execution times	Provides good response time for short processes	Provides good response time for short processes	Provides good response time	Provides good response time	Not emphasized
Overhead	Minimum	Minimum	Can be high	Can be high	Can be high	Can be high
Effect on processes	Penalizes short processes; penalizes I/O bound processes	Fair treatment	Penalizes long processes	Penalizes long processes	Good balance	May favor I/O bound processes
Starvation	No	No	Possible	Possible	No	Possible

Scheduling Algorithmen (cont.)

► Beispiel

Process	Arrival Time	Service Time
A	0	3
B	2	6
C	4	4
D	6	5
E	8	2



- ▶ Performanz des Scheduling? – Bewertung?
 - ▶ Rechnersystem: Smartphone, Tablet, Desktop, Kontroll-/Steuerungsrechner, Server (DB, Web-Dienste . . .), HPC (Großrechner, Supercomputer)
 - ▶ Anwendungsszenarien: welche, wie viele Prozesse?
 - ▶ I/O: welche Geräte, wie schnell?
 - ▶ Aufwand und Effizienz des Scheduling
 - ▶ Aufwand für Kontextwechsel
- ⇒ Modellierung über Warteschlangentheorie, stochastische Prozesse

- ▶ unterschiedliche Kopplungen:
Cluster (schwach) . . . Symmetrical Multiprocessing (stark)
- ▶ Scheduling auch für Spezial- (Co-) Prozessoren
- ▶ Granularität, wichtig für Synchronisation
 - ▶ Parallelität inhärent in Thread
 - ▶ Parallelität innerhalb eines Prozesses / Multithreading
 - ▶ kommunizierende Prozesse (Shared-Memory)
 - ▶ verteilte Prozesse in Netzwerk (Message-Passing)
 - ▶ Menge unabhängiger Prozesse

- ▶ Zuordnung von Prozessen zu Prozessoren
 - ▶ dynamisch: Menge von Prozessen → Pool von Prozessoren
 - ▶ statisch: Prozess wird Prozessor zugeordnet
 - + Scheduling einfacher
 - + Group-Scheduling
 - ggf. Prozessorleerlauf (dann Load-Balancing)
- ▶ Architekturen (Wo läuft der Scheduler?)
 - ▶ Peer Systeme / verteiltes Scheduling
 - ▶ Master-Slave
 - + einfach zu implementieren
 - + weniger Overhead
 - Point of Failure
 - Bottleneck

- ▶ Trennung der Prozesse voneinander
- ▶ Verwaltung von dynamischem Speicher
- ▶ Unterstützung modularer Programme
- ▶ Schutz: Integrität der Daten
- ▶ Schutz: Durchsetzung von Zugriffsrechten
- ▶ Realisierung von Langzeitspeicher (Dateisysteme)

- ▶ sekundärer Speicher (HDD, SSD) ist Teil des Speichers
- ▶ logische Adressen in Programmen sind unabhängig von
 - ▶ dem vorhandenen Speicher des Rechnersystems
 - ▶ den physischen Adressen (Adressen zur Laufzeit)
- ▶ mehrere Prozesse, Benutzerjobs... sind gleichzeitig im Speicher

⇒ Adressen im Code werden zu **virtuellen Adressen**:

logische Adresse + Adressübersetzung

- ▶ Adressübersetzung entspricht Funktion
- ▶ meist als Tabelle realisiert

▶ **Frame / Kachel**

- ▶ Block fester Größe im Hauptspeicher

▶ **Page / Seite**

- ▶ Block fester Größe im sekundären Speicher (HDD, SSD),
- ▶ kann temporär in Frame (im Hauptspeicher) kopiert werden

⇒ Paging

▶ **Segment**

- ▶ Block variabler Größe im sekundären Speicher, kann temporär
- ▶ in passenden Bereich im Hauptspeicher kopiert werden


⇒ Segmentierung

- ▶ in Seiten unterteilt werden, die jeweils kopiert werden

⇒ Segmentierung + Paging


► Adressumsetzung / *Relocation*

- **logische Adressen:** Adressen in (Assembler-) Programm
- **relative Adressen:** relativ zu Bezug (Basisadresse), i.d.R. logische Adressen
- **physische / absolute Adressen:** Adressen des Hauptspeichers




Memory Management (cont.)

- ▶ Swapping: Prozess auslagern, u.U. an anderer Stelle in Hauptspeicher fortsetzen
- ▶ Abbildung: logische → physische Adressen



Memory Management (cont.)

- ▶ Zugriffsschutz
 - ▶ Relocation verwaltet auch Zugriffsrechte auf Speicherbereiche
 - ▶ bei Adressumrechnung über Segment- und Seiten-Tabellen
- ▶ gemeinsam genutzte Code- und Datenbereiche
 - ▶ Relocation ermöglicht die Einblendung von Speicher in Adressraum mehrerer Prozesse
 - ▶ gemeinsam genutzte Segmente




- ▶ Trennung von logischer und physischer Organisation
 1. Segmentierung
 2. Paging / Seitenadressierung
 3. Kombination von: Segmentierung und Paging
- ▶ nicht alle Segmente/Seiten des Prozesses müssen während der Ausführung gleichzeitig in Hauptspeicher sein
 - ▶ **Resident Set**: Adressbereiche (Text, Data) in Hauptspeicher
 - ▶ **Working Set**: im Programm gerade genutzt (Lokalität)
- ▶ beim Programmablauf
 1. Interrupt, wenn Adresse des Prozesses nicht in Hauptspeicher
 2. Prozess wechselt in „blocked“
 3. Datentransfer von sekundärem Speicher (HDD, SSD) in Hauptspeicher durch DMA
Direct **M**emory **A**ccess: Hardware (z.B.: MMU) arbeitet im Hintergrund
 4. Dispatcher lässt anderer Prozess rechnen
 5. Interrupt, wenn DMA-Datentransfer fertig
 6. Prozess wechselt in „ready“

Memory Management (cont.)


- + kleinerer Adressraum je Prozess
 - ⇒ mehr Prozesse im System
 - ⇒ bessere CPU-Auslastung
- + Prozesse können größer sein als gesamter Hauptspeicher
- + für Programmierer transparent, von Betriebssystem und HW verwaltet

Technique	Description	Strengths	Weaknesses
Fixed Partitioning	Main memory is divided into a number of static partitions at system generation time. A process may be loaded into a partition of equal or greater size.	Simple to implement; little operating system overhead.	Inefficient use of memory due to internal fragmentation; maximum number of active processes is fixed.
Dynamic Partitioning	Partitions are created dynamically, so that each process is loaded into a partition of exactly the same size as that process.	No internal fragmentation; more efficient use of main memory.	Inefficient use of processor due to the need for compaction to counter external fragmentation.
Simple Paging	Main memory is divided into a number of equal-size frames. Each process is divided into a number of equal-size pages of the same length as frames. A process is loaded by loading all of its pages into available, not necessarily contiguous, frames.	No external fragmentation.	A small amount of internal fragmentation.
Simple Segmentation	Each process is divided into a number of segments. A process is loaded by loading all of its segments into dynamic partitions that need not be contiguous.	No internal fragmentation; improved memory utilization and reduced overhead compared to dynamic partitioning.	External fragmentation.
Virtual Memory Paging	As with simple paging, except that it is not necessary to load all of the pages of a process. Nonresident pages that are needed are brought in later automatically.	No external fragmentation; higher degree of multiprogramming; large virtual address space.	Overhead of complex memory management.
Virtual Memory Segmentation	As with simple segmentation, except that it is not necessary to load all of the segments of a process. Nonresident segments that are needed are brought in later automatically.	No internal fragmentation, higher degree of multiprogramming; large virtual address space; protection and sharing support.	Overhead of complex memory management.

- ▶ Speicher in feste Bereiche unterteilt
 - ▶ Anzahl, Größe der Speicherbereiche?
 - Programme zu groß für Partition
 - ⇒ Overlay-Techniken
 - interne Fragmentierung:
ungenutzter Speicher in den Partitionen
- ⇒ schlechte Speicherausnutzung
- ⇒ obsolet




(a) Equal-size partitions




(b) Unequal-size partitions

Partitionierung (cont.)


► dynamische Partitionierung




(a)




(b)




(c)




(d)




(e)



(f)




(g)



(h)

Partitionierung (cont.)

- ▶ externe Fragmentierung durch Ein- und Auslagern von Prozessen
- ▶ Platzierung: Best-fit, First-fit, Next-fit ...
- Kompaktierung notwendig, Zeitaufwand!
- ⇒ **obsolet**



Virtual Address



Segment Table Entry




Present bit

Modified bit

- ▶ „logische“ Unterteilung des Programms (Programmiersicht)
 - ▶ *Text*: Binärcode, read only
 - ▶ *Data*: statische Daten + dynamischer Speicher (*Heap*), read write
- ▶ variable Größe der Segmente
- ▶ ähnlich dynamischer Partitionierung
- ▶ für Programmierer sichtbar
- + keine interne Fragmentierung
- externe Fragmentierung


Segmentierung (cont.)

- ▶ Segmenttabelle $\langle \text{segNr} \rangle \rightarrow \langle \text{Basisadresse} \rangle + \langle \text{Länge} \rangle$
 - ▶ wird für jeden Prozess angelegt




Segmentierung (cont.)

► Adressierung



Segmentierung (cont.)


► Beispiel



Virtual Address



Page Table Entry



► Unterteilung des Programms

- Prozesse (Instruktionen+Daten) belegen mehrere Speicherblöcke fester Größe $\Rightarrow$ Seiten (*Pages*)
- dynamische Abbildung (Tabellen) zwischen virtueller und realer, physischer Adresse
- Speicherzugriff: $\langle \text{virt. Adresse} \rangle = \langle \text{Seitennr.} \rangle + \langle \text{offset} \rangle$

► Seite kann


1. an beliebiger Stelle Hauptspeicher stehen
2. auf sekundären Speicher (HDD, SSD) ausgelagert sein
 - Verwaltung durch *Memory Management Unit* (MMU)

► für Programmierer transparent

Paging (cont.)


A.1			
	A.0	A.2	
	A.5		
B.0	B.1	B.2	B.3
		A.7	
	A.9		
		A.8	
	B.5	B.6	

Main Memory




Disk

- ▶ Seitentabelle / Page Table $\langle pageNr \rangle \rightarrow \langle frameAddr \rangle$
 - ▶ wird für jeden Prozess angelegt



Paging (cont.)

► Adressierung



► Beispiel

Frame number	Main memory
0	
1	
2	
3	
4	
5	
6	
7	
8	
9	
10	
11	
12	
13	
14	

(a) Fifteen Available Frames

Frame number	Main memory
0	A.0
1	A.1
2	A.2
3	A.3
4	
5	
6	
7	
8	
9	
10	
11	
12	
13	
14	

(b) Load Process A

Frame number	Main memory
0	A.0
1	A.1
2	A.2
3	A.3
4	B.0
5	B.1
6	B.2
7	
8	
9	
10	
11	
12	
13	
14	

(c) Load Process B

Frame number	Main memory
0	A.0
1	A.1
2	A.2
3	A.3
4	B.0
5	B.1
6	B.2
7	C.0
8	C.1
9	C.2
10	C.3
11	
12	
13	
14	

(d) Load Process C

Frame number	Main memory
0	A.0
1	A.1
2	A.2
3	A.3
4	
5	
6	
7	C.0
8	C.1
9	C.2
10	C.3
11	
12	
13	
14	

(e) Swap out B

Frame number	Main memory
0	A.0
1	A.1
2	A.2
3	A.3
4	D.0
5	D.1
6	D.2
7	C.0
8	C.1
9	C.2
10	C.3
11	D.3
12	D.4
13	
14	

(f) Load Process D

nach (f)

0	0
1	1
2	2
3	3

Process A
page table

0	—
1	—
2	—

Process B
page table

0	7
1	8
2	9
3	10

Process C
page table

0	4
1	5
2	6
3	11
4	12

Process D
page table

13
14


Free frame
list

- ▶ Seitengröße
 - ▶ 1 KiB, 4 KiB, 8 KiB ... 16 GiB (Hardware-, BS-abhängig!)
 - ▶ klein vs. groß
 - + weniger interne Fragmentierung
 - aber sehr viele Seiten
 - Prozesstabelle größer
 - Datentransfer zu sekundärem Speicher für große Seiten effizienter

- ▶ mehrstufige Übersetzung
 - ▶ Tabelle wird zu groß $\Rightarrow$ mehrstufige Seitentabellen
 - mehrfacher Zugriff langsam


Paging (cont.)

mehrstufig




► Inverted Page Table

- eine Tabelle
(für alle physischen Adressen)
- statt mehrerer großer Seitentabellen
(für alle virtuellen Adressen)
- Hash-Funktion + verkettete Liste
effiziente Suche!



► Translation Lookaside Buffer (TLB)

- voll-assozi. Cache
- schneller Zugriff




► Seitentabelle

Virtual Address

Page # Offset

5	502
---	-----



37	502
----	-----

Frame # Offset
Real Address


(a) Direct mapping

voll-assoziativer TLB Cache

Virtual Address

Page # Offset

5	502
---	-----




37	502
----	-----

Frame # Offset
Real Address


(b) Associative mapping

Paging (cont.)



- ▶ TLB + Cache aus Speicherhierarchie

► Übersicht Adressierung




Virtual Address



Segment Table Entry



Page Table Entry



Present bit

Modified bit

► Segmentierung + Paging

► Segmentierung $\Rightarrow$ logische Trennung (Text, Data)

► + Paging $\Rightarrow$ effiziente Verwaltung

► durch Betriebssystem festgelegt

► wann Seiten Laden?

auf Anfrage, Prepaging ...

► wo in Hauptspeicher? welche Seiten werden ausgelagert?

Platzierungs- und Ersetzungsstrategie

► wieviel Multiprogramming?

Anzahl der Prozesse


► wieviel Hauptspeicher pro Prozess?

fest, dynamisch ...

$\Rightarrow$ vielfältige Wechselwirkungen: Anwendungsszenario, Caching etc.

aktuelle Betriebssysteme (cont.)

► Adressierung



aktuelle Betriebssysteme (cont.)

Seiten-Adressierung

0	Seite 4
1	Seite 0
2	
3	Seite 1
4	Seite 5
5	
6	Seite 3
7	
8	
9	Seite 2
10	
11	
12	
13	Seite 6
14	
15	

Segment-Adressierung

	Segment 0
	Segment 2
	Segment 1

Segment+Seiten-Adressierung


0	Segment 1 Seite 1
1	Segment 0 Seite 0
2	
3	Segment 0 Seite 1
4	Segment 2 Seite 0
5	
6	Segment 1 Seite 0
7	
8	
9	Segment 0 Seite 2
10	
11	
12	
13	Segment 2 Seite 1
14	
15	

- ▶ Mensch-Maschine Schnittstellen
 - ▶ Displays, Tastatur, Maus, Terminals, Drucker ...
- ▶ Schnittstellen zu Computerperipherie
 - ▶ Festplatten, Speichermedien, Sensoren, Controller ...
- ▶ Kommunikation zwischen Computersystemen
 - ▶ Netzwerk, Modems ...
- ▶ Charakteristika
 - ▶ Datenrate
 - ▶ Anwendung
 - ▶ Schnittstellen
 - ▶ Protokoll / Fehlerbedingungen
 - ▶ Daten (Zeichen, Datenstrukturen, Blöcke von Bytes ...)
 - ▶ Repräsentation der Daten
 - ▶ ...

Ein-/Ausgabegeräte (cont.)

15.7 Betriebssysteme - I/O und Dateiverwaltung

64-040 Rechnerstrukturen und Betriebssysteme



- ▶ Effizienz
 - ▶ I/O oft als „*Bottleneck*“ im System
 - ▶ extrem langsam, verglichen mit Hauptspeicher oder CPU
- ▶ Generalität
 - ▶ einheitliche Schnittstelle für (möglichst viele) Geräte (-klassen)
 - ▶ sowohl als Programmierschnittstelle
 - ▶ als auch für das Betriebssystem selber
 - ▶ hierarchische, modulare Konzepte

⇒ wegen völlig unterschiedlicher Geräteeigenschaften und der technischen Innovation nicht (oder nur schlecht) realisierbar
- ▶ stufenweise Entwicklung
 1. Prozessor kontrolliert Gerät direkt
 2. Prozessor kontrolliert Gerät über I/O-Modul (Controller)
 3. + Interruptsteuerung
 4. I/O-Controller hat Hauptspeicherzugriff (DMA)
 5. I/O-Prozessor: eigener Befehlssatz (programmierbar), statt „Automat“
 6. I/O-System mit eigenem Speicher = Computer, realisiert I/O-Dienst

1. Programmed I/O


- ▶ I/O-Modul führt Operation aus
- ▶ setzt Bits in Status-Register (Kommunikation)
- ▶ Prozessor fragt periodisch Status ab
- „*Busy-waiting*“, schlechte Performanz

2. Interrupt gesteuert

- ▶ Befehl von Prozessor an I/O-Modul
- ▶ Interrupt, wenn I/O bereit
- ▶ Datentransfer durch Prozessor (in ISR)
- Beteiligung des Prozessors
- Performanz (mehrere Instruktionen pro Datentransfer)
- siehe 15.2 Betriebssysteme – Interrupts


3. DMA (*Direct Memory Access*)

- ▶ separate Hardwareeinheit mit Zugriff auf Systembus
- ▶ DMA-Controller überträgt selbständig Daten
- ▶ DMA-Kommando mit
 - ▶ Lesen / Schreiben
 - ▶ Adresse des I/O Geräts
 - ▶ Startadresse in Hauptspeicher
 - ▶ Anzahl Datenwörter
- ▶ Konflikt, wenn Prozessor Bus benötigt




Ein-/Ausgabe Behandlung (cont.)


DMA



(a) Single-bus, detached DMA



(b) Single-bus, Integrated DMA-I/O




(c) I/O bus

► I/O Betriebsarten

	No Interrupts	Use of Interrupts
I/O-to-memory transfer through processor	Programmed I/O	Interrupt-driven I/O
Direct I/O-to-memory transfer		Direct memory access (DMA)


► Schnittstelle zum Benutzerprogramm / *Buffering*

- lesend: „read-ahead“, Daten schon bereitstellen
 - schreibend: verzögerte (autonome) Ausführung
- ⇒ Zwischenspeicher, in der Regel FIFO




(a) No buffering


Ein-/Ausgabe Behandlung (cont.)



(b) Single buffering



(c) Double buffering



(d) Circular buffering



Universität Hamburg

DER FORSCHUNG | DER LEHRE | DER BILDUNG

MIN-Fakultät
Fachbereich Informatik



Rechnerstrukturen und Betriebssysteme

64-040 Vorlesung RSB
Literaturverzeichnis

Norman Hendrich



Universität Hamburg
Fakultät für Mathematik, Informatik und Naturwissenschaften
Fachbereich Informatik
Technische Aspekte Multimodaler Systeme

Wintersemester 2025/2026

- [Bau22] **Christian Baun.**
Betriebssysteme kompakt – Grundlagen, Hardware, Speicher, Daten und Dateien, Prozesse und Kommunikation, Virtualisierung.
Springer-Verlag GmbH, Berlin, dritte edition, 2022.
- [BM08] **Bernd Becker and Paul Molitor.**
Technische Informatik – eine einführende Darstellung.
Oldenbourg, München, second edition, 2008.
- [BO15] **Randal E. Bryant and David R. O'Hallaron.**
Computer systems – A programmers perspective.
Pearson Education Limited, Harlow, third, global ed. edition, 2015.

- [Bra17] Rüdiger Brause.
Betriebssysteme — Grundlagen und Konzepte.
Springer-Verlag GmbH, Berlin, vierte edition, 2017.
- [Bry86] Randal E. Bryant.
Graph-based algorithms for boolean function manipulation.
IEEE Trans. Computers, 35(8):677–691, 1986.
- [BVZ⁺08] Matthew J. Bridges, Neil Vachharajani, Yun Zhang, Thomas Jablin, and David I. August.
Revisiting the sequential programming model for the multicore era.
IEEE Micro Magazine, 28(1):12–20, 2008.

- [Fur00] Steve Furber.
ARM System-on-Chip Architecture.
Pearson Education Limited, Harlow, second edition, 2000.
- [GK83] Daniel D. Gajski and Robert H. Kuhn.
Guest editors' introduction: New vlsi tools.
IEEE Computer, 16(12):11–14, December 1983.
- [Gol91] David Goldberg.
What every computer scientist should know about floating-point.
ACM Computing Surveys, 23(1):5–48, March 1991.
- [Ham87] Richard W. Hamming.
Information und Codierung.
VCH, Weinheim, 1987.

- [Har87] David Harel.
Statecharts: A visual formalism for complex systems.
Sci. Comput. Program., 8(3):231–274, June 1987.
- [Hen96] Norman Hendrich.
Kv-diagram simulation.
Lehrmaterial, Universität Hamburg, Fachbereich Informatik, AB TAMS,
1996.
- [Hen06] Norman Hendrich.
Hades — hamburg design system.
Lehrmaterial, Universität Hamburg, Fachbereich Informatik, AB TAMS,
2006.

- [HP17] John L. Hennessy and David A. Patterson.
Computer architecture – A quantitative approach.
Morgan Kaufmann Publishers Inc., San Mateo, CA, sixth edition, 2017.
- [Hyd10] Randall Hyde.
The Art of Assembly Language.
No Starch Press, San Francisco, CA, second edition, 2010.
- [Hyd21] Randall Hyde.
The Art of 64-bit Assembly, Volume 1.
No Starch Press, San Francisco, CA, 2021.
- [IA6] Intel Corp., Santa Clara, CA.
Intel 64 and IA-32 Architectures Software Developer's Manual – Volume 1: Basic Architecture.

- [Ifr10] Georges Ifrah.
Universalgeschichte der Zahlen.
Tolkemitt bei Zweitausendeins, Frankfurt, M., 2010.
- [Int] Santa Clara, CA.
- [IRD20] International roadmap for devices and systems (irds) 2020 edition.
IEEE International Roadmap for Devices and Systems, 2020.
- [Jav] The Java Tutorials – Trail: Internationalization.
Redwood Shores, CA.
- [Knu85] Donald Ervin Knuth.
Dynamic huffman coding.
J. of Algorithms, 6(2):163–180, 1985.

[Knu08] Donald Ervin Knuth.

The Art of Computer Programming, Volume 4, Fascicle 0, Introduction to Combinatorial Algorithms and Boolean Functions.
Addison-Wesley Professional, Reading, MA, 2008.

[Knu09] Donald Ervin Knuth.

The Art of Computer Programming, Volume 4, Fascicle 1, Bitwise Tricks & Techniques; Binary Decision Diagrams.
Addison-Wesley Professional, Reading, MA, 2009.

[Knu11] Donald Ervin Knuth.

The Art of Computer Programming, Volume 4A, Combinatorial Algorithms, Part 1.
Addison-Wesley Professional, Reading, MA, 2011.

- [Kor01] Israel Koren.
Computer Arithmetic Algorithms.
CRC Press, Boca Raton, Fla., second edition, 2001.
- [Kor16] Laszlo Korte.
BSc Thesis: TAMS Tools for eLearning.
Bachelorarbeit, Universität Hamburg, Fachbereich Informatik, AB TAMS,
2016.
- [Laz] John Lazarro.
Chipmunk design tools (analog, diglog).
UC Berkeley, Berkeley, CA.
- [Moo65] Gordon E. Moore.
Cramming more components onto integrated circuits.
Electronics, 38(8), April 19 1965.

- [Mä11] **Andreas Mäder.**
Vorlesung: Rechnerarchitektur und mikrosystemtechnik.
Vorlesungsfolien, Universität Hamburg, Fachbereich Informatik, AB TAMS,
2011.
- [Omo94] **Amos R. Omondi.**
Computer Arithmetic Systems – Algorithms, Architecture and Implementations.
Prentice-Hall International (UK) Limited, Hemel Hempstead, Herfordshire,
1994.
- [PH04] **David A. Patterson and John L. Hennessy.**
Computer Organization and Design – The Hardware/Software Interface.
Morgan Kaufmann Publishers Inc., San Mateo, CA, third edition, 2004.

- [PH20] David A. Patterson and John L. Hennessy.
Computer Organization and Design – The Hardware Software Interface – RISC-V Edition.
Morgan Kaufmann Publishers Inc., San Mateo, CA, second edition, 2020.
- [PH22] David A. Patterson and John L. Hennessy.
Rechnerorganisation und Rechnerentwurf – Die Hardware/Software-Schnittstelle – MIPS Edition.
De Gruyter Oldenbourg, Berlin, sixth edition, 2022.
- [Rei98] Norbert Reifschneider.
CAE-gestützte IC-Entwurfsmethoden.
Prentice Hall, München, 1998.

- [RL09] William E. Ryan and Shu Lin.
Channel codes: classical and modern.
Cambridge University Press, Cambridge, 2009.
- [Sam] Suwon, Südkorea.
- [SGG18] Abraham Silberschatz, Peter B. Galvin, and Greg Gagne.
Operating System Concepts.
John Wiley & Sons, New York, NY, tenth edition, 2018.
- [Spa76] Otto Spaniol.
Arithmetik in Rechenanlagen.
B. G. Teubner, Stuttgart, 1976.

- [SS04] **Wolfram Schiffmann and Robert Schmitz.**
Technische Informatik 1 – Grundlagen der digitalen Elektronik.
Springer-Verlag GmbH, Berlin, fifth edition, 2004.
- [Sta17] **William Stallings.**
Operating Systems — Internals and Design Principles.
Pearson Education, Upper Saddle River, NJ, ninth, global ed. edition, 2017.
- [TA14] **Andrew S. Tanenbaum and Todd Austin.**
Rechnerarchitektur – Von der digitalen Logik zum Parallelrechner.
Pearson Deutschland GmbH, Hallbergmoos, sixth edition, 2014.
- [TB23] **Andrew S. Tanenbaum and Herbert Bos.**
Modern Operating Systems.
Pearson, Boston. . . , fifth, global ed. edition, 2023.

[Uni] Unicode - The World Standard for Text and Emojy.

[vdH05a] Klaus von der Heide.

Vorlesung: Digitale datenübertragung.

Vorlesungsskript, Universität Hamburg, Fachbereich Informatik, AB TECH, 2005.

[vdH05b] Klaus von der Heide.

Vorlesung: Technische informatik 1 — interaktives skript.

Vorlesungsskript, Universität Hamburg, Fachbereich Informatik, AB TECH, 2005.

[WE93] Neil H. E. Weste and Kamran Eshraghian.

Principles of CMOS VLSI design – A systems perspective.

Addison-Wesley, Reading, MA, second edition, 1993.

[Weg87] Ingo Wegener.

The Complexity of Boolean Functions.

John Wiley & Sons, New York, NY, 1987.

[WH03] Heinz-Dietrich Wuttke and Karsten Henke.

Schaltsysteme – Eine automatenorientierte Einführung.

Pearson Studium, München, Boston. . . , 2003.