



Universität Hamburg

DER FORSCHUNG | DER LEHRE | DER BILDUNG

MIN-Fakultät  
Fachbereich Informatik



# Rechnerstrukturen und Betriebssysteme

64-040 Vorlesung RSB  
Kapitel 12: Rechnerarchitektur (2)  
Instruction Set Architecture

Norman Hendrich



Universität Hamburg  
Fakultät für Mathematik, Informatik und Naturwissenschaften  
Fachbereich Informatik  
**Technische Aspekte Multimodaler Systeme**

Wintersemester 2025/2026

## Instruction Set Architecture

Befehlssatz

Adressierungsarten

Befehlscodierung

Befehlsformate

Intel x86-Architektur


Befehlssätze

Literatur

# Rechnerstrukturen und Betriebssysteme – Einordnung

1 Instruction Set Architecture

64-040 Rechnerstrukturen und Betriebssysteme




## Definitionen

1. *The term architecture is used here to describe the attributes of a system as seen by the programmer, i.e., the conceptual structure and functional behaviour, as distinct from the organization and data flow and control, the logical and the physical implementation.*  
[Amdahl, Blaauw, Brooks]
2. *The study of computer architecture is the study of the organization and interconnection of components of computer systems. Computer architects construct computers from basic building blocks such as memories, arithmetic units and buses. From these building blocks the computer architect can construct anyone of a number of different types of computers, ranging from the smallest hand-held pocket-calculator to the largest ultra-fast super computer. The functional behaviour of the components of one computer are similar to that of any other computer, whether it be ultra-small or ultra-fast.*


## ISA – Instruction **S**et **A**rchitecture

⇒ alle für den Programmierer sichtbaren Attribute einer Rechnerarchitektur

- ▶ der (konzeptionellen) Struktur
  - ▶ Funktionseinheiten der Hardware:  
Recheneinheiten, Speicher, Verbindungssysteme
- ▶ des Verhaltens
  - ▶ Organisation des programmierbaren Speichers
  - ▶ Datentypen und Datenstrukturen: Codierungen und Darstellungen
  - ▶ Befehlssatz
  - ▶ Befehlsformate
  - ▶ Modelle für Befehls- und Datenzugriffe
  - ▶ Ausnahmebedingungen



- Befehlssatz: die zentrale Schnittstelle



[PH22]

- ▶ Speichermodell                      Wortbreite, Adressierung . . .
- ▶ Rechnerklasse                      Stack-/Akku-/Registermaschine
- ▶ Registersatz                      Anzahl und Art der Rechenregister
- ▶ Befehlssatz                      Definition aller Befehle
- ▶ Art, Zahl der Operanden              Anzahl/Wortbreite/Reg./Speicher
- ▶ Ausrichtung der Daten              Alignment/Endianness
- ▶ Ein- und Ausgabe, Unterbrechungsstruktur (Interrupts)
- ▶ Systemsoftware                      Loader, Assembler, Compiler, Debugger

- ▶ Prämisse: von-Neumann Prinzip
  - ▶ Daten und Befehle im gemeinsamen Hauptspeicher
- ▶ Abarbeitung des Befehlszyklus in Endlosschleife
  - ▶ Programmzähler PC adressiert den Speicher
  - ▶ gelesener Wert kommt in das Befehlsregister IR
  - ▶ Befehl decodieren
  - ▶ Befehl ausführen
  - ▶ nächsten Befehl auswählen
- ▶ benötigte Register

## Steuerwerk

|    |                      |                     |
|----|----------------------|---------------------|
| PC | Program Counter      | Adresse des Befehls |
| IR | Instruction Register | aktueller Befehl    |

## Rechenwerk

|            |              |                            |
|------------|--------------|----------------------------|
| R0 ... R31 | Registerbank | Rechenregister (Operanden) |
| ACC        | Akkumulator  | = Minimalanforderung       |

# Instruction Fetch

## „Befehl holen“ Phase im Befehlszyklus

1. Programmzähler (PC) liefert Adresse für den Speicher
2. Lesezugriff auf den Speicher
3. Resultat wird im Befehlsregister (IR) abgelegt
4. Programmzähler wird inkrementiert (ggf. auch später)
  - ▶ Beispiel für 32 bit RISC mit 32 bit Befehlen
    - ▶  $IR = MEM[PC]$
    - ▶  $PC = PC + 4$
  - ▶ bei CISC-Maschinen evtl. weitere Zugriffe notwendig, abhängig von der Art und der Länge des Befehls

# Instruction Decode

## „Befehl decodieren“ Phase im Befehlszyklus

- ▷ Befehl steht im Befehlsregister IR
- 1. Decoder entschlüsselt Opcode und Operanden
- 2. leitet Steuersignale an die Funktionseinheiten

## Operand Fetch

- ▶ wird meist zu anderen Phasen hinzugezählt

RISC: Teil von *Instruction Decode*

CISC: –"– *Instruction Execute*

1. Operanden holen

# Instruction Execute

## „Befehl ausführen“ Phase im Befehlszyklus

- ▷ Befehl steht im Befehlsregister IR
  - ▷ Decoder hat Opcode und Operanden entschlüsselt
  - ▷ Steuersignale liegen an Funktionseinheiten
  - 1. Ausführung des Befehls durch Aktivierung der Funktionseinheiten
  - 2. ggf. Programmzähler setzen/inkrementieren
- 
- ▶ Details abhängig von der Art des Befehls
  - ▶ Ausführungszeit                    –"–
  - ▶ Realisierung
    - ▶ fest verdrahtete Hardware
    - ▶ mikroprogrammiert

# Welche Befehle braucht man?

| Befehlsklassen                                            | Beispiele                       |
|-----------------------------------------------------------|---------------------------------|
| ▶ arithmetische Operationen                               | add, sub, inc, dec, mult, div   |
| logische Operationen                                      | and, or, xor                    |
| schiebe Operationen                                       | shl, sra, srl, ror              |
| ▶ Vergleichsoperationen                                   | cmpeq, cmpgt, cmplt             |
| ▶ Datentransfers                                          | load, store, I/O                |
| ▶ Programm-Kontrollfluss                                  | jump, jmq, branch, call, return |
| ▶ Maschinensteuerung                                      | trap, halt, (interrupt)         |
| ⇒ Befehlssätze und Computerarchitekturen (Details später) |                                 |
| CISC – Complex Instruction Set Computer                   |                                 |
| RISC – Reduced Instruction Set Computer                   |                                 |


- ▶ Woher kommen die Operanden / Daten für die Befehle?
  - ▶ Hauptspeicher, Universalregister, Spezialregister
- ▶ Wie viele Operanden pro Befehl?
  - ▶ 0- / 1- / 2- / 3-Adress Maschinen
- ▶ Wie werden die Operanden adressiert?
  - ▶ immediate / direkt / indirekt / indiziert / autinkrement / usw.

⇒ wichtige Unterscheidungsmerkmale für Rechnerarchitekturen

- ▶ Zugriff auf Hauptspeicher:  $\approx 100 \times$  langsamer als Registerzugriff
  - ▶ möglichst Register statt Hauptspeicher verwenden!
  - ▶ „load/store“-Architekturen

- ▷ Rechner soll „rechnen“ können
- ▷ typische arithmetische Operation nutzt 3 Variablen  
Resultat, zwei Operanden:  $X = Y + Z$   
add r2, r4, r5    Inhalt von r4 und r5 addieren, Resultat in r2 speichern
- ▶ woher kommen die Operanden?
- ▶ wo soll das Resultat hin?
  - ▶ Speicher
  - ▶ Register
- ▶ entsprechende Klassifikation der Architektur

- ▶ Register (-bank)
  - ▶ liefern Operanden
  - ▶ speichern Resultate
- ▶ interne Hilfsregister
- ▶ ALU, typ. Funktionen:
  - ▶ add, add-carry, sub
  - ▶ and, or, xor
  - ▶ shift, rotate
  - ▶ compare
  - ▶ (floating point ops.)




[TA14]

# Woher kommen die Operanden?

- ▶ typische Architektur
  - ▶ von-Neumann Prinzip: alle Daten im Hauptspeicher
  - ▶ 3-Adress Befehle: zwei Operanden, ein Resultat


⇒ „Multiport-Speicher“ mit drei Ports ?

- ▶ sehr aufwändig, extrem teuer, trotzdem langsam



⇒ Register im Prozessor zur Zwischenspeicherung!

- ▶ Datentransfer zwischen Speicher und Registern
  - Load*  $\text{reg} = \text{MEM}[\text{addr}]$
  - Store*  $\text{MEM}[\text{addr}] = \text{reg}$
- ▶ RISC: Rechenbefehle arbeiten *nur* mit Registern
- ▶ CISC: gemischt, Operanden in Registern oder im Speicher



- 3-Adress Format
  - ▶  $X = Y + Z$
  - ▶ sehr flexibel, leicht zu programmieren
  - ▶ Befehl muss 3 Adressen codieren
- 2-Adress Format
  - ▶  $X = X + Z$
  - ▶ eine Adresse doppelt verwendet: Resultat und ein Operand
  - ▶ Format wird häufig verwendet
- 1-Adress Format
  - ▶  $ACC = ACC + Z$
  - ▶ alle Befehle nutzen das Akkumulator-Register
  - ▶ häufig in älteren / 8-bit Rechnern
- 0-Adress Format
  - ▶  $TOS = TOS + NOS$
  - ▶ Stapelspeicher: *top of stack*, *next of stack*
  - ▶ Adressverwaltung entfällt
  - ▶ im Compilerbau beliebt

# Beispiel: n-Adress Maschine

Beispiel:  $Z = (A-B) / (C + D * E)$

Hilfsregister: T

## 3-Adress Maschine

```
sub Z, A, B
mul T, D, E
add T, C, T
div Z, Z, T
```

## 2-Adress Maschine

```
mov Z, A
sub Z, B
mov T, D
mul T, E
add T, C
div Z, T
```

## 1-Adress Maschine

```
load D
mul E
add C
stor Z
load A
sub B
div Z
stor Z
```

## 0-Adress Maschine

```
push E
push D
mul
push C
add
push B
push A
sub
div
pop Z
```

# Beispiel: Stack-Maschine / 0-Adress Maschine

Beispiel:  $Z = (A-B) / (C + D * E)$

0-Adress Maschine

push E

push D

mul

push C

add


push B

push A

sub

div


pop Z



- ▶ „immediate“
  - ▶ Operand steht direkt im Befehl
  - ▶ kein zusätzlicher Speicherzugriff
  - ▶ aber Länge des Operanden beschränkt
- ▶ „direkt“
  - ▶ Adresse des Operanden steht im Befehl
  - ▶ keine zusätzliche Adressberechnung
  - ▶ ein zusätzlicher Speicherzugriff
  - ▶ Adressbereich beschränkt
- ▶ „indirekt“
  - ▶ Adresse eines Pointers steht im Befehl
  - ▶ erster Speicherzugriff liest Wert des Pointers
  - ▶ zweiter Speicherzugriff liefert Operanden
  - ▶ sehr flexibel (aber langsam)

- ▶ „register“
  - ▶ wie Direktmodus, aber Register statt Speicher
  - ▶ 32 Register: benötigen 5 bit im Befehl
  - ▶ genug Platz für 2- oder 3-Adress Formate
- ▶ „register-indirekt“
  - ▶ Befehl spezifiziert ein Register
  - ▶ mit der Speicheradresse des Operanden
  - ▶ ein zusätzlicher Speicherzugriff
- ▶ „indiziert“
  - ▶ Angabe mit Register und Offset
  - ▶ Inhalt des Registers liefert Basisadresse
  - ▶ Speicherzugriff auf: Basisadresse + Offset
  - ▶ ideal für Array- und Objektzugriffe
  - ▶ Hauptmodus in RISC-Rechnern (auch: „Versatz-Modus“)

# Immediate Adressierung



1-Wort Befehl

31 15 0




2-Wort Befehl




- ▶ Operand steht direkt im Befehl, kein zusätzlicher Speicherzugriff
- ▶ Länge des Operanden  $<$  (Wortbreite - Opcodebreite)
- ▶ Darstellung größerer Zahlenwerte
  - ▶ 2-Wort Befehle (x86)  
zweites Wort für Immediate-Wert
  - ▶ mehrere Befehle (MIPS, SPARC)  
z.B. obere/untere Hälfte eines Wortes
  - ▶ Immediate-Werte mit zusätzlichem Shift (ARM)

# Direkte Adressierung




- ▶ Adresse des Operanden steht im Befehl
- ▶ keine zusätzliche Adressberechnung
- ▶ ein zusätzlicher Speicherzugriff: z.B.  $R3 = \text{MEM}[\text{addr32}]$
- ▶ Adressbereich beschränkt oder 2-Wort Befehl (wie Immediate)

# Indirekte Adressierung




- ▶ Adresse eines Pointers steht im Befehl
- ▶ keine zusätzliche Adressberechnung
- ▶ zwei zusätzliche Speicherzugriffe:  
z.B.  $\text{tmp} = \text{MEM}[\text{addr32}]$     $\text{R3} = \text{MEM}[\text{tmp}]$
- ▶ typische CISC-Adressierungsart, viele Taktzyklen
- ▶ kommt bei RISC-Rechnern nicht vor

## Indexaddressing



## Updateaddressing



- ▶ indizierte Adressierung, z.B. für Arrayzugriffe
  - ▶  $\text{addr} = \langle \text{Sourceregister} \rangle + \langle \text{Basisregister} \rangle$
  - ▶  $\text{addr} = \langle \text{Sourceregister} \rangle + \text{offset}$


# Beispiel: MIPS Adressierungsarten

## 1. Immediate addressing



immediate

## 2. Register addressing




Registers

Register

register

## 3. Base addressing




Memory

Byte Halfword Word

index + offset

## 4. PC-relative addressing




Memory

Word

PC + offset

## 5. Pseudodirect addressing



Memory


Word

$PC_{(31..28)} \& \text{address}$

welche Adressierungsarten / -Varianten sind üblich?


- ▶ 0-Adress (Stack-) Maschine      Java virtuelle Maschine
  - ▶ 1-Adress (Akkumulator) Maschine      8-bit Mikrocontroller  
einige x86 Befehle
  - ▶ 2-Adress Maschine      16-bit Rechner  
einige x86 Befehle
  - ▶ 3-Adress Maschine      32-bit RISC
- 
- ▶ CISC Rechner unterstützen diverse Adressierungsarten
  - ▶ RISC meistens nur indiziert mit Offset
  - ▶ siehe [en.wikipedia.org/wiki/Addressing\\_mode](https://en.wikipedia.org/wiki/Addressing_mode)

- ▷ Befehlsregister IR enthält den aktuellen Befehl
- ▷ z.B. einen 32-bit Wert



Wie soll die Hardware diesen Wert interpretieren?

- ▶ direkt in einer Tabelle nachschauen (Mikrocode-ROM)
  - ▶ Problem: Tabelle müsste  $2^{32}$  Einträge haben
- ⇒ Aufteilung in Felder: Opcode und Operanden
- ⇒ Decodierung über mehrere, kleine Tabellen
- ⇒ unterschiedliche Aufteilung für unterschiedliche Befehle: **Befehlsformate**



- ▶ Befehlsformat: Aufteilung in mehrere Felder
  - ▶ Opcode                      eigentlicher Befehl
  - ▶ ALU-Operation              add/sub/incr/shift/usw.
  - ▶ Register-Indizes            Operanden / Resultat
  - ▶ Speicher-Adressen        für Speicherzugriffe
  - ▶ Immediate-Operanden    Werte direkt im Befehl
- ▶ Lage und Anzahl der Felder abhängig vom Befehlssatz

- ▶ MIPS: Beispiel für 32-bit RISC Architekturen
  - ▶ alle Befehle mit 32-bit codiert
  - ▶ nur 3 Befehlsformate (R, I, J)
- ▶ D-CORE: Beispiel für 16-bit Architektur
  - ▶ siehe Praktikum RSB (64-042) für Details
- ▶ Intel x86: Beispiel für CISC-Architekturen
  - ▶ irreguläre Struktur, viele Formate
  - ▶ mehrere Codierungen für einen Befehl
  - ▶ 1-Byte . . . 36-Bytes pro Befehl

- ▶ festes Befehlsformat
  - ▶ alle Befehle sind 32 Bit lang
- ▶ Opcode-Feld ist immer 6-bit breit
  - ▶ codiert auch verschiedene Adressierungsmodi

wenige Befehlsformate

- ▶ R-Format
  - ▶ Register-Register ALU-Operationen
- ▶ I-/J-Format
  - ▶ Lade- und Speicheroperationen
  - ▶ alle Operationen mit unmittelbaren Operanden
  - ▶ Jump-Register
  - ▶ Jump-and-Link-Register

# MIPS: Übersicht


## „Microprocessor without Interlocked Pipeline Stages“

- ▶ entwickelt an der Univ. Stanford, seit 1982
- ▶ Einsatz: eingebettete Systeme, SGI Workstations/Server
- ▶ klassische 32-bit RISC Architektur
- ▶ 32-bit Wortbreite, 32-bit Speicher, 32-bit Befehle
- ▶ 32 Register: R0 ist konstant Null, R1 . . . R31 Universalregister
- ▶ Load-Store Architektur, nur base+offset Adressierung
- ▶ sehr einfacher Befehlssatz, 3-Adress Befehle
- ▶ keinerlei HW-Unterstützung für „komplexe“ SW-Konstrukte
- ▶ SW muss sogar HW-Konflikte („Hazards“) vermeiden
- ▶ Koprozessor-Konzept zur Erweiterung

- ▶ 32 Register, R0 ... R31, jeweils 32-bit
- ▶ R1 bis R31 sind Universalregister
- ▶ R0 ist konstant Null (Schreiboperationen werden ignoriert)
  - ▶ R0 Tricks
    - R5 = -R5                      sub    R5, R0, R5
    - R4 = 0                        add    R4, R0, R0
    - R3 = 17                      addi   R3, R0, 17
    - if (R2 != 0)                bne    R2, R0, label
- ▶ keine separaten Statusflags
- ▶ Vergleichsoperationen setzen Zielregister auf 0 bzw. 1
  - R1 = (R2 < R3)            slt    R1, R2, R3

- ▶ Übersicht und Details: [PH22, PH20]  
David A. Patterson, John L. Hennessy: *Computer Organization and Design*  
– *The Hardware/Software Interface*
- ▶ dort auch hervorragende Erläuterung der Hardwarestruktur
- ▶ klassische fünf-stufige Befehlspipeline
  - ▶ Instruction-Fetch      Befehl holen
  - ▶ Decode                  Decodieren und Operanden holen
  - ▶ Execute                ALU-Operation oder Adressberechnung
  - ▶ Memory                Speicher lesen oder schreiben
  - ▶ Write-Back             Resultat in Register speichern

# MIPS: Hardwarestruktur



[PH22]

PC  
I-Cache


Register  
(R0...R31)

ALUs

Speicher  
D-Cache

# MIPS: Befehlsformate


## Befehl im R-Format



- ▶ op: Opcode      Typ des Befehls      0 = „alu-op“
  - rs: source register 1      erster Operand      23 = „r23“
  - rt: source register 2      zweiter Operand      30 = „r30“
  - rd: destination register      Zielregister      3 = „r3“
  - shift: shift amount      (optionales Shiften)      0 = „0“
  - funct: ALU function      Rechenoperation      34 = „sub“
- ⇒  $r3 = r23 - r30$       `sub r3, r23, r30`

# MIPS: Befehlsformate

## Befehl im I-Format




- ▶ op: Opcode      Typ des Befehls    35 = „lw“
- rs: base register      Basisadresse      8 = „r8“
- rt: destination register      Zielregister      5 = „r5“
- addr: address offset      Offset      6 = „6“

⇒  $r5 = \text{MEM}[r8+6]$       `lw r5, 6(r8)`

- ▶ 32-bit RISC Architektur, Motorola 1998
- ▶ besonders einfaches Programmiermodell
  - ▶ Program Counter     PC
  - ▶ 16 Universalregister   R0...R15
  - ▶ Statusregister        C („carry flag“)
  - ▶ 16-bit Befehle        (um Programmspeicher zu sparen)
- ▶ Verwendung
  - ▶ Mikrocontroller für eingebettete Systeme, z.B. „*Smart Cards*“
  - ▶ siehe [en.wikipedia.org/wiki/M.CORE](https://en.wikipedia.org/wiki/M.CORE)

- ▶ ähnlich M·CORE
- ▶ gleiches Registermodell, aber nur 16-bit Wortbreite
  - ▶ Program Counter     PC
  - ▶ 16 Universalregister   R0...R15
  - ▶ Statusregister         C („carry flag“)
- ▶ Subset der Befehle, einfachere Codierung
- ▶ vollständiger Hardwareaufbau in Hades verfügbar
  - ▶ [Hen] Hades Demo: `60-dcore/t3/chapter`  
oder Simulator mit Assembler aus den Praktikumsunterlagen
    - ▶ 64-042: Rechnerstrukturen und Betriebssysteme (`t3asm`)



# D-CORE: Registermodell



► sichtbar für Programmierer: R0 ... R15, PC und C

| Befehl          | Funktion                            |
|-----------------|-------------------------------------|
| mov             | move register                       |
| addu, addc      | Addition (ohne, mit Carry)          |
| subu            | Subtraktion                         |
| and, or, xor    | logische Operationen                |
| lsl, lsr, asr   | logische, arithmetische Shifts      |
| cmpe, cmpne ... | Vergleichsoperationen               |
| movi, addi ...  | Operationen mit Immediate-Operanden |
| ldw, stw        | Speicherzugriffe: load und store    |
| br, jmp         | unbedingte Sprünge                  |
| bt, bf          | bedingte Sprünge                    |
| jsr             | Unterprogrammaufruf                 |
| trap            | Software interrupt                  |
| rfi             | return from interrupt               |

# D-CORE: Befehlsformate



- ▶ 4-bit Opcode, 4-bit Registeradressen
- ▶ einfaches Zerlegen des Befehls in die einzelnen Felder

- ▶ übliche Bezeichnung für die Intel-Prozessorfamilie  
8086, 80286, 80386, 80486, Pentium ... Pentium 4, Core 2, Core-i, Core Ultra ...
- ▶ eigentlich „IA-32“ (Intel architecture, 32-bit) ... „IA-64“
- ▶ irreguläre Struktur: CISC
- ▶ historisch gewachsen: diverse Erweiterungen (MMX, SSE, AVX ...)
- ▶ Abwärtskompatibilität: IA-64 mit IA-32 Emulation
- ▶ ab 386 auch wie reguläre 8-Register Maschine verwendbar

Hinweis: niemand erwartet, dass Sie sich alle Details merken



# Intel x86: Evolution


| Chip        | Datum   | MHz         | Transistoren | Speicher | Anmerkungen                               |
|-------------|---------|-------------|--------------|----------|-------------------------------------------|
| 4004        | 4/1971  | 0,108       | 2 300        | 640 B    | erster Mikroprozessor auf einem Chip      |
| 8008        | 4/1972  | 0,108       | 3 500        | 16 KiB   | erster 8-bit Mikroprozessor               |
| 8080        | 4/1974  | 2           | 6 000        | 64 KiB   | „general-purpose“ CPU auf einem Chip      |
| 8086        | 6/1978  | 5–10        | 29 000       | 1 MiB    | erste 16-bit CPU auf einem Chip           |
| 8088        | 6/1979  | 5–8         | 29 000       | 1 MiB    | Einsatz im IBM-PC                         |
| 80286       | 2/1982  | 8–12        | 134 000      | 16 MiB   | „Protected-Mode“                          |
| 80386       | 10/1985 | 16–33       | 275 000      | 4 GiB    | erste 32-bit CPU                          |
| 80486       | 4/1989  | 25-100      | 1,2M         | 4 GiB    | integrierter 8K Cache                     |
| Pentium     | 3/1993  | 60–233      | 3,1M         | 4 GiB    | zwei Pipelines, später MMX                |
| Pentium Pro | 3/1995  | 150–200     | 5,5M         | 4 GiB    | integrierter first und second-level Cache |
| Pentium II  | 5/1997  | 233–400     | 7,5M         | 4 GiB    | Pentium Pro plus MMX                      |
| Pentium III | 2/1999  | 450–1 400   | 9,5–44M      | 4 GiB    | SSE-Einheit                               |
| Pentium 4   | 11/2000 | 1 300–3 600 | 42–188M      | 4 GiB    | Hyperthreading                            |
| Core-2      | 5/2007  | 1 600–3 200 | 143–410M     | 4 GiB    | 64-bit Architektur, Mehrkernprozessoren   |
| Core-i...   | 11/2008 | 2,500–3,600 | > 700M       | 64 GiB   | Speichercontroller, Taktanpassung         |
| ...         |         |             |              |          | GPU, I/O-Contr., Spannungsregelung ...    |
| ...         |         |             |              |          | Befehlssatz: AVX ...                      |
| ...         | 11/2021 |             |              |          | Performance- + Efficiency-Cores ...       |

# Beispiel: Core i9-14900K Prozessor

|                   |                                    |
|-------------------|------------------------------------|
| Performance Cores | 8 ( $\times$ 2 Hyperthreading)     |
| Taktfrequenz      | 3,2 GHz (max. 6,0 GHz)             |
| L1 Cache          | $8 \times 32$ KiB I + 48KiB D      |
| L2 Cache          | $8 \times 2,0$ MiB (I+D)           |
| Efficiency Cores  | 16                                 |
| Taktfrequenz      | 2,4 GHz (max. 4,4 GHz)             |
| L1 Cache          | $16 \times 32$ KiB I + 64KiB D     |
| L2 Cache          | $4 \times 2$ MiB (I+D)             |
| L3 Cache          | 36 MiB (I+D)                       |
| Memory Controller | $2 \times 44,8$ GiB/s              |
| DMI Durchsatz     | 16 GT/s $\leftrightarrow$ Chipsatz |
| Prozess           | 7 nm                               |
| Größe             | 257 mm <sup>2</sup>                |
| Leistungsaufnahme | 125 W (< 253 W)                    |

Quellen: [ark.intel.com](https://ark.intel.com), [www.intel.de](https://www.intel.de)  
[en.wikichip.org](https://en.wikichip.org)






- „Little Endian“: LSB eines Wortes bei der kleinsten Adresse

# x86: Speichermodell (cont.)

- Speicher voll byte-adressierbar
- misaligned Zugriffe langsam

- Beispiel



# x86: Register


| 63                                            | 31     | 15   | 0     |                       |
|-----------------------------------------------|--------|------|-------|-----------------------|
| RAX                                           | EAX    | AX   | AH AL | accumulator           |
| RBX                                           | EBX    | BX   | BH BL | base addr             |
| RCX                                           | ECX    | CX   | CH CL | count: String, Loop   |
| RDX                                           | EDX    | DX   | DH DL | data, multiply/divide |
| RSI                                           | ESI    | SI   |       | index, string src     |
| RDI                                           | EDI    | DI   |       | index, string dst     |
| RSP                                           | ESP    | SP   |       | stackptr              |
| RBP                                           | EBP    | BP   |       | base of stack segment |
|                                               |        | CS   |       | code segment          |
|                                               |        | SS   |       | stack segment         |
|                                               |        | DS   |       | data segment          |
|                                               |        | ES   |       | extra data segment    |
|                                               |        | FS   |       |                       |
|                                               |        | GS   |       |                       |
| RIP                                           | EIP    | IP   |       | PC                    |
|                                               | EFLAGS |      |       | status                |
| 64-bit Mode      32-bit Mode      16-bit Mode |        |      |       |                       |
| R8 ... R15                                    | ...D   | ...W | ...L  |                       |

|  |             |
|--|-------------|
|  | 8086        |
|  | E... ab 386 |
|  | R... x86-64 |

| 79   | 0 |
|------|---|
| FPR0 |   |
|      |   |
|      |   |
|      |   |
|      |   |
|      |   |
| FPR7 |   |

|           |
|-----------|
| FP Status |
|-----------|

# x86: EFLAGS Register



[IA6]

# x86: Datentypen

bytes

word

doubleword

quadword

integer

(2-complement b/w/dw/qw)

ordinal

(unsigned b/w/dw/qw)

BCD

(one digit per byte, multiple bytes)

packed BCD

(two digits per byte, multiple bytes)

near pointer

(32 bit offset)

far pointer


(16 bit segment + 32 bit offset)

bit field

bit string

byte string

float / double / extended



## Funktionalität

|                    |                                                                                                  |
|--------------------|--------------------------------------------------------------------------------------------------|
| Datenzugriff       | <code>mov, xchg</code>                                                                           |
| Stack-Befehle      | <code>push, pusha, pop, popa</code>                                                              |
| Typumwandlung      | <code>cwd, cdq, cbw (byte→word), movsx ...</code>                                                |
| Binärarithmetik    | <code>add, adc, inc, sub, sbb, dec, cmp, neg ...</code><br><code>mul, imul, div, idiv ...</code> |
| Dezimalarithmetik  | (packed/unpacked BCD) <code>daa, das, aaa ...</code>                                             |
| Logikoperationen   | <code>and, or, xor, not, sal, shr, shr ...</code>                                                |
| Sprungbefehle      | <code>jmp, call, ret, int, iret, loop, loopne ...</code>                                         |
| String-Operationen | <code>ovs, cmps, scas, load, stos ...</code>                                                     |
| „high-level“       | <code>enter (create stack frame) ...</code>                                                      |
| diverses           | <code>lahf (load AH from flags) ...</code>                                                       |
| Segment-Register   | <code>far call, far ret, lds (load data pointer)</code>                                          |

- CISC: zusätzlich diverse Ausnahmen/Spezialfälle

- ▶ außergewöhnlich komplexes Befehlsformat

- |                           |                                  |
|---------------------------|----------------------------------|
| 1. prefix                 | repeat / segment override / etc. |
| 2. opcode                 | eigentlicher Befehl              |
| 3. register specifier     | Ziel / Quellregister             |
| 4. address mode specifier | diverse Varianten                |
| 5. scale-index-base       | Speicheradressierung             |
| 6. displacement           | Offset                           |
| 7. immediate operand      |                                  |

- ▶ außer dem Opcode alle Bestandteile optional

- ▶ unterschiedliche Länge der Befehle, von 1 ... 36 Bytes

⇒ extrem aufwändige Decodierung


⇒ CISC – **C**omplex **I**nstruction **S**et **C**omputer

- ▶ alle Befehle können mit Modifiern ergänzt werden


|                  |                                           |
|------------------|-------------------------------------------|
| segment override | Adresse aus angewähltem Segmentregister   |
| address size     | Umschaltung 16/32/64-bit Adresse          |
| operand size     | Umschaltung 16/32/64-bit Operanden        |
| repeat           | Stringoperationen: für alle Elemente      |
| lock             | Speicherschutz bei Multiprozessorsystemen |

# x86 Befehlskodierung: Beispiele


a. JE EIP + displacement




b. CALL



c. MOV EBX, [EDI + 45]




d. PUSH ESI



e. ADD EAX, #6765



f. TEST EDX, #42



- ▶ 1 Byte . . . 36 Bytes
- ▶ vollkommen irregulär
- ▶ w: Auswahl 16/32 bit

[PH22]

# x86 Befehlskodierung: Beispiele (cont.)

| Instruction         | Function                                              |
|---------------------|-------------------------------------------------------|
| JE name             | If equal (CC) {EIP=name};<br>EIP-128 ≤ name < EIP+128 |
| JMP name            | {EIP=name};                                           |
| CALL name           | SP=SP-4; M[SP]=EIP+5; EIP=name;                       |
| MOVW EBX,[EDI + 45] | EBX=M[EDI+45]                                         |
| PUSH ESI            | SP=SP-4; M[SP]=ESI                                    |
| POP EDI             | EDI=M[SP]; SP=SP+4                                    |
| ADD EAX,#6765       | EAX=EAX+6765                                          |
| TEST EDX,#42        | Set condition codes (flags) with EDX & 42             |
| MOVSL               | M[EDI]=M[ESI];<br>EDI=EDI+4; ESI=ESI+4                |

[PH22]

# x86: Assembler-Beispiel `print(...)`

| Addr | Opcode                           | Assembler                            | C Quellcode                          |
|------|----------------------------------|--------------------------------------|--------------------------------------|
|      |                                  | <code>.file "hello.c"</code>         |                                      |
|      |                                  | <code>.text</code>                   |                                      |
| 0000 | 48656C6C<br>6F207838<br>36210A00 | <code>.string "Hello x86!\\n"</code> |                                      |
|      |                                  | <code>.text</code>                   |                                      |
|      |                                  | <code>print:</code>                  |                                      |
| 0000 | 55                               | <code>pushl %ebp</code>              | <code>void print( char* s ) {</code> |
| 0001 | 89E5                             | <code>movl %esp,%ebp</code>          |                                      |
| 0003 | 53                               | <code>pushl %ebx</code>              |                                      |
| 0004 | 8B5D08                           | <code>movl 8(%ebp),%ebx</code>       |                                      |
| 0007 | 803B00                           | <code>cmpb \$0,(%ebx)</code>         | <code>while( *s != 0 ) {</code>      |
| 000a | 7418                             | <code>je .L18</code>                 |                                      |
|      |                                  | <code>.align 4</code>                |                                      |
|      |                                  | <code>.L19:</code>                   |                                      |
| 000c | A100000000                       | <code>movl stdout,%eax</code>        | <code>putc( *s, stdout );</code>     |
| 0011 | 50                               | <code>pushl %eax</code>              |                                      |
| 0012 | 0FBE03                           | <code>movsbl (%ebx),%eax</code>      |                                      |
| 0015 | 50                               | <code>pushl %eax</code>              |                                      |
| 0016 | E8FCFFFFFF                       | <code>call _IO_putc</code>           |                                      |
| 001b | 43                               | <code>incl %ebx</code>               | <code>s++;</code>                    |
| 001c | 83C408                           | <code>addl \$8,%esp</code>           | <code>}</code>                       |
| 001f | 803B00                           | <code>cmpb \$0,(%ebx)</code>         |                                      |
| 0022 | 75E8                             | <code>jne .L19</code>                |                                      |
|      |                                  | <code>.L18:</code>                   |                                      |
| 0024 | 8B5DFC                           | <code>movl -4(%ebp),%ebx</code>      | <code>}</code>                       |
| 0027 | 89EC                             | <code>movl %ebp,%esp</code>          |                                      |
| 0029 | 5D                               | <code>popl %ebp</code>               |                                      |
| 002a | C3                               | <code>ret</code>                     |                                      |

# x86: Assembler-Beispiel main(...)

| Addr  | Opcode     | Assembler          | C Quellcode                         |
|-------|------------|--------------------|-------------------------------------|
| ----- |            |                    |                                     |
|       |            | .Lfe1:             |                                     |
|       |            | .Lscope0:          |                                     |
| 002b  | 908D7426   | .align 16          |                                     |
|       | 00         |                    |                                     |
|       |            | main:              |                                     |
| 0030  | 55         | pushl %ebp         | int main( int argc, char** argv ) { |
| 0031  | 89E5       | movl %esp,%ebp     |                                     |
| 0033  | 53         | pushl %ebx         |                                     |
| 0034  | BB00000000 | movl \$.LC0,%ebx   | print( "Hello x86!\\n" );           |
| 0039  | 803D000000 | cmpb \$0,.LC0      |                                     |
|       | 00000000   |                    |                                     |
| 0040  | 741A       | je .L26            |                                     |
| 0042  | 89F6       | .align 4           |                                     |
|       |            | .L24:              |                                     |
| 0044  | A100000000 | movl stdout,%eax   |                                     |
| 0049  | 50         | pushl %eax         |                                     |
| 004a  | 0FBE03     | movsbl (%ebx),%eax |                                     |
| 004d  | 50         | pushl %eax         |                                     |
| 004e  | E8FCFFFFFF | call _IO_putc      |                                     |
| 0053  | 43         | incl %ebx          |                                     |
| 0054  | 83C408     | addl \$8,%esp      |                                     |
| 0057  | 803B00     | cmpb \$0,(%ebx)    |                                     |
| 005a  | 75E8       | jne .L24           |                                     |
|       |            | .L26:              |                                     |
| 005c  | 31C0       | xorl %eax,%eax     | return 0;                           |
| 005e  | 8B5DFC     | movl -4(%ebp),%ebx | }                                   |
| 0061  | 89EC       | movl %ebp,%esp     |                                     |
| 0063  | 5D         | popl %ebp          |                                     |
| 0064  | C3         | ret                |                                     |

## Kriterien für einen *guten* Befehlssatz

- ▶ vollständig: alle notwendigen Instruktionen verfügbar
- ▶ orthogonal: keine zwei Instruktionen leisten das Gleiche
- ▶ symmetrisch: z.B. Addition  $\Leftrightarrow$  Subtraktion
- ▶ adäquat: technischer Aufwand entsprechend zum Nutzen
- ▶ effizient: kurze Ausführungszeiten

Statistiken zeigen: Dominanz der einfachen Instruktionen

► x86-Prozessor

|     | Anweisung          | Ausführungshäufigkeit % |
|-----|--------------------|-------------------------|
| 1.  | load               | 22 %                    |
| 2.  | conditional branch | 20 %                    |
| 3.  | compare            | 16 %                    |
| 4.  | store              | 12 %                    |
| 5.  | add                | 8 %                     |
| 6.  | and                | 6 %                     |
| 7.  | sub                | 5 %                     |
| 8.  | move reg-reg       | 4 %                     |
| 9.  | call               | 1 %                     |
| 10. | return             | 1 %                     |
|     | Total              | 96 %                    |



### ► MIPS-Prozessor

| Instruction              | compress | eqntott | espresso | gcc (cc1) | li    | Int. average |
|--------------------------|----------|---------|----------|-----------|-------|--------------|
| load                     | 20.8%    | 18.5%   | 21.9%    | 24.9%     | 23.3% | 22%          |
| store                    | 13.8%    | 3.2%    | 8.3%     | 16.6%     | 18.7% | 12%          |
| add                      | 10.3%    | 8.8%    | 8.15%    | 7.6%      | 6.1%  | 8%           |
| sub                      | 7.0%     | 10.6%   | 3.5%     | 2.9%      | 3.6%  | 5%           |
| mul                      |          |         |          | 0.1%      |       | 0%           |
| div                      |          |         |          |           |       | 0%           |
| compare                  | 8.2%     | 27.7%   | 15.3%    | 13.5%     | 7.7%  | 16%          |
| mov reg-reg              | 7.9%     | 0.6%    | 5.0%     | 4.2%      | 7.8%  | 4%           |
| load imm                 | 0.5%     | 0.2%    | 0.6%     | 0.4%      |       | 0%           |
| cond. branch             | 15.5%    | 28.6%   | 18.9%    | 17.4%     | 15.4% | 20%          |
| uncond. branch           | 1.2%     | 0.2%    | 0.9%     | 2.2%      | 2.2%  | 1%           |
| call                     | 0.5%     | 0.4%    | 0.7%     | 1.5%      | 3.2%  | 1%           |
| return, jmp indirect     | 0.5%     | 0.4%    | 0.7%     | 1.5%      | 3.2%  | 1%           |
| shift                    | 3.8%     |         | 2.5%     | 1.7%      |       | 1%           |
| and                      | 8.4%     | 1.0%    | 8.7%     | 4.5%      | 8.4%  | 6%           |
| or                       | 0.6%     |         | 2.7%     | 0.4%      | 0.4%  | 1%           |
| other (xor, not, . . .)  | 0.9%     |         | 2.2%     | 0.1%      |       | 1%           |
| load FP                  |          |         |          |           |       | 0%           |
| store FP                 |          |         |          |           |       | 0%           |
| add FP                   |          |         |          |           |       | 0%           |
| sub FP                   |          |         |          |           |       | 0%           |
| mul FP                   |          |         |          |           |       | 0%           |
| div FP                   |          |         |          |           |       | 0%           |
| compare FP               |          |         |          |           |       | 0%           |
| mov reg-reg FP           |          |         |          |           |       | 0%           |
| other (abs, sqrt, . . .) |          |         |          |           |       | 0%           |

[HP17]

Figure D.15 80x86 instruction mix for five SPECint92 programs.

# Bewertung der ISA (cont.)



- über 80 % der Berechnungen eines typischen Programms verwenden nur ca. 20 % der Instruktionen einer CPU
  - sehr einfache Instruktionen werden am häufigsten gebraucht: load, store, add ...
- ⇒ Motivation für RISC

Rechnerarchitekturen mit irregulärem, komplexem Befehlssatz und (unterschiedlich) langer Ausführungszeit

- ▶ aus der Zeit der ersten Großrechner, 60er Jahre
- ▶ Programmierung auf Assemblerebene
- ▶ Komplexität durch sehr viele (mächtige) Befehle umgehen

typische Merkmale

- ▶ Instruktionssätze mit mehreren hundert Befehlen ( $> 300$ )
- ▶ unterschiedlich lange Instruktionsformate: 1 ... n-Wort Befehle
  - ▶ komplexe Befehlskodierung
  - ▶ mehrere Schreib- und Lesezugriffe pro Befehl
- ▶ viele verschiedene Datentypen

- ▶ sehr viele Adressierungsarten, -Kombinationen
  - ▶ fast alle Befehle können auf Speicher zugreifen
  - ▶ Mischung von Register- und Speicheroperanden
  - ▶ komplexe Adressberechnung
- ▶ Unterprogrammaufrufe: über Stack
  - ▶ Übergabe von Argumenten
  - ▶ Speichern des Programmzählers
  - ▶ explizite „Push“ und „Pop“ Anweisungen
- ▶ Zustandscodes („*Flags*“)
  - ▶ implizit gesetzt durch arithmetische und logische Anweisungen

## Vor- / Nachteile

- + nah an der Programmiersprache, einfacher Assembler
- + kompakter Code: weniger Befehle holen, kleiner I-Cache
- Befehlssatz vom Compiler schwer auszunutzen
- Ausführungszeit abhängig von: Befehl, Adressmodi ...
- Instruktion holen schwierig, da variables Instruktionsformat
- Speicherhierarchie schwer handhabbar: Adressmodi
- Pipelining schwierig

## Beispiele

- ▶ Intel x86 / IA-64, Motorola 68 000, DEC Vax

- ▶ ein Befehl kann nicht in einem Takt abgearbeitet werden
- ⇒ Unterteilung in Mikroinstruktionen ( $\varnothing 5 \dots 7$ )
- ▶ Ablaufsteuerung durch endlichen Automaten
- ▶ meist als ROM (RAM) implementiert, das *Mikroprogramm*worte beinhaltet

## 1. horizontale Mikroprogrammierung

▶ horizontale Mikroprog.

- ▶ langes Mikroprogrammwort (ROM-Zeile)
- ▶ steuert direkt alle Operationen
- ▶ Spalten entsprechen: Kontrollleitungen und Folgeadressen

## 2. vertikale Mikroprogrammierung

► vertikale Mikroprog.

- ▶ kurze Mikroprogrammworter
- ▶ Spalten enthalten Mikrooperationscode
- ▶ mehrstufige Decodierung für Kontrollleitungen


+ CISC-Befehlssatz mit wenigen Mikrobefehlen realisieren

+  $\mu$ -Programm im RAM: Mikrobefehlssatz austauschbar


– (mehrstufige) ROM/RAM Zugriffe: zeitaufwändig

⇒ wird inzwischen nur noch benutzt, um CISC Befehle in RISC-artige Sequenzen umzusetzen (x86)

# horizontale Mikroprogrammierung




# vertikale Mikroprogrammierung



Annahme: DIFF = 50 unterschiedliche  
Binärbelegungen

$$\lceil \log_2 \text{DIFF} \rceil = 6$$



oft auch: „**Regular Instruction Set Computer**“

- ▶ seit den 80er Jahren: „RISC-Boom“
  - ▶ internes Projekt bei IBM
  - ▶ von Hennessy (Stanford) und Patterson (Berkeley) publiziert
- ▶ Grundidee: Komplexitätsreduktion in der CPU
- ▶ optimierende Compiler statt Assemblerprogrammierung
  - ⇒ statt Mikroprogramm in CISC: mehrere, einfache Assemblerbefehle
  - ⇒ CISC Komplexität der Befehle wird durch Compiler abgelöst

Beispiele

- ▶ IBM 801, MIPS, SPARC, DEC Alpha, ARM

typische Merkmale

- ▶ reduzierte Anzahl einfacher Instruktionen (z.B. 128)
  - ▶ benötigen in der Regel mehr Anweisungen für eine Aufgabe
  - ▶ werden aber mit kleiner, sehr schneller Hardware ausgeführt

- ▶ reguläre Struktur, z.B. 32-bit Wortbreite, 32-bit Befehle
- ▶ nur ein-Wort Befehle
- ▶ alle Befehle in gleicher Zeit ausführbar  $\Rightarrow$  Pipeline-Verarbeitung
- ▶ Speicherzugriff *nur* durch „Load“ und „Store“ Anweisungen
  - ▶ alle anderen Operationen arbeiten auf Registern
  - ▶ keine Speicheroperanden
- ▶ Register-orientierter Befehlssatz
  - ▶ viele universelle Register, keine Spezialregister ( $\geq 32$ )
  - ▶ oft mehrere (logische) *Registersätze*: Zuordnung zu Unterprogrammen, Tasks etc.
- ▶ Unterprogrammaufrufe: über Register
  - ▶ Register für Argumente, „Return“-Adressen, Zwischenergebnisse
- ▶ keine Zustandscodes („*Flags*“)
  - ▶ spezielle Testanweisungen
  - ▶ speichern Resultat direkt im Register

## Vor- / Nachteile

- + fest-verdrahtete Logik, kein Mikroprogramm
- + einfache Instruktionen, wenige Adressierungsarten
- + Pipelining gut möglich
- + Cycles per Instruction = 1, bei Superskalarität  $> 1$   
in Verbindung mit Pipelining: je Takt (mind.) ein neuer Befehl
- längerer Maschinencode
- viele Register notwendig
  - ▶ optimierende Compiler nötig / möglich
  - ▶ High-performance Speicherhierarchie notwendig

## ursprüngliche Debatte

- ▶ streng geteilte Lager
- ▶ pro CISC: einfach für den Compiler; weniger Code Bytes
- ▶ pro RISC: besser für optimierende Compiler;  
schnelle Abarbeitung auf einfacher Hardware

## aktueller Stand

- ▶ Grenzen verwischen
  - ▶ RISC-Prozessoren werden komplexer
  - ▶ CISC-Prozessoren weisen RISC-Konzepte oder gar RISC-Kern auf
- ▶ für Desktop Prozessoren ist die Wahl der ISA kein Thema
  - ▶ Code-Kompatibilität ist sehr wichtig!
  - ▶ mit genügend Hardware wird alles schnell ausgeführt
- ▶ eingebettete Prozessoren: eindeutige RISC-Orientierung
  - + kleiner, billiger, weniger Leistungsverbrauch

- [BO15] Randal E. Bryant and David R. O'Hallaron.  
*Computer systems – A programmers perspective.*  
Pearson Education Limited, Harlow, third, global ed. edition, 2015.
- [Fur00] Steve Furber.  
*ARM System-on-Chip Architecture.*  
Pearson Education Limited, Harlow, second edition, 2000.
- [Hen] Norman Hendrich.  
Hades — hamburg design system.  
Lehrmaterial, Universität Hamburg, Fachbereich Informatik, AB TAMS.
- [HP17] John L. Hennessy and David A. Patterson.  
*Computer architecture – A quantitative approach.*  
Morgan Kaufmann Publishers Inc., San Mateo, CA, sixth edition, 2017.

[IA6] Intel Corp., Santa Clara, CA.

*Intel 64 and IA-32 Architectures Software Developer's Manual – Volume 1: Basic Architecture.*

[PH20] David A. Patterson and John L. Hennessy.

*Computer Organization and Design – The Hardware Software Interface – RISC-V Edition.*

Morgan Kaufmann Publishers Inc., San Mateo, CA, second edition, 2020.

[PH22] David A. Patterson and John L. Hennessy.

*Rechnerorganisation und Rechnerentwurf – Die Hardware/Software-Schnittstelle – MIPS Edition.*

De Gruyter Oldenbourg, Berlin, sixth edition, 2022.

[TA14] Andrew S. Tanenbaum and Todd Austin.

*Rechnerarchitektur – Von der digitalen Logik zum Parallelrechner.*

Pearson Deutschland GmbH, Hallbergmoos, sixth edition, 2014.