



Universität Hamburg

DER FORSCHUNG | DER LEHRE | DER BILDUNG

MIN-Fakultät
Fachbereich Informatik



Rechnerstrukturen und Betriebssysteme

64-040 Vorlesung RSB
Kapitel 11: Rechnerarchitektur (I)

Norman Hendrich



Universität Hamburg
Fakultät für Mathematik, Informatik und Naturwissenschaften
Fachbereich Informatik
Technische Aspekte Multimodaler Systeme

Wintersemester 2025/2026

Rechnerarchitektur I

Speicher

Read-Only Memory: ROM, EPROM, Flash

Random-Access Memory: SRAM, DRAM, DDR

Speicherorganisation

Memory Map

Busse


Beispielsystem: D-CORE (16-bit)

Beispielsystem: ARM (32-bit)

Beispielsystem: PC x86/amd64 (64-bit)

Literatur

- ▶ J. Mauchly, J.P. Eckert, J. von-Neumann 1945
 - ▶ Abstrakte Maschine mit minimalem Hardwareaufwand
 - ▶ System mit Prozessor, Speicher, Peripheriegeräten
 - ▶ die Struktur ist unabhängig von dem Problem, das Problem wird durch austauschbaren Speicherinhalt (Programm) beschrieben
 - ▶ gemeinsamer Speicher für Programme und Daten
 - ▶ fortlaufend adressiert
 - ▶ Programme können wie Daten manipuliert werden
 - ▶ Daten können als Programm ausgeführt werden
 - ▶ Befehlszyklus: Befehl holen, decodieren, ausführen
- ⇒ enorm flexibel
- ▶ **alle** aktuellen Rechner basieren auf diesem Prinzip
 - ▶ aber vielfältige Architekturvarianten, Befehlssätze usw.




[TA14]

Fünf zentrale Komponenten:

- ▶ Prozessor mit **Steuerwerk** und **Rechenwerk** (ALU, Register)
- ▶ **Speicher**, gemeinsam genutzt für Programme und Daten
- ▶ **Eingabe-** und **Ausgabewerke**
- ▶ verbunden durch Bussystem

- ▶ Verschaltung der Hardwarekomponenten für alle mögl. Datentransfers
- ▶ abhängig vom Befehl werden nur bestimmte Pfade aktiv
- ▶ Ausführungszyklus



- ▶ bis jetzt
 - ▶ Gatter und Schaltnetze
 - ▶ Flipflops als einzelne Speicherglieder
 - ▶ Schaltwerke zur Ablaufsteuerung
- ▶ weitere Komponenten: Register-Transfer- und Hauptblockebene
 - ▶ Speicher
 - ▶ Busse, Bustiming
 - ▶ Mikroprogrammierung zur Ablaufsteuerung


- ▶ System zur Speicherung von Information
- ▶ als Feld von N Adressen mit je m -bit Speicherworten
- ▶ typischerweise mit n -bit Adressen und $N = 2^n$
- ▶ Kapazität also $2^n \cdot m$ Bits

- ▶ Klassifikation
 - ▶ Speicherkapazität?
 - ▶ Schreibzugriffe möglich?
 - ▶ Schreibzugriffe auf einzelne Bits/Bytes oder nur Blöcke?
 - ▶ Information flüchtig oder dauerhaft gespeichert?
 - ▶ Zugriffszeiten beim Lesen und Schreiben
 - ▶ Technologie

Speicherbausteine: Varianten


Typ	Kategorie	Löschen	byte-adressierbar	flüchtig	Typische Anwendung
SRAM	Lesen/Schreiben	elektrisch	ja	ja	Cache Speicher
DRAM	Lesen/Schreiben	elektrisch	ja	ja	Hauptspeicher (alt)
SDRAM	Lesen/Schreiben	elektrisch	ja	ja	Hauptspeicher
ROM	nur Lesen	—	nein	nein	Embedded (große Stückzahlen)
PROM	nur Lesen	—	nein	nein	Embedded (kleine Stückzahlen)
EPROM	vorw. Lesen	UV-Licht	nein	nein	Prototypen
EEPROM	vorw. Lesen	elektrisch	ja	nein	Prototypen
Flash	Lesen/Schreiben	elektrisch	nein	nein	Speicherkarten, SSDs, Mobile Geräte

ROM: Read-Only Memory



16 × 8 bit
4-bit Adresse
8-bit Datenwort

- ▶ sehr kompakt, ein Transistor pro Zelle
- ▶ nichtflüchtig (*non-volatile*): Information bleibt beim Ausschalten erhalten
- ▶ spezielle *floating-gate* Transistoren
 - ▶ das *floating-gate* ist komplett nach außen isoliert
 - ▶ einmal gespeicherte Elektronen sitzen dort fest
- ▶ Auslesen beliebig oft möglich, schnell
- ▶ Schreibzugriffe problematisch
 - ▶ intern hohe Spannung erforderlich (Gate-Isolierung überwinden)
 - ▶ Schreibzugriffe einer „0“ nur blockweise
 - ▶ pro Zelle nur einige 10 000 ... 100 M Schreibzugriffe möglich




Speicher, der im Betrieb gelesen und geschrieben werden kann

- ▶ Arbeitsspeicher des Rechners
- ▶ für Programme und Daten
- ▶ keine Abnutzungseffekte
- ▶ benötigt Spannungsversorgung zum Speichern


- ▶ Aufbau als Matrixstruktur
- ▶ n Adressbits, konzeptionell 2^n Wortleitungen
- ▶ m Bits pro Wort
- ▶ Realisierung der einzelnen Speicherstellen?
 - ▶ statisches RAM: 6-Transistor Zelle $\Rightarrow$ SRAM
 - ▶ dynamisches RAM: 1-Transistor Zelle $\Rightarrow$ DRAM

RAM: Blockschaltbild



4 × 4 bit
2-bit Adresse
4-bit Datenwort

RAM: RAS/CAS-Adressdecodierung




Furber: *ARM SoC Architecture* [Fur00]

- ▶ Aufteilen der Adresse in zwei Hälften
- ▶ $\overline{ras}$ „row address strobe“ wählt „Wordline“
 $\overline{cas}$ „column address strobe“ – „Bitline“
- ▶ je ein $2^{(n/2)}$ -bit Decoder/Mux statt ein 2^n -bit Decoder


- ▶ Inhalt bleibt gespeichert solange Betriebsspannung anliegt
- ▶ *sechs-Transistor* Zelle zur Speicherung
 - ▶ weniger Platzverbrauch als Latches/Flipflops
 - ▶ kompakte Realisierung in CMOS-Technologie (s.u.)
 - ▶ zwei rückgekoppelte Inverter zur Speicherung
 - ▶ zwei n-Kanal Transistoren zur Anbindung an die Bitlines
- ▶ schneller Zugriff: Einsatz für Caches
- ▶ deutlich höherer Platzbedarf als DRAMs

SRAM: Sechs-Transistor Speicherstelle („6T“)



[Hen] Hades Demo: 05-switched/40-cmos/sramcell

SRAM: Hades Demo



- ▶ nur aktiv wenn $nCS = 0$ (*chip select*)
- ▶ Schreiben wenn $nWE = 0$ (*write enable*)
- ▶ Ausgabe wenn $nOE = 0$ (*output enable*)

Edit RAM_1Kx16 hades.models.rtl.lib.memory.RAMoe

File Edit Help

000 XXXX XXXX XXXX XXXX XXXX XXXX 801b XXXX

008 XXXX XXXX XXXX XXXX XXXX XXXX XXXX XXXX

010 XXXX XXXX XXXX XXXX XXXX XXXX XXXX XXXX

018 XXXX XXXX XXXX XXXX XXXX XXXX XXXX XXXX

020 XXXX XXXX XXXX XXXX XXXX XXXX XXXX XXXX

028 XXXX XXXX XXXX XXXX XXXX XXXX XXXX XXXX

030 XXXX XXXX XXXX XXXX XXXX XXXX XXXX XXXX

038 XXXX XXXX XXXX XXXX XXXX XXXX XXXX XXXX

040 XXXX XXXX XXXX XXXX XXXX XXXX XXXX XXXX

048 XXXX XXXX XXXX XXXX XXXX XXXX XXXX XXXX

050 XXXX XXXX XXXX XXXX XXXX XXXX XXXX XXXX

058 XXXX XXXX XXXX XXXX XXXX XXXX XXXX XXXX

060 XXXX XXXX XXXX XXXX XXXX XXXX XXXX XXXX

068 XXXX XXXX XXXX XXXX XXXX XXXX XXXX XXXX

070 XXXX XXXX XXXX XXXX XXXX XXXX XXXX XXXX

078 XXXX XXXX XXXX XXXX XXXX XXXX XXXX XXXX

080 XXXX XXXX XXXX XXXX XXXX XXXX XXXX XXXX

088 XXXX XXXX XXXX XXXX XXXX XXXX XXXX XXXX

090 XXXX XXXX XXXX XXXX XXXX XXXX XXXX XXXX

098 XXXX XXXX XXXX XXXX XXXX XXXX XXXX XXXX

100 XXXX XXXX XXXX XXXX XXXX XXXX XXXX XXXX

108 XXXX XXXX XXXX XXXX XXXX XXXX XXXX XXXX

110 XXXX XXXX XXXX XXXX XXXX XXXX XXXX XXXX

118 XXXX XXXX XXXX XXXX XXXX XXXX XXXX XXXX

120 XXXX XXXX XXXX XXXX XXXX XXXX XXXX XXXX

128 XXXX XXXX XXXX XXXX XXXX XXXX XXXX XXXX

130 XXXX XXXX XXXX XXXX XXXX XXXX XXXX XXXX


138 XXXX XXXX XXXX XXXX XXXX XXXX XXXX XXXX

Datenwort 0x801B
in Adresse 0x006

andere Speicherworte
noch ungültig


SRAM: Beispiel IC 6116

- ▶ integrierte Schaltung, 16 Ki bit Kapazität
- ▶ Organisation als 2 Ki Worte mit je 8-bit
- ▶ 11 Adresseingänge (A10 ... A0)
- ▶ 8 Anschlüsse für Tristate Daten-Eingang/-Ausgang
- ▶ 3 Steuersignale
 - ▶ $\overline{CS}$ chip-select: Speicher nur aktiv wenn $\overline{CS} = 0$
 - ▶ $\overline{WE}$ write-enable: Daten an gewählte Adresse schreiben
 - ▶ $\overline{OE}$ output-enable: Inhalt des Speichers ausgeben
- ▶ Hades-Demo zum Ausprobieren [Hen]
 - ▶ Hades Demo: 40-memories/40-ram/demo-6116
 - ▶ Hades Demo: 40-memories/40-ram/two-6116




- ▶ Information wird in winzigen Kondensatoren gespeichert
- ▶ pro Bit je ein Transistor und Kondensator
- ▶ jeder Lesezugriff entlädt den Kondensator
- ▶ *Leseverstärker* zur Messung der Spannung auf der Bitline
Schwellwertvergleich zur Entscheidung logisch 0/1
- Information muss anschließend neu geschrieben werden
- auch ohne Lese- oder Schreibzugriff ist regelmäßiger *Refresh* notwendig, wegen Selbstentladung (Millisekunden)
- $10 \times$ langsamer als SRAM
- + DRAM für hohe Kapazität optimiert, minimaler Platzbedarf

SRAM vs. DRAM



- ▶ 6 Transistoren/bit
- ▶ statisch (kein refresh)
- ▶ schnell



- ▶ 1 Transistor/bit
- ▶ $C = 5 \text{ fF} \approx 47\,000$ Elektronen
- ▶ langsam (sense-amp)

DRAM: Stacked- und Trench-Zelle






Abb. 7: Prototyp von Speicherzellen (Stapelkondensatoren) für zukünftige Speicherchips wie den Ein-Gigabit-Chip. Da für DRAM-Chips eine minimale Speicherkapazität von 25 fF notwendig ist, bringt es erhebliche Platzvorteile, die Kondensatorelemente vertikal übereinander zu stapeln. Die Dicke der Schichten beträgt etwa 50 nm. (Foto: Siemens)


Siemens 1 Gbit DRAM



IBM CMOS-6X embedded DRAM


- ▶ zwei Bauformen: „stacked“ und „trench“
- ▶ Kondensatoren
 - ▶ möglichst kleine Fläche
 - ▶ Kapazität gerade ausreichend

DRAM: Layout



- ▶ veraltete Varianten
 - ▶ FPM: *fast-page mode*
 - ▶ EDO: *extended data-out*
 - ▶ ...
- ▶ heute gebräuchlich
 - ▶ SDRAM: Ansteuerung synchron zu Taktsignal
 - ▶ DDR-SDRAM: *double-data rate* Ansteuerung wie SDRAM
Daten werden mit steigender und fallender Taktflanke übertragen
 - ▶ DDR2...DDR5: Varianten mit höherer Taktrate ...DDR6 ×2
aktuelle Übertragungsraten bis 70,4 GByte/sec pro Speicherkanal
 - ▶ GDDR3...GDDR6X (*Graphics DDR*) ...GDDR7×1,5
derzeit bis 168 GByte/sec
 - ▶ HBM...HBM3E (*High Bandwidth Memory*)
derzeit bis 1 254 GByte/sec

SDRAM: Lesezugriff auf sequenzielle Adressen




[Fur00]

- ▶ Adressierung
- ▶ Wortbreite, Speicherkapazität
- ▶ „Big Endian“ / „Little Endian“
- ▶ „Alignment“
- ▶ „Memory-Map“
- ▶ Beispiel: PC mit Windows

- ▶ spätere Themen
 - ▶ Cache-Organisation für schnelleren Zugriff
 - ▶ Virtueller Speicher für Multitasking
 - ▶ Synchronisation in Multiprozessorsystemen (z.B. MESI-Protokoll)

- ▶ Abspeichern von Zahlen, Zeichen, Strings?
 - ▶ kleinster Datentyp üblicherweise ein Byte (8-bit)
 - ▶ andere Daten als Vielfache: 16-bit, 32-bit, 64-bit ...
- ▶ Organisation und Adressierung des Speichers?
 - ▶ Adressen typisch in Bytes angegeben
 - ▶ erlaubt Adressierung einzelner ASCII-Zeichen usw.
- ▶ aber Maschine/Prozessor arbeitet wortweise
- ▶ Speicher daher ebenfalls wortweise aufgebaut
- ▶ typischerweise 32-bit oder 64-bit

3 Organisationsformen eines 96-bit Speichers: 12×8 , 8×12 , 6×16 Bits



- ▶ diverse Varianten möglich
- ▶ Speicherkapazität: $\# \text{Worte} \times \# \text{Bits/Wort}$
- ▶ meist Byte-adressiert


► Speicherwortbreiten historisch wichtiger Computer

Computer	Bits/Speicherzelle
Burroughs B1700	1
IBM PC	8
DEC PDP-8	12
IBM 1130	16
DEC PDP-15	18
XDS 940	24
Electrologica X8	27
XDS Sigma 9	32
Honeywell 6180	36
CDC 3600	48
CDC Cyber	60

- heute dominieren 8/16/32/64-bit Systeme
- erlaubt 8-bit ASCII, 16-bit Unicode, 32-/64-bit Floating-Point
- Beispiel x86: „byte“, „word“, „double word“, „quad word“

Wort-basierte Organisation des Speichers

- ▶ Speicher Wort-orientiert
- ▶ Adressierung Byte-orientiert
 - ▶ die Adresse des ersten Bytes im Wort
 - ▶ Adressen aufeinanderfolgender Worte unterscheiden sich um 4 (32-bit Wort) oder 8 (64-bit)
- ▶ Adressen normalerweise Vielfache der Wortlänge
- ▶ verschobene Adressen „in der Mitte“ eines Words oft unzulässig



- ▶ gängige Prozessoren unterstützen mehrere Datentypen
- ▶ entsprechend der elementaren Datentypen in C, Java ...
- ▶ `void*` ist ein **Pointer** (Referenz, Speicheradresse)
- ▶ Beispiel für die Anzahl der Bytes:

C Datentyp	DEC Alpha	typ. 32-bit	Intel IA-32 (x86)
int	4	4	4
long int	8	4	4
char	1	1	1
short	2	2	2
float	4	4	4
double	8	8	8
long double	8	8	10/12
void *	8	4	4

Datentypen auf Maschinenebene (cont.)

Abhängigkeiten (!)

- Prozessor
- Betriebssystem
- Compiler

segment word size compiler	16 bit			32 bit						64 bit			
	Microsoft	Borland	Watcom	Microsoft	Intel Windows	Borland	Watcom	Gnu, Clang	Intel Linux	Microsoft	Intel Windows	Gnu, Clang	Intel Linux
bool	2	1	1	1	1	1	1	1	1	1	1	1	1
char	1	1	1	1	1	1	1	1	1	1	1	1	1
wchar_t		2		2	2	2	2	2	2	2	2	4	4
short int	2	2	2	2	2	2	2	2	2	2	2	2	2
int	2	2	2	4	4	4	4	4	4	4	4	4	4
long int	4	4	4	4	4	4	4	4	4	4	4	8	8
int64_t				8	8			8	8	8	8	8	8
enum (typical)	2	2	1	4	4	4	4	4	4	4	4	4	4
float	4	4	4	4	4	4	4	4	4	4	4	4	4
double	8	8	8	8	8	8	8	8	8	8	8	8	8
long double	10	10	8	8	16	10	8	12	12	8	16	16	16
__m64				8	8			8	8		8	8	8
__m128				16	16			16	16	16	16	16	16
__m256				32	32			32	32	32	32	32	32
__m512				64	64			64	64	64	64	64	64
pointer	2	2	2	4	4	4	4	4	4	8	8	8	8
far pointer	4	4	4										
function pointer	2	2	2	4	4	4	4	4	4	8	8	8	8
data member pointer (min)	2	4	6	4	4	8	4	4	4	4	4	8	8
data member pointer (max)		4	6	12	12	8	12	4	4	12	12	8	8
member function pointer (min)	2	12	6	4	4	12	4	8	8	8	8	16	16
member function pointer (max)		12	6	16	16	12	16	8	8	24	24	16	16

www.agner.org/optimize/calling_conventions.pdf

- ▶ *Wie sollen die Bytes innerhalb eines Wortes angeordnet werden?*
- ▶ Speicher wort-basiert $\Leftrightarrow$ Adressierung byte-basiert

Zwei Möglichkeiten / Konventionen:

- ▶ **Big Endian:** Sun, Mac usw.
das MSB (*most significant byte*) hat die kleinste Adresse
das LSB (*least significant byte*) hat die höchste –"–
- ▶ **Little Endian:** Alpha, x86
das MSB hat die höchste, das LSB die kleinste Adresse

satirische Referenz auf Gulliver's Reisen (Jonathan Swift)

64-040 Rechnerstrukturen und Betriebssysteme



- 32

Byte-Order: Beispiel


```
int A = 15213;  
int B = -15213;  
long int C = 15213;
```

Dezimal: 15213


Binär: 0011 1011 0110 1101

Hex: 3 B 6 D


Linux/Alpha A Sun A



Linux/Alpha B Sun B



Linux c Alpha c Sun c



2-Komplement

Big Endian

Little Endian

Byte-Order: Beispiel Datenstruktur

```
/* JimSmith.c - example record for byte-order demo */

typedef struct employee {
    int    age;
    int    salary;
    char    name[12];
} employee_t;

static employee_t jimmy = {
    23,                // 0x0017
    50000,             // 0xc350
    "Jim Smith",       // J=0x4a i=0x69 usw.
};
```

Byte-Order: Beispiel x86 und SPARC

```
tams12> objdump -s JimSmith.x86.o
JimSmith.x86.o:      file format elf32-i386
```

Contents of section .data:

```
0000 17000000 50c30000 4a696d20 536d6974  ....P...Jim Smit
0010 68000000                                     h...
```

```
tams12> objdump -s JimSmith.sparc.o
JimSmith.sparc.o:    file format elf32-sparc
```

Contents of section .data:

```
0000 00000017 0000c350 4a696d20 536d6974  ....PJim Smit
0010 68000000                                     h...
```

- ▶ Byte-Order muss bei Datenübertragung zwischen Rechnern berücksichtigt und eingehalten werden
- ▶ Internet-Protokoll (IP) nutzt ein Big Endian Format
- ⇒ auf x86-Rechnern (Little Endian) müssen alle ausgehenden und ankommenden Datenpakete umgewandelt werden
- ▶ zugehörige Hilfsfunktionen / Makros in `netinet/in.h`
 - ▶ inaktiv auf Big Endian, **byte-swapping** auf Little Endian
 - ▶ `ntohl(x)`: network-to-host-long
 - ▶ `htons(x)`: host-to-network-short
 - ▶ ...

Beispiel: Byte-Swapping *network to/from host*

Linux: /usr/include/bits/byteswap.h

(distributionsabhängig)

```
...  
/* Swap bytes in 32 bit value.  */  
#define __bswap_32(x) \  
    (((x) & 0xff000000) >> 24) | (((x) & 0x00ff0000) >> 8) |\  
    (((x) & 0x0000ff00) << 8) | (((x) & 0x000000ff) << 24))  
...
```

Linux: /usr/include/netinet/in.h

```
...  
# if __BYTE_ORDER == __LITTLE_ENDIAN  
#   define ntohl(x) __bswap_32 (x)  
#   define ntohs(x) __bswap_16 (x)  
#   define htonl(x) __bswap_32 (x)  
#   define htons(x) __bswap_16 (x)  
# endif  
...
```

Programm zum Erkennen der Byte-Order


- ▶ Programm gibt Daten byteweise aus
- ▶ C-spezifische Typ- (Pointer-) Konvertierung
- ▶ Details: Bryant, O'Hallaron [BO15], 2.1.4 (Abb. 2.3, 2.4)

```
void show_bytes( byte_pointer start, int len ) {
    int i;
    for( i=0; i < len; i++ ) {
        printf( " %.2x", start[i] );
    }
    printf( "\n" );
}

void show_double( double x ) {
    show_bytes( (byte_pointer) &x, sizeof( double ));
}

...
```

„Misaligned“ Zugriff




- ▶ Speicher wird (meistens) Byte-weise adressiert, aber Zugriffe lesen/schreiben jeweils ein ganzes Speicherwort
 - ▶ Beispiel: 8-Byte-Wort in Little Endian Speicher
 - ▶ „aligned“ bezüglich Speicherwort
 - ▶ „non aligned“ an Byte-Adresse 12
- ⇒ was passiert bei „krummen“ (*misaligned*) Adressen?
- ▶ automatische Umsetzung auf mehrere Zugriffe (x86)
 - ▶ Programmabbruch (SPARC)

- ▶ CPU kann im Prinzip alle möglichen Adressen ansprechen
- ▶ in der Regel: **kein voll ausgebauter Speicher**
32 bit Adresse entsprechen 4 GiB Hauptspeicher, 64 bit ...

⇒ „Memory Map“

- ▶ Adressdecoder als Hardwareeinheit
 - ▶ Aufteilung in *read-write*- und *read-only*-Bereiche
 - ▶ ROM zum Booten notwendig
 - ▶ Read-only in *eingebetteten Systemen*: Firmware, OS, Programme
 - ▶ zusätzliche Speicherbereiche für „memory mapped“ I/O
- ▶ Adressabbildung in Betriebssystemen (Windows, Linux etc.)
 - ▶ Zuordnung von Adressen zu „realem“ Speicher
 - ▶ alle Hardwarekomponenten (+ Erweiterungskarten)
Ein-/Ausgabekanäle
Interrupts
 - ▶ Verwaltung über *Treiber*


Adressabbildung Hardware: ARM



32-bit ARM Prozessor
4 × 8-bit SRAMs
4 × 8-bit ROMs

[Fur00]

Adressabbildung Hardware: ARM (cont.)




Adressdecoder Hardware

[Fur00]


- ▶ 16-bit erlaubt 64K Adressen: 0x0000 ... 0xFFFF
- ▶ ROM-Bereich für Boot / Betriebssystemkern
- ▶ RAM-Bereich für Betriebssystem (z.B. Interrupt-Tabelle)
- ▶ RAM-Bereich für Hauptspeicher (Programme und Daten)
- ▶ I/O-Bereiche für serielle / parallele Schnittstellen
- ▶ I/O-Bereiche für weitere Schnittstellen

Demo und Beispiel: im Praktikum RSB (64-042)

► Windows 95 (32-bit System: 4 GiB Adressraum)




- ▶ Windows 95 (32-bit System)
 - ▶ 32-bit Adressen, 4 GiByte Adressraum
 - ▶ Aufteilung 2 GiB für Programme, obere 1+1 GiB für Windows
 - ▶ unabhängig vom physisch vorhandenen Speicher
 - ▶ Beispiel der Zuordnung, diverse Bereiche für I/O reserviert



- ▶ x86 I/O-Adressraum gesamt nur 64 KiByte
- ▶ je nach Zahl der I/O-Geräte evtl. fast voll ausgenutzt
- ▶ Adressen vom BIOS zugeteilt


► Windows 10 (64-bit System)



⇒ Adressbereiche


mehrstufige Abbildung:

1. alle Hardwarekomponenten, Ein-/Ausgabeeinheiten und Interrupts $\Rightarrow$ Adressbereiche
2. Adressbereiche $\Rightarrow$ physisch vorhandener Speicher



► Linux siehe: free, vmstat, dmidecode, hwinfo, top, lshw, ...


Demnächst: Speicherhierarchie



- ▶ Speicher ist nicht unbegrenzt
 - ▶ muss zugeteilt und verwaltet werden
 - ▶ viele Anwendungen werden vom Speicher dominiert
- ▶ besondere Sorgfalt beim Umgang mit Speicher
 - ▶ Fehler sind besonders gefährlich und schwer zu Debuggen
 - ▶ Auswirkungen sind sowohl zeitlich als auch räumlich entfernt
- ▶ Speicherleistung ist nicht konstant
von Größe des Speichers, Datenstrukturen und -zugriffen abhängig
- ▶ Wechselwirkungen: Speichersystem $\Leftrightarrow$ Programme
 - ▶ Cacheorganisation und Virtual-Memory beeinflussen Performanz/Programmleistung
 - ▶ Anpassung des Programms an das Speichersystem kann Laufzeitverhalten verbessern!

→ siehe ?? *Rechnerarchitektur II – Speicherhierarchie*

- ▶ **Bus:** elektrische (und logische) Verbindung
 - ▶ mehrere Geräte
 - ▶ mehrere Blöcke innerhalb einer Schaltung
- ▶ Bündel aus Daten- und Steuersignalen
 - ▶ Kernkomponenten (CPU, Speicher ...) miteinander verbinden
 - ▶ Verbindungen zu den Peripherie-Bausteinen
 - ▶ Verbindungen zu Systemmonitor-Komponenten
 - ▶ Verbindungen zwischen I/O-Controllern und -Geräten



- ▶ konzeptionell bidirektional
 - ▶ mehrere Quellen und mehrere Senken (lesende Zugriffe)
 - ▶ elektrische Realisierung: Tri-State-Treiber oder Open-Drain
- ▶ heute oft: Punkt-zu-Punkt Verbindungen
 - ▶ hohe Übertragungsraten technisch nicht anders möglich
 - ▶ logischer Bus (für Betriebssystem)

▶ Exkurs: Tristate

Unterscheidungskriterien

- ▶ Bus-Arbitrierung: wer darf, wann, wie lange senden?
 - ▶ Master-Slave
 - ▶ gleichberechtigte Knoten, Arbitrierungsprotokolle
- ▶ synchron: mit globalem Taktsignal vom „Master“-Knoten
asynchron: Wechsel von Steuersignalen löst Ereignisse aus
- ▶ viele Typen standardisiert, mit sehr unterschiedlichen Anforderungen
 - ▶ High-Performance (= Datendurchsatz)

- ▶ einfaches Protokoll, billige Komponenten
- ▶ Multi-Master-Fähigkeit, zentrale oder dezentrale Arbitrierung
- ▶ Echtzeitfähigkeit, Daten-Streaming
- ▶ wenig Leitungen bis zu Zweidraht-Bussen: I²C, SPI, System-Management-Bus ...
- ▶ lange Leitungen: EIA-485, RS-232, Ethernet ...
- ▶ Funkmedium: WLAN, Bluetooth ... (logische Verbindung)


typisches n -bit Mikroprozessor-System:

- ▶ n Adress-Leitungen, also Adressraum 2^n Bytes Adressbus
- ▶ n Daten-Leitungen Datenbus

- ▶ Steuersignale Control
 - ▶ clock: Taktsignal
 - ▶ read/write: Lese-/Schreibzugriff (aus Sicht des Prozessors)
 - ▶ wait: Wartezeit/-zyklen für langsame Geräte
 - ▶ ...

- ▶ um Leitungen zu sparen: teilweise gemeinsam genutzte Leitungen sowohl für Adressen als auch Daten $\Rightarrow$ zusätzliches Steuersignal zur Auswahl Adressen/Daten


Adressbus: Evolution beim Intel x86



[TA14]

- ▶ 20-bit: 1 MiByte Adressraum
- 24-bit: 16 MiByte
- 32-bit: 4 GiByte
- ▶ alle Erweiterungen abwärtskompatibel
- ▶ 64-bit Architekturen: 48-, 56-, 64-bit Adressraum

Synchroner Bus: Lesezugriff mit Timing




- ▶ alle Zeiten über Taktsignal Φ gesteuert
- ▶ $\overline{MREQ}$ -Signal zur Auswahl Speicher oder I/O-Geräte
- ▶ $\overline{RD}$ signalisiert Lesezugriff
- ▶ Wartezyklen, solange der Speicher $\overline{WAIT}$ aktiviert

► typische Parameter

Symbol	[ns]	Min	Max
T_{AD} Adressausgabeverzögerung			4
T_{ML} Adresse ist vor $\overline{MREQ}$ stabil		2	
T_M $\overline{MREQ}$ -Verzögerung nach fallender Flanke von Φ in T_1			3
T_{RL} RD -Verzögerung nach fallender Flanke von Φ in T_1			3
T_{DS} Setup-Zeit vor fallender Flanke von Φ		2	
T_{MH} $\overline{MREQ}$ -Verzögerung nach fallender Flanke von Φ in T_3			3
T_{RH} $\overline{RD}$ -Verzögerung nach fallender Flanke von Φ in T_3			3
T_{DH} Hold-Zeit nach der Deaktivierung von $\overline{RD}$		0	

Asynchroner Bus: Lesezugriff



- ▶ Steuersignale $\overline{MSYN}$: Master fertig
 $\overline{SSYN}$: Slave fertig
- ▶ Handshake zwischen Sender und Empfänger (hier vier Phasen)
- ▶ flexibler für Geräte mit stark unterschiedlichen Zugriffszeiten

- ▶ mehrere Komponenten wollen Übertragung initiieren, aber nur ein Transfer zur Zeit
- ▶ der Bus Zugriff muss serialisiert werden

1. zentrale Arbitrierung



- ▶ Arbiter gewährt Bus-Requests
- ▶ Strategien
 - ▶ Prioritäten für verschiedene Geräte
 - ▶ „round-robin“ Verfahren
 - ▶ „Token“-basierte Verfahren
 - ▶ usw.

2. dezentrale Arbitrierung

- ▶ protokollbasiert
- ▶ Beispiel
 - ▶ Komponenten sehen ob Bus frei ist
 - ▶ wenn ja: Start der Übertragung; wenn nein: warten
 - ▶ zur Kollisionserkennung: Daten vom Bus lesen
 - ▶ bei Inkonsistenzen: Übertragung abbrechen und „später“ erneut versuchen

Bus Arbitrierung (cont.)

- ▶ I/O-Geräte oft höher priorisiert als die CPU
 - ▶ I/O-Zugriffe müssen schnell/sofort behandelt werden
 - ▶ Benutzerprogramm kann warten



[TA14]

- ▶ Menge an (Nutz-) Daten, die pro Zeiteinheit übertragen werden kann
- ▶ zusätzlicher Protokolloverhead $\Rightarrow$ Brutto- / Netto-Datenrate
- ▶

RS-232	50 bit/sec	...	460 Kbit/sec	Peripherie
I ² C	100 Kbit/sec (Std.)	...	3,4 Mbit/sec (High Speed)	
USB	1,5 Mbit/sec (1.x)	...	80 Gbit/sec (4.0v2)	
ISA	128 Mbit/sec	...		MB-Bus
PCI	1 Gbit/sec (2.0)	...	6,4 Gbit/sec (3.0)	
AGP	2,1 Gbit/sec (1x)	...	34,1 Gbit/sec (8x 64-bit)	
PCI Express	2,5 Gbit/sec (1.x)	...	1,9 Tbit/sec (7.0) $\times 16$	
NVLink	640,0 Gbit/sec (1.0)	...	6,4 Tbit/sec (5.0)	GPUs
HyperTransport	25,6 Gbit/sec (1.0)	...	409,6 Gbit/sec (3.1)	CPUs
Infinity Fabric		...	4,1 Tbit/sec	

▶ en.wikipedia.org/wiki/List_of_interface_bit_rates

Peripheral Component Interconnect (Intel 1991)

- ▶ 33 MHz Takt
 - ▶ 32-bit Bus-System
 - ▶ gemeinsame Adress-/Datenleitungen
 - ▶ Arbitrierung durch Bus-Master (die CPU)
 - ▶ Abwärtskompatibilität
 - ▶ PCI-Bus als logische Verbindung (SW-Layer) zu Komponenten
 - ▶ technisch: PCIe
 - ▶ Auto-Konfiguration
 - ▶ angeschlossene Geräte werden automatisch erkannt
 - ▶ eindeutige Hersteller- und Geräte-Nummern
 - ▶ Betriebssystem kann zugehörigen Treiber laden
 - ▶ automatische Zuweisung von Adressbereichen und IRQs
- optional 66 MHz Takt
optional auch 64-bit

```
[maeder@tams165]~>lspci -v
00:00.0 Host bridge: Intel Corporation Sky Lake Host Bridge/DRAM Registers (rev 08)
  Subsystem: Dell Device 06dc
  Flags: bus master, fast devsel, latency 0
  Capabilities: <access denied>

00:02.0 VGA compatible controller: Intel Corporation Sky Lake Integrated Graphics (rev 07)
  Subsystem: Dell Device 06dc
  Flags: bus master, fast devsel, latency 0, IRQ 134
  Memory at e0000000 (64-bit, non-prefetchable) [size=16M]
  Memory at d0000000 (64-bit, prefetchable) [size=256M]
  I/O ports at f000 [size=64]
  Expansion ROM at <unassigned> [disabled]
  Capabilities: <access denied>
  Kernel driver in use: i915_bpo

00:04.0 Signal processing controller: Intel Corporation Device 1903 (rev 08)
  Subsystem: Dell Device 06dc
  Flags: bus master, fast devsel, latency 0, IRQ 16
  Memory at e1340000 (64-bit, non-prefetchable) [size=32K]
  Capabilities: <access denied>
  Kernel driver in use: proc_thermal

00:14.0 USB controller: Intel Corporation Device 9d2f (rev 21) (prog-if 30 [XHCI])
  Subsystem: Dell Device 06dc
  Flags: bus master, medium devsel, latency 0, IRQ 125
  Memory at e1330000 (64-bit, non-prefetchable) [size=64K]
  ...
```

PCI-Bus: Peripheriegeräte (cont.)


The screenshot shows the KDC-Infozentrum application window. The left sidebar contains a tree view with categories like 'Speicher', 'Geräteinformationen', 'Ein-/Ausgabe-Ports', 'Interrupts', 'DMA-Kanäle', 'USB-Geräte', 'Netzwerkinformationen', and 'Grafische Informationen'. The 'PCI' item under 'Geräteinformationen' is selected. The main area displays a table titled 'PCI (Informationen zu PCI)' with two columns: 'Information' and 'Wert'. The table lists various PCI devices and their details, including Intel Corporation Core Processor Integrated Memory Controller, Intel Corporation Core Processor Integrated Memory Controller Channel 1 Thermal Control Registers, Intel Corporation Core Processor Integrated Memory Controller Channel 1 Rank Registers, Intel Corporation Core Processor Integrated Memory Controller Channel 1 Address Registers, Intel Corporation Core Processor Integrated Memory Controller Channel 1 Control Registers, Intel Corporation Core Processor Integrated Memory Controller Channel 0 Thermal Control Registers, Intel Corporation Core Processor Integrated Memory Controller Channel 0 Rank Registers, Intel Corporation Core Processor Integrated Memory Controller Channel 0 Address Registers, Intel Corporation Core Processor Integrated Memory Controller Channel 0 Control Registers, Intel Corporation Core Processor Integrated Memory Controller Test Registers, Intel Corporation Core Processor Integrated Memory Controller Target Address Decoder, Intel Corporation Core Processor GPI Physical 0, Intel Corporation Core Processor GPI Link 0, Intel Corporation Core Processor QuickPath Architecture System Address Decoder, Intel Corporation Core Processor QuickPath Architecture Genomic Non-Core Registers, VIA Technologies, Inc. VT6306/7/8 [Fire II(M)] IEEE 1394 OHCI Controller, nVidia Corporation G98 [Quadro NVS 295], Intel Corporation 5 Series/3400 Series Chipset SMBus Controller, Intel Corporation 82801 SATA RAID Controller, Intel Corporation 5 Series Chipset LPC Interface Controller, Intel Corporation 82801 PCI Bridge, Intel Corporation 5 Series/3400 Series Chipset USB2 Enhanced Host Controller, Intel Corporation 5 Series/3400 Series Chipset PCI Express Root Port 5, Intel Corporation 5 Series/3400 Series Chipset PCI Express Root Port 1, Intel Corporation 5 Series/3400 Series Chipset High Definition Audio, Intel Corporation 5 Series/3400 Series Chipset USB2 Enhanced Host Controller, Intel Corporation 825780M Gigabit Network Connection, Intel Corporation 5 Series/3400 Series Chipset KT Controller, Intel Corporation 5 Series/3400 Series Chipset PT IDER Controller, Intel Corporation 5 Series/3400 Series Chipset HECI Controller, Intel Corporation Core Processor GPI Routing and Protocol Registers, Intel Corporation Core Processor GPI Link, Intel Corporation Core Processor System Control and Status Registers, Intel Corporation Core Processor Semaphore and Scratchpad Registers, Intel Corporation Core Processor System Management Registers, Intel Corporation Core Processor PCI Express Root Port 1, and Intel Corporation Core Processor DMI.


Information	Wert
3F:05.3	Intel Corporation Core Processor Integrated Memory Controller Channel 1 Thermal Control Registers
3F:05.2	Intel Corporation Core Processor Integrated Memory Controller Channel 1 Rank Registers
3F:05.1	Intel Corporation Core Processor Integrated Memory Controller Channel 1 Address Registers
3F:05.0	Intel Corporation Core Processor Integrated Memory Controller Channel 1 Control Registers
3F:04.3	Intel Corporation Core Processor Integrated Memory Controller Channel 0 Thermal Control Registers
3F:04.2	Intel Corporation Core Processor Integrated Memory Controller Channel 0 Rank Registers
3F:04.1	Intel Corporation Core Processor Integrated Memory Controller Channel 0 Address Registers
3F:04.0	Intel Corporation Core Processor Integrated Memory Controller Channel 0 Control Registers
3F:03.4	Intel Corporation Core Processor Integrated Memory Controller Test Registers
3F:03.1	Intel Corporation Core Processor Integrated Memory Controller Target Address Decoder
3F:03.0	Intel Corporation Core Processor GPI Physical 0
3F:02.1	Intel Corporation Core Processor GPI Link 0
3F:02.0	Intel Corporation Core Processor QuickPath Architecture System Address Decoder
3F:00.1	Intel Corporation Core Processor QuickPath Architecture Genomic Non-Core Registers
3F:00.0	VIA Technologies, Inc. VT6306/7/8 [Fire II(M)] IEEE 1394 OHCI Controller
04:02.0	nVidia Corporation G98 [Quadro NVS 295]
01:00.0	Intel Corporation 5 Series/3400 Series Chipset SMBus Controller
00:1F.3	Intel Corporation 82801 SATA RAID Controller
00:1F.2	Intel Corporation 5 Series Chipset LPC Interface Controller
00:1F.0	Intel Corporation 82801 PCI Bridge
00:1E.0	Intel Corporation 5 Series/3400 Series Chipset USB2 Enhanced Host Controller
00:1D.0	Intel Corporation 5 Series/3400 Series Chipset PCI Express Root Port 5
00:1C.4	Intel Corporation 5 Series/3400 Series Chipset PCI Express Root Port 1
00:1C.0	Intel Corporation 5 Series/3400 Series Chipset High Definition Audio
00:1B.0	Intel Corporation 5 Series/3400 Series Chipset USB2 Enhanced Host Controller
00:1A.0	Intel Corporation 825780M Gigabit Network Connection
00:19.0	Intel Corporation 5 Series/3400 Series Chipset KT Controller
00:16.3	Intel Corporation 5 Series/3400 Series Chipset PT IDER Controller
00:16.2	Intel Corporation 5 Series/3400 Series Chipset HECI Controller
00:16.0	Intel Corporation Core Processor GPI Routing and Protocol Registers
00:10.1	Intel Corporation Core Processor GPI Link
00:10.0	Intel Corporation Core Processor System Control and Status Registers
00:0B.2	Intel Corporation Core Processor Semaphore and Scratchpad Registers
00:0B.1	Intel Corporation Core Processor System Management Registers
00:0B.0	Intel Corporation Core Processor PCI Express Root Port 1
00:03.0	Intel Corporation Core Processor DMI
00:00.0	Geräteklasse
00:00.0	Geräte-Unterklasse
00:00.0	Geräte-Programm...
00:00.0	Revision
00:00.0	Hersteller
00:00.0	Gerät
00:00.0	Subsystem
00:00.0	Kontrolle
00:00.0	Status
00:00.0	Zwischenspeicher...
00:00.0	Latenz
00:00.0	Vorspann
00:00.0	Eingebauter Selb...
00:00.0	Adress-Zuordnun...
00:00.0	Erweiterungs-ROM
00:00.0	Fähigkeiten
00:00.0	Interrupt
00:00.0	Roher PCI-Einrich...

PCI-Bus: Leitungen („mindestens“)

Signal	Leitungen	Master	Slave	Beschreibung
CLK	1			Takt (33 oder 66 MHz)
AD	32	×	×	Gemultiplexte Adress- und Datenleitungen
PAR	1	×		Adress- oder Datenparitätsbit
C/BE	4	×		Busbefehl/Bitmap für Byte Enable (zeigt gültige Datenbytes an)
FRAME#	1	×		Kennzeichnet, dass AD und C/BE aktiviert sind
IRDY#	1	×		Lesen: Master wird akzeptieren Schreiben: Daten liegen an
IDSEL	1	×		Wählt Konfigurationsraum statt Speicher
DEVSEL#	1		×	Slave hat seine Adresse decodiert und ist in Bereitschaft
TRDY#	1		×	Lesen: Daten liegen an Schreiben: Slave wird akzeptieren
STOP#	1		×	Slave möchte Transaktion sofort abbrechen
PERR#	1			Empfänger hat Datenparitätsfehler erkannt
SERR#	1			Adressparitätsfehler oder Systemfehler erkannt
REQ#	1			Bus-Arbitration: Anforderung des Busses
GNT#	1			–"– Zuteilung des Busses
RST#	1			Setzt das System und alle Geräte zurück


PCI-Bus: Transaktionen





- ▶ einfache serielle Datenübertragung
- ▶ asynchron (kein Taktsignal) Quelle beginnt Übertragung
- ▶ zu vereinbaren: Baudrate 110 ... 19 200, 38 400, 115 200 bits/sec
 - # Datenbits 5, 6, 7, 8
 - # Stopbits 1, 2
 - Parität none, odd, even
- ▶ min. 3 Leitungen: GND, TX, RX (Masse, Transmit, Receive)
oft weitere Leitungen für erweitertes Handshake
- ▶ ursprünglich für Fernschreiber ($\pm 12V$)


- ▶ später Anschluß von Terminals an Rechner, Datenübertragung (Modems)
PC: Ein- und Ausgabe
- ▶ unterschiedliche Logikpegel (TTL, CMOS)
- ▶ Beispiel: 8/N/1 (8-bit, keine Parity, 1-Stopbit)



- ▶ 1996: serielle Datenübertragung von/zum Peripheriegeräten (12 Mb/s)
- ▶ differentielle Signale (störunanfällig), inzwischen 80 Gb/s
- ▶ Hot-plug fähig, Baumstruktur mit Hubs
- ▶ verschiedene Geräteklassen
 - ▶ Ein-/Ausgabegeräte: Tastatur, Maus, Drucker, Scanner, Audio
 - ▶ Massenspeicher: Festplatten, DVD etc.
 - ▶ Netzwerk
 - ▶ Monitor (DisplayPort), Grafikkarten
 - ▶ Dongles
- ▶ Energieversorgung: 0,5 W ... 240 W

```
maeder@tams180:~$ lsusb
Bus 001 Device 001: ID 1d6b:0002 Linux Foundation 2.0 root hub
Bus 002 Device 001: ID 1d6b:0003 Linux Foundation 3.0 root hub
Bus 003 Device 001: ID 1d6b:0002 Linux Foundation 2.0 root hub
Bus 003 Device 002: ID 413c:250e Dell Computer Corp. Dell Laser Mouse MS3220
Bus 003 Device 003: ID 0c45:6a14 Microdia Integrated_Webcam_HD
Bus 003 Device 004: ID 8087:0033 Intel Corp.
Bus 004 Device 001: ID 1d6b:0003 Linux Foundation 3.0 root hub
```

USB: Universal Serial Bus (cont.)



KDE-Infozentrum

Modul-Hilfe Hilfe

Suchen

Angeschlossene USB-Geräte

- Systeminformation
- Speicher
- Energie-Information
- Datei-Indizierungsüberwac...
- Geräteinformationen**
 - Gerätebetrachter
 - DMA-Kanäle
 - USB-Geräte**
 - PCI
 - IEEE-1394-Geräte
 - Interrupts
 - Ein-/Ausgabe-Ports
- Netzwerkinformationen
- Grafische Informationen

xHCI Host Controller (1)

xHCI Host Controller (2)

xHCI Host Controller (3)

- Unbekannt
- Dell Laser Mouse MS3220**
- Integrated_Webcam_HD

xHCI Host Controller (4)

Dell Laser Mouse MS3220


Hersteller: Dell Computer Corp

<i>Klasse</i>	0	((Defined at Interface level))
<i>Unterklasse</i>	0	
<i>Protokoll</i>	0	
<i>USB-Version</i>	2.00	
<i>Anbieter-Kennung</i>	0x413c	(Dell Computer Corp.)
<i>Produkt-Kennung</i>	0x250e	
<i>Revision</i>	0.00	
<i>Geschwindigkeit</i>	12 Mbit/s	
<i>Kanäle</i>	0	
<i>Max. Paketgröße</i>	64	

Praktikum RSB: D-CORE

1.7 Rechnerarchitektur I - Beispielsystem: D-CORE (16-bit)

64-040 Rechnerstrukturen und Betriebssysteme




- ▶ Alternative zu direkt entworfenen Schaltwerken (δ -/ λ -Schaltnetze aus Gattern)
- ▶ „Umprogrammierung“ durch Austausch des Mikroprogramms
 - ▶ Fehlerbehebung möglich
- ⇒ Firmware für Prozessoren


- ▶ *Mikroprogrammzähler μPC* : Register für aktuellen Zustand
- ▶ μPC adressiert den Mikroprogrammspeicher μROM
- ▶ μROM konzeptionell in mehrere Felder eingeteilt
 - ▶ die verschiedenen Steuerleitungen
 - ▶ ein oder mehrere Felder für Folgezustand
 - ▶ ggf. zusätzliche Logik und Multiplexer zur Auswahl unter mehreren Folgezuständen
 - ▶ ggf. Verschachtelung und Aufruf von Unterprogrammen: „nanoProgramm“

- ▶ siehe „Praktikum Rechnerstrukturen und Betriebssysteme“


Mikroprogramm: Beispiel Ampel



- ▶ μPC adressiert das μROM
- ▶ $next$ -Ausgang liefert Folgezustand
- ▶ andere Ausgänge steuern die Schaltung
= die Lampen der Ampel




Mikroprogramm: Beispiel zur Auswahl des Folgezustands




- ▶ Multiplexer erlaubt Auswahl des μPC Werts
- ▶ $nextA$, $nextB$ aus dem μROM , externer xa Wert
- ▶ xs Eingang für bedingte Sprünge

Mikroprogramm: Befehlsdecoder des ARM 7 Prozessors




[Fur00]

typisches ARM SoC System




RT-Ebene: ALU des ARM 6 Prozessors



[Fur00]

- ▶ Register für die Operanden A und B
- ▶ Addierer und separater Block für logische Operationen


Multi-Port-Registerbank: Zelle



[Fur00]

- ▶ Prinzip wie 6T-SRAM: rückgekoppelte Inverter
- ▶ mehrere (hier zwei) parallele Lese-Ports
- ▶ mehrere Schreib-Ports möglich, aber kompliziert

Multi-Port Registerbank: Floorplan/Chiplayout




[Fur00]

Kompletter Prozessor: ARM 3

1.8 Rechnerarchitektur I - Beispielsystem: ARM (32-bit)

64-040 Rechnerstrukturen und Betriebssysteme

- ▶ Registerbank (inkl. Program Counter)
- ▶ Inkrementer
- ▶ Adress-Register
- ▶ ALU, Multiplizierer, Shifter
- ▶ Speicherinterface (Data-In / -Out)
- ▶ Steuerwerk
- ▶ bis ARM 7: 3-stufige Pipeline
fetch, decode, execute





[Fur00]

ARM Datentransfer: Register-Operationen



1.8 Rechnerarchitektur I - Beispielsystem: ARM (32-bit)

64-040 Rechnerstrukturen und Betriebssysteme



[Fur00]


ARM Datentransfer: Store-Befehl




ARM Datentransfer: Funktionsaufruf/Sprungbefehl

1.8 Rechnerarchitektur I - Beispielsystem: ARM (32-bit)

64-040 Rechnerstrukturen und Betriebssysteme



1st cycle: compute branch target




2nd cycle: save return address [Fur00]

Hardwareorganisation eines typischen PC

1.9 Rechnerarchitektur I - Beispielsystem: PC x86/amd64 (64-bit)

64-040 Rechnerstrukturen und Betriebssysteme




[BO15]

Programmausführung: 1. Benutzereingabe

1.9 Rechnerarchitektur I - Beispielsystem: PC x86/amd64 (64-bit)

64-040 Rechnerstrukturen und Betriebssysteme




[BO15]

Programmausführung: 2. Programm laden

1.9 Rechnerarchitektur I - Beispielsystem: PC x86/amd64 (64-bit)

64-040 Rechnerstrukturen und Betriebssysteme




[BO15]

Programmausführung: 3. Programmlauf

1.9 Rechnerarchitektur I - Beispielsystem: PC x86/amd64 (64-bit)

64-040 Rechnerstrukturen und Betriebssysteme



[BO15]

- [BO15] Randal E. Bryant and David R. O'Hallaron.
Computer systems – A programmers perspective.
Pearson Education Limited, Harlow, third, global ed. edition, 2015.
- [Fur00] Steve Furber.
ARM System-on-Chip Architecture.
Pearson Education Limited, Harlow, second edition, 2000.
- [GK83] Daniel D. Gajski and Robert H. Kuhn.
Guest editors' introduction: New vlsi tools.
IEEE Computer, 16(12):11–14, December 1983.
- [Hen] Norman Hendrich.
Hades — hamburg design system.
Lehrmaterial, Universität Hamburg, Fachbereich Informatik, AB TAMS.

[Mä11] Andreas Mäder.

Vorlesung: Rechnerarchitektur und mikrosystemtechnik.

Vorlesungsfolien, Universität Hamburg, Fachbereich Informatik, AB TAMS, 2011.

[PH20] David A. Patterson and John L. Hennessy.

Computer Organization and Design – The Hardware Software Interface – RISC-V Edition.

Morgan Kaufmann Publishers Inc., San Mateo, CA, second edition, 2020.

[PH22] David A. Patterson and John L. Hennessy.

Rechnerorganisation und Rechnerentwurf – Die Hardware/Software-Schnittstelle – MIPS Edition.

De Gruyter Oldenbourg, Berlin, sixth edition, 2022.

[TA14] Andrew S. Tanenbaum and Todd Austin.

Rechnerarchitektur – Von der digitalen Logik zum Parallelrechner.

Pearson Deutschland GmbH, Hallbergmoos, sixth edition, 2014.