18.341 Projekt

Systementwurf

—

Vorarbeiten und Erfahrungsbericht

Inhalt

- Motivation
- IEEE1394 – FireWire
- Prototypenaufbau
- Hardwareentwurf
- Softwareentwurf
- Probleme
- Fazit

Projektidee

Einführung

Schnittstellen

Hardwareaufbau

Systemkomponenten

Simulationsmodelle

Algorithmen

Programmierung des Zielsystems

Projektidee

FireWire

32-bit Daten
8-bit Adresse

- Autofokus
- Medianfilter
- Omnivision - Panoramabild
- Histogrammberechnung / -Egalisierung
- programmierbares Filter

IEEE1394 — FireWire

- Don Anderson: *„FireWire System Architecture: IEEE1394a“*
2nd Ed., Addison-Wesley, 1999, Reading, Mass., ISBN 0-201-48535-4
- Online-Doku zur Veranstaltung
- Bacc-Arbeiten
  - Sebastian Annes: *„Entwicklung eines FireWire Kamera Interface als eingebettetes System“*
  - Marcin Blaszkowski: *„Entwurf und Implementierung eines FireWire Interface in VHDL“*

IEEE1394 – FireWire

- Standard „IEEE1394-1995 High Performance Serial Bus“
„1394 Based Digital Camera Specification“

...

- Serielles Bussystem
  - „hot-pluggable“
  - mit Spannungsversorgung
  - Geschwindigkeitsklassen
  - topologisch Baum
  - Bus Master
  - Cycle Master

Tree identify complete

IEEE1394 – FireWire

- Adressraum
  - 64 bit
- Knoten ~ Gerät

Serial Bus addressing

IEEE1394 – FireWire

- Schichtenmodell

IEEE1394 – FireWire

- Transaktionsmodi (Link-Layer)
  - asynchron
  - isochron

Example asynchronous subactions

Example isochronous subactions

IEEE1394 – FireWire

- Zyklen

IEEE1394 – FireWire

- Formate
  - Quadlet-
  - Paket-orientiert
  - Isochron
  - ...

Read request for data quadlet packet format

Read response for data quadlet packet format

- Fehlerkorrektur

IEEE1394 – FireWire

- Formate

- TI Link-Layer Chip
  - direkte Übernahme der Formate
  - ohne Fehlerkorrektur

Low-Level Hardware

- FireWire Platine
- TI-Referenzdesign
2-lagig (AB TIS)

TSB12LV01B
link layer controller

TSB41AB3
physical layer chip

Low-Level Hardware

- TSB12LV01B
interner Aufbau

Figure 2–1. TSB12LV01B Block Diagram

Low-Level Schnittstelle

- Schnittstellen

- memory mapped
- 32-bit Daten
- 8-bit Adresse

Figure 1–1. TSB12LV01B Terminal Functions

- Speicherlayout
- Kontrollsektion

	0	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16	17	18	19	20	21	22	23	24	25	26	27	28	29	30	31	
00h	Version (3031h)																Revision (3043h)											Version					
04h	Bus Number								Node Number				Root	Reserved						ATAck	Reserved	AckV	Node Address										
08h	IdVal	RxSid	BsyCtrl	RAI	RevCyst	TxAEn	RxAEn	RxEEn	RxEEn	AckCen	RstTx	RstRx	Reserved						CyMas	CySrc	CyTEn	TrgEn	Reserved			FhBad	Control						
0Ch	Int	PhInt	PhRRx	PhRst	SIDCom	TxRdy	RxDta	CmdRst	ACKRCV	Reserved	ITBadF	ATBadF	Reserved	SntRj	HdrEr	TCErr	Reserved	CyTm0	CySec	CySt	CyDne	CyPnd	CyLst	CARbFl	Reserved	ArbGp	FrGp	IARbFl	Interrupt				
10h	Int	PhInt	PhRRx	PhRst	SIDCom	TxRdy	RxDta	CmdRst	ACKRCV	Reserved	ITBadF	ATBadF	Reserved	SntRj	HdrEr	TCErr	Reserved	CyTm0	CySec	CySt	CyDne	CyPnd	CyLst	CARbFl	Reserved	ArbGp	FrGp	IARbFl	Interrupt Mask				
14h	7 Bits Seconds Count							Rollover @ 8000 Cycle Count										13 Bits Cycle Offset			Rollover @ 3072 Cycle Offset			12 Bits		Cycle Timer							
18h	TAG1		IR Port1				TAG2		IR Port2				Reserved						MonTag	Isoch Port Number													
1Ch	CLrATF	ClrITF	ClrGRF	Reserved	Trigger Size				ATFSize				ITFSize				FIFO Control																
20h	ENSp	Reserved	regRW	Reserved				Reserved				Reserved				Diagnostics																	
24h	RdPhy	WrPhy	Reserved	PhyRgAd				PhyRgData				Reserved				PhyRxAd				PhyRxData				PHY Chip Access									
28h	Reserved																																Reserved
2Ch	Reserved																																Reserved
30h	Full	Empty	ConErr	AdrCir	Control	RAMTest	AdrCounter				Reserved				ATFSpaceCount				ATF Status (Read/Write)														
34h	Full	Empty	Reserved				Reserved				Reserved				ITFSpaceCount				ITF Status (Read Only)														
38h	Reserved																																Reserved
3Ch	Empty	cd	PacCom	GRFTotalCnt				GRFSize				WriteCount				GRF Status (Read Only)																	
40h	AccFl	AccFM	LPS	SRst	Reserved				Reserved				Reserved				Host Control (see Note B)																
44h	Reserved				GPO2				Reserved				GPO1				Reserved				GPO0				Mux Control (see Note B)								

NOTES: A. All gray areas (bits) are reserved bits.

B. This register is new to the TSB12LV01B and does not exist in the TSB12LV01A.

Figure 3–1. Internal Register Map

- Speicherlayout
  - FIFOs

	0	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16	17	18	19	20	21	22	23	24	25	26	27	28	29	30	31
80h	ATF_First																															} ATF Normal access FIFO Locations
84h	ATF_Continue																															
88h	Reserved																															
8Ch	ATF_Continue & Update																															} ITF Normal access FIFO Locations
90h	ITF_First																															
94h	ITF_Continue																															
98h	Reserved																															} ATF Burst Write
9Ch	ITF_Continue & Update																															
A0h	ATF_Burst_Write																															
A4h	Reserved																															} ITF Burst Write
A8h	Reserved																															
ACh	Reserved																															
B0h	ITF_Burst_Write																															} GRF Read Location
B4h	Reserved																															
B8h	Reserved																															
BCh	Reserved																															} GRF Read Location
C0h	GRF Data																															
C4h	Reserved																															
C8h	Reserved																															
CCh	Reserved																															

Figure 3–3. TSB12LV01B Controller-FIFO-Access Address Map

Low-Level Schnittstelle

- Read
0x00 - 0x2C

NOTE A. Following a $\overline{CS}$ assertion, there may be a maximum of 9 rising edges of BCLK before a $\overline{CA}$ is returned. $\overline{CA}$ must be returned before another CS may be asserted.

Figure 6-3. Host-Interface Read-Cycle Waveforms (Address: 00h – 2Ch)

Low-Level Schnittstelle

- Read
0x30 - ...

NOTE A. There must be a minimum of 3 rising edges of BCLK between assertions of $\overline{CS}$.

Figure 6-5. Host-Interface Quick Read-Cycle Waveforms (ADDRESS $\geq$ 30h)

Low-Level Schnittstelle

- Write
0x00 - 0x2C

NOTE A. Following a $\overline{CS}$ assertion, there may be a maximum of 9 rising edges of BCLK before a $\overline{CA}$ is returned. $\overline{CA}$ must be returned before another $\overline{CS}$ may be asserted.

Figure 6-2. Host-Interface Write-Cycle Waveforms (Address: 00h – 2Ch)

Low-Level Schnittstelle

- Write
0x30 - ...

NOTE A. There must be a minimum of 3 rising edges of BCLK between assertions of $\overline{CS}$.

Figure 6-4. Host-Interface Quick Write-Cycle Waveforms (Address $\geq 30h$)

Low-Level Schnittstelle

- Read - burst
0xC0

- NOTES:
- At the (nth+1) BCLK rising edge, host bus should latch DATA_n.
  - $\overline{CA}$ is one cycle delay from respective $\overline{CS}$.
  - These waveforms only apply to address C0h.

Figure 6–7. Burst Read Waveforms

Low-Level Schnittstelle

- Write - burst
0xA0
0xB0

NOTES: A. At the nth BCLK rising edge, DATA_n is written into the FIFO.
B. $\overline{CA}$ is one cycle delay from respective $\overline{CS}$.

Figure 6–6. Burst Write Waveforms

ioFsm

- Anforderungen
  - Reaktion innerhalb eines Taktes
    - ⇒ Kopplung der Automaten durch *Vorder- und Rückflanke*
  - Bussystem: data
    - ⇒ Tristate-Treiber
- ⇒ Hardware Interface
- Auswertung der Daten
  - Prototyp: Software
  - Applikation: Hardware (400Mbit/s $\approx$ 2,6Takte, 32bit@33MHz)

ioFsm - Schnittstelle

- Prototyp

- nios32
- ioFsm
- tsb121v01b

ioFsm - Funktion

- ioFsm
  - Rückflanke
  - Kontrollsignale
nCS, nWr, nCA
  - Tristate-Treiber
  - Bus aufsplitten

ioFsm

- Lesezyklus

rdCyc

ioFsm

- Schreibzyklus

ioFsm - Simulationsumgebung

- `tsb121v01b.vhd`   Simulationsmodell des Link-Layer ICs
  - Speicherschnittstelle
  - Datei Ein-/Ausgabe   Textdatei für Stimuli / Speicherinhalte
  - Zähler für GRF-Werte   optional
  - Timing-Checks   Datenblatt
- `tsb12Pkg.vhd`
  - enthält   Konstanten, Adressen, Maskierungen, Offsets
für   Link-Layer IC, FireWire Protokoll
- `ioFsmTB.vhd`   Testumgebung
  - elementare Lese-/Schreiboperationen

ioFsm - Software- und Systemumgebung

- `fw1394.h`, `fwTsb12.h`, `fwTsb41.h`
  - enthält Konstanten, Adressen, Maskierungen, Offsets für FireWire Protokoll, Link-Layer IC, Phys.-Layer IC
- `fwHWif.c` hardwarenahe Prozeduren
  - elementare Lese-/Schreiboperationen
  - Initialisierungs-Sequenz, Interrupt-Handling
- `fwRxData.c` Datenausgabe (-Verarbeitung)
`fwUser.c` Benutzerschnittstelle
`fwTest.c` Testprogramm
  - Zugriff auf die Hardware
  - FireWire Quadlets: Lesen/Schreiben

Vorgehensweise

- erster Prototyp wichtig   ioFsm + nios32 + Programm
  - Verhaltensweise/Eigenschaften des FireWire Protokolls und der Hardware
  - z.B.: Status (am Bus) erkennen
Hardware-Initialisierung nach Bus-Reset
...
  - Anpassung der Software   schnell, flexibel

Vorgehensweise

- Bearbeitung der Kameradaten

- 640 · 480 Pixel
- YUV(4:2:2)
- 614400 byte/Bild
- 153600 Quadlet
- 240 Blöcke à 640 Q.
- 30 fps
- ≈ 140 Mbit/s

2.1.3 Video data payload structure

P_n : Pixel number / packet

K : $P_n \times n$ ($n = 0..N-1$)

($P_n \times N =$ Total pixel number / frame.)

<YUV (4: 4: 4) format >

U-(K+0)	Y-(K+0)	V-(K+0)	U-(K+1)
Y-(K+1)	V-(K+1)	U-(K+2)	Y-(K+2)
V-(K+2)	U-(K+3)	Y-(K+3)	V-(K+3)
U-(K+P _n -4)	Y-(K+P _n -4)	V-(K+P _n -4)	U-(K+P _n -3)
Y-(K+P _n -3)	V-(K+P _n -3)	U-(K+P _n -2)	Y-(K+P _n -2)
V-(K+P _n -2)	U-(K+P _n -1)	Y-(K+P _n -1)	V-(K+P _n -1)

<YUV (4: 2: 2)format >

U-(K+0)	Y-(K+0)	V-(K+0)	Y-(K+1)
U-(K+2)	Y-(K+2)	V-(K+2)	Y-(K+3)
U-(K+4)	Y-(K+4)	V-(K+4)	Y-(K+5)
U-(K+P _n -6)	Y-(K+P _n -6)	V-(K+P _n -6)	Y-(K+P _n -5)
U-(K+P _n -4)	Y-(K+P _n -4)	V-(K+P _n -4)	Y-(K+P _n -3)
U-(K+P _n -2)	Y-(K+P _n -2)	V-(K+P _n -2)	Y-(K+P _n -1)

- Systemarchitektur

Autofokus

- Testprogramme
  - Kamera (roh-) daten anzeigen rawView, filView
  - Autofokus camView
- Vereinfachungen
  - Grauwertbilder y-Komponente
  - zentraler Bildausschnitt 256 · 128 Pixel
  - Laplace-Filter 3·3 Fenster
Integer-Arithmetik
  - Summe als Gütemaß

Autofokus

- „*quick and dirty*“ Verfahren
  1. Intervallteilung global
  2. Gradientenverfahren lokal
  3. Schwellwert erzwingt Initialisierung
- effizientere Methoden sollten folgen...

reader

- Aufgaben
  - holt Daten vom LLC-Chip *General Receive Fifo*
  - Trennung asynchroner- und isochroner Daten
  - Lese-/Schreibinterface zu CPU
  - Initialisierung der Hardware
+Behandlung von Bus-Reset
- Implementation
  - Kontrollautomat
  - interner FIFO für asynchrone Daten 64 · 32 bit
  - CPU-Schnittstelle

reader

Initialisierung

zentrale Schleife

- 1 Interrupt (Bus-Reset)
- 2 Daten
- 3 CPU schreibt
- 4 " liest

erstes Quadlet lesen

Burst-Lesezyklen

filter

- Berechnung des AF-Gütemaß als Hardware-Datenpfad
- *Reduktion* eines Bildes auf einen Wert (Merkmal)
- CPU (mit AF-Algorithmus)
  - erhält nur noch diese Werte
  - implementiert Regelung
  - schickt *neuen* Fokuswert an Kamera

filter - Datenpfad

1. Delay-line und 3-3-Fensterung

- jeweils 2 Pixel pro Takt
- Schieberegister für 2-Bildzeilen

YUV(4:2:2)

filter - Datenpfad

2. Laplace Filter

- einfache Koeffizienten: 1, -4
- Addition, Shift
- Clipping

filter - Datenpfad

- Summe aller Filterwerte bilden

filter - Controller

- aktiviert die einzelnen Pipelinestufen *enable*-Leitungen
- Kamerabild
  - verteilt über mehrere isochrone Transfers
  - Kennungen   Bildbeginn / Folgetransfer
  - Bildausschnitte $\Leftrightarrow$ Zuständen des Automaten
realisiert durch interne Zähler

Fenster ■ ■ ■

Filter ■

Summe $\sim$ Filter+1

filter - Simulationsumgebung

- filterTB.vhd   Testumgebung
    - alternativ
      - 1. Zähler für Pixelwerte   prüft Pipeline-Timing
      - 2. Dateieingabe   liest raw Bilddateien
- ⇒ direkter Vergleich mit Software

system

- Aufbau des Gesamtsystems aus
  - ioFsm   Schnittstelle zu Low-Level Platine
  - reader   GRF-Daten abholen
  - filter   Datenpfad
  - nios32   CPU

system

Probleme

- Daten kommen falsch an ⇒ Platinenaufbau
  - Kopplung der Automaten
Vorder-/Rückflanke ⇒ Timing
  - Reset der Nios-Platine ⇒ ?? Kurzschluss, Bus-Timing
- ⇒ einfacherer Aufbau
aktuell:
- $$\text{readFsm} = \text{ioFsm} + \text{reader} \\ \text{llcFsm}$$

Probleme

- Platinaufbau
- Lötstellen

Probleme

- Timing
  - *Clock-Routing* durch Nios-Board vorgegeben
  - PLL stellt Phase zu externer Clock ein `clkExt`
  - ⇒ unsicher Flachbandkabel @33MHz
externe Verzögerungen
  - ⇒ PLLs Jitter
- Takt des TI-Chips: 9...50 Mhz
  - Setup-/Hold-Zeiten erzwingen genau definiertes Timing

Probleme

- Lösung

⇒ Messung mit Oszilloskop / Timing-Analyzer
oft sind die Fehler nicht direkt ersichtlich!

⇒ Platinenverbindung

⇒ langsamerer Takt

Teiler: 2/3	22	MHz
5/6	27.5	MHz

Timing

- 33 MHz
  - *slow-Cycle*
- sieht gut aus

nCA
nCS
clk

Timing

- 33 MHz
  - normaler Zugriff
- Fehler
- keine Reaktion in *einem* Takt
  - Software: OK
  - *Burst* Problem

Taktgenerierung

- 22 MHz Taktung

Timing

- 22 MHz
- reader-Init.

Timing

- 22 MHz

→ Datenblatt

Timing

→ Realität...

Fazit - Systementwurf

- Komplexität unterschätzt
  - systemnahe Simulation
    - Hardware
    - Software
  - Prototyp unverzichtbar
  - Probleme der *Hardware*
  - Anwendung (AF) zeigt Potenzial solcher eingebetteter Systeme
- Summe von Einzelproblemen
- Bereitstellung der Modelle
- Algorithmen
- Unklarheiten der Spezifikation
- Platinenaufbau

Fazit - Entwurfsvorgehen

- Schrittweise Entwicklung → auf Datenfluss bezogen
  1. Kommunikation mit FireWire Bus
  2. Isochrone Daten lesen ⇒ Autofokus
Asynchrone "-" lesen+schreiben Schematic
  3. Isochrone Daten lesen+schreiben ⇒ Filter, Egalisierung, ...
Asynchrone "-" lesen+schreiben Schematic
  4. Isochrone Daten lesen+schreiben ⇒ Omni. zu Panoramabild
Asynchrone "-" lesen+schreiben Schematic
SDRAM

Fazit - Entwurfsvorgehen

- Schrittweise Entwicklung → auf Algorithmen bezogen
  1. Software auf PC
  2. Software auf eingebettetem Prozessor (NIOS)
  3. "-" + Hardwarekomponenten für zeitkritische Aufgaben
  4. Dedizierte Hardware
(Kontrollfluss des Programms als Automat realisiert)