Folienkopien: Hades (1.1 MB PDF), BNNA (Hopfield-Netzwerk) (1.2 MB PDF)

Für die Hardwarebeschreibungssprache VHDL werden verschiedene Ansätze zur Simulation vorgestellt und klassifiziert. Nimmt man die Simulationsgeschwindigkeit als Maß für die Performanz eines Simulators, dann zeigt sich, dass neben den Algorithmen verschiedenste Faktoren die Simulationsgeschwindigkeit beeinflussen: die Art der VHDL-Codierung, die Handhabung der Programme, die Gatterbibliotheken, Skalierungseffekte, etc.

Mit eigens erstellten Benchmarks wurden die am Arbeitsbereich vorhandenen kommerziellen Simulatoren untersucht, wobei neben den VHDL-Simulationen auch Verilog-Simulationen und gemischte Ansätze verfolgt wurden. Unabhängig von den verwendeten Simulationsprogrammen liessen sich die Auswirkungen der verschiedenen Effekte auf die Simulationsperformanz quantifizieren.

Die Sprache SystemC ist ein Kandidat für eine solche Vereinheitlichung des Systementwurfs. Der Vortrag zeigt den Prinzipiellen Ablauf des (industriellen) Systementwurfs und stellt die Sprache SystemC vor. Nach einer Erörterung ihrer Vor- und Nachteile werden die wichtigsten verfügbaren Modellierungselemente präsentiert und anhand eines einfachen Beispiels verdeutlicht.

Eine Zusammenfassung der Erfahrung bei der Modellierung eines exemplarischen Systems, insbesondere des enthaltenen Kommunikationsmediums, zeigt plastisch wie sich Vor- und Nachteile der Sprache in der Praxis darstellen.

In dem Vortrag wird die Hardware des AIBO vorgestellt und anschliessend auf das Konzept der Programmierung, mit Hilfe der von Sony frei zur Verfügung gestellten Entwicklungsbibliothek OPEN-R, eingegangen.
In einem weiterführenden Teil wird die am AB TAMS entwickelte AiboLib vorgestellt, die bereits für das Projekt "Programmierung des Robotherhundes AIBO" eingesetzt wird und eine vereinfachte Programmierung des AIBO ermöglichen soll.