



# 64-040 Modul InfB-RS: Rechnerstrukturen

[https://tams.informatik.uni-hamburg.de/  
lectures/2016ws/vorlesung/rs](https://tams.informatik.uni-hamburg.de/lectures/2016ws/vorlesung/rs)

Andreas Mäder



Universität Hamburg  
Fakultät für Mathematik, Informatik und Naturwissenschaften  
Fachbereich Informatik

**Technische Aspekte Multimodaler Systeme**

Wintersemester 2016/2017



1. Einführung
2. Digitalrechner
3. Moore's Law
4. Information
5. Ziffern und Zahlen
6. Arithmetik
7. Zeichen und Text
8. Logische Operationen
9. Codierung
10. Schaltfunktionen
11. Schaltnetze
12. Schaltwerke
13. Rechnerarchitektur





- 14. Instruction Set Architecture
- 15. Assembler-Programmierung
- 16. Pipelining
- 17. Parallelarchitekturen
- 18. Speicherhierarchie





1. Einführung
2. Digitalrechner
3. Moore's Law
4. Information
5. Ziffern und Zahlen
6. Arithmetik
7. Zeichen und Text
8. Logische Operationen
9. Codierung
10. Schaltfunktionen
11. Schaltnetze
12. Schaltwerke
13. Rechnerarchitektur






- 14. Instruction Set Architecture
- 15. Assembler-Programmierung
- 16. Pipelining
- 17. Parallelarchitekturen
- 18. Speicherhierarchie





## Brockhaus-Enzyklopädie: „Informatik“


*Die Wissenschaft von der systematischen Verarbeitung von Informationen, besonders der automatischen Verarbeitung mit Hilfe von Digitalrechnern (→ Computer). . . .*





## Brockhaus-Enzyklopädie: „Informatik“

Die Wissenschaft von der *systematischen Verarbeitung von Informationen*, besonders der *automatischen Verarbeitung mit Hilfe von Digitalrechnern* (→ Computer). . . .



## Brockhaus-Enzyklopädie: „Informatik“

Die Wissenschaft von der *systematischen Verarbeitung von Informationen*, besonders der *automatischen Verarbeitung mit Hilfe von Digitalrechnern* (→ Computer). . . .

Thema in Rechnerstrukturen: *Wie funktioniert ein Digitalrechner?*

- ▶ Wie wird Information (Zahlen, Zeichen) repräsentiert / codiert
- ▶ technisches Grundverständnis der Funktionskomponenten

## Kennenlernen der Themen

- ▶ Prinzip des von-Neumann-Rechners
  - ▶ Zahldarstellung, Rechnerarithmetik, Codierung
  - ▶ Abstraktionsebenen, Hardware/Software-Schnittstelle
  - ▶ Befehlssätze und Maschinenprogrammierung (Assembler)
  - ▶ Befehlsabarbeitung in Prozessoren, Pipelining
  - ▶ Adressierungsarten, Speicherhierarchie und -verwaltung
- ⇒ Informatik Basiswissen
- ⇒ Bewertung von Trends und Perspektiven
- ⇒ Fähigkeit zum Einschätzen zukünftiger Entwicklungen
- ⇒ Chancen und Grenzen der Miniaturisierung

Warum ist das überhaupt wichtig?


- ▶ Informatik ohne Digitalrechner undenkbar
- ▶ Grundverständnis der Interaktion von SW und HW
- ▶ zum Beispiel für „performante“ Software
- ▶ Variantenvielfalt von Mikroprozessorsystemen
  - ▶ Supercomputer, Server, Workstations, PCs, ...
  - ▶ Medienverarbeitung, Mobile Geräte, ...
  - ▶ RFID-Tags, Wegwerfcomputer, ...

1. ständige technische Fortschritte in Mikro- und Optoelektronik mit einem weiterhin *exponentiellen* Wachstum (50%...100% pro Jahr)
    - ▶ Rechenleistung von Prozessoren („Performance“)
    - ▶ Speicherkapazität Hauptspeicher (DRAM, SRAM, FLASH)
    - ▶ Speicherkapazität Langzeitspeicher (Festplatten, FLASH)
    - ▶ Bandbreite (Netzwerke)
  2. neue Entwurfparadigmen und -werkzeuge
- ⇒ Möglichkeiten und Anwendungsfelder
- ⇒ Produkte und Techniken


## Kriterien / Maßgrößen

- ▶ Rechenleistung: MIPS
- ▶ MBytes (RAM, HDD)
- ▶ Mbps
- ▶ MPixel

⇒ jede Rechnergeneration erlaubt neue Anwendungen




# Beispiel: Apollo 11 (1969)



- ▶ [bernd-leitenberger.de/computer-raumfahrt1.shtml](http://bernd-leitenberger.de/computer-raumfahrt1.shtml)
- ▶ [www.hq.nasa.gov/office/pao/History/computers/CompSPACE.html](http://www.hq.nasa.gov/office/pao/History/computers/CompSPACE.html)
- ▶ [en.wikipedia.org/wiki/Apollo\\_Guidance\\_Computer](http://en.wikipedia.org/wiki/Apollo_Guidance_Computer)
- ▶ [en.wikipedia.org/wiki/IBM\\_System/360](http://en.wikipedia.org/wiki/IBM_System/360)

## 1. Bordrechner: AGC (Apollo Guidance Computer)



- ▶ Dimension  $61 \times 32 \times 15,0$  cm 31,7 kg  
 $20 \times 20 \times 17,5$  cm 8,0 kg
- ▶ Taktfrequenz: 1,024 MHz
- ▶ Addition  $20 \mu\text{s}$
- ▶ 16-bit Worte, nur Festkomma
- ▶ Speicher ROM 36 KWorte 72 KByte  
RAM 2 KWorte 4 KByte


Zykluszeit 11,7 ms (85 Hz)

# Beispiel: Apollo 11 (1969) (cont.)

1 Einführung

64-040 Rechnerstrukturen

## 2. mehrere Großrechner: IBM System/360 Model 75s



# Beispiel: Apollo 11 (1969) (cont.)

- ▶ je nach Ausstattung: Anzahl der „Schränke“
  - ▶ Taktfrequenz: bis 5 MHz
  - ▶ 32-bit Worte, 24-bit Adressraum (16 MByte)
  - ▶ Speicherhierarchie: bis 1 MByte Hauptspeicher (1,3 MHz Zykluszeit)
  - ▶ (eigene) Fließkomma Formate
  - ▶ Rechenleistung: 0,7 Dhrystone MIPS
- ▶ Heute. . .

	CPU	Cores	[MIPS]	$F_{clk}$ [GHz]
Smartphone	Exynos 8890	8	47 840	2,3
Desktop PC	Core i7 6950X	10	317 900	3,0



- ▶ wegen technischer Entwicklung: kein „stationärer Zustand“
- ▶ Perspektiven/Roadmaps derzeit bis über 2030 hinaus. . .
  
- ▶ Details zu Rechnerorganisation veralten schnell  
aber die Konzepte bleiben gültig!
  
- ▶ Schwerpunkt der Vorlesung auf dem „Warum“  
Ziel: ein Gefühl für Größenordnungen entwickeln
  
- ▶ Software entwickelt sich teilweise viel langsamer:  
LISP seit 1958, Prolog 1972, Smalltalk/OO 1972, usw.



## 1. Einführung

## 2. Digitalrechner

Semantic Gap

Abstraktionsebenen

Virtuelle Maschine

Beispiel: HelloWorld

von-Neumann-Konzept

Geschichte

Literatur

## 3. Moore's Law

## 4. Information

## 5. Ziffern und Zahlen

## 6. Arithmetik

## 7. Zeichen und Text





8. Logische Operationen
9. Codierung
10. Schaltfunktionen
11. Schaltnetze
12. Schaltwerke
13. Rechnerarchitektur
14. Instruction Set Architecture
15. Assembler-Programmierung
16. Pipelining
17. Parallelarchitekturen
18. Speicherhierarchie



## Tanenbaum, Austin: *Rechnerarchitektur* [TA14]

*Ein Computer oder Digitalrechner ist eine Maschine, die Probleme für den Menschen lösen kann, indem sie die ihr gegebenen Befehle ausführt. Eine Befehlssequenz, die beschreibt, wie eine bestimmte Aufgabe auszuführen ist, nennt man **Programm**.*

*Die elektronischen Schaltungen eines Computers verstehen eine begrenzte Menge einfacher Befehle, in die alle Programme konvertiert werden müssen, bevor sie sich ausführen lassen. ...*

- ▶ Probleme lösen: durch Abarbeiten einfacher **Befehle**
- ▶ Abfolge solcher Befehle ist ein **Programm**
- ▶ Maschine versteht nur ihre eigene **Maschinensprache**

# Befehlssatz und Semantic Gap

... verstehen eine begrenzte Menge einfacher Befehle ...

Typische Beispiele für solche Befehle:

- ▶ addiere die zwei Zahlen in Register R1 und R2
  - ▶ überprüfe, ob das Resultat Null ist
  - ▶ kopiere ein Datenwort von Adresse 13 ins Register R4
- ⇒ extrem niedriges Abstraktionsniveau
- ▶ natürliche Sprache immer mit Kontextwissen  
Beispiel: „vereinbaren Sie einen Termin mit dem Steuerberater“
  - ▶ **Semantic gap:**  
Diskrepanz zu einfachen elementaren Anweisungen
  - ▶ Vermittlung zwischen Mensch und Computer erfordert zusätzliche Abstraktionsebenen und Software





- ▶ Definition solcher Abstraktionsebenen bzw. Schichten
- ▶ mit möglichst einfachen und sauberen Schnittstellen
- ▶ jede Ebene definiert eine neue (mächtigere) **Sprache**
  
- ▶ diverse Optimierungs-Kriterien/Möglichkeiten:
  - ▶ Performance, Hardwarekosten, Softwarekosten, ...
  - ▶ Wartungsfreundlichkeit, Stromverbrauch, ...

Achtung / Vorsicht:

- ▶ Gesamtverständnis erfordert Kenntnisse auf allen Ebenen
- ▶ häufig Rückwirkung von unteren auf obere Ebenen

```
public class Overflow {  
    ...  
    public static void main( String[] args ) {  
        printInt( 0 );           // 0  
        printInt( 1 );           // 1  
        printInt( -1 );          // -1  
        printInt( 2+(3*4) );     // 14  
        printInt( 100*200*300 ); // 6000000  
        printInt( 100*200*300*400 ); // -1894967296 (!)  
        printDouble( 1.0 );      // 1.0  
        printDouble( 0.3 );     // 0.3  
        printDouble( 0.1 + 0.1 + 0.1 ); // 0.30000000000000004 (!)  
        printDouble( (0.3) - (0.1+0.1+0.1) ); // -5.5E-17 (!)  
    }  
}
```

```
public static double sumRowCol( double[][] matrix ) {  
    int rows = matrix.length;  
    int cols = matrix[0].length;  
    double sum = 0.0;  
    for( int r = 0; r < rows; r++ ) {  
        for( int c = 0; c < cols; c++ ) {  
            sum += matrix[r][c];  
        }  
    }  
    return sum;  
}
```



Matrix creation (5000×5000)

2105 ms

Matrix row-col summation

75 ms

Matrix col-row summation


383 ms

⇒ 5 × langsamer

Sum = 600,8473695346258 / 600,8473695342268

⇒ andere Werte

# Maschine mit mehreren Ebenen



Tanenbaum: *Structured Computer Organization* [TA14]



- ▶ jede Ebene definiert eine neue (mächtigere) Sprache
- ▶ Abstraktionsebene  $\iff$  Sprache
- ▶  $L_0 < L_1 < L_2 < L_3 < \dots$

Software zur Übersetzung zwischen den Ebenen

- ▶ **Compiler:**  
Erzeugen eines neuen Programms, in dem jeder L1 Befehl durch eine zugehörige Folge von L0 Befehlen ersetzt wird
- ▶ **Interpreter:**  
direkte Ausführung der L0 Befehlsfolgen zu jedem L1 Befehl

- ▶ für einen Interpreter sind L1 Befehle einfach nur Daten
- ▶ die dann in die zugehörigen L0 Befehle umgesetzt werden

⇒ dies ist gleichwertig mit einer:


## **Virtuellen Maschine M1 für die Sprache L1**

- ▶ ein Interpreter erlaubt es, jede beliebige Maschine zu simulieren
- ▶ und zwar auf jeder beliebigen (einfacheren) Maschine M0
- ▶ Programmierer muss sich nicht um untere Schichten kümmern
- ▶ Nachteil: die virtuelle Maschine ist meistens langsamer als die echte Maschine M1
- ▶ Maschine M0 kann wiederum eine virtuelle Maschine sein (!)
- ▶ unterste Schicht ist jeweils die Hardware

# Übliche Einteilung der Ebenen

Anwendungsebene	Hochsprachen (Java, Smalltalk, ...)
Assemblerebene	low-level Anwendungsprogrammierung
Betriebssystemebene	Betriebssystem, Systemprogrammierung
Rechnerarchitektur	Schnittstelle zwischen SW und HW, Befehlssatz, Datentypen
Mikroarchitektur	Steuerwerk und Operationswerk: Register, ALU, Speicher, ...
Logikebene	Grundsaltungen: Gatter, Flipflops, ...
Transistorebene	Transistoren, Chip-Layout
Physikalische Ebene	Elektrotechnik, Geometrien

# Beispiel: Sechs Ebenen





Anwendungsebene: SE1+SE2, AD, ...

Assemblerebene: RS

Betriebssystemebene: GSS

Rechnerarchitektur: RS

Mikroarchitektur: RS

Logikebene: RS

Device-Level: -



```
/* HelloWorld.c - print a welcome message */  
  
#include <stdio.h>  
  
int main( int argc, char ** argv ) {  
    printf( "Hello, world!\n" );  
    return 0;  
}
```

## Übersetzung

```
gcc -S HelloWorld.c  
gcc -c HelloWorld.c  
gcc -o HelloWorld.exe HelloWorld.c
```

```
main:
    leal    4(%esp), %ecx
    andl    $-16, %esp
    pushl   -4(%ecx)
    pushl   %ebp
    movl    %esp, %ebp
    pushl   %ecx
    subl    $4, %esp
    movl    $.LC0, (%esp)
    call    puts
    movl    $0, %eax
    addl    $4, %esp
    popl    %ecx
    popl    %ebp
    leal    -4(%ecx), %esp
    ret
```

```
00000000 457f 464c 0101 0001 0000 0000 0000 0000
00000020 0001 0003 0001 0000 0000 0000 0000 0000
00000040 00f4 0000 0000 0000 0034 0000 0000 0028
00000060 000b 0008 4c8d 0424 e483 fff0 fc71 8955
00000100 51e5 ec83 c704 2404 0000 0000 fce8 ffff
00000120 b8ff 0000 0000 c483 5904 8d5d fc61 00c3
00000140 6548 6c6c 2c6f 7720 726f 646c 0021 4700
00000160 4343 203a 4728 554e 2029 2e34 2e31 2032
00000200 3032 3630 3131 3531 2820 7270 7265 6c65
00000220 6165 6573 2029 5328 5355 2045 694c 756e
00000240 2978 0000 732e 6d79 6174 0062 732e 7274
00000260 6174 0062 732e 7368 7274 6174 0062 722e
00000300 6c65 742e 7865 0074 642e 7461 0061 622e
00000320 7373 2e00 6f72 6164 6174 2e00 6f63 6d6d
00000340 6e65 0074 6e2e 746f 2e65 4e47 2d55 7473
. . .
```

```
HelloWorld.o:      file format elf32-i386
```

```
Disassembly of section .text:
```

```
00000000 <main>:
```

```
  0:  8d 4c 24 04      lea    0x4(%esp),%ecx
  4:  83 e4 f0        and    $0xffffffff0,%esp
  7:  ff 71 fc        pushl  0xffffffffc(%ecx)
 a:  55             push  %ebp
 b:  89 e5          mov    %esp,%ebp
 d:  51             push  %ecx
 e:  83 ec 04       sub    $0x4,%esp
11:  c7 04 24 00 00 00 00  movl  $0x0,(%esp)
18:  e8 fc ff ff    call  19 <main+0x19>
1d:  b8 00 00 00 00  mov    $0x0,%eax
22:  83 c4 04       add    $0x4,%esp
```

```
...
```

```
00000000 457f 464c 0101 0001 0000 0000 0000 0000
00000020 0002 0003 0001 0000 8310 0804 0034 0000
00000040 126c 0000 0000 0000 0034 0020 0009 0028
00000060 001c 001b 0006 0000 0034 0000 8034 0804
00000100 8034 0804 0120 0000 0120 0000 0005 0000
00000120 0004 0000 0003 0000 0154 0000 8154 0804
00000140 8154 0804 0013 0000 0013 0000 0004 0000
00000160 0001 0000 0001 0000 0000 0000 8000 0804
00000200 8000 0804 04c4 0000 04c4 0000 0005 0000
00000220 1000 0000 0001 0000 0f14 0000 9f14 0804
00000240 9f14 0804 0104 0000 0108 0000 0006 0000
00000260 1000 0000 0002 0000 0f28 0000 9f28 0804
. . .
```


- ▶ eine virtuelle Maschine führt L1 Software aus
  - ▶ und wird mit Software oder Hardware realisiert
- ⇒ Software und Hardware sind logisch äquivalent  
**„Hardware is just petrified Software“**  
– jedenfalls in Bezug auf L1 Programmausführung

K.P. Lentz

Entscheidung für Software- oder Hardwarerealisierung?

- ▶ abhängig von vielen Faktoren, u.a.
- ▶ Kosten, Performance, Zuverlässigkeit
- ▶ Anzahl der (vermuteten) Änderungen und Updates
- ▶ Sicherheit gegen Kopieren, ...

- ▶ J. Mauchly, J.P. Eckert, J. von-Neumann 1945
  - ▶ Abstrakte Maschine mit minimalem Hardwareaufwand
    - ▶ System mit Prozessor, Speicher, Peripheriegeräten
    - ▶ die Struktur ist unabhängig von dem Problem, das Problem wird durch austauschbaren Speicherinhalt (Programm) beschrieben
  - ▶ gemeinsamer Speicher für Programme und Daten
    - ▶ fortlaufend adressiert
    - ▶ Programme können wie Daten manipuliert werden
    - ▶ Daten können als Programm ausgeführt werden
  - ▶ Befehlszyklus: Befehl holen, decodieren, ausführen
- ⇒ enorm flexibel
- ▶ **alle** aktuellen Rechner basieren auf diesem Prinzip
  - ▶ aber vielfältige Architekturvarianten, Befehlssätze, usw.




[TA14]

Fünf zentrale Komponenten:

- ▶ Prozessor mit **Steuerwerk** und **Rechenwerk** (ALU, Register)
- ▶ **Speicher**, gemeinsam genutzt für Programme und Daten
- ▶ **Eingabe-** und **Ausgabewerke**
- ▶ verbunden durch Bussystem

- ▶ Prozessor (CPU) = Steuerwerk + Operationswerk
- ▶ Steuerwerk: zwei zentrale Register
  - ▶ Befehlszähler (*program counter PC*)
  - ▶ Befehlsregister (*instruction register IR*)
- ▶ Operationswerk (Datenpfad, *data-path*)
  - ▶ Rechenwerk (*arithmetic-logic unit ALU*)
  - ▶ Universalregister (mind. 1 *Akkumulator*, typisch 8..64 Register)
  - ▶ evtl. Register mit Spezialaufgaben
- ▶ Speicher (*memory*)
  - ▶ Hauptspeicher/RAM: *random-access memory*
  - ▶ Hauptspeicher/ROM: *read-only memory* zum Booten
  - ▶ Externspeicher: Festplatten, CD/DVD, Magnetbänder
- ▶ Peripheriegeräte (Eingabe/Ausgabe, *I/O*)



John von Neumann, R. J. Oppenheimer, IAS Computer Princeton [www.computerhistory.org](http://www.computerhistory.org)




ein (minimaler) 8-bit von-Neumann Rechner

- ▶ RAM: Hauptspeicher 256 Worte à 8-bit
- ▶ vier 8-bit Register:
  - ▶ PC: program-counter
  - ▶ BR: instruction register („Befehlsregister“)
  - ▶ AR: address register (Speicheradressen und Sprungbefehle)
  - ▶ AKKU: accumulator (arithmetische Operationen)
- ▶ eine ALU für Addition, Inkrement, Shift-Operationen
- ▶ ein Schalter als Eingabegerät
- ▶ sehr einfacher Befehlssatz
- ▶ Demo: <https://tams.informatik.uni-hamburg.de/applets/hades/webdemos/50-rtlib/90-prima/chapter.html>

# PRIMA: die Primitive Maschine

2.5 Digitalrechner - von-Neumann-Konzept


64-040 Rechnerstrukturen




[HenHA] Hades Demo: 50-rtlib/90-prima/prima

# PRIMA: die Zyklen


Befehl holen




decodieren




PC inkrementieren




rechnen



speichern




springen




# PRIMA: Befehl holen

BR = RAM[PC]



# PRIMA: decodieren

Steuersignale = decode(BR)




# PRIMA: PC inkrementieren

PC = PC+1


2.5 Digitalrechner - von-Neumann-Konzept

64-040 Rechnerstrukturen




# PRIMA: rechnen

Akku = Akku + RAM[AR]




# PRIMA: speichern

RAM[AR] = Akku



# PRIMA: springen

PC = AR



		0	20	40	60	80	100	120	140	160	180	200	220	240	
PC: 238		0	0	72	128	12	72	0	128	128	1	72	14	131	9
AR: 251		1	0	4	200	0	2	199	108	92	191	191	0	42	252
BR: 0		2	0	72	9	72	14	0	0	72	137	128	72	72	6
		3	1	5	250	5	0	198	0	193	92	158	250	253	0
AKKU: 0		4	10	14	72	131	72	72	0	14	9	11	9	9	72
		5	9	0	101	68	3	197	0	0	189	44	248	252	252
OV: 0		6	0	72	9	128	9	127	0	1	0	33	72	193	128
state: 0		7	42	3	45	28	8	92	0	193	191	22	251	234	216
		8	10	9	10	9	72	8	0	128	72	11	9	9	0
		9	100	2	0	4	5	0	0	138	171	183	249	250	1
SW: <input type="checkbox"/>		10	14	72	72	12	128	8	0	14	9	5	72	0	0
		11	0	248	45	0	28	0	0	0	0	252	251	0	0
trace: <input type="checkbox"/>		12	72	9	9	72	128	8	9	72	0	0	9	72	0
hex: <input type="checkbox"/>		13	2	3	3	4	92	0	195	192	192	0	254	250	1
disassemble: <input type="checkbox"/>		14	9	72	10	131	0	9	1	15	72	7	72	9	9
		15	9	249	0	92	0	121	194	0	192	5	253	251	0
		16	72	9	72	9	0	0	137	72	9	2	9	0	0
		17	45	7	3	2	0	196	142	191	191	0	253	251	0
		18	9	72	9	10	0	72	72	9	10	22	12	72	0
		19	8	221	5	0	0	121	193	190	0	77	0	251	0

ADD 251


Ablaufprotokoll, '?<enter>' für Hilfe...

Cmd>

Takt    Befehl    5 Befehle    Reset    RAM löschen    Laden...    Sichern...

<https://tams.informatik.uni-hamburg.de/applets/jython/prima.html>

# Personal Computer: Aufbau des IBM PC (1981)





- ▶ Intel 8086/8088, 512 KByte RAM, Betriebssystem MS-DOS
- ▶ alle Komponenten über den zentralen („ISA“-) Bus verbunden
- ▶ Erweiterung über Einsteckkarten


# Personal Computer: Prototyp (1981) und Hauptplatine

2.5 Digitalrechner - von-Neumann-Konzept

64-040 Rechnerstrukturen




# Personal Computer: Aufbau mit PCI-Bus (2000)



# Personal Computer: Hauptplatine (2005)


2.5 Digitalrechner - von-Neumann-Konzept

64-040 Rechnerstrukturen



[de.wikibooks.org/wiki/Computerhardware\\_für\\_Anfänger](http://de.wikibooks.org/wiki/Computerhardware_für_Anfänger)

# Personal Computer: Aufbau (2010)




Intel ark.intel.com

- ▶ Mehrkern-Prozessoren („dual-/quad-/octa-core“)
- ▶ schnelle serielle Direktverbindungen statt PCI/ISA Bus

# Mobilgeräte: Smartphone (2010)

2.5 Digitalrechner - von-Neumann-Konzept

64-040 Rechnerstrukturen




- ???? Abakus als erste Rechenhilfe
- 1642 Pascal: Addierer/Subtrahierer
- 1671 Leibniz: Vier-Operationen-Rechenmaschine
- 1837 Babbage: Analytical Engine
  
- 1937 Zuse: Z1 (mechanisch)
- 1939 Zuse: Z3 (Relais, Gleitkomma)
- 1941 Atanasoff & Berry: ABC (Röhren, Magnettrommel)
- 1944 Mc-Culloch Pitts (Neuronenmodell)
- 1946 Eckert & Mauchly: ENIAC (Röhren)
- 1949 Eckert, Mauchly, von Neumann: EDVAC  
(erster speicherprogrammierter Rechner)
- 1949 Manchester Mark-1 (Indexregister)

Wert in Spalte

8 0 0 5 14 2 5 2 10 7 0

Kugel = 5

Kugel = 1



Zehnerpotenz  
der Spalte

$10^{10}$   $10^9$   $10^8$   $10^7$   $10^6$   $10^5$   $10^4$   $10^3$   $10^2$   $10^1$   $10^0$




- 1623 Schickard: Sprossenrad, Addierer/Subtrahierer
- 1642 Pascal: „Pascalene“
- 1673 Leibniz: Staffelwalze, Multiplikation/Division
- 1774 Philipp Matthäus Hahn: erste gebrauchsfähige „4-Spezies“-Maschine

# Difference Engine

Charles Babbage 1822: Berechnung nautischer Tabellen

2.6 Digitalrechner - Geschichte

64-040 Rechnerstrukturen




Original von 1832 und Nachbau von 1989, London Science Museum

# Analytical Engine

Charles Babbage 1837-1871: frei programmierbar, Lochkarten, unvollendet


2.6 Digitalrechner - Geschichte

64-040 Rechnerstrukturen



# Zuse Z1

Konrad Zuse 1937: 64 Register, 22-bit, mechanisch, Lochfilm




# Zuse Z3

Konrad Zuse 1941, 64 Register, 22-bit, 2000 Relays, Lochfilm

2.6 Digitalrechner - Geschichte

64-040 Rechnerstrukturen




# Atanasoff-Berry Computer (ABC)

J.V. Atanasoff 1942: 50-bit Festkomma, Röhren und Trommelspeicher, fest programmiert

2.6 Digitalrechner - Geschichte

64-040 Rechnerstrukturen




# ENIAC – Electronic Numerical Integrator and Computer

Mauchly & Eckert, 1946: Röhren, Steckbrett-Programm

2.6 Digitalrechner - Geschichte

64-040 Rechnerstrukturen



# First computer bug

92.

9/9

0800 Antan started  
1000 " stopped - antan ✓

13'00 (032) MP-MC  $\left. \begin{array}{l} 1.2700 \\ 2.13047645 \end{array} \right\} \begin{array}{l} 9.057847025 \\ 9.057846995 \end{array}$  conv.ck  
032) PRO 2  $\left. \begin{array}{l} 2.13047645 \\ 2.13067645 \end{array} \right\}$  4.615925059(-2)  
conv.ck

Relays 6-2 in 032 failed speed test  
in 11.00 test.

Relays changed

1100 Started Cosine Tape (Sine check)  
1525 Started Multi-Adder Test.

1545  Relay #70 Panel F  
(moth) in relay.

First actual case of bug being found.

165/130 Antan started.  
1700 closed down.

Relay 214  
Relay 3

# EDVAC

Mauchly, Eckert & von Neumann, 1949: Röhren, speicherprogrammiert


2.6 Digitalrechner - Geschichte

64-040 Rechnerstrukturen



# Manchester Mark-1

Williams & Kilburn, 1949: Trommelspeicher, Indexregister



# Manchester EDSAC

Wilkes 1951: Mikroprogrammierung, Unterprogramme, speicherprogrammiert

2.6 Digitalrechner - Geschichte

64-040 Rechnerstrukturen



1952: IBM 701	Pipeline
1964: IBM S/360	Rechnerfamilie, software-kompatibel
1971: Intel 4004	4-bit Mikroprozessor
1972: Intel 8008	8-bit Mikrocomputer-System
1978: Intel 8086	16-bit Mikroprozessor
1979: Motorola 68000	16/32-bit Mikroprozessor
1980: Intel 8087	Gleitkomma-Koprozessor
1981: Intel 8088	8/16-bit für IBM PC
1984: Motorola 68020	32-bit, Pipeline, on-chip Cache
1992: DEC Alpha AXP	64-bit RISC-Mikroprozessor
1997: Intel MMX	MultiMedia eXtension Befehlssatz
2004: AMD Athlon	64-bit, MMX/SSE
2006: Sony Playstation 3	1+8 Kern-Multiprozessor
2006: Intel-VT / AMD-V	Virtualisierung

...

- ▶ zunächst noch kaum Softwareunterstützung
- ▶ nur zwei Schichten:
  1. Programmierung in elementarer Maschinensprache (ISA level)
  2. Hardware in Röhrentechnik (device logic level)
    - Hardware kompliziert und unzuverlässig

## **Mikroprogrammierung** (Maurice Wilkes, Cambridge, 1951):

- ▶ Programmierung in komfortabler Maschinensprache
- ▶ Mikroprogramm-Steuerwerk (Interpreter)
- ▶ einfache, zuverlässigere Hardware
- ▶ Grundidee der sog. **CISC**-Rechner (68000, 8086, VAX)


- ▶ erste Rechner jeweils nur von einer Person benutzt
  - ▶ Anwender = Programmierer = Operator
  - ▶ Programm laden, ausführen, Fehler suchen, usw.
- ⇒ Maschine wird nicht gut ausgelastet
- ⇒ Anwender mit lästigen Details überfordert

## Einführung von **Betriebssystemen**

- ▶ „system calls“
- ▶ Batch-Modus: Programm abschicken, warten
- ▶ Resultate am nächsten Tag abholen


- ▶ Erfindung des Transistors 1948
- ▶ schneller, zuverlässiger, sparsamer als Röhren
- ▶ Miniaturisierung und dramatische Kostensenkung
  
- ▶ Beispiel Digital Equipment Corporation PDP-1 (1961)
  - ▶ 4K Speicher (4096 Worte á 18-bit)
  - ▶ 200 kHz Taktfrequenz
  - ▶ 120 000 \$
  - ▶ Grafikdisplay: erste Computerspiele
- ▶ Nachfolger PDP-8: 16 000 \$
  - ▶ erstes Bussystem
  - ▶ 50 000 Stück verkauft

J. Bardeen, W. Brattain, W. Shockley



## Massenspeicher bei frühen Computern

- ▶ Lochkarten
- ▶ Lochstreifen
- ▶ Magnetband
  
- ▶ Magnettrommel
- ▶ Festplatte  
IBM 350 RAMAC (1956)  
5 MByte, 600 ms Zugriffszeit



- ▶ Erfindung der integrierten Schaltung 1958 (Noyce, Kilby)
- ▶ Dutzende... Hunderte... Tausende Transistoren auf einem Chip
- ▶ IBM Serie-360: viele Maschinen, ein einheitlicher Befehlssatz
- ▶ volle Softwarekompatibilität

Eigenschaft	Model 30	Model 40	Model 50	Model 65
Rel. Leistung [Model 30]	1	3,5	10	21
Zykluszeit [ns]	1 000	625	500	250
Max. Speicher [KiB]	64	256	256	512
Pro Zyklus gelesene Byte	1	2	4	16
Max. Anzahl von Datenkanälen	3	3	4	6

- ▶ VLSI = *Very Large Scale Integration*
- ▶ ab 10 000 Transistoren pro Chip
  
- ▶ gesamter Prozessor passt auf einen Chip
- ▶ steigende Integrationsdichte erlaubt immer mehr Funktionen

1972 Intel 4004: erster Mikroprozessor

1975 Intel 8080, Motorola 6800, MOS 6502, ...

1981 IBM PC („personal computer“) mit Intel 8088

...

- ▶ Massenfertigung erlaubt billige Prozessoren (< 1\$)
- ▶ Miniaturisierung ermöglicht mobile Geräte

# Xerox Alto: first workstation

2.6 Digitalrechner - Geschichte

64-040 Rechnerstrukturen



Typ	Preis [\$]	Beispielanwendung
Wegwerfcomputer	0,5	Glückwunschkarten
Mikrocontroller	5	Uhren, Geräte, Autos
Mobile Computer und Spielkonsolen	50	Smartphones, Tablets, Heimvideospiele
Personalcomputer	500	Desktop- oder Notebook-Computer
Server	5 000	Netzwerkserver
Workstation Verbund	50 000 – 500 000	Abteilungsrechner (Minisupercomp.)
Großrechner (Mainframe)	5 Millionen	Batch-Verarbeitung in einer Bank
Supercomputer	> 50 Millionen	Klimamodelle, Simulationen

- [TA14] A.S. Tanenbaum, T. Austin: *Rechnerarchitektur – Von der digitalen Logik zum Parallelrechner*.  
6. Auflage, Pearson Deutschland GmbH, 2014.  
ISBN 978–3–86894–238–5
- [HenHA] N. Hendrich: *HADES — HAMBURG DDesign System*.  
Universität Hamburg, FB Informatik, Lehrmaterial.  
[tams.informatik.uni-hamburg.de/applets/hades](http://tams.informatik.uni-hamburg.de/applets/hades)

1. Einführung
2. Digitalrechner
3. Moore's Law
  - System on a chip
  - Smart Dust
  - Roadmap und Grenzen des Wachstums
  - Literatur
4. Information
5. Ziffern und Zahlen
6. Arithmetik
7. Zeichen und Text
8. Logische Operationen
9. Codierung
10. Schaltfunktionen





11. Schaltnetze
12. Schaltwerke
13. Rechnerarchitektur
14. Instruction Set Architecture
15. Assembler-Programmierung
16. Pipelining
17. Parallelarchitekturen
18. Speicherhierarchie



- ▶ bessere Technologie ermöglicht immer kleinere Transistoren
  - ▶ Materialkosten sind proportional zur Chipfläche
- ⇒ bei gleicher Funktion kleinere und billigere Chips
- ⇒ bei gleicher Größe leistungsfähigere Chips


## Moore's Law

Gordon Moore, Mitgründer von Intel, 1965

Speicherkapazität von ICs vervierfacht sich alle drei Jahre

- ⇒ schnelles **exponentielles Wachstum**
- ▶ klares Kostenoptimum bei hoher Integrationsdichte
  - ▶ trifft auch auf Prozessoren zu

# Moore's Law (cont.)




Gordon Moore, 1965, [Moo65]:  
*Cramming more components onto integrated circuits*

*Wird das so weitergehen?*

- ▶ Vorhersage gilt immer noch
- ▶ „ITRS“ Prognose bis über Jahr 2030 hinaus [ITRS15]


# Moore's Law: Transistoren pro Speicherchip



[TA14]

- ▶ Vorhersage: 60% jährliches Wachstum der Transistoranzahl pro IC

# Moore's Law: Evolution der Prozessoren




[TA14]

# Moore's Law: Evolution der Prozessoren

3 Moore's Law

64-040 Rechnerstrukturen




Modell		Typ	Jahr	# Trans.
Xeon Broadwell E5 v4	Intel	CPU	2016	7,2 Mrd.

# Moore's Law: Evolution der Prozessoren

3 Moore's Law

64-040 Rechnerstrukturen




Modell		Typ	Jahr	# Trans.
Xeon Broadwell E5 v4	Intel	CPU	2016	7,2 Mrd.
Sparc M7	Oracle	CPU	2015	> 10,0 Mrd.

# Moore's Law: Evolution der Prozessoren

3 Moore's Law

64-040 Rechnerstrukturen




[TA14]

Modell		Typ	Jahr	# Trans.
Xeon Broadwell E5 v4	Intel	CPU	2016	7,2 Mrd.
Sparc M7	Oracle	CPU	2015	> 10,0 Mrd.
GP100 Pascal	Nvidia	GPU	2016	15,3 Mrd.

# Moore's Law: Evolution der Prozessoren

3 Moore's Law

64-040 Rechnerstrukturen




[TA14]

Modell		Typ	Jahr	# Trans.
Xeon Broadwell E5 v4	Intel	CPU	2016	7,2 Mrd.
Sparc M7	Oracle	CPU	2015	> 10,0 Mrd.
GP100 Pascal	Nvidia	GPU	2016	15,3 Mrd.
Stratix 10	Intel (Altera)	FPGA	2016	> 30,0 Mrd.

# Moore's Law: Kosten pro Komponente

3 Moore's Law

64-040 Rechnerstrukturen



Originalskizze von G. Moore [Intel]

$$L(t) = L(0) \cdot 2^{t/18}$$

mit:  $L(t)$  = Leistung zum Zeitpunkt  $t$ ,  $L(0)$  = Leistung zum Zeitpunkt 0, und Zeit  $t$  in Monaten.

Einige Formelwerte:

Jahr 1:	1,5874
Jahr 2:	2,51984
Jahr 3:	4
Jahr 5:	10,0794
Jahr 6:	16
Jahr 7:	25,3984
Jahr 8:	40,3175

# Leistungssteigerung der Spitzenrechner seit 1993

[www.top500.org](http://www.top500.org) [de.wikipedia.org/wiki/Supercomputer](http://de.wikipedia.org/wiki/Supercomputer)

3 Moore's Law

64-040 Rechnerstrukturen

Jahr	Rechner	CPU	Linpack [TFlop/s]	Prozessoren
1993	TMC CM-5/1024	(SuperSparc 32MHz)	0,0597	1 024
1994	Intel XP/S140	(80860 50MHz)	0,1434	3 680
1995	Fujitsu NWT	(105 MHz)	0,17	140
1996	Hitachi SR2201/1024	(HARP-1E 120MHz)	0,2204	1 024
1997	Intel ASCI Red	(Pentium Pro 200MHz)	1,068	7 264
1999	Intel ASCI Red	(Pentium Pro 333MHz)	2,121	9 472
2001	IBM ASCI White	(Power3 375MHz)	7,226	8 192
2002	NEC Earth Simulator	(NEC 1GHz)	35,86	5 120
2005	IBM BlueGene/L	(PowerPC 440 2C 700MHz)	136,8	65 536
2006	IBM BlueGene/L	(PowerPC 440 2C 700MHz)	280,6	131 072
2008	IBM Roadrunner (Opteron 2C 1,8GHz + IBM Cell 9C 3,2 GHz)		1 026,0	122 400
2010	Cray XT5-HE Jaguar	(Opteron 6C 2,6GHz)	1 759,0	224 162
2011	Fujitsu K computer	(SPARC64 VIIIfx 2.0GHz)	8 162,0	548 352
2012	IBM Super MUC	(Xeon E5-2680 8C 2,7GHz)	2 897,0	147 456
2012	IBM BlueGene/Q Sequoia	(Power BQC 16C 1,6GHz)	16 324,8	1 572 864
2013	IBM BlueGene/Q JUQUEEN	(Power BQC 16C 1,6GHz)	5 008,9	458 752
2013	NUDT Tianhe-2 (Xeon E5-2692 12C 2,2 GHz + Xeon Phi 31S1P)		33 862,7	3 120 000
2016	Sunway TaihuLight (Sunway SW26010 260C 1,45 GHz)		93 014,6	10 649 600

# Leistungssteigerung der Spitzenrechner seit 1993

[www.top500.org](http://www.top500.org) [de.wikipedia.org/wiki/Supercomputer](http://de.wikipedia.org/wiki/Supercomputer)

3 Moore's Law

64-040 Rechnerstrukturen

Jahr	Rechner	CPU	Linpack [TFlop/s]	Prozessoren	Power [KW]
1993	TMC CM-5/1024	(SuperSparc 32MHz)	0,0597	1 024	
1994	Intel XP/S140	(80860 50MHz)	0,1434	3 680	
1995	Fujitsu NWT	(105 MHz)	0,17	140	
1996	Hitachi SR2201/1024	(HARP-1E 120MHz)	0,2204	1 024	
1997	Intel ASCI Red	(Pentium Pro 200MHz)	1,068	7 264	
1999	Intel ASCI Red	(Pentium Pro 333MHz)	2,121	9 472	
2001	IBM ASCI White	(Power3 375MHz)	7,226	8 192	
2002	NEC Earth Simulator	(NEC 1GHz)	35,86	5 120	3 200
2005	IBM BlueGene/L	(PowerPC 440 2C 700MHz)	136,8	65 536	716
2006	IBM BlueGene/L	(PowerPC 440 2C 700MHz)	280,6	131 072	1 433
2008	IBM Roadrunner (Opteron 2C 1,8GHz + IBM Cell 9C 3,2 GHz)		1 026,0	122 400	2 345
2010	Cray XT5-HE Jaguar	(Opteron 6C 2,6GHz)	1 759,0	224 162	6 950
2011	Fujitsu K computer	(SPARC64 VIIIfx 2.0GHz)	8 162,0	548 352	9 899
2012	IBM Super MUC	(Xeon E5-2680 8C 2,7GHz)	2 897,0	147 456	3 423
2012	IBM BlueGene/Q Sequoia	(Power BQC 16C 1,6GHz)	16 324,8	1 572 864	7 890
2013	IBM BlueGene/Q JUQUEEN	(Power BQC 16C 1,6GHz)	5 008,9	458 752	2 301
2013	NUDT Tianhe-2 (Xeon E5-2692 12C 2,2 GHz + Xeon Phi 31S1P)		33 862,7	3 120 000	17 808
2016	Sunway TaihuLight (Sunway SW26010 260C 1,45 GHz)		93 014,6	10 649 600	15 371


# Leistungssteigerung der Spitzenrechner seit 1993 (cont.)

[www.top500.org](http://www.top500.org) [de.wikipedia.org/wiki/Supercomputer](http://de.wikipedia.org/wiki/Supercomputer)

3 Moore's Law

64-040 Rechnerstrukturen

## Performance Development



- ▶ Miniaturisierung schreitet weiter fort
- ▶ aber Taktraten erreichen physikalisches Limit
- ▶ steigender Stromverbrauch, zwei Effekte:
  1. Leckströme
  2. proportional zu Taktrate

## Entwicklungen

- ▶ 4 GByte Hauptspeicher (und mehr) sind Standard
- ▶ Übergang von 32-bit auf 64-bit Adressierung
- ⇒ Integration mehrerer CPUs auf einem Chip (Dual-/Quad-Core)
- ⇒ zunehmende Integration von Peripheriegeräten
- ⇒ seit 2011: CPU plus leistungsfähiger Grafikchip
- ⇒ **SoC**: „System on a chip“




Gesamtes System auf einem Chip integriert:

- ▶ ein oder mehrere Prozessoren, z.T. verschiedene Typen
  - ▶ hohe Rechenleistung
  - ▶ energieeffizient
- ⇒ z.B. ARM mit *big.LITTLE* Konzept
- ▶ Cache Hierarchie: 1-Level D- und I-Cache / 2-Level
- ▶ dedizierte Prozessoren: Grafik, Video(de)kodierung, DSP ...
- ▶ Hauptspeicher (evtl. auch extern), Speichercontroller
- ▶ weitere Speicher für Medien/Netzwerkoperationen

- ▶ Peripherieblöcke nach Kundenwunsch konfiguriert:
  - ▶ Displaysteuerung: DP, HDMI ...
  - ▶ A/V-Schnittstellen: Kamera, Mikrofone, Audio ...
  - ▶ serielle und parallele Schnittstellen, SPI, I/O-Pins ...
  - ▶ Feldbusse: I<sup>2</sup>C, CAN ...
  - ▶ PC-like: USB, Firewire, SATA ...
  - ▶ Netzwerk kabelgebunden (Ethernet)
  - ▶ Funkschnittstellen: WLAN, Bluetooth, 4G ...
- ▶ Smartphones, Tablet-Computer, Medien-/DVD-Player, WLAN-Router, NAS-/Home-Server ...

## ▶ Bluetooth-Controller (2000)




© VLSI Technology, Inc. [Fur00]

Prozess	0,25 $\mu\text{m}$
Metall	3-Layer
$V_{DD}$	2,5 V
Transistoren	4,3 Mill.
Chipfläche	20 mm <sup>2</sup>
Taktrate	0...13 MHz
MIPS	12
Power	75 mW
MIPS/W	160

# SoC Beispiele (cont.)


## ► Texas Instruments OMAP 5430 (2011)

[T1]



## ► Samsung Exynos-5422 (2014)


[Samsung]






- ▶ Berkeley Projekt: **Smart Dust** 1997-2002
- ▶ Integration kompletter Rechensysteme auf  $1 \text{ mm}^3$ 
  - ▶ vollständiger Digitalrechner CPU, Speicher, I/O
  - ▶ Sensoren Photodioden, Kompass, Gyro
  - ▶ Kommunikation Funk, optisch
  - ▶ Stromversorgung Photozellen, Batterie, Vibration, Mikroturbine
  - ▶ Echtzeit-Betriebssystem Tiny OS
  - ▶ inklusive autonome Vernetzung
- ▶ Massenfertigung? Tausende autonome Mikrorechner
- ▶ „Ausstreuen“ in der Umgebung
- ▶ vielfältige Anwendungen

Berkeley Sensor & Actuator Center, [robotics.eecs.berkeley.edu/~pister/SmartDust](http://robotics.eecs.berkeley.edu/~pister/SmartDust)


# Smart Dust: Konzept





diverse Prototypen



- ▶ vollwertige CPU + Sensoren + RF
- ▶ „Out-door“ tauglich
- ▶ MEMS-„CCR“ für opt. Kommunikation



# Smart Dust: Corner-cube reflector („Katzenauge“)

3.2 Moore's Law - Smart Dust

64-040 Rechnerstrukturen



- ▶ CCR: seitlich zwei starre Spiegel, Gold auf Silizium
- ▶ untere Spiegelfläche beweglich (elektrostatisch, ca. 30 V)
- ▶ gezielte Modulation von eingestrahlttem Laserlicht
- ▶ Reichweiten  $> 100$  m demonstriert

[robotics.eecs.berkeley.edu/~pister/SmartDust](http://robotics.eecs.berkeley.edu/~pister/SmartDust)

Miniatur-Solarzellen  
Wirkungsgrad ca. 3%  
26  $\mu\text{W}/\text{mm}$  in vollem Sonnenlicht



Batterien:	$\sim 1\text{J}/\text{mm}^2$	
Kondensatoren:	$\sim 10\text{ mJ}/\text{mm}^2$	
Solarzellen:	$\sim 0.1\text{ mW}/\text{mm}$	$\sim 1\text{J}/\text{mm} / \text{day}$ (außen, Sonne)
	$\sim 10\text{ }\mu\text{W}/\text{mm}$	$\sim 10\text{mJ}/\text{mm} / \text{day}$ (innen)
Digitalschaltung	1 nJ/instruction	(StrongArm SA1100)
Analoger Sensor	1 nJ/sample	
Kommunikation	1 nJ/bit	(passive transmitter, s.u.)
opt. digitale ASICs:	$\sim 5\text{ pJ}/\text{bit}$	(LFSR Demonstrator, 1.4V)

- ▶ Jeder exponentielle Verlauf stößt irgendwann an natürliche oder wirtschaftliche Grenzen
- ▶ Beispiel: physikalische Limits
  - ▶ Eine DRAM-Speicherzelle speichert etwa 200 Elektronen (2012)
  - Skalierung: es werden mit jeder neuen Technologiestufe weniger
  - ▶ Offensichtlich ist die Grenze spätestens dann erreicht, wenn nur noch ein einziges Elektron gespeichert würde
  - ▶ Ab diesem Zeitpunkt gibt es bessere Performance nur noch durch bessere Algorithmen / Architekturen!
- ⇒ Annahme: 50 % Skalierung pro Jahr, 200 Elektronen/Speicherzelle  
gesucht:  $x \hat{=}$  Jahre Fortschritt
- ⇒  $200 / (1,5^x) \geq 1$   
 $x = \ln(200) / \ln(1,5) \approx 13$  Jahre

$$a^b = \exp(b \cdot \ln a)$$

## International **T**echnology **R**oadmap for **S**emiconductors

<http://www.itrs2.net/itrs-reports.html>

- ▶ non-profit Organisation
- ▶ diverse Fördermitglieder
  - ▶ Halbleiterhersteller
  - ▶ Geräte-Hersteller
  - ▶ Unis, Forschungsinstitute
  - ▶ Fachverbände aus USA, Europa, Asien
- ▶ Jährliche Publikation einer langjährigen Vorhersage
- ▶ Zukünftige Entwicklung der Halbleitertechnologie
- ▶ Komplexität typischer Chips (Speicher, Prozessoren, SoC, ...)
- ▶ Modellierung, Simulation, Entwurfssoftware

# Roadmap: ITRS (cont.)

Table ORTC-2D High-Performance MPU and ASIC Product Generations and Chip Size Model

Year of Production	2011	2012	2013	2014	2015	2016	2017	2018	2019	2020	2021	2022	2023	2024	2025	2026
Flash $\frac{1}{2}$ Pitch (nm) (un-contacted Poly)	22	20	18	17	15	14.2	13.0	11.9	10.9	10.0	8.9	8.0	8.0	8.0	8.0	8.0
DRAM $\frac{1}{2}$ Pitch (nm) (contacted)	36	32	28	25	23	20.0	17.9	15.9	14.2	12.6	11.3	10.0	8.9	8.0	7.1	6.3
MPU/ASIC Metal 1 (M1) $\frac{1}{2}$ Pitch (nm)	38	32	27	24	21	18.9	16.9	15.0	13.4	11.9	10.6	9.5	8.4	7.5	6.7	6.0
MPU High-Performance Printed Gate Length (nm)	35	31	28	25	22	19.8	17.7	15.7	14.0	12.5	11.1	9.9	8.8	7.9	6.79	5.87
MPU High-Performance Physical Gate Length (nm)	24	22	20	18	17	15.3	14.0	12.8	11.7	10.6	9.7	8.9	8.1	7.4	6.6	5.9
<b>Logic (Low-volume Microprocessor) High-performance</b>																
Generation at Introduction	p13h	p13h	p16h	p16h	p16h	p19h	p19h	p19h	p22h	p22h	p22h	p25h	p25h	p25h	p28h	p28h
Functions per chip at introduction (million transistors)	8.848	8.848	17.696	17.696	17.696	35.391	35.391	35.391	70.782	70.782	70.782	141.564	141.564	141.564	283.128	283.128
Chip size at introduction (mm <sup>2</sup> )	520	368	520	413	328	520	413	328	520	413	328	520	413	328	520	413
Generation at production	p11h	p11h	p13h	p13h	p13h	p16h	p16h	p16h	p19h	p19h	p19h	p22h	p22h	p22h	p25h	p25h
Functions per chip at production (million transistors)	4.424	4.424	8.848	8.848	8.848	17.696	17.696	17.696	35.391	35.391	35.391	70.782	70.782	70.782	141.564	141.564
Chip size at production (mm <sup>2</sup> )	260	184	260	206	164	260	206	164	260	206	164	260	206	164	260	206
OH % of Total Chip Area	29,5%	29,5%	29,5%	29,5%	29,5%	29,5%	29,5%	29,5%	29,5%	29,5%	29,5%	29,5%	29,5%	29,5%	29,5%	29,5%
Logic Core+SRAM (Without OH Average Density (Mt/cm <sup>2</sup> ))	2.414	3.414	4.828	6.083	7.664	9.656	12.166	15.328	19.312	24.332	30.656	38.625	48.664	61.313	77.249	97.328
High-performance MPU Mtransistors/cm <sup>2</sup> (including on-chip SRAM)	1.701	2.406	3.403	4.287	5.402	6.806	8.575	10.804	13.612	17.150	21.608	27.224	34.300	43.215	54.448	68.600
<b>ASIC</b>																
ASIC usable Mtransistors/cm <sup>2</sup> (auto layout)	1.701	2.406	3.403	4.287	5.402	6.806	8.575	10.804	13.612	17.150	21.608	27.224	34.300	43.215	54.448	68.600
ASIC max chip size (mm <sup>2</sup> ) (max. lithographic field size)	858	858	858	858	858	858	858	858	858	858	858	858	858	858	858	858
ASIC max. functions per chip (Mtransistors/chip) (fit in litho. Field size)	14.599	20.646	29.198	36.787	46.348	58.395	73.573	92.697	116.790	147.147	185.393	233.561	294.293	370.786	467.162	588.587



# Moore's Law

## Beispiel für die Auswirkung von Moore's Law

Angenommen die Lösung einer Rechenaufgabe dauert derzeit vier Jahre und die Rechenleistung wächst jedes Jahr um 60 %.

*Wie lösen wir das Problem ?*






# Moore's Law: Schöpferische Pause

## Beispiel für die Auswirkung von Moore's Law

Angenommen die Lösung einer Rechenaufgabe dauert derzeit vier Jahre und die Rechenleistung wächst jedes Jahr um 60 %.

Ein mögliches Vorgehen ist dann das folgende:

- ▶ Wir warten drei Jahre, kaufen dann einen neuen Rechner und erledigen die Rechenaufgabe in einem Jahr.
- ▶ *Wie das ?*





# Moore's Law: Schöpferische Pause

## Beispiel für die Auswirkung von Moore's Law

Angenommen die Lösung einer Rechenaufgabe dauert derzeit vier Jahre und die Rechenleistung wächst jedes Jahr um 60 %.

Ein mögliches Vorgehen ist dann das folgende:

- ▶ Wir warten drei Jahre, kaufen dann einen neuen Rechner und erledigen die Rechenaufgabe in einem Jahr.
- ⇒ Nach einem Jahr können wir einen Rechner kaufen, der um den Faktor 1,6 Mal schneller ist, nach zwei Jahren bereits  $1,6 \cdot 1,6$  Mal schneller, und nach drei Jahren (also am Beginn des vierten Jahres) gilt  $(1 + 60\%)^3 = 4,096$ .
- ▶ Wir sind also sogar ein bisschen schneller fertig, als wenn wir den jetzigen Rechner die ganze Zeit durchlaufen lassen.

Ab jetzt erst mal ein *bottom-up* Vorgehen:

Start mit grundlegenden Aspekten

- ▶ Grundlagen der Repräsentation von Information
- ▶ Darstellung von Zahlen und Zeichen
- ▶ arithmetische und logische Operationen
- ▶ Schaltnetze, Schaltwerke, endliche Automaten

dann Kennenlernen aller Basiskomponenten des Digitalrechners

- ▶ Gatter, Flipflops. . .
- ▶ Register, ALU, Speicher. . .

und Konstruktion eines vollwertigen Rechners

- ▶ Befehlssatz, -abarbeitung, Assembler
- ▶ Pipelining, Speicherhierarchie
- ▶ . . .

- [TA14] A.S. Tanenbaum, T. Austin: *Rechnerarchitektur – Von der digitalen Logik zum Parallelrechner*.  
6. Auflage, Pearson Deutschland GmbH, 2014.  
ISBN 978–3–86894–238–5
- [Moo65] G.E. Moore: *Cramming More Components Onto Integrated Circuits*. in: *Electronics* 38 (1965), April 19, Nr. 8
- [ITRS15] *International Technology Roadmap for Semiconductors 2.0*. Semiconductor Industry Association, 2015.  
[www.itrs2.net/itrs-reports.html](http://www.itrs2.net/itrs-reports.html)
- [Fur00] S. Furber: *ARM System-on-Chip Architecture*.  
2nd edition, Pearson Education Limited, 2000.  
ISBN 978–0–201–67519–1

[Intel] Intel Corp.; Santa Clara, CA.

[www.intel.com](http://www.intel.com)

[www.intel.com/content/www/us/en/history/museum-gordon-moore-law.html](http://www.intel.com/content/www/us/en/history/museum-gordon-moore-law.html)

[Samsung] Samsung Electronics Co., Ltd.; Suwon, Südkorea.

[www.samsung.com](http://www.samsung.com)

[TI] Texas Instruments Inc.; Dallas, TX. [www.ti.com](http://www.ti.com)



1. Einführung
2. Digitalrechner
3. Moore's Law

## 4. Information

Definitionen und Begriffe

Informationsübertragung

Zeichen

Literatur

5. Ziffern und Zahlen
6. Arithmetik
7. Zeichen und Text
8. Logische Operationen
9. Codierung
10. Schaltfunktionen





11. Schaltnetze
12. Schaltwerke
13. Rechnerarchitektur
14. Instruction Set Architecture
15. Assembler-Programmierung
16. Pipelining
17. Parallelarchitekturen
18. Speicherhierarchie





- ▶ **Information**  $\sim$  abstrakter Gehalt einer Aussage
- ▶ Die Aussage selbst, mit der die Information dargestellt bzw. übertragen wird, ist eine **Repräsentation** der Information
- ▶ im Kontext der Informationsverarbeitung / -übertragung:  
**Nachricht**
- ▶ Das Ermitteln der Information aus einer Repräsentation heißt **Interpretation**
- ▶ Das Verbinden einer Information mit ihrer Bedeutung in der realen Welt heißt **Verstehen**

Beispiel: Mit der Information „25“ sei die abstrakte Zahl gemeint, die sich aber nur durch eine Repräsentation angeben lässt:

- ▶ Text deutsch:                    fünfundzwanzig
- ▶ Text englisch:                    twentyfive
- ...
- ▶ Zahl römisch:                    XXV
- ▶ Zahl dezimal:                    25
- ▶ Zahl binär:                    11001
- ▶ Zahl Dreiersystem:              221
- ...
- ▶ Morse-Code:                    •• --- •••••

- ▶ Wo auch immer Repräsentationen auftreten, meinen wir eigentlich die Information, z.B.:

$$5 \cdot (2 + 3) = 25$$


- ▶ Die Information selbst kann man überhaupt nicht notieren (!)
- ▶ Es muss immer Absprachen geben über die verwendete Repräsentation. Im obigen Beispiel ist implizit die Dezimaldarstellung gemeint, man muss also die Dezimalziffern und das Stellenwertsystem kennen.
- ▶ Repräsentation ist häufig mehrstufig, z.B.

Zahl:	Dezimalzahl	347
Ziffer:	4-bit binär	0011 0100 0111 (BCD)
Bit:	elektrische Spannung	0,1V 0,1V 3,3V 3,3V ...



In jeder (Abstraktions-) Ebene gibt es beliebig viele Alternativen der Repräsentation

- ▶ Auswahl der jeweils effizientesten Repräsentation
- ▶ unterschiedliche Repräsentationen je nach Ebene
  
- ▶ Beispiel: Repräsentation der Zahl  $\pi = 3,1415\dots$  im
  - ▶ x86 Prozessor            80-bit Binärdaten, Spannungen
  - ▶ Hauptspeicher        64-bit Binärdaten, Spannungen
  - ▶ Festplatte              codierte Zahl, magnetische Bereiche
  - ▶ CD-ROM                codierte Zahl, Land/Pits-Bereiche
  - ▶ Papier                 Text, „3,14159265...“
  - ▶ ...



Beispiel: Binärwerte in 5V  
CMOS-Technologie

K. von der Heide [Hei05]  
Interaktives Skript T1, demobitrep

- ▶ Spannungsverlauf des Signals ist kontinuierlich
- ▶ Abtastung zu bestimmten Zeitpunkten
- ▶ Quantisierung über abgegrenzte Wertebereiche:
  - ▶  $0,0V \leq a(t) \leq 1,2V$ : Interpretation als 0
  - ▶  $3,3V \leq a(t) \leq 5,0V$ : Interpretation als 1
  - ▶ außerhalb und innerhalb: ungültige Werte

▶ Aussagen

N1 Er besucht General Motors

N2 Unwetter am Alpenostrand

N3 Sie nimmt ihren Hut

▶ Alle Aussagen sind aber doppel/mehrdeutig:


N1 Firma? Militär?

N2 Alpen-Ostrand? Alpeno-Strand?

N3 tatsächlich oder im übertragenen Sinn?

⇒ **Interpretation:** Es handelt sich um drei **Nachrichten**, die jeweils zwei verschiedene **Informationen** enthalten


- ▶ **Information:** Wissen um oder Kenntnis über Sachverhalte und Vorgänge – als Begriff nicht informationstheoretisch abgestützt, sondern an umgangssprachlicher Bedeutung orientiert
- ▶ **Nachricht:** Zeichen oder Funktionen, die Informationen zum Zweck der Weitergabe aufgrund bekannter oder unterstellter Abmachungen darstellen (DIN 44 300)
- ▶ Beispiel für eine Nachricht:  
Temperaturangabe in Grad Celsius oder Fahrenheit
- ▶ Die Nachricht ist also eine Darstellung von Informationen und nicht der Übermittlungsvorgang



Beschreibung der **Informationsübermittlung**:

- ▶ Abbildung  $\alpha$  erzeugt Nachricht  $N_1$  aus Information  $I_1$
- ▶ Übertragung der Nachricht an den Zielort
- ▶ Umkehrabbildung  $\alpha^{-1}$  aus der Nachricht  $N_2$  liefert die Information  $I_2$


## Nachrichtentechnisches Modell: **Störungen** bei der Übertragung




### Beispiele

- ▶ Bitfehler beim Speichern
- ▶ Störungen beim Funkverkehr
- ▶ Schmutz oder Kratzer auf einer CD/DVD
- ▶ usw.

## Repräsentation



## Information



Repräsentation natürlicher Zahlen durch Stellenwertsysteme

K. von der Heide [Hei05]  
Interaktives Skript T1,  
infoprepres

Ergibt  $\alpha$  gefolgt von  $\sigma$  dasselbe wie  $\nu$  gefolgt von  $\alpha'$ ,  
dann heißt  $\nu$  **informationstreu**  $\sigma(\alpha(r)) = \alpha'(\nu(r))$

- ▶  $\alpha'$  ist die Interpretation des Resultats der Operation  $\nu$   
häufig sind  $\alpha$  und  $\alpha'$  gleich, aber nicht immer
- ▶ ist  $\sigma$  injektiv, so nennen wir  $\nu$  eine **Umschlüsselung**  
durch die Verarbeitung  $\sigma$  geht keine Information verloren
- ▶ ist  $\nu$  injektiv, so nennen wir  $\nu$  eine **Umcodierung**
- ▶ wenn  $\sigma$  innere Verknüpfung der Menge  $\mathcal{J}$  und  $\nu$  innere  
Verknüpfung der Menge  $\mathcal{R}$ , dann ist  $\alpha$  ein **Homomorphismus**  
der algebraischen Strukturen  $(\mathcal{J}, \sigma)$  und  $(\mathcal{R}, \nu)$
- ▶ ist  $\sigma$  bijektiv, liegt ein **Isomorphismus** vor

Welche mathematischen Eigenschaften gelten bei der Informationsverarbeitung, in der gewählten Repräsentation?

Beispiele

- ▶ Gilt  $x^2 \geq 0$ ?
  - ▶ float: ja
  - ▶ signed integer: nein
  
- ▶ Gilt  $(x + y) + z = x + (y + z)$ ?
  - ▶ integer: ja
  - ▶ float: nein
$$1.0E20 + (-1.0E20 + 3.14) = 0$$
  
- ▶ Details folgen später

- ▶ **Zeichen:** engl. *character*  
Element  $z$  aus einer zur Darstellung von Information vereinbarten, einer Abmachung unterliegenden, endlichen Menge  $Z$  von Elementen
- ▶ Die Menge  $Z$  heißt **Zeichensatz** oder **Zeichenvorrat**  
engl. *character set*
- ▶ Beispiele
  - ▶  $Z_1 = \{0, 1\}$
  - ▶  $Z_2 = \{0, 1, 2, \dots, 9, A, B, C, D, E, F\}$
  - ▶  $Z_3 = \{\alpha, \beta, \gamma, \dots, \omega\}$
  - ▶  $Z_4 = \{CR, LF\}$

- ▶ **Numerischer Zeichensatz:** Zeichenvorrat aus Ziffern und/oder Sonderzeichen zur Darstellung von Zahlen
- ▶ **Alphanumerischer Zeichensatz:** Zeichensatz aus (mindestens) den Dezimalziffern und den Buchstaben des gewöhnlichen Alphabets, meistens auch mit Sonderzeichen (Leerzeichen, Punkt, Komma usw.)

- ▶ **Binärzeichen:** engl. *binary element, binary digit, bit*  
Jedes der Zeichen aus einem Vorrat / aus einer Menge von zwei Symbolen
- ▶ Beispiele
  - ▶  $\mathcal{Z}_1 = \{0, 1\}$
  - ▶  $\mathcal{Z}_2 = \{\text{high, low}\}$
  - ▶  $\mathcal{Z}_3 = \{\text{rot, grün}\}$
  - ▶  $\mathcal{Z}_4 = \{+, -\}$

- ▶ **Alphabet:** engl. *alphabet*  
Ein in vereinbarter Reihenfolge geordneter Zeichenvorrat  $\mathcal{A} = \mathcal{Z}$
  
- ▶ Beispiele
  - ▶  $\mathcal{A}_1 = \{0, 1, 2, \dots, 9\}$
  - ▶  $\mathcal{A}_2 = \{\text{So, Mo, Di, Mi, Do, Fr, Sa}\}$
  - ▶  $\mathcal{A}_3 = \{'A', 'B', \dots, 'Z'\}$



- ▶ **Zeichenkette:** engl. *string*  
Eine Folge von Zeichen
- ▶ **Wort:** engl. *word*  
Eine Folge von Zeichen, die in einem gegebenen Zusammenhang als Einheit bezeichnet wird
- ▶ Worte mit 8 bit werden als **Byte** bezeichnet
- ▶ **Stelle:** engl. *position*  
Die Lage/Position eines Zeichens innerhalb einer Zeichenkette
- ▶ Beispiel
  - ▶ `s = H e l l o , w o r l d !`

- 5. Natürliche Zahlen                      engl. *integer numbers*
  - Festkommazahlen                      engl. *fixed point numbers*
  - Gleitkommazahlen                      engl. *floating point numbers*
  
- 6. Arithmetik
  
- 7. Aspekte der Textcodierung
  - Ad-hoc Codierungen
  - ASCII und ISO-8859-1
  - Unicode
  
- ▶ Pointer (Referenzen, Maschinenadressen)

[Hei05] K. von der Heide: *Vorlesung: Technische Informatik 1 — interaktives Skript*. Universität Hamburg, FB Informatik, 2005.  
[tams.informatik.uni-hamburg.de/lectures/2004ws/vorlesung/t1](http://tams.informatik.uni-hamburg.de/lectures/2004ws/vorlesung/t1)





1. Einführung

2. Digitalrechner

3. Moore's Law

4. Information

**5. Ziffern und Zahlen**

Konzept der Zahl

Stellenwertsystem

Umrechnung zwischen verschiedenen Basen

Zahlenbereich und Präfixe

Festkommazahlen

Darstellung negativer Zahlen

Gleitkomma und IEEE 754

Maschinenworte

Literatur



6. Arithmetik
7. Zeichen und Text
8. Logische Operationen
9. Codierung
10. Schaltfunktionen
11. Schaltnetze
12. Schaltwerke
13. Rechnerarchitektur
14. Instruction Set Architecture
15. Assembler-Programmierung
16. Pipelining
17. Parallelarchitekturen
18. Speicherhierarchie





- ▶ Das Messen ist der Ursprung der Zahl
- ▶ als Abstraktion der Anzahl von Objekten
- ▶ die man abzählen kann

- ▶ Anwendung des Distributivgesetzes

$$2 \text{ Äpfel} + 5 \text{ Äpfel} = 7 \text{ Äpfel}$$

$$2 \text{ Birnen} + 5 \text{ Birnen} = 7 \text{ Birnen}$$

...

$$\Rightarrow 2 + 5 = 7$$



- ▶ Zahlenbereich: kleinste und größte darstellbare Zahl?
- ▶ Darstellung negativer Werte?
- ▶ –"– gebrochener Werte?
- ▶ –"– sehr großer Werte?
  
- ▶ Unterstützung von Rechenoperationen?  
Addition, Subtraktion, Multiplikation, Division, etc.
- ▶ Abgeschlossenheit unter diesen Operationen?
  
- ▶ Methode zur dauerhaften Speicherung/Archivierung?
- ▶ Sicherheit gegen Manipulation gespeicherter Werte?

Georges Ifrah  
Universal-  
geschichte der  
Zahlen



[Ifr10]

# Klassifikation verschiedener Zahlensysteme




Abb. 334: Hierarchisierte Klassifizierung der Zahlenschriften nach Gantel. (1975, 36, Tab. 2; überarbeitet durch d. Verf.)

[lfr10]

# Direkte Wahrnehmung vs. Zählen




Abb. 1: Auf einen Blick können wir mit unserer direkten Zahlenwahrnehmung feststellen, ob eine Gesamtheit ein, zwei, drei oder vier Elemente umfaßt; Mengen, die größer sind, müssen wir meistens »zählen« – oder mit Hilfe des Vergleichs oder der gedanklichen Aufteilung in Teilmengen erfassen –, da unsere direkte Wahrnehmung nicht mehr ausreicht, exakte Angaben zu machen.

[lfr10]

# Abstraktion: Verschiedene Symbole für eine Zahl




Abb. 11: Verschiedene, einer ganzen Zahl (hier der Zahl 5) zugeordnete Symbole.

[lfr10]

# Zählen mit den Fingern („digits“)




Abb. 12: Verschiedene Möglichkeiten des Zählens mit den Fingern.

[lfr10]

*Gegenstände, Hammel und Ziegen betreffend*

21 Mutterschafe

6 weibliche Lämmer

8 erwachsene Hammel

4 männliche Lämmer

6 Mutterziegen

1 Bock

(2) Jungziegen

*Abb. 3: Eiförmige Tonbörse (46 mm × 62 mm × 50 mm), entdeckt in den Ruinen des Palastes von Nuzi (mesopotamische Stadt; ca. 15. Jh. v. Chr.).*

*(Harvard Semitic Museum, Cambridge. Katalognummer SMN 1854)*



48 Tonkügelchen im Inneren: tamper-proof

[If10]



Abb. 58: Kerbhölzer aus Bäckereien in Frankreich, wie sie in kleinen Ortschaften auf dem Lande üblich waren.




Abb. 59: Englische Kerbhölzer aus dem 13. Jahrhundert.  
(Sammlung Society of Antiquaries, London; Zeichnung nach Menninger 1957/58, II, 42)

[lfr10]




Abb. 66: Interpretation eines quipu: Die Zahl 658 auf der Schnur E ist gleich der Summe der Zahlen auf den Schnüren A, B, C und D. Dieses Bündel ist das erste an einem peruanischen quipu. (American Museum of Natural History, New York, B 8713; vgl. Le-land Locke 1923)

[lfr10]

- ▶ Ziffern: I=1, V=5, X=10, L=50, C=100, D=500, M=1000
- ▶ Werte eins bis zehn: I, II, III, IV, V, VI, VII, VIII, IX, X
- ▶ Position der Ziffern ist signifikant:
  - ▶ nach Größe der Ziffernsymbole sortiert, größere stehen links
  - ▶ andernfalls Abziehen der kleineren von der größeren Ziffer
  - ▶ IV=4, VI=6, XL=40, LXX=70, CM=900
- ▶ heute noch in Gebrauch: Jahreszahlen, Seitennummern, usw.  
Beispiele: MDCCCXIII=1813, MMIX=2009
- keine Symbole zur Darstellung großer Zahlen
- Rechenoperationen so gut wie unmöglich




Abb. 87: Römischer Handabakus.  
(Cabinet des Médailles, Bibliothèque Nationale Paris, br. 1925)

⌘	(L)	(C)	(V)	C	X	I
$10^6$	$10^5$	$10^4$	$10^3$	$10^2$	10	1

[If10]

Dagegen können im Rahmen einer entwickelten Stellenwertschrift nicht nur alle beliebigen Zahlen jeder Größenordnung mit einer beschränkten Anzahl von Ziffern dargestellt werden, sondern mit ihr kann auch sehr einfach gerechnet werden. Und eben deshalb ist unser Ziffernsystem eine der Grundlagen der geistigen Fähigkeiten der modernen Menschen.

Als Beweis dafür führen wir mit römischen Ziffern eine einfache Addition durch:

CCLXVI	266
MDCCCVII	1 807
DCL	650
MLXXX	1 080
<hr/>	<hr/>
MMMDCCCIII	3 803

Ohne Übertragung auf unsere Zahlschrift wäre das sehr schwierig, wenn nicht unmöglich – und dabei handelt es sich doch bloß um eine Addition! Wie verhielte sich das erst bei einer Multiplikation oder gar bei einer Division? Mit diesen Ziffernsystemen kann nicht gerechnet werden, da ihre Grundziffern einen festgelegten Zahlenwert haben. Diese Ziffern sind keine Recheneinheiten, sondern Abkürzungen, mit denen Ergebnisse von Rechnungen festgehalten werden können, die mit Gegenständen auf der Rechentafel, dem Abakus oder dem Kugelbrett bereits gelöst worden waren.

- ▶ Wahl einer geeigneten Zahlenbasis  $b$  („Radix“)
  - ▶ 10: Dezimalsystem
  - ▶ 16: Hexadezimalsystem (Sedezimalsystem)
  - ▶ 2: Dualsystem
- ▶ Menge der entsprechenden Ziffern  $\{0, 1, \dots, b - 1\}$
- ▶ inklusive einer besonderen Ziffer für den Wert Null
- ▶ Auswahl der benötigten Anzahl  $n$  von Stellen

$$|z| = \sum_{i=0}^{n-1} a_i \cdot b^i$$

$b$  Basis     $a_i$  Koeffizient an Stelle  $i$

- ▶ universell verwendbar, für beliebig große Zahlen

# Babylon: Einführung der Null, 3 Jh. v. Chr.



Abb. 289: Mathematische Tafel aus Uruk; sie wurde bei Schwarzgrabungen gefunden und stammt aus dem 2. oder 3. Jh. v. Chr. Es handelt sich um eines der ältesten bekannten Zeugnisse für die Verwendung der babylonischen Null.

(Musée du Louvre, Taf. AO 6484, Rückseite; Thureau-Dangin 1922, Nr. 33, Taf. 62; 1938, 76-81. Unveröffentl. Kopie d. Verf.)

[lfr10]

# Babylon: Beispiel mit Satz des Pythagoras



## Transkription


Zeile	KI-LI-TI SI-LI-IP-TIM	IB-SÁ SAG	IB-SÁ SI-LI-IP-TIM MU-BI-IM
2	NA-AS-SÁ-U-Ú	SAG-I	...-Ú
3	15	1; 59	2, 49 KI 1
4	58, 59, 58, 14, 50, 6, 15	56, 7	3, 12; 1 KI 2
5	58, 41, 15, 33, 45	1, 16, 41	1, 50, 49 KI 3
6	59, 29, 32, 52, 16	3, 31, 49	5; 9; 1 KI 4
7	48, 54; 1, 40	1; 5	1, 37 KI 5
8	47; 6, 41, 40	5; 19	8; 1 KI 6
9	43, 11, 56, 28, 26, 40	38, 11	59; 1 KI 7
10	41, 33, 59; 3, 45	13, 19	20; 49 KI 8
11	38, 33, 36, 36	9, 1	12; 49 KI 9
12	35, 10, 2, 28, 27, 24, 26, 40	1; 22, 41	2, 16, 1 KI 10
13	33, 45	45	1; 15 KI 11
14	29, 21, 54, 2, 15	27, 59	48; 49 KI 12
15	27; 3, 45	7, 12; 1	4; 49 KI 13
16	25, 48, 51, 35, 6; 40	29, 31	53, 49 KI 14
17	23, 13, 46, 40	56	53 KI 15

Abb. 288: Rechentafel aus der Zeit um 1800–1700 v. Chr.; ihr Inhalt belegt, daß die babylonischen Mathematiker zur Zeit der 1. Dynastie bereits den »Satz des Pythagoras« kannten.\* (Columbia University of New York, Tafel Plimpton 322; unveröffentl. Kopie d. Verf.; vgl. Neugebauer/Sachs 1945, 38–41, Taf. 25)

\*Leerstelle, die das Fehlen von Einheiten einer bestimmten Größenordnung bezeichnet.

[If10]

- ▶ Einführung vor ungefähr 4000 Jahren, erstes Stellenwertsystem
- ▶ Basis 60
- ▶ zwei Symbole:  $| = 1$  und  $< = 10$
- ▶ Einritzen gerader und gewinkelter Striche auf Tontafeln
- ▶ Null bekannt, aber nicht mitgeschrieben  
Leerzeichen zwischen zwei Stellen
- ▶ Beispiele
  - ▶  $|||||$  5
  - ▶  $<<|||$  23
  - ▶  $| <<<$   $90 = 1 \cdot 60 + 3 \cdot 10$
  - ▶  $| <<|$   $3621 = 1 \cdot 3600 + 0 \cdot 60 + 2 \cdot 10 + 1$
- ▶ für Zeitangaben und Winkелеinteilung heute noch in Gebrauch



$$\text{Zahl} = \sum_{i=-k}^n d_i \times 10^i$$

[TA14]

- ▶ das im Alltag gebräuchliche Zahlensystem
- ▶ Einer, Zehner, Hunderter, Tausender, usw.
- ▶ Zehntel, Hundertstel, Tausendstel, usw.



- ▶ Stellenwertsystem zur Basis 2
- ▶ braucht für gegebene Zahl ca. dreimal mehr Stellen als Basis 10
- ▶ für Menschen daher unbequem  
besser Oktal- oder Hexadezimalschreibweise, s.u.
  
- ▶ technisch besonders leicht zu implementieren weil nur zwei Zustände unterschieden werden müssen  
z.B. zwei Spannungen, Ströme, Beleuchtungsstärken  
siehe *Kapitel 4: Information – Binärzeichen*
  
- + robust gegen Rauschen und Störungen
- + einfache und effiziente Realisierung von Arithmetik

# Dualsystem: Potenztabelle

Stelle	Wert im Dualsystem	Wert im Dezimalsystem
$2^0$	1	1
$2^1$	10	2
$2^2$	100	4
$2^3$	1000	8
$2^4$	1 0000	16
$2^5$	10 0000	32
$2^6$	100 0000	64
$2^7$	1000 0000	128
$2^8$	1 0000 0000	256
$2^9$	10 0000 0000	512
$2^{10}$	100 0000 0000	1024
$2^{11}$	1000 0000 0000	2048
$2^{12}$	1 0000 0000 0000	4096
...	...	...

- ▶ Basis 2
- ▶ Zeichensatz ist  $\{0, 1\}$
- ▶ Beispiele:

$$0_2 = 0_{10}$$

$$1_2 = 1_{10}$$

$$11_2 = 3_{10} \quad 2^1 + 2^0$$

$$110100_2 = 52_{10} \quad 2^5 + 2^4 + 2^2$$

$$11111110_2 = 254_{10} \quad 2^8 + 2^7 + \dots + 2^2 + 2^1$$

- ▶ funktioniert genau wie im Dezimalsystem
- ▶ Addition mehrstelliger Zahlen erfolgt stellenweise
- ▶ Additionsmatrix:

$$\begin{array}{c|cc} + & 0 & 1 \\ \hline 0 & 0 & 1 \\ 1 & 1 & 10 \end{array}$$

- ▶ Beispiel

$$\begin{array}{r} 10110011 \\ + 00111001 \\ \hline \text{Ü } 11 \quad 11 \\ \hline 11101100 \end{array} \quad \begin{array}{r} = 179 \\ = 57 \\ \hline 11 \\ \hline = 236 \end{array}$$


- ▶ funktioniert genau wie im Dezimalsystem
- ▶  $p = a \cdot b$  mit Multiplikator  $a$  und Multiplikand  $b$
- ▶ Multiplikation von  $a$  mit je einer Stelle des Multiplikanten  $b$
- ▶ Addition der Teilterme
  
- ▶ Multiplikationsmatrix ist sehr einfach:

$$\begin{array}{c|cc} \cdot & 0 & 1 \\ \hline 0 & 0 & 0 \\ 1 & 0 & 1 \end{array}$$

# Multiplikation im Dualsystem (cont.)

► Beispiel

$$\begin{array}{r} 10110011 \cdot 1101 = 179 \cdot 13 = 2327 \\ \hline 10110011 \quad 1 \\ 10110011 \quad 1 \\ 00000000 \quad 0 \\ 10110011 \quad 1 \\ \hline \text{Ü } 11101111 \\ \hline \hline 100100010111 \end{array}$$



- ▶ Basis 8
- ▶ Zeichensatz ist  $\{0, 1, 2, 3, 4, 5, 6, 7\}$
- ▶ C-Schreibweise mit führender Null als Präfix:

- ▶  $0001 = 1_{10}$
- ▶  $0013 = 11_{10} = 1 \cdot 8 + 3$
- ▶  $0375 = 253_{10} = 3 \cdot 64 + 7 \cdot 8 + 5$
- ▶ usw.

⇒ Hinweis: also führende Null in C für Dezimalzahlen unmöglich

- ▶ für Menschen leichter lesbar als Dualzahlen
- ▶ Umwandlung aus/vom Dualsystem durch Zusammenfassen bzw. Ausschreiben von je drei Bits:

$$\begin{aligned} 00 &= 000, 01 = 001, 02 = 010, 03 = 011, \\ 04 &= 100, 05 = 101, 06 = 110, 07 = 111 \end{aligned}$$

- ▶ Basis 16
- ▶ Zeichensatz ist  $\{0, 1, 2, \dots, 9, A, B, C, D, E, F\}$
- ▶ C-Schreibweise mit Präfix 0x – Klein- oder Großbuchstaben
  - ▶  $0x00000001 = 1_{10}$
  - $0x000000fe = 254_{10} = 15 \cdot 16 + 14$
  - $0x0000ffff = 65\,535_{10} = 15 \cdot 4\,096 + 15 \cdot 256 + 15 \cdot 16 + 15$
  - $0xcafebabe = \dots$  erstes Wort in Java Class-Dateien usw.
- ▶ viel leichter lesbar als entsprechende Dualzahl
- ▶ Umwandlung aus/vom Dualsystem durch Zusammenfassen bzw. Ausschreiben von je vier Bits:  
 $0x0 = 0000, 0x1 = 0001, 0x2 = 0010, \dots, 0x9 = 1001,$   
 $0xA = 1010, 0xB = 1011, 0xC = 1100,$   
 $0xD = 1101, 0xE = 1110, 0xF = 1111$

# Beispiel: Darstellungen der Zahl 2017

## Binär

$$\begin{array}{cccccccccccc} 1 & 1 & 1 & 1 & 1 & 1 & 0 & 0 & 0 & 0 & 1 \\ 1 \cdot 2^{10} + 1 \cdot 2^9 & + 1 \cdot 2^8 & + 1 \cdot 2^7 & + 1 \cdot 2^6 & + 1 \cdot 2^5 & + 0 \cdot 2^4 & + 0 \cdot 2^3 & + 0 \cdot 2^2 & + 0 \cdot 2^1 & + 1 \cdot 2^0 \\ 1024 & + 512 & + 256 & + 128 & + 64 & + 32 & + 0 & + 0 & + 0 & + 0 & + 1 \end{array}$$

## Oktal

$$\begin{array}{cccc} 3 & 7 & 4 & 1 \\ 3 \cdot 8^3 + 7 \cdot 8^2 & + 4 \cdot 8^1 & + 1 \cdot 8^0 \\ 1536 & + 448 & + 32 & + 1 \end{array}$$

## Dezimal

$$\begin{array}{cccc} 2 & 0 & 1 & 7 \\ 2 \cdot 10^3 + 0 \cdot 10^2 & + 1 \cdot 10^1 & + 7 \cdot 10^0 \\ 2000 & + 0 & + 10 & + 7 \end{array}$$

## Hexadezimal

$$\begin{array}{ccc} 7 & E & 1 \\ 7 \cdot 16^2 + E \cdot 16^1 & + 1 \cdot 16^0 \\ 1792 & + 224 & + 1 \end{array}$$

# Umrechnung Dual-/Oktal-/Hexadezimalsystem

## ► Beispiele

Hexadezimal

1 9 4 8 . B 6

Binär

0001 1001 0100 1000 . 1011 0110 0

Oktal

1 4 5 1 0 . 5 5 4

Hexadezimal

7 B A 3 . B C 4

Binär

0111 1011 1010 0011 . 1011 1100 0100

Oktal

7 5 6 4 3 . 5 7 0 4

- Gruppieren von jeweils 3 bzw. 4 Bits
- bei Festkomma vom Dezimalpunkt aus nach außen

- ▶ Menschen rechnen im Dezimalsystem
- ▶ Winkel- und Zeitangaben auch im Sexagesimalsystem Basis: 60
- ▶ Digitalrechner nutzen (meistens) Dualsystem
  
- ▶ Algorithmen zur Umrechnung notwendig
- ▶ Exemplarisch Vorstellung von drei Varianten:
  1. vorberechnete Potenztabellen
  2. Divisionsrestverfahren
  3. Horner-Schema

## Vorgehensweise für Integerzahlen

- 1.a Subtraktion des größten Vielfachen einer Potenz des Zielsystems von der umzuwandelnden Zahl  
– gemäß der vorberechneten Potenztabelle
- 1.b Notation dieses größten Vielfachen (im Zielsystem)
- 2.a Subtraktion wiederum des größten Vielfachen vom verbliebenen Rest
- 2.b Addition dieses Vielfachen (im Zielsystem)
  - ▶ Wiederholen der Schritte 2.x, bis Rest = 0

# Potenztabellen Dual/Dezimal

Stelle	Wert	Stelle	Wert im Dualsystem
$2^0$	1	$10^0$	1
$2^1$	2	$10^1$	1010
$2^2$	4	$10^2$	110 0100
$2^3$	8	$10^3$	11 1110 1000
$2^4$	16	$10^4$	10 0111 0001 0000
$2^5$	32	$10^5$	0x1 86A0
$2^6$	64	$10^6$	0xF 42 40
$2^7$	128	$10^7$	0x98 96 80
$2^8$	256	$10^8$	0x5 F5 E1 00
$2^9$	512	$10^9$	0x3B 9ACA 00
$2^{10}$	1 024	$10^{10}$	0x2 54 0BE4 00
$2^{11}$	2 048	$10^{11}$	0x17 48 76 E8 00
$2^{12}$	4 096	$10^{12}$	0xE8D4A5 10 00
...			

- Umwandlung Dezimal- in Dualzahl

$$Z = (163)_{10}$$

163			
- 128	$2^7$		1000 0000
<hr/>			
35			
- 32	$2^5$	+	10 0000
<hr/>			
3			
- 2	$2^1$	+	10
<hr/>			
1			
- 1	$2^0$	+	1
<hr/>			
0			1010 0011

$$Z = (163)_{10} \leftrightarrow (1010\ 0011)_2$$

- Umwandlung Dual- in Dezimalzahl

$$Z = (1010\ 0011)_2$$

1010 0011			
– 110 0100	$1 \cdot 10^2$	100	
<hr/>			
0011 1111			
– 11 1100	$6 \cdot 10^1$	+ 60	
<hr/>			
11			
– 11	$3 \cdot 10^0$	+ 3	
<hr/>			
0			163

$$Z = (1010\ 0011)_2 \leftrightarrow (163)_{10}$$

- ▶ Division der umzuwandelnden Zahl im Ausgangssystem durch die Basis des Zielsystems
- ▶ Erneute Division des ganzzahligen Ergebnisses (ohne Rest) durch die Basis des Zielsystems, bis kein ganzzahliger Divisionsrest mehr bleibt

▶ Beispiel

$$\begin{array}{r} 163 : 2 = 81 \quad \text{Rest } 1 \quad 2^0 \\ 81 : 2 = 40 \quad \text{Rest } 1 \quad \vdots \\ 40 : 2 = 20 \quad \text{Rest } 0 \\ 20 : 2 = 10 \quad \text{Rest } 0 \\ 10 : 2 = 5 \quad \text{Rest } 0 \\ 5 : 2 = 2 \quad \text{Rest } 1 \quad \uparrow \text{ Leserichtung} \\ 2 : 2 = 1 \quad \text{Rest } 0 \quad \vdots \\ 1 : 2 = 0 \quad \text{Rest } 1 \quad 2^7 \end{array}$$
$$(163)_{10} \leftrightarrow (1010\ 0011)_2$$

- Umwandlung Dual- in Dezimalzahl

$$Z = (1010\ 0011)_2$$

$$(1010\ 0011)_2 : (1010)_2 = 1\ 0000 \quad \text{Rest } (11)_2 \cong 3 \quad 10^0$$

$$(1\ 0000)_2 : (1010)_2 = \quad 1 \quad \text{Rest } (110)_2 \cong 6 \quad 10^1$$

$$(1)_2 : (1010)_2 = \quad 0 \quad \text{Rest } (1)_2 \cong 1 \quad 10^2$$

$$Z = (1010\ 0011)_2 \leftrightarrow (163)_{10}$$

Hinweis: Division in Basis  $b$  folgt

# Divisionsrestverfahren: Beispiel (cont.)

- Umwandlung Dezimal- in Dualzahl

$$Z = (1492)_{10}$$

1492	:	2	=	746	Rest 0	$2^0$
746	:	2	=	373	Rest 0	:
373	:	2	=	186	Rest 1	
186	:	2	=	93	Rest 0	
93	:	2	=	46	Rest 1	
46	:	2	=	23	Rest 0	
23	:	2	=	11	Rest 1	
11	:	2	=	5	Rest 1	
5	:	2	=	2	Rest 1	↑ Leserichtung
2	:	2	=	1	Rest 0	:
1	:	2	=	0	Rest 1	$2^{10}$

$$Z = (1492)_{10} \leftrightarrow (101\ 1101\ 0100)_2$$

# Divisionsrestverfahren: Algorithmus

## Algorithmus

rechentechisch

darzustellende Zahl x

123

Basis q

2

a := x

while a > 0

    y<sub>n</sub> := a mod q

    a := a div q

end

n = 1

a = 123

(a > 0) = 1

a mod 2 = 1

a div 2 = 61

000000000000000001

Resultat

Takt

K. von der Heide [Hei05]  
Interaktives Skript T1  
stellen2stellen



- ▶ Darstellung einer Potenzsumme durch ineinander verschachtelte Faktoren

$$|z| = \sum_{i=0}^{n-1} a_i \cdot b^i = (\dots ((a_{n-1} \cdot b + a_{n-2}) \cdot b + a_{n-3}) \cdot b + \dots + a_1) \cdot b + a_0$$

Vorgehensweise:

- ▶ Darstellung der umzuwandelnden Zahl im Horner-Schema
- ▶ Durchführung der auftretenden Multiplikationen und Additionen im Zielsystem

► Umwandlung Dezimal- in Dualzahl

1. Darstellung als Potenzsumme

$$Z = (163)_{10} = (1 \cdot 10 + 6) \cdot 10 + 3$$

2. Faktoren und Summanden im Zielzahlensystem

$$(10)_{10} \leftrightarrow (1010)_2$$

$$(6)_{10} \leftrightarrow (110)_2$$

$$(3)_{10} \leftrightarrow (11)_2$$

$$(1)_{10} \leftrightarrow (1)_2$$

3. Arithmetische Operationen

$$1 \cdot 1010 = 1010$$

$$+ \quad 110$$

$$\hline 10000 \cdot 1010 = 10100000$$

$$+ \quad \quad 11$$

$$\hline 10100011$$

► Umwandlung Dual- in Dezimalzahl

1. Darstellung als Potenzsumme

$$Z = (10100011)_2 =$$

$$(((((((1 \cdot 10_2 + 0) \cdot 10_2 + 1) \cdot 10_2 + 0) \cdot 10_2 + 0) \cdot 10_2 + 0) \cdot 10_2 + 0) \cdot 10_2 + 1) \cdot 10_2 + 1$$

2. Faktoren und Summanden im Zielzahlensystem

$$(10)_2 \leftrightarrow (2)_{10}$$

$$(1)_2 \leftrightarrow (1)_{10}$$

$$(0)_2 \leftrightarrow (0)_{10}$$

# Horner-Schema: Beispiel (cont.)

## 3. Arithmetische Operationen

$$1 \cdot 2 = 2$$

$$+ 0$$

$$\hline 2 \cdot 2 = 4$$

$$+ 1$$

$$\hline 5 \cdot 2 = 10$$

$$+ 0$$

$$\hline 10 \cdot 2 = 20$$

$$+ 0$$

$$\hline 20 \cdot 2 = 40$$

$$+ 0$$

$$\hline 40 \cdot 2 = 80$$

$$+ 1$$

$$\hline 81 \cdot 2 = 162$$

$$+ 1$$

$$\hline 163$$

# Horner-Schema: Beispiel (cont.)

- ▶ Umwandlung Dual- in Dezimalzahl  
 $Z = (1011\ 1011\ 0111)_2 = (2\ 999)_{10}$



# Horner-Schema: Beispiel (cont.)

- Umwandlung Dual- in Dezimalzahl

$$Z = (1011\ 1011\ 0111)_2 = (2\ 999)_{10}$$

101110110111

$$1 + 2 \cdot 0 = 1$$

$$0 + 2 \cdot 1 = 2$$

$$1 + 2 \cdot 2 = 5$$

$$1 + 2 \cdot 5 = 11$$

$$1 + 2 \cdot 11 = 23$$

$$0 + 2 \cdot 23 = 46$$

$$1 + 2 \cdot 46 = 93$$

$$1 + 2 \cdot 93 = 187$$

$$0 + 2 \cdot 187 = 374$$

$$1 + 2 \cdot 374 = 749$$

$$1 + 2 \cdot 749 = 1\ 499$$

$$1 + 2 \cdot 1\ 499 = 2\ 999$$

# Horner-Schema: Beispiel (cont.)

- Umwandlung Dual- in Dezimalzahl

$$Z = (1011\ 1011\ 0111)_2 = (2\ 999)_{10}$$

101110110111

$$1 + 2 \cdot 0 = 1$$

$$0 + 2 \cdot 1 = 2$$

$$1 + 2 \cdot 2 = 5$$

$$1 + 2 \cdot 5 = 11$$

$$1 + 2 \cdot 11 = 23$$

$$0 + 2 \cdot 23 = 46$$

$$1 + 2 \cdot 46 = 93$$

$$1 + 2 \cdot 93 = 187$$

$$0 + 2 \cdot 187 = 374$$

$$1 + 2 \cdot 374 = 749$$

$$1 + 2 \cdot 749 = 1\ 499$$

$$1 + 2 \cdot 1\ 499 = 2\ 999$$

# Horner-Schema: Beispiel (cont.)

- Umwandlung Dual- in Dezimalzahl

$$Z = (1011\ 1011\ 0111)_2 = (2\ 999)_{10}$$

101110110111

$$1 + 2 \cdot 0 = 1$$

$$0 + 2 \cdot 1 = 2$$

$$1 + 2 \cdot 2 = 5$$

$$1 + 2 \cdot 5 = 11$$

$$1 + 2 \cdot 11 = 23$$

$$0 + 2 \cdot 23 = 46$$

$$1 + 2 \cdot 46 = 93$$

$$1 + 2 \cdot 93 = 187$$

$$0 + 2 \cdot 187 = 374$$

$$1 + 2 \cdot 374 = 749$$

$$1 + 2 \cdot 749 = 1\ 499$$

$$1 + 2 \cdot 1\ 499 = 2\ 999$$

# Horner-Schema: Beispiel (cont.)

- Umwandlung Dual- in Dezimalzahl

$$Z = (1011\ 1011\ 0111)_2 = (2\ 999)_{10}$$

101**1**10110111

$$1 + 2 \cdot 0 = 1$$

$$0 + 2 \cdot 1 = 2$$

$$1 + 2 \cdot 2 = 5$$

$$1 + 2 \cdot 5 = 11$$

$$1 + 2 \cdot 11 = 23$$

$$0 + 2 \cdot 23 = 46$$

$$1 + 2 \cdot 46 = 93$$

$$1 + 2 \cdot 93 = 187$$

$$0 + 2 \cdot 187 = 374$$

$$1 + 2 \cdot 374 = 749$$

$$1 + 2 \cdot 749 = 1\ 499$$

$$1 + 2 \cdot 1\ 499 = 2\ 999$$

# Horner-Schema: Beispiel (cont.)

- Umwandlung Dual- in Dezimalzahl

$$Z = (1011\ 1011\ 0111)_2 = (2\ 999)_{10}$$

1011**1**0110111

$$1 + 2 \cdot 0 = 1$$

$$0 + 2 \cdot 1 = 2$$

$$1 + 2 \cdot 2 = 5$$

$$1 + 2 \cdot 5 = 11$$

$$1 + 2 \cdot 11 = 23$$

$$0 + 2 \cdot 23 = 46$$

$$1 + 2 \cdot 46 = 93$$

$$1 + 2 \cdot 93 = 187$$

$$0 + 2 \cdot 187 = 374$$

$$1 + 2 \cdot 374 = 749$$

$$1 + 2 \cdot 749 = 1\ 499$$

$$1 + 2 \cdot 1\ 499 = 2\ 999$$

# Horner-Schema: Beispiel (cont.)

- Umwandlung Dual- in Dezimalzahl

$$Z = (1011\ 1011\ 0111)_2 = (2\ 999)_{10}$$

101110110111

$$1 + 2 \cdot 0 = 1$$

$$0 + 2 \cdot 1 = 2$$

$$1 + 2 \cdot 2 = 5$$

$$1 + 2 \cdot 5 = 11$$

$$1 + 2 \cdot 11 = 23$$

$$0 + 2 \cdot 23 = 46$$

$$1 + 2 \cdot 46 = 93$$

$$1 + 2 \cdot 93 = 187$$

$$0 + 2 \cdot 187 = 374$$

$$1 + 2 \cdot 374 = 749$$

$$1 + 2 \cdot 749 = 1\ 499$$

$$1 + 2 \cdot 1\ 499 = 2\ 999$$

# Horner-Schema: Beispiel (cont.)

- Umwandlung Dual- in Dezimalzahl

$$Z = (1011\ 1011\ 0111)_2 = (2\ 999)_{10}$$

101110**1**10111

$$1 + 2 \cdot 0 = 1$$

$$0 + 2 \cdot 1 = 2$$

$$1 + 2 \cdot 2 = 5$$

$$1 + 2 \cdot 5 = 11$$

$$1 + 2 \cdot 11 = 23$$

$$0 + 2 \cdot 23 = 46$$

$$1 + 2 \cdot 46 = 93$$

$$1 + 2 \cdot 93 = 187$$

$$0 + 2 \cdot 187 = 374$$

$$1 + 2 \cdot 374 = 749$$

$$1 + 2 \cdot 749 = 1\ 499$$

$$1 + 2 \cdot 1\ 499 = 2\ 999$$

# Horner-Schema: Beispiel (cont.)

- Umwandlung Dual- in Dezimalzahl

$$Z = (1011\ 1011\ 0111)_2 = (2\ 999)_{10}$$

101110110111

$$1 + 2 \cdot 0 = 1$$

$$0 + 2 \cdot 1 = 2$$

$$1 + 2 \cdot 2 = 5$$

$$1 + 2 \cdot 5 = 11$$

$$1 + 2 \cdot 11 = 23$$

$$0 + 2 \cdot 23 = 46$$

$$1 + 2 \cdot 46 = 93$$

$$1 + 2 \cdot 93 = 187$$

$$0 + 2 \cdot 187 = 374$$

$$1 + 2 \cdot 374 = 749$$

$$1 + 2 \cdot 749 = 1\ 499$$

$$1 + 2 \cdot 1\ 499 = 2\ 999$$

# Horner-Schema: Beispiel (cont.)

- Umwandlung Dual- in Dezimalzahl

$$Z = (1011\ 1011\ 0111)_2 = (2\ 999)_{10}$$

101110110111

$$1 + 2 \cdot 0 = 1$$

$$0 + 2 \cdot 1 = 2$$

$$1 + 2 \cdot 2 = 5$$

$$1 + 2 \cdot 5 = 11$$

$$1 + 2 \cdot 11 = 23$$

$$0 + 2 \cdot 23 = 46$$

$$1 + 2 \cdot 46 = 93$$

$$1 + 2 \cdot 93 = 187$$

$$0 + 2 \cdot 187 = 374$$

$$1 + 2 \cdot 374 = 749$$

$$1 + 2 \cdot 749 = 1\ 499$$

$$1 + 2 \cdot 1\ 499 = 2\ 999$$

# Horner-Schema: Beispiel (cont.)

- Umwandlung Dual- in Dezimalzahl

$$Z = (1011\ 1011\ 0111)_2 = (2\ 999)_{10}$$

101110110111

$$1 + 2 \cdot 0 = 1$$

$$0 + 2 \cdot 1 = 2$$

$$1 + 2 \cdot 2 = 5$$

$$1 + 2 \cdot 5 = 11$$

$$1 + 2 \cdot 11 = 23$$

$$0 + 2 \cdot 23 = 46$$

$$1 + 2 \cdot 46 = 93$$

$$1 + 2 \cdot 93 = 187$$

$$0 + 2 \cdot 187 = 374$$

$$1 + 2 \cdot 374 = 749$$

$$1 + 2 \cdot 749 = 1\ 499$$

$$1 + 2 \cdot 1\ 499 = 2\ 999$$

# Horner-Schema: Beispiel (cont.)

- Umwandlung Dual- in Dezimalzahl

$$Z = (1011\ 1011\ 0111)_2 = (2\ 999)_{10}$$

10111011011

$$1 + 2 \cdot 0 = 1$$

$$0 + 2 \cdot 1 = 2$$

$$1 + 2 \cdot 2 = 5$$

$$1 + 2 \cdot 5 = 11$$

$$1 + 2 \cdot 11 = 23$$

$$0 + 2 \cdot 23 = 46$$

$$1 + 2 \cdot 46 = 93$$

$$1 + 2 \cdot 93 = 187$$

$$0 + 2 \cdot 187 = 374$$

$$1 + 2 \cdot 374 = 749$$

$$1 + 2 \cdot 749 = 1499$$

$$1 + 2 \cdot 1499 = 2999$$

# Horner-Schema: Beispiel (cont.)

- Umwandlung Dual- in Dezimalzahl

$$Z = (1011\ 1011\ 0111)_2 = (2\ 999)_{10}$$

101110110111

$$1 + 2 \cdot 0 = 1$$

$$0 + 2 \cdot 1 = 2$$

$$1 + 2 \cdot 2 = 5$$

$$1 + 2 \cdot 5 = 11$$

$$1 + 2 \cdot 11 = 23$$

$$0 + 2 \cdot 23 = 46$$

$$1 + 2 \cdot 46 = 93$$

$$1 + 2 \cdot 93 = 187$$

$$0 + 2 \cdot 187 = 374$$

$$1 + 2 \cdot 374 = 749$$

$$1 + 2 \cdot 749 = 1\ 499$$

$$1 + 2 \cdot 1\ 499 = 2\ 999$$

# Zahlenbereich bei fester Wortlänge

Anzahl der Bits	Zahlenbereich jeweils von 0 bis ( $2^n - 1$ )
4-bit	$2^4 = 16$
8-bit	$2^8 = 256$
10-bit	$2^{10} = 1\,024$
12-bit	$2^{12} = 4\,096$
16-bit	$2^{16} = 65\,536$
20-bit	$2^{20} = 1\,048\,576$
24-bit	$2^{24} = 16\,777\,216$
32-bit	$2^{32} = 4\,294\,967\,296$
48-bit	$2^{48} = 281\,474\,976\,710\,656$
64-bit	$2^{64} = 18\,446\,744\,073\,709\,551\,616$

Für die vereinfachte Schreibweise von großen bzw. sehr kleinen Werten ist die Präfixangabe als Abkürzung von Zehnerpotenzen üblich. Beispiele:

- ▶ Lichtgeschwindigkeit:  $300\,000\text{ Km/s} = 30\text{ cm/ns}$
- ▶ Ruheenergie des Elektrons:  $0,51\text{ MeV}$
- ▶ Strukturbreite heutiger Mikrochips:  $14\text{ nm}$
- ▶ usw.

Es gibt entsprechende Präfixe auch für das Dualsystem. Dazu werden Vielfache von  $2^{10} = 1024 \approx 1000$  verwendet.

# Präfixe für Einheiten im Dezimalsystem

Faktor	Name	Symbol	Faktor	Name	Symbol
$10^{24}$	yotta	Y	$10^{-24}$	yocto	y
$10^{21}$	zetta	Z	$10^{-21}$	zepto	z
$10^{18}$	exa	E	$10^{-18}$	atto	a
$10^{15}$	peta	P	$10^{-15}$	femto	f
$10^{12}$	tera	T	$10^{-12}$	pico	p
$10^9$	giga	G	$10^{-9}$	nano	n
$10^6$	mega	M	$10^{-6}$	micro	$\mu$
$10^3$	kilo	K	$10^{-3}$	milli	m
$10^2$	hecto	h	$10^{-2}$	centi	c
$10^1$	deka	da	$10^{-1}$	dezi	d

Faktor	Name	Symbol	Langname
$2^{60}$	exbi	Ei	exabinary
$2^{50}$	pebi	Pi	petabinary
$2^{40}$	tebi	Ti	terabinary
$2^{30}$	gibi	Gi	gigabinary
$2^{20}$	mebi	Mi	megabinary
$2^{10}$	kibi	Ki	kilobinary

Beispiele: 1 kibibit = 1 024 bit  
1 kilobit = 1 000 bit  
1 megabit = 1 048 576 bit  
1 gibibit = 1 073 741 824 bit

IEC-60027-2, Letter symbols to be used in electrical technology

In der Praxis werden die offiziellen Präfixe nicht immer sauber verwendet. Meistens ergibt sich die Bedeutung aber aus dem Kontext. Bei Speicherbausteinen sind Zweierpotenzen üblich, bei Festplatten dagegen die dezimale Angabe.

- ▶ DRAM-Modul mit 1 GB Kapazität: gemeint sind  $2^{30}$  Bytes
- ▶ Flash-Speicherkarte 4 GB Kapazität: gemeint sind  $2^{32}$  Bytes
- ▶ Festplatte mit Angabe 1 TB Kapazität: typisch  $10^{12}$  Bytes
- ▶ die tatsächliche angezeigte verfügbare Kapazität ist oft geringer, weil das jeweilige Dateisystem Platz für seine eigenen Verwaltungsinformationen belegt.

Darstellung von **gebrochenen Zahlen** als Erweiterung des Stellenwertsystems durch Erweiterung des Laufindex zu negativen Werten:

$$\begin{aligned} |z| &= \sum_{i=0}^{n-1} a_i \cdot b^i + \sum_{i=-\infty}^{i=-1} a_i \cdot b^i \\ &= \sum_{i=-\infty}^{n-1} a_i \cdot b^i \end{aligned}$$

mit  $a_i \in N$  und  $0 \leq a_i < b$ .

- ▶ Der erste Summand bezeichnet den ganzzahligen Anteil, während der zweite Summand für den gebrochenen Anteil steht.

▶  $2^{-1} = 0,5$

$2^{-2} = 0,25$

$2^{-3} = 0,125$

$2^{-4} = 0,0625$

$2^{-5} = 0,03125$

$2^{-6} = 0,015625$

$2^{-7} = 0,0078125$

$2^{-8} = 0,00390625$

...

- ▶ alle Dualbrüche sind im Dezimalsystem exakt darstellbar (d.h. mit endlicher Wortlänge)

- ▶ dies gilt umgekehrt **nicht**

# Nachkommastellen im Dualsystem (cont.)

- ▶ gebrochene Zahlen können je nach Wahl der Basis evtl. nur als unendliche periodische Brüche dargestellt werden
- ▶ insbesondere erfordern viele endliche Dezimalbrüche im Dualsystem unendliche periodische Brüche
- ▶ Beispiel: Dezimalbrüche, eine Nachkommastelle

B=10	B=2	B=2	B=10
0,1	0,00011	0,001	0,125
0,2	0,0011	0,010	0,25
0,3	0,01001	0,011	0,375
0,4	0,0110	0,100	0,5
0,5	0,1	0,101	0,625
0,6	0,1001	0,110	0,75
0,7	0,10110	0,111	0,875
0,8	0,1100		
0,9	0,11100		

## Potenztafel zur Umrechnung

▶ Potenztafel	$2^{-1} = 0,5$	$2^{-7} = 0,0078125$
	$2^{-2} = 0,25$	$2^{-8} = 0,00390625$
	$2^{-3} = 0,125$	$2^{-9} = 0,001953125$
	$2^{-4} = 0,0625$	$2^{-10} = 0,0009765625$
	$2^{-5} = 0,03125$	$2^{-11} = 0,00048828125$
	$2^{-6} = 0,015625$	$2^{-12} = 0,000244140625$

- ▶ Beispiel: Dezimal 0,3

Berechnung durch Subtraktion der Werte

$$\begin{aligned}(0,3)_{10} &= 0 \cdot 2^{-1} + 1 \cdot 2^{-2} + 0 \cdot 2^{-3} + 0 \cdot 2^{-4} + 1 \cdot 2^{-5} + 1 \cdot 2^{-6} + \dots \\ &= 2^{-2} + 2^{-5} + 2^{-6} + 2^{-9} + \dots \\ &= (0,01001)_2\end{aligned}$$

## Divisionsrestverfahren

- ▶ statt Division: bei Nachkommastellen Multiplikation  $\cdot 2$ 
  - ▶ man nimmt den Dezimalbruch immer mit 2 mal
  - ▶ Resultat  $< 1$ : eine 0 an den Dualbruch anfügen  
–"–  $\geq 1$ : eine 1 –"–  
und den ganzzahligen Anteil streichen: –1,0
  - ▶ Ende, wenn Ergebnis 1,0 (wird zu 0)  
–"– wenn Rest sich wiederholt  $\Rightarrow$  **Periode**

- ▶ Beispiel: Dezimal 0,59375

$$\begin{array}{rcll} 2 \cdot 0,59375 & = & 1,1875 & \rightarrow 1 & 2^{-1} \\ 2 \cdot 0,1875 & = & 0,375 & \rightarrow 0 & \vdots \\ 2 \cdot 0,375 & = & 0,75 & \rightarrow 0 & \downarrow \text{Leserichtung} \\ 2 \cdot 0,75 & = & 1,5 & \rightarrow 1 & \vdots \\ 2 \cdot 0,5 & = & 1,0 & \rightarrow 1 & 2^{-5} \end{array}$$

$(0,59375)_{10} \leftrightarrow (0,10011)_2$

Drei gängige Varianten zur Darstellung negativer Zahlen

1. Betrag und Vorzeichen
2. Exzess-Codierung (Offset-basiert)
3. **Komplementdarstellung**
  - ▶ Integerrechnung häufig im Zweierkomplement
  - ▶ Gleitkommadarstellung mit Betrag und Vorzeichen
  - ▶  $-$  Exponent als Exzess-Codierung

- ▶ Auswahl eines Bits als Vorzeichenbit
- ▶ meistens das MSB (engl. *most significant bit*)
- ▶ restliche Bits als Dualzahl interpretiert
- ▶ Beispiel für 4-bit Wortbreite:

0000	+0	1000	-0
0001	+1	1001	-1
0010	+2	1010	-2
0011	+3	1011	-3
0100	+4	1100	-4
0101	+5	1101	-5
0110	+6	1110	-6
0111	+7	1111	-7

- doppelte Codierung der Null: +0, -0
- Rechenwerke für Addition/Subtraktion aufwändig

- ▶ einfache Um-Interpretation der Binärcodierung

$$z = Z - \text{offset}$$

- ▶ mit  $z$  vorzeichenbehafteter Wert,  $Z$  binäre Ganzzahl,
- ▶ beliebig gewählter Offset
- Null wird also nicht mehr durch  $000\dots 0$  dargestellt
- + Größenvergleich zweier Zahlen bleibt einfach
- ▶ Anwendung: Exponenten im IEEE 754 Gleitkommaformat
- ▶ und für einige Audioformate

# Exzess-Codierung: Beispiele

Bitmuster	Binärcode	Exzess-8	Exzess-6	( $z = Z - \text{offset}$ )
0000	0	-8	-6	
0001	1	-7	-5	
0010	2	-6	-4	
0011	3	-5	-3	
0100	4	-4	-2	
0101	5	-3	-1	
0110	6	-2	0	
0111	7	-1	1	
1000	8	0	2	
1001	9	1	3	
1010	10	2	4	
1011	11	3	5	
1100	12	4	6	
1101	13	5	7	
1110	14	6	8	
1111	15	7	9	



Definition: das ***b*-Komplement** einer Zahl *z* ist

$$K_b(z) = b^n - z, \quad \text{für } z \neq 0 \\ = 0, \quad \text{für } z = 0$$

- ▶ *b*: die Basis (des Stellenwertsystems)
- ▶ *n*: Anzahl der zu berücksichtigenden Vorkommastellen
- ▶ mit anderen Worten:  $K_b(z) + z = b^n$

- ▶ Stellenwertschreibweise

$$z = -a_{n-1} \cdot b^{n-1} + \sum_{i=-m}^{n-2} a_i \cdot b^i$$

- ▶ Dualsystem: 2-Komplement
- ▶ Dezimalsystem: 10-Komplement

# *b*-Komplement: Beispiele


$$\begin{array}{llll} b = 10 & n = 4 & K_{10}(3\,763)_{10} & = 10^4 - 3\,763 = 6\,237_{10} \\ & n = 2 & K_{10}(0,3763)_{10} & = 10^2 - 0,3763 = 99,6237_{10} \\ & n = 0 & K_{10}(0,3763)_{10} & = 10^0 - 0,3763 = 0,6237_{10} \\ \\ b = 2 & n = 2 & K_2(10,01)_2 & = 2^2 - 10,01_2 = 01,11_2 \\ & n = 8 & K_2(10,01)_2 & = 2^8 - 10,01_2 = 1111\,1101,11_2 \end{array}$$



Definition: das  $(b - 1)$ -**Komplement** einer Zahl  $z$  ist

$$\begin{aligned} K_{b-1}(z) &= b^n - b^{-m} - z, & \text{für } z \neq 0 \\ &= 0, & \text{für } z = 0 \end{aligned}$$

- ▶  $b$ : die Basis des Stellenwertsystems
- ▶  $n$ : Anzahl der zu berücksichtigenden Vorkommastellen
- ▶  $m$ : Anzahl der Nachkommastellen
  
- ▶ Dualsystem: 1-Komplement
- ▶ Dezimalsystem: 9-Komplement



# $(b - 1)$ -Komplement / $b$ -Komplement: Trick


$$K_{b-1}(z) = b^n - b^{-m} - z, \quad \text{für } z \neq 0$$

- ▶ im Fall  $m = 0$  gilt offenbar  $K_b(z) = K_{b-1}(z) + 1$
- ⇒ das  $(b - 1)$ -Komplement kann sehr einfach berechnet werden:  
es werden einfach die einzelnen Bits/Ziffern invertiert.
- ▶ Dualsystem:      1-Komplement                      1100 1001  
                          alle Bits invertieren                      0011 0110
- ▶ Dezimalsystem: 9-Komplement                      24 453  
                          alle Ziffern invertieren                      75 546  
                           $0 \leftrightarrow 9$   $1 \leftrightarrow 8$   $2 \leftrightarrow 7$   $3 \leftrightarrow 6$   $4 \leftrightarrow 5$   
                          Summe:    99 999 = 100 000 - 1
- ⇒ das  $b$ -Komplement kann sehr einfach berechnet werden:  
es werden einfach die einzelnen Bits/Ziffern invertiert  
und 1 an der niedrigsten Stelle aufaddiert.



# $(b - 1)$ -Komplement / $b$ -Komplement: Trick (cont.)

- ▶ Dualsystem: 2-Komplement 1100 1001  
Bits invertieren +1 0011 0111  
Summe: 1 0000 0000
- ▶ Dezimalsystem: 10-Komplement 24 453  
Ziffern invertieren +1 75 547  
 $0 \leftrightarrow 9$   $1 \leftrightarrow 8$   $2 \leftrightarrow 7$   $3 \leftrightarrow 6$   $4 \leftrightarrow 5$   
Summe: 100 000



- ▶ bei Rechnung mit fester Stellenzahl  $n$  gilt:

$$K_b(z) + z = b^n = 0$$

weil  $b^n$  gerade nicht mehr in  $n$  Stellen hineinpasst

- ▶ also gilt für die Subtraktion auch:

$$x - y = x + K_b(y)$$

⇒ Subtraktion kann also durch Addition des  $b$ -Komplements ersetzt werden

- ▶ und für Integerzahlen gilt außerdem


$$x - y = x + K_{b-1}(y) + 1$$

# Subtraktion mit Einer- und Zweierkomplement


- ▶ Subtraktion ersetzt durch Addition des Komplements

Dezimal	1-Komplement	2-Komplement
<u>10</u>	<u>0000 1010</u>	<u>0000 1010</u>
+(-3)	1111 1100	1111 1101
<u>+7</u>	<u>1 0000 0110</u>	<u>1 0000 0111</u>
Übertrag:	addieren +1	verwerfen
	<u>0000 0111</u>	<u>0000 0111</u>


## Beispiel für 4-bit Zahlen



2-Komplement



1-Komplement



Betrag+Vorzeichen

- ▶ Komplement-Arithmetik als Winkeladdition (siehe *Kapitel 6*)
- ▶ Web-Anwendung: *Visualisierung im Zahlenkreis* (JavaScript, see: [Kor16])

# Darstellung negativer Zahlen: Beispiele

N Dezimal	N Binär	-N VZ+Betrag	-N 1-Komplement	-N 2-Komplement	-N Exzess 128
1	0000 0001	1000 0001	1111 1110	1111 1111	0111 1111
2	0000 0010	1000 0010	1111 1101	1111 1110	0111 1110
3	0000 0011	1000 0011	1111 1100	1111 1101	0111 1101
4	0000 0100	1000 0100	1111 1011	1111 1100	0111 1100
5	0000 0101	1000 0101	1111 1010	1111 1011	0111 1011
6	0000 0110	1000 0110	1111 1001	1111 1010	0111 1010
7	0000 0111	1000 0111	1111 1000	1111 1001	0111 1001
8	0000 1000	1000 1000	1111 0111	1111 1000	0111 1000
9	0000 1001	1000 1001	1111 0110	1111 0111	0111 0111
10	0000 1010	1000 1010	1111 0101	1111 0110	0111 0110
20	0001 0100	1001 0100	1110 1011	1110 1100	0110 1100
30	0001 1110	1001 1110	1110 0001	1110 0010	0110 0010
40	0010 1000	1010 1000	1101 0111	1101 1000	0101 1000
50	0011 0010	1011 0010	1100 1101	1100 1110	0100 1110
60	0011 1100	1011 1100	1100 0011	1100 0100	0100 0100
70	0100 0110	1100 0110	1011 1001	1011 1010	0011 1010
80	0101 0000	1101 0000	1010 1111	1011 0000	0011 0000
90	0101 1010	1101 1010	1010 0101	1010 0110	0010 0110
100	0110 0100	1110 0100	1001 1011	1001 1100	0001 1100
127	0111 1111	1111 1111	1000 0000	1000 0001	0000 0001
128	—	—	—	1000 0000	0000 0000

Wie kann man „wissenschaftliche“ Zahlen darstellen?

- ▶ Masse der Sonne  $1,989 \cdot 10^{30}$  Kg
- ▶ Ladung eines Elektrons 0,000 000 000 000 000 000 16 C
- ▶ Anzahl der Atome pro Mol 602 300 000 000 000 000 000 000
- ...

Darstellung im Stellenwertsystem?

- ▶ gleichzeitig sehr große und sehr kleine Zahlen notwendig
- ▶ entsprechend hohe Zahl der Vorkomma- und Nachkommastellen
- ▶ durchaus möglich (Java3D: 256-bit Koordinaten)
- ▶ aber normalerweise sehr unpraktisch
- ▶ typische Messwerte haben nur ein paar Stellen Genauigkeit

Grundidee: **halblogarithmische Darstellung einer Zahl:**

- ▶ Vorzeichen (+1 oder -1)
- ▶ *Mantisse* als normale Zahl im Stellenwertsystem
- ▶ *Exponent* zur Angabe der Größenordnung

$$z = \textit{sign} \cdot \textit{mantisse} \cdot \textit{basis}^{\textit{exponent}}$$

- ▶ handliche Wertebereiche für Mantisse und Exponent
- ▶ arithmetische Operationen sind effizient umsetzbar
- ▶ Wertebereiche für ausreichende Genauigkeit wählen

Hinweis: rein logarithmische Darstellung wäre auch möglich, aber Addition/Subtraktion sind dann sehr aufwändig.

$$z = (-1)^s \cdot m \cdot 10^e$$

- ▶  $s$  Vorzeichenbit
  - ▶  $m$  Mantisse als Festkomma-Dezimalzahl
  - ▶  $e$  Exponent als ganze Dezimalzahl
- 
- ▶ Schreibweise in C/Java:  $\langle \text{Vorzeichen} \rangle \langle \text{Mantisse} \rangle E \langle \text{Exponent} \rangle$ 

6.023E23	$6,023 \cdot 10^{23}$	Avogadro-Zahl
1.6E-19	$1,6 \cdot 10^{-19}$	Elementarladung des Elektrons

# Gleitkomma: Beispiel für Zahlenbereiche


5.7 Ziffern und Zahlen - Gleitkomma und IEEE 754

64-040 Rechnerstrukturen

Stellen		Zahlenbereich	
Mantisse	Exponent	$0 \leftarrow$	$\rightarrow \infty$
3	1	$10^{-12}$	$10^9$
3	2	$10^{-102}$	$10^{99}$
3	3	$10^{-1002}$	$10^{999}$
3	4	$10^{-10002}$	$10^{9999}$
4	1	$10^{-13}$	$10^9$
4	2	$10^{-103}$	$10^{99}$
4	3	$10^{-1003}$	$10^{999}$
4	4	$10^{-10003}$	$10^{9999}$
5	1	$10^{-14}$	$10^9$
5	2	$10^{-104}$	$10^{99}$
5	3	$10^{-1004}$	$10^{999}$
5	4	$10^{-10004}$	$10^{9999}$
10	3	$10^{-1009}$	$10^{999}$
20	3	$10^{-1019}$	$10^{999}$

- ▶ 1937 Zuse: Z1 mit 22-bit Gleitkomma-Datenformat
- ▶ 195x Verbreitung von Gleitkomma-Darstellung für numerische Berechnungen
- ▶ 1980 Intel 8087: erster Koprozessor-Chip, ca. 45 000 Transistoren, ca. 50K FLOPS/s
- ▶ 1985 IEEE 754 Standard für Gleitkomma
- ▶ 1989 Intel 486 mit integriertem Koprozessor
- ▶ 1995 Java-Spezifikation fordert IEEE 754
- ▶ 1996 ASCI-RED: 1 TFLOPS ( 9 152 Pentium Pro)
- ▶ 2008 Roadrunner: 1 PFLOPS (12 960 Cell)
- ...

FLOPS := Floating-Point Operations Per Second



- ▶ Darstellung üblicherweise als Betrag+Vorzeichen
- ▶ negative und positive Zahlen gleichberechtigt (symmetrisch)
- ▶ separate Darstellung für den Wert Null
- ▶ sieben Zahlenbereiche: siehe Bild
- ▶ relativer Abstand benachbarter Zahlen bleibt ähnlich (vgl. dagegen Integer:  $0/1, 1/2, 2/3, \dots, 65\,535/65\,536, \dots$ )

$$z = (-1)^s \cdot m \cdot 10^e$$

- ▶ diese Darstellung ist bisher nicht eindeutig:

$$123 \cdot 10^0 = 12,3 \cdot 10^1 = 1,23 \cdot 10^2 = 0,123 \cdot 10^3 = \dots$$

## normalisierte Darstellung

- ▶ Exponent anpassen, bis Mantisse im Bereich  $1 \leq m < b$  liegt
- ⇒ Darstellung ist dann eindeutig
- ⇒ im Dualsystem: erstes Vorkommabit ist dann 1 und muss nicht explizit gespeichert werden
- ▶ evtl. zusätzlich sehr kleine Zahlen nicht-normalisiert

bis 1985 ein Wildwuchs von Gleitkomma-Formaten:

- ▶ unterschiedliche Anzahl Bits in Mantisse und Exponent
- ▶ Exponent mit Basis 2, 10, oder 16
- ▶ diverse Algorithmen zur Rundung
- ▶ jeder Hersteller mit eigener Variante
- Numerische Algorithmen nicht portabel


1985: Publikation des Standards IEEE 754 zur Vereinheitlichung

- ▶ klare Regeln, auch für Rundungsoperationen
- ▶ große Akzeptanz, mittlerweile der universale Standard
- ▶ 2008: IEEE 754-2008 mit 16- und 128-bit Formaten

Details: unter anderem in [en.wikipedia.org/wiki/IEEE\\_754](http://en.wikipedia.org/wiki/IEEE_754) oder in Goldberg [Gol91]

- ▶ 32-bit Format: einfache Genauigkeit (*single precision, float*)

Bits 1            8                    23



- ▶ 64-bit Format: doppelte Genauigkeit (*double precision, double*)

Bits 1            11                            52



- ▶ Mantisse als normalisierte Dualzahl:  $1 \leq m < 2$
- ▶ Exponent in Exzess-127 bzw. Exzess-1023 Codierung
- ▶ einige Sonderwerte: Null (+0, -0), NaN, Infinity

Eigenschaft	einfache	doppelte Genauigkeit
Bits im Vorzeichen	1	1
Bits im Exponenten	8	11
Bits in der Mantisse	23	52
Bits insgesamt	32	64
Exponentensystem	Exzess 127	Exzess 1023
Exponentenbereich	$-126 \dots + 127$	$-1022 \dots + 1023$
kleinste normalisierte Zahl	$2^{-126}$	$2^{-1022}$
größte $-"-$	$\approx 2^{126}$	$\approx 2^{1024}$
$\hat{=}$ Dezimalbereich	$\approx 10^{-38} \dots 10^{38}$	$\approx 10^{-308} \dots 10^{308}$
kleinste nicht normalisierte Zahl	$\approx 10^{-45}$	$\approx 10^{-324}$

The screenshot shows a software interface for demonstrating IEEE-754 floating-point numbers. At the top right, the text "IEEE-754" is displayed in blue. Below it is a dropdown menu with "short real" selected. On the left, a text input field contains the decimal number "178.125". Below this field, the binary representation is shown: a sign bit "0" (green), an 8-bit exponent "10000110" (red), an implicit leading "1." (blue), and a 23-bit mantissa "01100100010000000000000" (blue). Labels "± Exponent" and "Mantisse" are positioned above the respective parts of the binary string. A vertical blue label "implizit" is placed between the exponent and mantissa fields.

- ▶ Zahlenformat wählen (float=short real, double=long real)
- ▶ Dezimalzahl in oberes Textfeld eingeben
- ▶ Mantisse/Exponent/Vorzeichen in unteres Textfeld eingeben
- ▶ andere Werte werden jeweils aktualisiert

K. von der Heide [Hei05], Interaktives Skript T1, demoieeee754

The screenshot shows a software interface for the IEEE-754 demo. At the top right, the text "IEEE-754" is displayed in blue. Below it is a dropdown menu with "short real" and "long real" options, where "long real" is currently selected. On the left, a text box contains the decimal number "178.125". Below this, the IEEE-754 format is visualized: a sign bit "±" is shown as "0" in a green box; the "Exponent" is "1000000110" in a red box; the "Mantisse" (mantissa) is "1.011001000100" in a blue box. A vertical blue label "implizit" is positioned between the exponent and the mantissa, indicating the implicit leading "1" in the mantissa.

- ▶ Genauigkeit bei float: 23+1 bits, ca. 6...7 Dezimalstellen
  - ▶ Genauigkeit bei double: 52+1 bits, ca. 16 Dezimalstellen
- Erinnerung:  $\log_2(10) = \ln(10)/\ln(2) \approx 3,322$

- ▶ 1-bit Vorzeichen 8-bit Exponent (Exzess-127), 23-bit Mantisse

$$z = (-1)^s \cdot 2^{(eeee\ eeee-127)} \cdot 1, mmmm\ mmmm\ mmmm \dots mmm$$

- ▶ 1 1000 0000 1110 0000 0000 0000 0000 000

$$\begin{aligned} z &= -1 \cdot 2^{(128-127)} \cdot (1 + 0,5 + 0,25 + 0,125 + 0) \\ &= -1 \cdot 2 \cdot 1,875 = -3,750 \end{aligned}$$

- ▶ 0 1111 1110 0001 0011 0000 0000 0000 000

$$\begin{aligned} z &= +1 \cdot 2^{(254-127)} \cdot (1 + 2^{-4} + 2^{-7} + 2^{-8}) \\ &= 2^{127} \cdot 1,07421875 = 1,953965 \cdot 10^{38} \end{aligned}$$

# Beispiele: float (cont.)

$$z = (-1)^s \cdot 2^{(eeee\ eeee-127)} \cdot 1, mmmm\ mmmm\ mmmm \dots mmm$$

▶ 1 0000 0001 0000 0000 0000 0000 0000 0000

$$\begin{aligned} z &= -1 \cdot 2^{(1-127)} \cdot (1 + 0 + 0 + \dots + 0) \\ &= -1 \cdot 2^{-126} \cdot 1,0 = -1,1755 \cdot 10^{-38} \end{aligned}$$

▶ 0 0111 1111 0000 0000 0000 0000 0000 001

$$\begin{aligned} z &= +1 \cdot 2^{(127-127)} \cdot (1 + 2^{-23}) \\ &= 1 \cdot (1 + 0,0000001) = 1,0000001 \end{aligned}$$

```
public static void main( String[] args ) {
    p( "1", "01111111", "000000000000000000000000000000" );
}
public void p( String s, String e, String m ) {
    int    sign = (Integer.parseInt( s, 2 ) & 0x1) << 31;
    int    exponent = (Integer.parseInt( e, 2 ) & 0xFF) << 23;
    int    mantisse = (Integer.parseInt( m, 2 ) & 0x007FFFFFFF);
    int    bits = sign | exponent | mantisse;
    float  f = Float.intBitsToFloat( bits );
    System.out.println( dumpIntBits(bits) + " " + f );
}
public String dumpIntBits( int i ) {
    StringBuffer sb = new StringBuffer();
    for( int mask=0x80000000; mask != 0; mask = mask >>> 1 ) {
        sb.append( ((i & mask) != 0) ? "1" : "0" );
    }
    return sb.toString();
}
```

```
10111111100000000000000000000000 -1.0
00111111100000000000000000000000 1.0
001111111000000000000000000000001 1.0000001
01000000010000000000000000000000 3.0
01000000011000000000000000000000 3.5
01000000011100000000000000000000 3.75
01000000011111111111111111111111 3.9999998
01000000011000000000000000000000 6.0
01000011100000000000000000000000 256.0
00000000100000000000000000000000 1.17549435E-38
11000000011100000000000000000000 -3.75
01111111010000000000000000000000 2.5521178E38
01111111000010011000000000000000 1.8276885E38
01111111011111111111111111111111 3.4028235E38
01111111100000000000000000000000 Infinity
11111111100000000000000000000000 -Infinity
01111111110000000000000000000000 NaN
01111111100000111100000000000000 NaN
```

Addition von Gleitkommazahlen  $y = a_1 + a_2$

- ▶ Skalierung des betragsmäßig kleineren Summanden
- ▶ Erhöhen des Exponenten, bis  $e_1 = e_2$  gilt
- ▶ gleichzeitig entsprechendes Skalieren der Mantisse  $\Rightarrow$  schieben
- ▶ Achtung: dabei verringert sich die effektive Genauigkeit des kleineren Summanden
  
- ▶ anschließend Addition/Subtraktion der Mantissen
- ▶ ggf. Normalisierung des Resultats
  
- ▶ Beispiele in den Übungen

$$a = 9,725 \cdot 10^7 \quad b = 3,016 \cdot 10^6$$

$$y = (a + b)$$

$$= (9,725 \cdot 10^7 + 0,3016 \cdot 10^7) \quad \text{Angleichung der Exponenten}$$

$$= (9,725 + 0,3016) \cdot 10^7 \quad \text{Distributivgesetz}$$

$$= (10,0266) \cdot 10^7 \quad \text{Addition der Mantissen}$$

$$= 1,00266 \cdot 10^8 \quad \text{Normalisierung}$$

$$= 1,003 \cdot 10^8 \quad \text{Runden bei fester Stellenzahl}$$

- ▶ normalerweise nicht informationstreu !

## Probleme bei Subtraktion zweier Gleitkommazahlen

### Fall 1 Exponenten stark unterschiedlich

- ▶ kleinere Zahl wird soweit skaliert, dass von der Mantisse (fast) keine gültigen Bits übrigbleiben
- ▶ kleinere Zahl geht verloren, bzw. Ergebnis ist stark ungenau
- ▶ Beispiel:  $1.0E20 + 3.14159 = 1.0E20$

### Fall 2 Exponenten gleich, Mantissen fast gleich

- ▶ fast alle Bits der Mantisse löschen sich aus
- ▶ Resultat hat nur noch wenige Bits effektiver Genauigkeit

Multiplikation von Gleitkommazahlen  $y = a_1 \cdot a_2$

- ▶ Multiplikation der Mantissen und Vorzeichen

Anmerkung: Vorzeichen  $s_i$  ist hier  $-1^{sBit}$

Berechnung als  $sBit = sBit_1 \text{ XOR } sBit_2$

- ▶ Addition der Exponenten
- ▶ ggf. Normalisierung des Resultats

$$y = (s_1 \cdot s_2) \cdot (m_1 \cdot m_2) \cdot b^{e_1 + e_2}$$

Division entsprechend:

- ▶ Division der Mantissen und Vorzeichen
- ▶ Subtraktion der Exponenten
- ▶ ggf. Normalisierung des Resultats

$$y = (s_1 / s_2) \cdot (m_1 / m_2) \cdot b^{e_1 - e_2}$$

- ▶ schnelle Verarbeitung großer Datenmengen
  - ▶ Statusabfrage nach jeder einzelnen Operation unbequem
  - ▶ trotzdem Hinweis auf aufgetretene Probleme wichtig
- ⇒ *Inf* (*infinity*): spezieller Wert für plus/minus Unendlich  
Beispiele:  $2/0$ ,  $-3/0$ ,  $\arctan(\pi)$ , usw.
- ⇒ *NaN* (*not-a-number*): spezieller Wert für ungültige Operation  
Beispiele:  $\sqrt{-1}$ ,  $\arcsin(2,0)$ ,  $Inf/Inf$ , usw.

# IEEE 754: Infinity *Inf*, Not-a-Number *NaN*, $\pm 0$ (cont.)

normalisiert  $\forall 0 < Exp < Max$  jedes Bitmuster

denormalisiert  $\forall 00\dots 0$  jedes Bitmuster  $\neq 00\dots 0$

0  $\forall 00\dots 0$   $00\dots 0$

*Inf*  $\forall 11\dots 1$   $00\dots 0$

*NaN*  $\forall 11\dots 1$  jedes Bitmuster  $\neq 00\dots 0$

- ▶ Rechnen mit *Inf* funktioniert normal:  $0/Inf = 0$
- ▶ NaN für undefinierte Werte:  $\text{sqrt}(-1)$ ,  $\text{arcsin}(2.0)$ , ...
- ▶ jede Operation mit *NaN* liefert wieder *NaN*

java FloatInfNaNDemo

```
0 / 0 = NaN
1 / 0 = Infinity
-1 / 0 = -Infinity
1 / Infinity = 0.0
Infinity + Infinity = Infinity
Infinity + -Infinity = NaN
Infinity * -Infinity = -Infinity
Infinity + NaN = NaN
sqrt(2) = 1.4142135623730951
sqrt(-1) = NaN
0 + NaN = NaN
NaN == NaN? = false
Infinity > NaN? = false
```


Achtung

Achtung

- ▶ die Differenz zwischen den beiden Gleitkommazahlen, die einer gegebenen Zahl am nächsten liegen
- ▶ diese beiden Werte unterscheiden sich im niederwertigsten Bit der Mantisse  $\Rightarrow$  Wertigkeit des LSB
- ▶ daher ein Maß für die erreichbare Genauigkeit
  
- ▶ IEEE 754 fordert eine Genauigkeit von 0,5 ULP für die elementaren Operationen: Addition, Subtraktion, Multiplikation, Division, Quadratwurzel  
= der bestmögliche Wert
- ▶ gute Mathematik-Software garantiert  $\leq 1$  ULP auch für höhere Funktionen: Logarithmus, Sinus, Cosinus usw.
- ▶ Progr.sprachenunterstützung, z.B. `java.lang.Math.ulp( double d )`



- ▶ sorgfältige Behandlung von Rundungsfehlern essentiell
- ▶ teilweise Berechnung mit zusätzlichen Schutzstellen
- ▶ dadurch Genauigkeit  $\pm 1$  ULP für alle Funktionen
- ▶ ziemlich komplexe Sache
  
- ▶ in dieser Vorlesung nicht weiter vertieft
- ▶ beim Einsatz von numerischen Algorithmen essenziell



- ▶ die meisten Rechner sind für eine Wortlänge optimiert
- ▶ 8-bit, 16-bit, 32-bit, 64-bit, ... Maschinen
- ▶ die jeweils typische Länge eines Integerwertes
- ▶ und meistens auch von Speicheradressen
- ▶ zusätzlich Teile oder Vielfache der Wortlänge unterstützt
  
- ▶ 32-bit Rechner
  - ▶ Wortlänge für Integerwerte ist 32-bit
  - ▶ adressierbarer Speicher ist  $2^{32}$  Bytes (4 GiB)
  - ▶ bereits zu knapp für speicherhungrige Applikationen
- ▶ derzeit Übergang zu 64-bit Rechnern (PCs)
- ▶ kleinere Wortbreiten: *embedded*-Systeme (Steuerungsrechner), Mobilgeräte etc.

- ▶ gängige Prozessoren unterstützen mehrere Datentypen
- ▶ entsprechend der elementaren Datentypen in C, Java, ...
- ▶ `void*` ist ein **Pointer** (Referenz, Speicheradresse)
- ▶ Beispiel für die Anzahl der Bytes:

C Datentyp	DEC Alpha	typ. 32-bit	Intel IA-32 (x86)
<code>int</code>	4	4	4
<code>long int</code>	8	4	4
<code>char</code>	1	1	1
<code>short</code>	2	2	2
<code>float</code>	4	4	4
<code>double</code>	8	8	8
<code>long double</code>	8	8	10/12
<code>void *</code>	8	4	4

# Datentypen auf Maschinenebene (cont.)

## Abhängigkeiten (!)

- ▶ Prozessor
- ▶ Betriebssystem
- ▶ Compiler

segment word size	16 bit			32 bit					64 bit				
	Microsoft	Borland	Watcom	Microsoft	Intel Windows	Borland	Watcom	Gnu v.3.x	Intel Linux	Microsoft	Intel Windows	Gnu	Intel Linux
bool	2	1	1	1	1	1	1	1	1	1	1	1	1
char	1	1	1	1	1	1	1	1	1	1	1	1	1
wchar_t		2		2	2	2	2	2	2	2	2	4	4
short int	2	2	2	2	2	2	2	2	2	2	2	2	2
int	2	2	2	4	4	4	4	4	4	4	4	4	4
long int	4	4	4	4	4	4	4	4	4	4	4	8	8
__int64				8	8			8	8	8	8	8	8
enum	2	2	1	4	4	4	4	4	4	4	4	4	4
float	4	4	4	4	4	4	4	4	4	4	4	4	4
double	8	8	8	8	8	8	8	8	8	8	8	8	8
long double	10	10	8	8	16	10	8	12	12	8	16	16	16
__m64				8	8					8		8	8
__m128				16	16				16	16	16	16	16
__m256					32				32		32		32
pointer	2	2	2	4	4	4	4	4	4	8	8	8	8
far pointer	4	4	4										
function pointer	2	2	2	4	4	4	4	4	4	8	8	8	8
data member pointer (min)	2	4	6	4	4	8	4	4	4	4	4	8	8
data member pointer (max)		4	6	12	12	8	12	4	4	12	12	8	8
member function pointer (min)	2	12	6	4	4	12	4	8	8	8	8	16	16
member function pointer (max)		12	6	16	16	12	16	8	8	24	24	16	16

[www.agner.org/optimize/calling\\_conventions.pdf](http://www.agner.org/optimize/calling_conventions.pdf)

Table 1 shows how many bytes of storage various objects use for different compilers.

- [BO15] R.E. Bryant, D.R. O'Hallaron:  
*Computer systems – A programmers perspective.*  
3rd global ed., Pearson Education Ltd., 2015.  
ISBN 978-1-292-10176-7. [csapp.cs.cmu.edu](http://csapp.cs.cmu.edu)
- [TA14] A.S. Tanenbaum, T. Austin: *Rechnerarchitektur – Von der digitalen Logik zum Parallelrechner.*  
6. Auflage, Pearson Deutschland GmbH, 2014.  
ISBN 978-3-86894-238-5
- [lfr10] G. Ifrac: *Universalgeschichte der Zahlen.*  
Tolkemitt bei Zweitausendeins, 2010.  
ISBN 978-3-942048-31-6
- [Kor16] Laszlo Korte: *TAMS Tools for eLearning.*  
Uni Hamburg, FB Informatik, 2016, BSc Thesis. [tams.informatik.uni-hamburg.de/research/software/tams-tools](http://tams.informatik.uni-hamburg.de/research/software/tams-tools)

[Gol91] D. Goldberg: *What every computer scientist should know about floating-point.* in: *ACM Computing Surveys* 23 (1991), March, Nr. 1, S. 5–48.

[www.validlab.com/goldberg/paper.pdf](http://www.validlab.com/goldberg/paper.pdf)

[Knu08] D.E. Knuth: *The Art of Computer Programming, Volume 4, Fascicle 0, Introduction to Combinatorial Algorithms and Boolean Functions.*  
Addison-Wesley Professional, 2008. ISBN 978-0-321-53496-5

[Knu09] D.E. Knuth: *The Art of Computer Programming, Volume 4, Fascicle 1, Bitwise Tricks & Techniques; Binary Decision Diagrams.*  
Addison-Wesley Professional, 2009. ISBN 978-0-321-58050-4

- [Hei05] K. von der Heide: *Vorlesung: Technische Informatik 1 — interaktives Skript*. Universität Hamburg, FB Informatik, 2005.  
[tams.informatik.uni-hamburg.de/lectures/2004ws/vorlesung/t1](http://tams.informatik.uni-hamburg.de/lectures/2004ws/vorlesung/t1)  
Float/Double-Demonstration: [demoieee754](#)
- [Omo94] A.R. Omondi: *Computer Arithmetic Systems – Algorithms, Architecture and Implementations*. Prentice-Hall International, 1994. ISBN 0-13-334301-4
- [Kor01] I. Koren: *Computer Arithmetic Algorithms*. 2nd edition, CRC Press, 2001. ISBN 978-1-568-81160-4.  
[www.ecs.umass.edu/ece/koren/arith](http://www.ecs.umass.edu/ece/koren/arith)
- [Spa76] O. Spaniol: *Arithmetik in Rechenanlagen*. B. G. Teubner, 1976. ISBN 3-519-02332-6



1. Einführung
2. Digitalrechner
3. Moore's Law
4. Information
5. Ziffern und Zahlen

## 6. Arithmetik

Addition und Subtraktion

Multiplikation


Division

Höhere Funktionen

Mathematische Eigenschaften

Literatur

7. Zeichen und Text
8. Logische Operationen





9. Codierung
10. Schaltfunktionen
11. Schaltnetze
12. Schaltwerke
13. Rechnerarchitektur
14. Instruction Set Architecture
15. Assembler-Programmierung
16. Pipelining
17. Parallelarchitekturen
18. Speicherhierarchie



# Wiederholung: Stellenwertsystem („Radixdarstellung“)

- ▶ Wahl einer geeigneten Zahlenbasis  $b$  („Radix“)
  - ▶ 10: Dezimalsystem
  - ▶ 16: Hexadezimalsystem (Sedezimalsystem)
  - ▶ 2: Dualsystem
- ▶ Menge der entsprechenden Ziffern  $\{0, 1, \dots, b - 1\}$
- ▶ inklusive einer besonderen Ziffer für den Wert Null
- ▶ Auswahl der benötigten Anzahl  $n$  von Stellen

$$|z| = \sum_{i=0}^{n-1} a_i \cdot b^i$$

$b$  Basis     $a_i$  Koeffizient an Stelle  $i$

- ▶ universell verwendbar, für beliebig große Zahlen

C:

- ▶ Zahlenbereiche definiert in Headerdatei `/usr/include/limits.h`  
`LONG_MIN`, `LONG_MAX`, `ULONG_MAX`, etc.
- ▶ Zweierkomplement (signed), Ganzzahl (unsigned)
- ▶ die Werte sind plattformabhängig (!)

Java:

- ▶ 16-bit, 32-bit, 64-bit Zweierkomplementzahlen
- ▶ Wrapper-Klassen `Short`, `Integer`, `Long`

```
Short.MAX_VALUE      =      32767
Integer.MIN_VALUE    = -2147483648
Integer.MAX_VALUE    =  2147483647
Long.MIN_VALUE       = -9223372036854775808L
...
```

- ▶ Werte sind für die Sprache fest definiert


- ▶ funktioniert genau wie im Dezimalsystem
- ▶ Addition mehrstelliger Zahlen erfolgt stellenweise
- ▶ Additionsmatrix:

$$\begin{array}{c|cc} + & 0 & 1 \\ \hline 0 & 0 & 1 \\ 1 & 1 & 10 \end{array}$$

- ▶ Beispiel

$$\begin{array}{r} 10110011 \\ + 00111001 \\ \hline \text{Ü } 11 \quad 11 \\ \hline 11101100 \end{array} \quad \begin{array}{r} = 179 \\ = 57 \\ \hline 11 \\ \hline = 236 \end{array}$$

Integer addition




[BO15]

- ▶ Wortbreite der Operanden ist  $w$ , hier 4-bit
- ▶ Zahlenbereich der Operanden  $x, y$  ist  $0 \dots (2^w - 1)$
- ▶ Zahlenbereich des Resultats  $s$  ist  $0 \dots (2^{w+1} - 2)$


# unsigned Addition: Visualisierung (cont.)

Unsigned addition (4-bit word)



[BO15]

- ▶ Wortbreite der Operanden **und des Resultats** ist  $w$
- ⇒ Überlauf, sobald das Resultat größer als  $(2^w - 1)$
- ⇒ oberstes Bit geht verloren



- ▶ Wortbreite ist  $w$
- ▶ Zahlenbereich der Operanden  $x, y$  ist  $0 \dots (2^w - 1)$
- ▶ Zahlenbereich des Resultats  $s$  ist  $0 \dots (2^{w+1} - 2)$
- ▶ Werte  $s \geq 2^w$  werden in den Bereich  $0 \dots 2^w - 1$  abgebildet

- ▶ Subtraktion mehrstelliger Zahlen erfolgt stellenweise
- ▶ (Minuend - Subtrahend), Überträge berücksichtigen

- ▶ Beispiel

$$\begin{array}{r} 1011\ 0011 \\ - 0011\ 1001 \\ \hline \text{Ü } 1111 \\ \hline 111\ 1010 \end{array} \quad \begin{array}{r} = 179 \\ = 57 \\ \hline = 122 \end{array}$$

- ▶ Alternative: Ersetzen der Subtraktion durch Addition des  $b$ -Komplements

- ▶ bei Rechnung mit fester Stellenzahl  $n$  gilt:

$$K_b(z) + z = b^n = 0$$

weil  $b^n$  gerade nicht mehr in  $n$  Stellen hineinpasst

- ▶ also gilt für die Subtraktion auch:


$$x - y = x + K_b(y)$$

⇒ Subtraktion kann also durch Addition des  $b$ -Komplements ersetzt werden

- ▶ und für Integerzahlen gilt außerdem

$$x - y = x + K_{b-1}(y) + 1$$


Two's complement addition (4-bit word)



[BO15]

- ▶ Wortbreite der Operanden ist  $w$ , hier 4-bit
  - ▶ Zahlenbereich der Operanden  $x, y$  ist  $-2^{w-1} .. (2^{w-1} - 1)$
  - ▶ Zahlenbereich des Resultats  $s$  ist  $-2^w .. (2^w - 2)$
- ⇒ Überlauf in beide Richtungen möglich

# signed Addition: Überlauf



- ▶ Wortbreite des Resultats ist  $w$ : Bereich  $-2^{w-1} .. (2^{w-1} - 1)$
- ▶ Überlauf positiv wenn Resultat  $\geq 2^{w-1}$ : Summe negativ  
-"- negativ -"-  $< -2^{w-1}$ : Summe positiv

- ▶ Erkennung eines Überlaufs bei der Addition?
- ▶ wenn beide Operanden das gleiche Vorzeichen haben und sich das Vorzeichen des Resultats unterscheidet
- ▶ Java-Codebeispiel

```
int a, b, sum;           // operands and sum
boolean ovf;            // ovf flag indicates overflow

sum = a + b;
ovf = ((a < 0) == (b < 0)) && ((a < 0) != (sum < 0));
```

# Subtraktion mit Einer- und Zweierkomplement

- ▶ Subtraktion ersetzt durch Addition des Komplements

Dezimal	1-Komplement	2-Komplement
$\begin{array}{r} 10 \\ +(-3) \\ \hline +7 \end{array}$	$\begin{array}{r} 0000\ 1010 \\ 1111\ 1100 \\ \hline 1\ 0000\ 0110 \end{array}$	$\begin{array}{r} 0000\ 1010 \\ 1111\ 1101 \\ \hline 1\ 0000\ 0111 \end{array}$
Übertrag:	$\begin{array}{r} \text{addieren} \quad +1 \\ \hline 0000\ 0111 \end{array}$	$\begin{array}{r} \text{verwerfen} \\ \hline 0000\ 0111 \end{array}$

- ▶ das  **$b$ -Komplement** einer Zahl  $z$  ist


$$\begin{aligned} K_b(z) &= b^n - z, & \text{für } z \neq 0 \\ &= 0, & \text{für } z = 0 \end{aligned}$$

- ▶ das  **$(b - 1)$ -Komplement** einer Zahl  $z$  ist


$$\begin{aligned} K_{b-1}(z) &= b^n - b^{-m} - z, & \text{für } z \neq 0 \\ &= 0, & \text{für } z = 0 \end{aligned}$$

# Veranschaulichung: Zahlenkreis


## Beispiel für 4-bit Zahlen



2-Komplement



1-Komplement




Betrag+Vorzeichen

► Komplement-Arithmetik als Winkeladdition

# Zahlenkreis: Addition, Subtraktion

2-Kompl.



$$0010 + 0100 = 0110$$

$$0100 + 0101 = \mathbf{1001}$$

$$0110 - 0010 = 0100$$

$$0010 \quad 1110$$


$$0100$$

$$0101$$

$$0110$$

# Zahlenkreis: Addition, Subtraktion (cont.)

2-Kompl.



$$1110 + 1101 = 1011$$

$$1110 + 1001 = \mathbf{0111}$$

$$1110 + 0110 = 0100$$

1110


1101

1001

0110

# Zahlenkreis: Addition, Subtraktion (cont.)

1-Kompl.



$$0010 + 0100 = 0110$$

$$0100 + 0101 = 1001$$

$$0110 + 1101 + 1 = 0100$$

$$0010 \quad 1101$$


$$0100$$

$$0101$$

$$0110$$

# Zahlenkreis: Addition, Subtraktion (cont.)

1-Kompl.



$$1101+1100+1=1010$$

$$1101+1000=0101$$

$$1101+0110+1=0100$$

1101

1100

1000

0110



- ▶ für hardwarenahe Programme und Treiber
- ▶ für modulare Arithmetik („multi-precision arithmetic“)
- ▶ aber evtl. ineffizient (vom Compiler schlecht unterstützt)
  
- ▶ Vorsicht vor solchen Fehlern

```
unsigned int i, cnt = ...;  
for( i = cnt-2; i >= 0; i-- ) {  
    a[i] += a[i+1];  
}
```


- ▶ Bit-Repräsentation wird nicht verändert
- ▶ kein Effekt auf positiven Zahlen
- ▶ Negative Werte als (große) positive Werte interpretiert

```
short int          x = 15213;
unsigned short int ux = (unsigned short) x; // 15213

short int          y = -15213;
unsigned short int uy = (unsigned short) y; // 50323
```

- ▶ Schreibweise für Konstanten:
  - ▶ ohne weitere Angabe: signed
  - ▶ Suffix „U“ für unsigned: 0U, 4294967259U

# in C: unsigned / signed Interpretation



- ▶ Arithmetische Ausdrücke:
  - ▶ bei gemischten Operanden: Auswertung als unsigned
  - ▶ auch für die Vergleichsoperationen  $<$ ,  $>$ ,  $==$ ,  $<=$ ,  $>=$
  - ▶ Beispiele für Wortbreite 32-bit:

Konstante 1	Relation	Konstante 2	Auswertung	Resultat
0	==	0U	unsigned	1
-1	<	0	signed	1
-1	<	0U	unsigned	0
2147483647	>	-2147483648	signed	1
2147483647U	>	-2147483648	unsigned	0
2147483647	>	(int) 2147483648U	signed	1
-1	>	-2	signed	1
(unsigned) -1	>	-2	unsigned	1

Fehler



- ▶ Gegeben:  $w$ -bit Integer  $x$
- ▶ Umwandeln in  $w + k$ -bit Integer  $x'$  mit gleichem Wert?
- ▶ **Sign-Extension:** Vorzeichenbit kopieren

$$x' = x_{w-1}, \dots, x_{w-1}, x_{w-1}, x_{w-2}, \dots, x_0$$

- ▶ Zahlenbeispiele

0110	4-bit signed: +6
0000 0110	8-bit signed: +6
0000 0000 0000 0110	16-bit signed: +6
1110	4-bit signed: -2
1111 1110	8-bit signed: -2
1111 1111 1111 1110	16-bit signed: -2

# Java Puzzlers No.5

J. Bloch, N. Gafter: *Java Puzzlers: Traps, Pitfalls, and Corner Cases*, Addison-Wesley 2005

6.1 Arithmetik - Addition und Subtraktion

64-040 Rechnerstrukturen

```
public static void main( String[] args ) {  
    System.out.println(  
        Long.toHexString( 0x1000000000L + 0xcafebabe ));  
}
```

- ▶ Programm addiert zwei Konstanten, Ausgabe in Hex-Format
- ▶ Was ist das Resultat der Rechnung?

0xffffffffcafebabe	(sign-extension!)
0x0000000100000000	
<hr/>	
Ü 11111110	
<hr/> <hr/>	
00000000cafebabe	

# Ariane-5 Absturz

6.1 Arithmetik - Addition und Subtraktion

64-040 Rechnerstrukturen



# Ariane-5 Absturz (cont.)

- ▶ Erstflug der Ariane-5 („V88“) am 04. Juni 1996
- ▶ Kurskorrektur wegen vermeintlich falscher Fluglage
- ▶ Selbstzerstörung der Rakete nach 36,7 Sekunden
- ▶ Schaden ca. 635 M€ (teuerster Softwarefehler der Geschichte?)
  
- ▶ bewährte Software von Ariane-4 übernommen
- ▶ aber Ariane-5 viel schneller als Ariane-4
- ▶ 64-bit Gleitkommawert für horizontale Geschwindigkeit
- ▶ Umwandlung in 16-bit Integer: dabei Überlauf
  
- ▶ [https://de.wikipedia.org/wiki/Ariane\\_V88](https://de.wikipedia.org/wiki/Ariane_V88)

- ▶ funktioniert genau wie im Dezimalsystem
- ▶  $p = a \cdot b$  mit Multiplikator  $a$  und Multiplikand  $b$
- ▶ Multiplikation von  $a$  mit je einer Stelle des Multiplikanten  $b$
- ▶ Addition der Teilterme
  
- ▶ Multiplikationsmatrix ist sehr einfach:

$$\begin{array}{c|cc} \cdot & 0 & 1 \\ \hline 0 & 0 & 0 \\ 1 & 0 & 1 \end{array}$$

# Multiplikation im Dualsystem (cont.)


► Beispiel

$$\begin{array}{r} 10110011 \cdot 1101 = 179 \cdot 13 = 2327 \\ \hline 10110011 \quad 1 \\ 10110011 \quad 1 \\ 00000000 \quad 0 \\ 10110011 \quad 1 \\ \hline \text{Ü } 11101111 \\ \hline \hline 100100010111 \end{array}$$





- ▶ bei Wortbreite  $w$  bit
  - ▶ Zahlenbereich der Operanden:  $0 \dots (2^w - 1)$
  - ▶ Zahlenbereich des Resultats:  $0 \dots (2^w - 1)^2 = 2^{2w} - 2^{w+1} + 1$
- ⇒ bis zu  $2w$  bits erforderlich
- ▶ C:            Resultat enthält nur die unteren  $w$  bits
  - ▶ Java:        keine unsigned Integer
  - ▶ Hardware: teilweise zwei Register *high*, *low* für die oberen und unteren Bits des Resultats





- ▶ Zahlenbereich der Operanden:  $-2^{w-1} .. (2^{w-1} - 1)$
  - ▶ Zahlenbereich des Resultats:  $-2^{w-1} .. (2^{2w-2})$
- ⇒ bis zu  $2w$  bits erforderlich

- ▶ C, Java: Resultat enthält nur die unteren  $w$  bits
- ▶ Überlauf wird ignoriert

```
int i = 100*200*300*400; // -1894967296
```

- ▶ Repräsentation der unteren Bits des Resultats entspricht der unsigned Multiplikation
- ⇒ kein separater Algorithmus erforderlich  
Beweis: siehe Bryant, O'Hallaron: Abschnitt 2.3.5 [BO15]

# Java Puzzlers No. 3

J. Bloch, N. Gafter: *Java Puzzlers: Traps, Pitfalls, and Corner Cases*, Addison-Wesley 2005

6.2 Arithmetik - Multiplikation


64-040 Rechnerstrukturen

```
public static void main( String args[] ) {  
    final long MICROS_PER_DAY = 24 * 60 * 60 * 1000 * 1000;  
    final long MILLIS_PER_DAY = 24 * 60 * 60 * 1000;  
    System.out.println( MICROS_PER_DAY / MILLIS_PER_DAY );  
}
```

- ▶ druckt den Wert 5, nicht 1000...
- ▶ MICROS\_PER\_DAY mit 32-bit berechnet, dabei Überlauf
- ▶ Konvertierung nach 64-bit long erst bei Zuweisung
- ▶ long-Konstante schreiben:  $24L * 60 * 60 * 1000 * 1000$



- ▶  $d = a/b$  mit Dividend  $a$  und Divisor  $b$
- ▶ funktioniert genau wie im Dezimalsystem
- ▶ schrittweise Subtraktion des Divisors
- ▶ Berücksichtigen des „Stellenversetzens“
- ▶ in vielen Prozessoren nicht (oder nur teilweise) durch Hardware unterstützt
- ▶ daher deutlich langsamer als Multiplikation



► Beispiele

$$100_{10}/3_{10} = 110\ 0100_2/11_2 = 10\ 0001_2$$

$$\begin{array}{r} 1100100 \ / \ 11 = 0100001 \\ 1 \qquad \qquad \qquad 0 \\ 11 \qquad \qquad \qquad 1 \\ -11 \\ \hline 0 \qquad \qquad \qquad 0 \\ 0 \qquad \qquad \qquad 0 \\ 1 \qquad \qquad \qquad 0 \\ 10 \qquad \qquad \qquad 0 \\ 100 \qquad \qquad \qquad 1 \\ -11 \\ \hline 1 \qquad \qquad \qquad 1 \text{ (Rest)} \end{array}$$

# Division im Dualsystem (cont.)

$$91_{10}/13_{10} = 101\ 1011_2/1101_2 = 111_2$$

$$\begin{array}{r} 1011011 \ / \ 1101 = 0111 \\ 1011 \qquad \qquad \qquad 0 \\ 10110 \qquad \qquad \qquad 1 \\ -1101 \\ \hline 10011 \qquad \qquad \qquad 1 \\ -1101 \\ \hline 01101 \qquad \qquad \qquad 1 \\ -1101 \\ \hline 0 \end{array}$$



Berechnung von  $\sqrt{x}$ ,  $\log x$ ,  $\exp x$ ,  $\sin x$ , ... ?

- ▶ Approximation über Polynom (Taylor-Reihe) bzw. Approximation über rationale Funktionen
  - ▶ vorberechnete Koeffizienten für höchste Genauigkeit
  - ▶ Ausnutzen mathematischer Identitäten für Skalierung
- ▶ Sukzessive Approximation über iterative Berechnungen
  - ▶ Beispiele: Quadratwurzel und Reziprok-Berechnung
  - ▶ häufig schnelle (quadratische) Konvergenz
- ▶ Berechnungen erfordern nur die Grundrechenarten



- ▶ Berechnung des Reziprokwerts  $y = 1/x$  über

$$y_{i+1} = y_i \cdot (2 - x \cdot y_i)$$

- ▶ geeigneter Startwert  $y_0$  als Schätzung erforderlich

- ▶ Beispiel  $x = 3$ ,  $y_0 = 0,5$ :

$$\begin{aligned}y_1 &= 0,5 \cdot (2 - 3 \cdot 0,5) &&= 0,25 \\y_2 &= 0,25 \cdot (2 - 3 \cdot 0,25) &&= 0,3125 \\y_3 &= 0,3125 \cdot (2 - 3 \cdot 0,3125) &&= 0,33203125 \\y_4 &= 0,3332824 \\y_5 &= 0,3333333332557231 \\y_6 &= 0,3333333333333333\end{aligned}$$

# Quadratwurzel: Heron-Verfahren für $\sqrt{x}$

## Babylonisches Wurzelziehen

- ▶ Sukzessive Approximation von  $y = \sqrt{x}$  gemäß

$$y_{n+1} = \frac{y_n + x/y_n}{2}$$

- ▶ quadratische Konvergenz in der Nähe der Lösung
- ▶ Anzahl der gültigen Stellen verdoppelt sich mit jedem Schritt
  
- ▶ aber langsame Konvergenz fernab der Lösung
- ▶ Lookup-Tabelle und Tricks für brauchbare Startwerte  $y_0$



Welche mathematischen Eigenschaften gelten bei der Informationsverarbeitung, in der gewählten Repräsentation?

Beispiele:

▶ Gilt  $x^2 \geq 0$ ?

- ▶ float: ja
- ▶ signed integer: nein

▶ Gilt  $(x + y) + z = x + (y + z)$ ?

- ▶ integer: ja
- ▶ float: nein

$$1.0\text{E}20 + (-1.0\text{E}20 + 3.14) = 0$$



## unsigned Arithmetik

- ▶ Wortbreite auf  $w$  begrenzt
- ▶ kommutative Gruppe / Abel'sche Gruppe
  - ▶ Abgeschlossenheit  $0 \leq a \oplus_w^u b \leq 2^w - 1$
  - ▶ Kommutativgesetz  $a \oplus_w^u b = b \oplus_w^u a$
  - ▶ Assoziativgesetz  $a \oplus_w^u (b \oplus_w^u c) = (a \oplus_w^u b) \oplus_w^u c$
  - ▶ neutrales Element  $a \oplus_w^u 0 = a$
  - ▶ Inverses  $a \oplus_w^u \bar{a} = 0; \bar{a} = 2^w - a$

## signed Arithmetik

## 2-Komplement

- ▶ Wortbreite auf  $w$  begrenzt
- ▶ signed und unsigned Addition sind auf Bit-Ebene identisch

$$a \oplus_w^s b = U2S(S2U(a) \oplus_w^u S2U(b))$$

⇒ isomorphe Algebra zu  $\oplus_w^u$

- ▶ kommutative Gruppe / Abel'sche Gruppe
  - ▶ Abgeschlossenheit  $-2^{w-1} \leq a \oplus_w^s b \leq 2^{w-1} - 1$
  - ▶ Kommutativgesetz  $a \oplus_w^s b = b \oplus_w^s a$
  - ▶ Assoziativgesetz  $a \oplus_w^s (b \oplus_w^s c) = (a \oplus_w^s b) \oplus_w^s c$
  - ▶ neutrales Element  $a \oplus_w^s 0 = a$
  - ▶ Inverses  $a \oplus_w^s \bar{a} = 0; \quad \bar{a} = -a, a \neq -2^{w-1}$   
 $a, a = -2^{w-1}$



## unsigned Arithmetik

- ▶ Wortbreite auf  $w$  begrenzt
- ▶ Modulo-Arithmetik  $a \otimes_w^u b = (a \cdot b) \bmod 2^w$
- ▶  $\otimes_w^u$  und  $\oplus_w^u$  bilden einen kommutativen Ring
  - ▶  $\oplus_w^u$  ist eine kommutative Gruppe
  - ▶ Abgeschlossenheit  $0 \leq a \otimes_w^u b \leq 2^w - 1$
  - ▶ Kommutativgesetz  $a \otimes_w^u b = b \otimes_w^u a$
  - ▶ Assoziativgesetz  $a \otimes_w^u (b \otimes_w^u c) = (a \otimes_w^u b) \otimes_w^u c$
  - ▶ neutrales Element  $a \otimes_w^u 1 = a$
  - ▶ Distributivgesetz  $a \otimes_w^u (b \oplus_w^u c) = (a \otimes_w^u b) \oplus_w^u (a \otimes_w^u c)$

## signed Arithmetik

- ▶ signed und unsigned Multiplikation sind auf Bit-Ebene identisch
- ▶ ...

## isomorphe Algebren

- ▶ unsigned Addition und Multiplikation; Wortbreite  $w$
- ▶ signed Addition und Multiplikation; Wortbreite  $w$  2-Kompl.
- ▶ isomorph zum Ring der ganzen Zahlen *modulo*  $2^w$
- ▶ Ordnungsrelation im Ring der ganzen Zahlen
  - ▶  $a > 0 \quad \longrightarrow \quad a + b > b$
  - ▶  $a > 0, b > 0 \longrightarrow a \cdot b > 0$
  - ▶ diese Relationen gelten nicht bei Rechnerarithmetik


Überlauf!



# Gleitkomma Addition

## Vergleich mit kommutativer Gruppe

- ▶ Abgeschlossen? Ja
- ▶ Kommutativ? Ja
- ▶ Assoziativ? Nein  
(Überlauf, Rundungsfehler)
- ▶ Null ist neutrales Element? Ja
- ▶ Inverses Element existiert? Fast  
(außer für NaN und Infinity)
- ▶ Monotonie?  $a \geq b \longrightarrow (a + c) \geq (b + c)$  Fast  
(außer für NaN und Infinity)






# Gleitkomma Multiplikation

## Vergleich mit kommutativem Ring


- ▶ Abgeschlossen? Ja  
(aber Infinity oder NaN möglich)
- ▶ Kommutativ? Ja
- ▶ Assoziativ? Nein  
(Überlauf, Rundungsfehler)
- ▶ Eins ist neutrales Element? Ja
- ▶ Distributivgesetz? Nein
- ▶ Monotonie?  $a \geq b; c \geq 0 \rightarrow (a \cdot c) \geq (b \cdot c)$  Fast  
(außer für NaN und Infinity)



- [BO15] R.E. Bryant, D.R. O'Hallaron:  
*Computer systems – A programmers perspective.*  
3rd global ed., Pearson Education Ltd., 2015.  
ISBN 978-1-292-10176-7. [csapp.cs.cmu.edu](http://csapp.cs.cmu.edu)
- [TA14] A.S. Tanenbaum, T. Austin: *Rechnerarchitektur –  
Von der digitalen Logik zum Parallelrechner.*  
6. Auflage, Pearson Deutschland GmbH, 2014.  
ISBN 978-3-86894-238-5



- [Omo94] A.R. Omondi: *Computer Arithmetic Systems – Algorithms, Architecture and Implementations*. Prentice-Hall International, 1994. ISBN 0–13–334301–4
- [Kor01] I. Koren: *Computer Arithmetic Algorithms*. 2nd edition, CRC Press, 2001. ISBN 978–1–568–81160–4.  
[www.ecs.umass.edu/ece/koren/arith](http://www.ecs.umass.edu/ece/koren/arith)
- [Spa76] O. Spaniol: *Arithmetik in Rechenanlagen*. B. G. Teubner, 1976. ISBN 3–519–02332–6





1. Einführung
2. Digitalrechner
3. Moore's Law
4. Information
5. Ziffern und Zahlen
6. Arithmetik
7. **Zeichen und Text**
  - Ad-Hoc Codierungen
  - ASCII und ISO-8859
  - Unicode
  - Tipps und Tricks
  - base64-Codierung
  - Literatur
8. Logische Operationen





9. Codierung
10. Schaltfunktionen
11. Schaltnetze
12. Schaltwerke
13. Rechnerarchitektur
14. Instruction Set Architecture
15. Assembler-Programmierung
16. Pipelining
17. Parallelarchitekturen
18. Speicherhierarchie





- ▶ Ad-Hoc Codierungen
  - ▶ Flaggen-Alphabet
  - ▶ Braille-Code
  - ▶ Morse-Code
- ▶ ASCII und ISO-8859-1
- ▶ Unicode




- ▶ **Zeichen:** engl. *character*  
Element  $z$  aus einer zur Darstellung von Information vereinbarten, einer Abmachung unterliegenden, endlichen Menge  $Z$  von Elementen
- ▶ Die Menge  $Z$  heißt **Zeichensatz** oder **Zeichenvorrat**  
engl. *character set*
- ▶ **Binärzeichen:** engl. *binary element, binary digit, bit*  
Jedes der Zeichen aus einem Vorrat / aus einer Menge von zwei Symbolen
- ▶ **Numerischer Zeichensatz:** Zeichenvorrat aus Ziffern und/oder Sonderzeichen zur Darstellung von Zahlen
- ▶ **Alphanumerischer Zeichensatz:** Zeichensatz aus (mindestens) den Dezimalziffern und den Buchstaben des gewöhnlichen Alphabets, meistens auch mit Sonderzeichen (Leerzeichen, Punkt, Komma usw.)

- ▶ **Alphabet:** engl. *alphabet*  
Ein in vereinbarter Reihenfolge geordneter Zeichenvorrat
- ▶ **Zeichenkette:** engl. *string*  
Eine Folge von Zeichen
- ▶ **Wort:** engl. *word*  
Eine Folge von Zeichen, die in einem gegebenen Zusammenhang als Einheit bezeichnet wird
- ▶ Worte mit 8 bit werden als **Byte** bezeichnet
- ▶ **Stelle:** engl. *position*  
Die Lage/Position eines Zeichens innerhalb einer Zeichenkette

# Flaggen-Signale


7.1 Zeichen und Text - Ad-Hoc Codierungen

64-040 Rechnerstrukturen




[wikipedia.org/wiki/Winkeralphabet](http://wikipedia.org/wiki/Winkeralphabet)

# Flaggen-Alphabet




[de.wikipedia.org/wiki/Flaggenalphabet](https://de.wikipedia.org/wiki/Flaggenalphabet)




- ▶ Symbole als 2x3 Matrix (geprägte Punkte)
- ▶ Erweiterung auf 2x4 Matrix (für Computer)
- ▶ bis zu 64 (256) mögliche Symbole
- ▶ diverse Varianten
  - ▶ ein Symbol pro Buchstabe
  - ▶ ein Symbol pro Silbe
  - ▶ Kurzschrift/Steno

## Gruppe 1




## Gruppe 2



## Gruppe 3



## Gruppe 4



## Codetabelle

		• kurzer Ton	– langer Ton
A	•–	S	•••
B	–•••	T	–
C	–•–•	U	••–
D	–••	V	•••–
E	•	W	•––
F	••–•	X	–••–
G	––•	Y	–•––
H	••••	Z	––••
I	••	0	–––––
J	•–––	1	•––––
K	–•–	2	••–––
L	•–••	3	•••––
M	––	4	••••–
N	–•	5	•••••
O	–––	6	–••••
P	•––•	7	––•••
Q	––•–	8	–––••
R	•–•	9	––––•
.	•–•–•–	,	––••––
?	••––••	'	•––––•
!	–•–•––	/	–••–•
(	–•––•	&	•–••••
)	–•––•–	:	–––•••
&	•–••••	;	–•–••–
=	–•••–	=	–•••–
+	•–•••	+	•–•••
-	–••••–	-	–••••–
–	••––•–	–	••––•–
"	•–••–•	"	•–••–•
\$	•••–••–	\$	•••–••–
@	•––••–	@	•––••–
S-Start	–•–•–	S-Start	–•–•–
Verst.	•••–•	Verst.	•••–•
S-Ende	•–•–•	S-Ende	•–•–•
V-Ende	•••–•–	V-Ende	•••–•–
Error	••••••••	Error	••••••••
Ä	•–•–	Ä	•–•–
À	•––•–	À	•––•–
É	••–••	É	••–••
È	•–••–	È	•–••–
Ö	–––•	Ö	–––•
Ü	••––	Ü	••––
ß	•••––••	ß	•••––••
CH	––––	CH	––––
Ñ	––•––	Ñ	––•––
...		...	
SOS	••• ––– •••	SOS	••• ––– •••

▶ Eindeutigkeit Codewort: ● ● ● ● ● — ●


E	●
I	● ●
N	— ●
R	● — ●
S	● ● ●

- ▶ bestimmte Morse-Sequenzen sind mehrdeutig
- ▶ Pause zwischen den Symbolen notwendig

▶ Codierung

- ▶ Häufigkeit der Buchstaben =  $1 / \text{Länge des Codewortes}$
- ▶ Effizienz: kürzere Codeworte
- ▶ Darstellung als Codebaum

# Morse-Code: Baumdarstellung (Ausschnitt)



- ▶ Anordnung der Symbole entsprechend ihrer Codierung



# ASCII

## American Standard Code for Information Interchange

- ▶ eingeführt 1967, aktualisiert 1986: ANSI X3.4-1986
- ▶ viele Jahre der dominierende Code für Textdateien
- ▶ alle Zeichen einer typischen Schreibmaschine
- ▶ Erweiterung des früheren 5-bit Fernschreiber-Codes (Murray-Code)
  
- ▶ 7-bit pro Zeichen, 128 Zeichen insgesamt
- ▶ 95 druckbare Zeichen: Buchstaben, Ziffern, Sonderzeichen (Codierung im Bereich 21..7E)
- ▶ 33 Steuerzeichen (engl: *control characters*) (0..1F,7F)

# ASCII: Codetabelle

Code	...0	...1	...2	...3	...4	...5	...6	...7	...8	...9	...A	...B	...C	...D	...E	...F
0...	NUL	SOH	STX	ETX	EOT	ENQ	ACK	BEL	BS	HT	LF	VT	FF	CR	SO	SI
1...	DLE	DC1	DC2	DC3	DC4	NAK	SYN	ETB	CAN	EM	SUB	ESC	FS	GS	RS	US
2...	SP	!	"	#	\$	%	&	'	(	)	*	+	,	-	.	/
3...	0	1	2	3	4	5	6	7	8	9	:	;	<	=	>	?
4...	@	A	B	C	D	E	F	G	H	I	J	K	L	M	N	O
5...	P	Q	R	S	T	U	V	W	X	Y	Z	[	\	]	^	_
6...	`	a	b	c	d	e	f	g	h	i	j	k	l	m	n	o
7...	p	q	r	s	t	u	v	w	x	y	z	{		}	~	DEL

- ▶ SP = Leerzeichen, CR = carriage-return, LF = line-feed
- ▶ ESC = escape, DEL = delete, BEL = bell, usw.

<https://de.wikipedia.org/wiki/ASCII>



- ▶ Erweiterung von ASCII um Sonderzeichen und Umlaute
- ▶ 8-bit Codierung: bis max. 256 Zeichen darstellbar
  
- ▶ Latin-1: Westeuropäisch
- ▶ Latin-2: Mitteleuropäisch
- ▶ Latin-3: Südeuropäisch
- ▶ Latin-4: Baltisch
- ▶ Latin-5: Kyrillisch
- ▶ Latin-6: Arabisch
- ▶ Latin-7: Griechisch
- ▶ usw.
  
- ▶ immer noch nicht für mehrsprachige Dokumente geeignet



# ISO-8859-1: Codetabelle (1)

## Erweiterung von ASCII für westeuropäische Sprachen

Code	...0	...1	...2	...3	...4	...5	...6	...7	...8	...9	...A	...B	...C	...D	...E	...F
0...	<i>nicht belegt</i>															
1...																
2...	SP	!	"	#	\$	%	&	'	(	)	*	+	,	-	.	/
3...	0	1	2	3	4	5	6	7	8	9	:	;	<	=	>	?
4...	@	A	B	C	D	E	F	G	H	I	J	K	L	M	N	O
5...	P	Q	R	S	T	U	V	W	X	Y	Z	[	\	]	^	_
6...	`	a	b	c	d	e	f	g	h	i	j	k	l	m	n	o
7...	p	q	r	s	t	u	v	w	x	y	z	{		}	~	
8...	<i>nicht belegt</i>															
9...																
A...	<i>NBSP</i>	ı	ç	£	¤	¥	¦	§	¨	©	ª	«	¬	<i>SHY</i>	®	¯
B...	°	±	²	³	´	µ	¶	·	,	¹	º	»	¼	½	¾	¿
C...	À	Á	Â	Ã	Ä	Å	Æ	Ç	È	É	Ê	Ë	Ì	Í	Î	Ï
D...	Ð	Ñ	Ò	Ó	Ô	Õ	Ö	×	Ø	Ù	Ú	Û	Ü	Ý	Þ	ß
E...	à	á	â	ã	ä	å	æ	ç	è	é	ê	ë	ì	í	î	ï
F...	ð	ñ	ò	ó	ô	õ	ö	÷	ø	ù	ú	û	ü	ý	þ	ÿ

# ISO-8859-1: Codetabelle (2)

## Sonderzeichen gemeinsam für alle 8859 Varianten

Code	...0	...1	...2	...3	...4	...5	...6	...7	...8	...9	...A	...B	...C	...D	...E	...F	
0...	<i>NUL</i>	<i>SOH</i>	<i>STX</i>	<i>ETX</i>	<i>EOT</i>	<i>ENQ</i>	<i>ACK</i>	<i>BEL</i>	<i>BS</i>	<i>HT</i>	<i>LF</i>	<i>VT</i>	<i>FF</i>	<i>CR</i>	<i>SO</i>	<i>SI</i>	
1...	<i>DLE</i>	<i>DC1</i>	<i>DC2</i>	<i>DC3</i>	<i>DC4</i>	<i>NAK</i>	<i>SYN</i>	<i>ETB</i>	<i>CAN</i>	<i>EM</i>	<i>SUB</i>	<i>ESC</i>	<i>FS</i>	<i>GS</i>	<i>RS</i>	<i>US</i>	
2...	wie ISO/IEC 8859, Windows-125X und US-ASCII																
3...																	
4...																	
5...																	
6...																	
7...																	<i>DEL</i>
8...																	<i>PAD</i>
9...	<i>DCS</i>	<i>PU1</i>	<i>PU2</i>	<i>STS</i>	<i>CCH</i>	<i>MW</i>	<i>SPA</i>	<i>EPA</i>	<i>SOS</i>	<i>SGCI</i>	<i>SCI</i>	<i>CSI</i>	<i>ST</i>	<i>OSC</i>	<i>PM</i>	<i>APC</i>	
A...	wie ISO/IEC 8859-1 und Windows-1252																
B...																	
C...																	
D...																	
E...																	
F...																	

# ISO-8859-2

## Erweiterung von ASCII für slawische Sprachen

Code	...0	...1	...2	...3	...4	...5	...6	...7	...8	...9	...A	...B	...C	...D	...E	...F
0...	NUL	SOH	STX	ETX	EOT	ENQ	ACK	BEL	BS	HT	LF	VT	FF	CR	SO	SI
1...	DLE	DC1	DC2	DC3	DC4	NAK	SYN	ETB	CAN	EM	SUB	ESC	FS	GS	RS	US
2...	SP	!	"	#	\$	%	&	'	(	)	*	+	,	-	.	/
3...	0	1	2	3	4	5	6	7	8	9	:	;	<	=	>	?
4...	@	A	B	C	D	E	F	G	H	I	J	K	L	M	N	O
5...	P	Q	R	S	T	U	V	W	X	Y	Z	[	\	]	^	_
6...	`	a	b	c	d	e	f	g	h	i	j	k	l	m	n	o
7...	p	q	r	s	t	u	v	w	x	y	z	{		}	~	DEL
8...	PAD	HOP	BPH	NBH	IND	NEL	SSA	ESA	HTS	HTJ	VTS	PLD	PLU	RI	SS2	SS3
9...	DCS	PU1	PU2	STS	CCH	MW	SPA	EPA	SOS	SGCI	SCI	CSI	ST	OSC	PM	APC
A...	NBSP	Ą	˘	Ł	▣	Ł	Ś	§	˙	Š	Ş	Ť	Ž	SHY	Ž	Ž
B...	°	ą	˙	ł	´	ł	ś	˘	˙	š	ş	ť	ž	˘	ž	ž
C...	Ř	Á	Â	Ă	Ä	Á	Ć	Ç	Č	É	Ę	Ě	Ě	Í	Î	Ď
D...	Đ	Ñ	Ň	Ó	Ô	Õ	Ö	×	Ř	Ú	Ú	Ů	Ů	Ý	Ť	ß
E...	đ	á	â	ă	ä	á	ć	ç	č	é	ę	ě	ě	í	î	ď
F...	đ	ñ	ň	ó	ô	õ	ö	÷	ř	ú	ú	ů	ů	ý	ť	·

# ISO-8859-15

## Modifizierte ISO-8859-1 mit € (0xA4)

Code	...0	...1	...2	...3	...4	...5	...6	...7	...8	...9	...A	...B	...C	...D	...E	...F
0...	NUL	SOH	STX	ETX	EOT	ENQ	ACK	BEL	BS	HT	LF	VT	FF	CR	SO	SI
1...	DLE	DC1	DC2	DC3	DC4	NAK	SYN	ETB	CAN	EM	SUB	ESC	FS	GS	RS	US
2...	SP	!	"	#	\$	%	&	'	(	)	*	+	,	-	.	/
3...	0	1	2	3	4	5	6	7	8	9	:	;	<	=	>	?
4...	@	A	B	C	D	E	F	G	H	I	J	K	L	M	N	O
5...	P	Q	R	S	T	U	V	W	X	Y	Z	[	\	]	^	_
6...	`	a	b	c	d	e	f	g	h	i	j	k	l	m	n	o
7...	p	q	r	s	t	u	v	w	x	y	z	{		}	~	DEL
8...	PAD	HOP	BPH	NBH	IND	NEL	SSA	ESA	HTS	HTJ	VTS	PLD	PLU	RI	SS2	SS3
9...	DCS	PU1	PU2	STS	CCH	MW	SPA	EPA	SOS	SGCI	SCI	CSI	ST	OSC	PM	APC
A...	NBSP	ı	ç	£	€	¥	Š	§	š	©	ª	«	¬	SHY	®	¯
B...	°	±	²	³	Ž	µ	¶	·	ž	¹	º	»	Œ	œ	Ÿ	ı
C...	À	Á	Â	Ã	Ä	Å	Æ	Ç	È	É	Ê	Ë	Ì	Í	Î	Ï
D...	Ð	Ñ	Ò	Ó	Ô	Õ	Ö	×	Ø	Ù	Ú	Û	Ü	Ý	Þ	ß
E...	à	á	â	ã	ä	å	æ	ç	è	é	ê	ë	ì	í	î	ï
F...	ð	ñ	ò	ó	ô	õ	ö	÷	ø	ù	ú	û	ü	ý	þ	ÿ



- ▶ Zeichensatz des IBM-PC ab 1981
- ▶ Erweiterung von ASCII auf einen 8-bit Code
- ▶ einige Umlaute (westeuropäisch)
- ▶ Grafiksymbole
  
- ▶ [https://de.wikipedia.org/wiki/Codepage\\_437](https://de.wikipedia.org/wiki/Codepage_437)
- ▶ verbesserte Version: Codepage 850, 858 (€-Symbol an 0xD5)
- ▶ Codepage 1252 entspricht (weitgehend) ISO-8859-1
- ▶ Sonderzeichen liegen an anderen Positionen als bei ISO-8859

# Microsoft: Codepage 850

7.2 Zeichen und Text - ASCII und ISO-8859

64-040 Rechnerstrukturen

Code	...0	...1	...2	...3	...4	...5	...6	...7	...8	...9	...A	...B	...C	...D	...E	...F
0...		☺	☹	♥	♦	♠	♣	•	◻	◊	◼	♂	♀	♪	♫	☼
1...	▶	◀	↕	!!	¶	§	—	↑	↓	→	←	↳	↔	▲	▼	
2...		!	"	#	\$	%	&	'	(	)	*	+	,	-	.	/
3...	0	1	2	3	4	5	6	7	8	9	:	;	<	=	>	?
4...	@	A	B	C	D	E	F	G	H	I	J	K	L	M	N	O
5...	P	Q	R	S	T	U	V	W	X	Y	Z	[	\	]	^	_
6...	`	a	b	c	d	e	f	g	h	i	j	k	l	m	n	o
7...	p	q	r	s	t	u	v	w	x	y	z	{		}	~	△
8...	Ç	ü	é	â	ä	à	å	ç	ê	ë	è	ï	î	í	Ä	Å
9...	É	æ	Æ	ô	ö	ò	û	ù	ÿ	Ö	Ü	ø	£	Ø	×	f
A...	á	í	ó	ú	ñ	Ñ	ª	º	¿	®	¬	½	¼	¡	«	»
B...	⌘	⌘	⌘		†	Á	Â	À	©	¶		¶	¶	¢	¥	¶
C...	L	⌞	⌞	†	—	†	ã	Ã	ℒ	℞	ℒ	⌞	⌞	=	⌞	◻
D...	ð	Ð	Ê	Ë	È	ı	í	î	ï	Ĵ	ŀ	■	■	ı	ı	■
E...	Ó	ß	Ô	Ò	õ	Õ	µ	þ	Ɔ	Ú	Û	Ù	ý	Ý	—	´
F...		±	=	¾	¶	§	÷	,	°	¨	.	¹	³	²	■	

- ▶ die meisten gängigen Codes (abwärts-) kompatibel mit ASCII
- ▶ unterschiedliche Codierung für Umlaute (soweit vorhanden)
- ▶ unterschiedliche Codierung der Sonderzeichen
  
- ▶ Systemspezifische Konventionen für Zeilenende
  - ▶ abhängig von Rechner- und Betriebssystem
  - ▶ Konverter-Tools: `dos2unix`, `unix2dos`, `iconv`

Betriebssystem	Zeichensatz	Abkürzung	Hex-Code	Escape
Unix, Linux, Mac OS X, AmigaOS, BSD	ASCII	<i>LF</i>	0A	<code>\n</code>
Windows, DOS, OS/2, CP/M, TOS (Atari)	ASCII	<i>CR LF</i>	0D 0A	<code>\r\n</code>
Mac OS bis Version 9, Apple II	ASCII	<i>CR</i>	0D	<code>\r</code>
AIX OS, OS 390	EBCDIC	<i>NEL</i>	15	

- ▶ zunehmende Vernetzung und Globalisierung
  - ▶ internationaler Datenaustausch?
  - ▶ Erstellung mehrsprachiger Dokumente?
  - ▶ Unterstützung orientalischer oder asiatischer Sprachen?
  
  - ▶ ASCII oder ISO-8859-1 reicht nicht aus
  - ▶ temporäre Lösungen konnten sich nicht durchsetzen, z.B.:  
**ISO-2022**: Umschaltung zwischen mehreren Zeichensätzen durch Spezialbefehle (*Escapesequenzen*).
- ⇒ **Unicode** als System zur Codierung aller Zeichen aller bekannten (lebenden oder toten) Schriftsysteme

- ▶ auch abgekürzt als UCS: **Universal Character Set**
- ▶ zunehmende Verbreitung (Betriebssysteme, Applikationen)
- ▶ Darstellung erfordert auch entsprechende Schriftarten
- ▶ <http://www.unicode.org>  
<http://www.unicode.org/charts>
  
- ▶ 1991 1.0.0: europäisch, nahöstlich, indisch
- ▶ 1992 1.0.1: ostasiatisch (Han)
- ▶ 1993 akzeptiert als ISO/IEC-10646 Standard
- ▶ ...
- ▶ 2016 9.0.0: inzwischen 128 172 Zeichen
  - ▶ Sprachzeichen, Hieroglyphen etc.
  - ▶ Symbole: Satzzeichen, Pfeile, mathematisch, technisch, Braille, Noten etc.
  - ▶ Emojis (1366 aktuell)

- ▶ ursprüngliche Version nutzt 16-bit pro Zeichen
- ▶ die sogenannte „*Basic Multilingual Plane*“
- ▶ Schreibweise hexadezimal als U+xxxx
- ▶ Bereich von U+0000 ... U+FFFF
- ▶ Schreibweise in Java-Strings: \uxxxx  
z.B. \u03A9 für  $\Omega$ , \u20AC für das €-Symbol
  
- ▶ mittlerweile mehr als  $2^{16}$  Zeichen
- ▶ Erweiterung um „*Extended Planes*“
- ▶ U+10000 ... U+10FFFF

- ▶ HTML-Header informiert über verwendeten Zeichensatz
- ▶ Unterstützung und Darstellung abhängig vom Browser
- ▶ Demo <http://kermitproject.org/utf8.html>

```
<html>
<head>
<META http-equiv="Content-Type"
      content="text/html; charset=utf-8">
<title>UTF-8 Sampler</title>
</head>
...
```

# Unicode: Demo

<http://kermitproject.org/utf8.html>

1. **English:** The quick brown fox jumps over the lazy dog.
2. **Jamaican:** Chruu, a kwik di kwik brong fox a jomp huova di liezi daag de, yu no siit?
3. **Irish:** "An bhfuil do croí ag bualadh ó faitíos an grá a mheall lena póg éada ó síl do leasa tú?" "D'fhuascail Íosa Úrmac na hÓige Beannaithe pór Éava agus Ádairín."
4. **Dutch:** Pa's wijze lynx bezag vroom het fikse aquaduct.
5. **German:** Falsches Üben von Xylophonmusik quält jeden größeren Zwerg. (1)
6. **German:** Im finfiteren Jagdchloß am offenen Felsquellwalfer patzle der affig-flatterhafte kauzig-höfliche Bäcker über feinern veriffiten kniffiligen C-Xylophon. (2)
7. **Norwegian:** Blåbærsyltetøy ("blueberry jam", includes every extra letter used in Norwegian).
8. **Swedish:** Flygande bäckasiner söka strax hwila på mjuka tuvor.
9. **Icelandic:** Sævör grét áðan því úlpan var ónýt.
10. **Finnish:** (5) Törkylempijävongahdus (This is a perfect pangram, every letter appears only once. Translating it is an art on its own, but I'll say "rude lover's yelp". :-D)
11. **Finnish:** (5) Albert osti fagotin ja töräytti puhkuvan melodian. (Albert bought a bassoon and hooted an impressive melody.)
12. **Finnish:** (5) On sangen hauskaa, että polkupyörä on maanteiden jokapäiväinen ilmiö. (It's pleasantly amusing, that the bicycle is an everyday sight on the roads.)
13. **Polish:** Pchnąć w tę łódź jeża lub osiem skrzyń fig.
14. **Czech:** Přilíš žluťoučký kůň úpěl ďábelské kódy.
15. **Slovak:** Starý kôň na hrbe knih žuje tiško povädnuté ruže, na špe sa ďateľ učí kvákať novú ódu o živote.
16. **Greek (monotonic):** ξεσκεπάζω την ψυχοφθόρα βδελυγμία
17. **Greek (polytonic):** ξεσκεπάζω τήν ψυχοφθόρα βδελυγμία
18. **Russian:** Съешь же ещё этих мягких французских булок да выпей чаю.
19. **Bulgarian:** В чащах юга жил-был цитрус? Да, но фальшивый экземпляр! ёъ.
20. **Russian:** Жълтата дюля беше щастлива, че пухът, който цъфна, замръзна като гъон.
21. **Sami (Northern):** Vuol Ruota gedggiid leat mángga luosa ja čuoŋžža.
22. **Hungarian:** Árvízűrő tükörűrógép.
23. **Spanish:** El pingüino Wenceslao hizo kilómetros bajo exhaustiva lluvia y frío, añoraba a su querido cachorro.
24. **Portuguese:** O próximo vôo à noite sobre o Atlântico, põe frequentemente o único médico. (3)
25. **French:** Les naïfs ægithales hâtifs pondant à Noël où il gèle sont sûrs d'être déçus en voyant leurs rôles d'œufs abîmés.
26. **Esperanto:** Eĥoŝanĝo ĉiujŝude.
27. **Hebrew:** הַת קִיץ חַם וְשֶׁמֶשׁ אֵין טוֹב בָּג. תצנצן
28. **Japanese (Hiragana):**

いろはにほへど ちりぬるを  
わがよたれぞ つねならむ  
うぬのおくやま けふこえて  
あさきゆめみじ ゑひもせず (4)

# Unicode: Demo (cont.)

<http://kermitproject.org/utf8.html>

[Šota Rustaveli](#)'s Vep̄xis T̄qaosani, Ṫh, *The Knight in the Tiger's Skin* (Georgian):

ვეპ̄ხის ტყაოსანი შოთა რუსთაველი

ღმერთის შემევედრე, ნუთუ კვლა დამხსნას სოფლისა შრომისა, ცეცხლს, წყალსა და მიწასა, ჰაერთა თანა მრომისა; მომცნეს ფრთენი და აღფურინდე, მივჰხუდე მას ჩემსა ნდომისა, დღისით და ღამით ვჰხუდედიე მზისა ელვათა კრთომისა.

Tamil poetry of Subramaniya Bharathiyar: சுப்ரமணிய பாரதியார் (1882-1921):

யாமறிந்த மொழிகளிலே தமிழ்மொழி போல் இனிதாவது எங்கும் காணோம்,  
பாமரராய் விலங்குகளாய், உலகனைத்தும் இகழ்ச்சிசொலப் பாண்மை கெட்டு,  
நாமமது தமிழ்ரெனக் கொண்டு இங்கு வாழ்ந்திடுதல் நன்றோ? சொல்லீர்!  
தேமதுரத் தமிழோசை உலகமெலாம் பரவும்வகை செய்தல் வேண்டும்.

- ▶ Zeichen im Bereich U+0000 bis U+007F wie ASCII  
[www.unicode.org/charts/PDF/U0000.pdf](http://www.unicode.org/charts/PDF/U0000.pdf)
- ▶ Bereich von U+0100 bis U+017F für Latin-A  
Europäische Umlaute und Sonderzeichen  
[www.unicode.org/charts/PDF/U0100.pdf](http://www.unicode.org/charts/PDF/U0100.pdf)
- ▶ viele weitere Sonderzeichen ab U+0180  
Latin-B, Latin-C, usw.




## Vielfältige Auswahl von Symbolen und Operatoren

- ▶ griechisch [www.unicode.org/charts/PDF/U0370.pdf](http://www.unicode.org/charts/PDF/U0370.pdf)
- ▶ letterlike Symbols [www.unicode.org/charts/PDF/U2100.pdf](http://www.unicode.org/charts/PDF/U2100.pdf)
  
- ▶ Pfeile [www.unicode.org/charts/PDF/U2190.pdf](http://www.unicode.org/charts/PDF/U2190.pdf)
- ▶ Operatoren [www.unicode.org/charts/PDF/U2A00.pdf](http://www.unicode.org/charts/PDF/U2A00.pdf)
- ▶ ...
  
- ▶ Dingbats [www.unicode.org/charts/PDF/U2700.pdf](http://www.unicode.org/charts/PDF/U2700.pdf)



Chinesisch (traditional/simplified), Japanisch, Koreanisch

- ▶ U+3400 bis U+4DBF  
[www.unicode.org/charts/PDF/U3400.pdf](http://www.unicode.org/charts/PDF/U3400.pdf)
- ▶ U+4E00 bis U+9FCF  
[www.unicode.org/charts/PDF/U4E00.pdf](http://www.unicode.org/charts/PDF/U4E00.pdf)



# Unicode: Java2D Fontviewer

The screenshot shows the Font2DTest application window. The title bar reads "Font2DTest". The menu bar includes "File" and "Option". The settings panel includes:

- Font: Arial (selected)
- Size: 20
- Font Transform: None
- Range: Arabic
- Style: Plain
- Graphics Transform: None
- Method: drawString
- Text to use: Unicode Range
- LCD contrast: 140 (slider)
- Antialiasing: DEFAULT
- Fractional metrics: DEFAULT

The main area displays a grid of 16 columns and 12 rows of Arabic characters. The characters are rendered in the Arial font. The grid shows various forms of Arabic letters, including some with diacritics. The text "Pointing to Unicode 0619" is visible at the bottom left of the grid area.

Oracle [JavaD]: JDK demos and samples ../demo/jfc/Font2DTest

- ▶ 16-bit für jedes Zeichen, bis zu 65 536 Zeichen
- ▶ schneller Zugriff auf einzelne Zeichen über Arrayzugriffe (Index)
- ▶ aber: doppelter Speicherbedarf gegenüber ASCII/ISO-8859-1
- ▶ Verwendung u.a. in Java: Datentyp `char`
  
- ▶ ab Unicode 3.0 mehrere *Planes* zu je 65 536 Zeichen
- ▶ direkte Repräsentation aller Zeichen erfordert 32-bit/Zeichen
- ▶ vierfacher Speicherbedarf gegenüber ISO-8859-1
  
- ▶ bei Dateien ist möglichst kleine Dateigröße wichtig
- ▶ effizientere Codierung üblich: UTF-16 und UTF-8

Zeichen	Unicode	Unicode binär	UTF-8 binär	UTF-8 hexadezimal
Buchstabe y	U+0079	00000000 01111001	01111001	0x79
Buchstabe ä	U+00E4	00000000 11100100	11000011 10100100	0xC3 0xA4
Zeichen für eingetragene Marke ®	U+00AE	00000000 10101110	11000010 10101110	0xC2 0xAE
Eurozeichen €	U+20AC	00100000 10101100	11100010 10000010 10101100	0xE2 0x82 0xAC
Violenschlüssel 🎵	U+1D11E	00000001 11010001 00011110	11110000 10011101 10000100 10011110	0xF0 0x9D 0x84 0x9E

<https://de.wikipedia.org/wiki/UTF-8>

- ▶ effiziente Codierung von „westlichen“ Unicode-Texten
- ▶ Zeichen werden mit variabler Länge codiert, 1..4-Bytes
- ▶ volle Kompatibilität mit ASCII

Unicode-Bereich (hexadezimal)	UTF-Codierung (binär)	Anzahl (benutzt)
0000 0000 - 0000 007F	0*** **	128
0000 0080 - 0000 07FF	110* **** 10** ****	1 920
0000 0800 - 0000 FFFF	1110 **** 10** **** 10** ****	63 488
0001 0000 - 0010 FFFF	1111 0*** 10** **** 10** **** 10** ****	bis $2^{21}$

- ▶ untere 128 Zeichen kompatibel mit ASCII
- ▶ Sonderzeichen westlicher Sprachen je zwei Bytes
- ▶ führende Eins markiert Multi-Byte Zeichen
- ▶ Anzahl der führenden Einsen gibt Anz. Bytegruppen an
- ▶ Zeichen ergibt sich als Bitstring aus den \*\*\*...\*
- ▶ theoretisch bis zu sieben Folgebytes a 6-bit: max.  $2^{42}$  Zeichen



**Locale:** die Sprach-Einstellungen und Parameter

- ▶ auch: `i18n` („internationalization“)
  - ▶ Sprache der Benutzeroberfläche
  - ▶ Tastaturlayout/-belegung
  - ▶ Zahlen-, Währungs-, Datums-, Zeitformate
  - ▶ Linux/POSIX: Einstellung über die Locale-Funktionen der Standard C-Library (Befehl `locale`)
- Java: `java.util.Locale`
- Windows: Einstellung über System/Registry-Schlüssel

- ▶ Umwandeln von ASCII-Texten (z.B. Programm-Quelltexte) zwischen DOS/Windows und Unix/Linux Maschinen

- ▶ Umwandeln von a.txt in Ausgabedatei b.txt:

```
dos2unix -c ascii -n a.txt b.txt
```

```
dos2unix -c iso -n a.txt b.txt
```

```
dos2unix -c mac -n a.txt b.txt
```

- ▶ Umwandeln von Unix nach DOS/Windows, Codepage 850:

```
unix2dos -850 -n a.txt b.txt
```



## Das „Schweizer-Messer“ zur Umwandlung von Textcodierungen

### ► Optionen

- `-f, --from-code=<encoding>` Codierung der Eingabedatei
- `-t, --to-code=<encoding>` Codierung der Ausgabedatei
- `-l, --list` Liste der unterstützten Codierungen ausgeben
- `-o, --output=<filename>` Name der Ausgabedatei

### ► Beispiel


```
iconv -f=iso-8859-1 -t=utf-8 -o foo.utf8.txt foo.txt
```



## Übertragung von (Binär-) Dateien zwischen verschiedenen Rechnern?

- ▶ SMTP (Internet Mail-Protokoll) verwendet 7-bit ASCII
  - ▶ bei Netzwerk-Übertragung müssen alle Rechner/Router den verwendeten Zeichensatz unterstützen
- ⇒ Verfahren zur Umcodierung der Datei in 7-bit ASCII notwendig
- ⇒ etabliert ist das **base-64** Verfahren (RFC 2045)
- ▶ alle e-mail Dateianhänge und 8-bit Textdateien
  - ▶ Umcodierung benutzt nur Buchstaben, Ziffern und drei Sonderzeichen
  - ▶ Daten werden byteweise in ASCII Symbole umgesetzt

## 1. Codierung von drei Bytes als vier 6-bit Zeichen



▶ entspricht Zahlen: 0..63

▶ nutzt 64 von 128  
7-bit ASCII Symbolen

## 2. Zahl ASCII Zuordnung der ASCII-Zeichen

0..25 A..Z

26..51 a..z

52..61 0..9

62 +

63 /

= Füllzeichen, falls Anz. Bytes nicht durch 3 teilbar

CR Zeilenumbruch (opt.), meistens nach 76 Zeichen

# base64-Codierung: Prinzip (cont.)

<b>Text content</b>	<b>M</b>	<b>a</b>	<b>n</b>	
<b>ASCII</b>	77	97	110	
<b>Bit pattern</b>	0 1 0 0 1 1 0 1	0 1 1 0 0 0 0 1	0 1 1 0 1 1 1 0	
<b>Index</b>	19	22	5	46
<b>Base64-encoded</b>	<b>T</b>	<b>W</b>	<b>F</b>	<b>u</b>

- ▶ drei 8-bit Zeichen, neu gruppiert als vier 6-bit Blöcke
- ▶ Zuordnung des jeweiligen Buchstabens/Ziffer
- ▶ ggf. =, == am Ende zum Auffüllen
- ▶ Übertragung dieser Zeichenfolge ist 7-bit kompatibel
- ▶ resultierende Datei ca. 33% größer als das Original

- ▶ im Java JDK enthalten  
aber im inoffiziellen internen Teil  
`sun.misc.BASE64Encoder`, bzw. `sun.misc.BASE64Decoder`
  
- ▶ aber diverse (open-source) Implementierungen verfügbar  
Beispiel: Apache Commons <http://commons.apache.org/proper/commons-codec>  
`org.apache.commons.codec.binary.Base64`  
`org.apache.commons.codec.binary.Base64InputStream`  
`org.apache.commons.codec.binary.Base64OutputStream`

# base64-Codierung: Beispiel

[openbook.rheinwerk-verlag.de/javainsel/javainsel\\_04\\_010.html](http://openbook.rheinwerk-verlag.de/javainsel/javainsel_04_010.html)

```
import java.io.IOException;
import java.util.*;
import sun.misc.*;

public class Base64Demo
{
    public static void main( String[] args ) throws IOException
    {
        byte[] bytes1 = new byte[ 112 ];
        new Random().nextBytes( bytes1 );

        // buf in String
        String s = new BASE64Encoder().encode( bytes1 );
        System.out.println( s );

        // Zum Beispiel:
        // QFgwDyiQ28/4GsF75fqLMj/bAIWNwOuBmE/SCl3H2XQFpSsSz0jtyR0LU+kLiwWsnSUZljJr97Hy
        // LA3YUbf96Ym2zx9F9Y1N7P5ls0Cb/vr2crTQ/gXs757qaJF9E3szMN+E0CSSs1DrrzcNBr1cQg==
        // String in byte[]
        byte[] bytes2 = new BASE64Decoder().decodeBuffer( s );
        System.out.println( Arrays.equals(bytes1, bytes2) );    // true
    }
}
```

[Uni] The Unicode Consortium; Mountain View, CA.

[www.unicode.org](http://www.unicode.org)

[JavaI] Oracle Corporation; Redwood Shores, CA.

*The Java Tutorials – Trail: Internationalization.*

[docs.oracle.com/javase/tutorial/i18n](http://docs.oracle.com/javase/tutorial/i18n)

[JavaD] Oracle Corporation: *Java SE Downloads.*

[www.oracle.com/technetwork/java/javase/downloads](http://www.oracle.com/technetwork/java/javase/downloads)

[Ull14] C. Ullenboom: *Java ist auch eine Insel – Einführung, Ausbildung, Praxis.* 11. Auflage, Galileo Press GmbH, 2014.


ISBN 978-3-8362-2873-2

10. Auflage unter [openbook.rheinwerk-verlag.de/javainsel](http://openbook.rheinwerk-verlag.de/javainsel),

bzw. [www.tutego.de/javabuch](http://www.tutego.de/javabuch)



1. Einführung
2. Digitalrechner
3. Moore's Law
4. Information
5. Ziffern und Zahlen
6. Arithmetik
7. Zeichen und Text
8. **Logische Operationen**
  - Boole'sche Algebra
  - Boole'sche Operationen
  - Bitweise logische Operationen
  - Schiebeoperationen
  - Anwendungsbeispiele
  - Literatur





- 9. Codierung
- 10. Schaltfunktionen
- 11. Schaltnetze
- 12. Schaltwerke
- 13. Rechnerarchitektur
- 14. Instruction Set Architecture
- 15. Assembler-Programmierung
- 16. Pipelining
- 17. Parallelarchitekturen
- 18. Speicherhierarchie



Analyse und Beschreibung von

- ▶ gemeinsamen, wichtigen Eigenschaften
- ▶ mathematischer Operationen
- ▶ mit vielfältigen Anwendungen

Spezifiziert durch

- ▶ die Art der Elemente (z.B. ganze Zahlen, Aussagen, usw.)
- ▶ die Verknüpfungen (z.B. Addition, Multiplikation)
- ▶ zentrale Elemente (z.B. Null-, Eins-, inverse Elemente)

Anwendungen: z.B. fehlerkorrigierende Codes auf CD/DVD

- ▶ George Boole, 1850: Untersuchung von logischen Aussagen mit den Werten *true* (wahr) und *false* (falsch)
- ▶ Definition einer Algebra mit diesen Werten
- ▶ Vier grundlegende Funktionen:
  - ▶ NEGATION (NOT)                      Schreibweisen:  $\neg a$ ,  $\bar{a}$ ,  $\sim a$
  - ▶ UND     $-$ "-                       $a \wedge b$ ,  $a \& b$
  - ▶ ODER     $-$ "-                       $a \vee b$ ,  $a | b$
  - ▶ XOR     $-$ "-                       $a \oplus b$ ,  $a \hat{=} b$
- ▶ Claude Shannon, 1937: Realisierung der Boole'schen Algebra mit Schaltfunktionen (binäre digitale Logik)

- ▶ zwei Werte: *wahr* (*true*, 1) und *falsch* (*false*, 0)
- ▶ vier grundlegende Verknüpfungen:

NOT(x)	
x	
0	1
1	0

AND( x, y)		
x	y	
	0	1
0	0	0
1	0	0
	1	1

OR(x, y)		
x	y	
	0	1
0	0	0
1	0	1
	1	1

XOR(x,y)		
x	y	
	0	1
0	0	0
1	0	1
	1	0


- ▶ alle logischen Operationen lassen sich mit diesen Funktionen darstellen
- ⇒ *vollständige Basismenge*



- ▶ insgesamt 4 Funktionen mit einer Variable

$$f_0(x) = 0, f_1(x) = 1, f_2(x) = x, f_3(x) = \neg x$$

- ▶ insgesamt 16 Funktionen zweier Variablen (s. Beispiel)
- ▶ allgemein  $2^{2^n}$  Funktionen von  $n$  Variablen
- ▶ später noch viele Beispiele




# Anzahl der binären Funktionen (cont.)

x =	0	1	0	1	Bezeichnung	Notation	alternativ	Java / C
y =	0	0	1	1				
	0	0	0	0	Nullfunktion	0		0
	0	0	0	1	AND	$x \cap y$	$x \wedge y$	x&&y
	0	0	1	0	Inhibition	$x < y$		x<y
	0	0	1	1	Identität y	y		y
	0	1	0	0	Inhibition	$x > y$		x>y
	0	1	0	1	Identität x	x		x
	0	1	1	0	XOR	$x \oplus y$	$x \neq y$	x!=y
	0	1	1	1	OR	$x \cup y$	$x \vee y$	x  y
	1	0	0	0	NOR	$\neg(x \cup y)$	$\overline{x \vee y}$	!(x  y)
	1	0	0	1	Äquivalenz	$\neg(x \oplus y)$	$x = y$	x==y
	1	0	1	0	NICHT x	$\neg x$	$\bar{x}$	!x
	1	0	1	1	Implikation	$x \leq y$	$x \rightarrow y$	x<=y
	1	1	0	0	NICHT y	$\neg y$	$\bar{y}$	!y
	1	1	0	1	Implikation	$x \geq y$	$x \leftarrow y$	x>=y
	1	1	1	0	NAND	$\neg(x \cap y)$	$\overline{x \wedge y}$	!(x&&y)
	1	1	1	1	Einsfunktion	1		1



- ▶ 6-Tupel  $\langle \{0, 1\}, \vee, \wedge, \neg, 0, 1 \rangle$  bildet eine Algebra
- ▶  $\{0, 1\}$  Menge mit zwei Elementen
- ▶  $\vee$  ist die „Addition“
- ▶  $\wedge$  ist die „Multiplikation“
- ▶  $\neg$  ist das „Komplement“ (nicht das Inverse!)
- ▶ 0 (false) ist das Nullelement der Addition
- ▶ 1 (true) ist das Einselement der Multiplikation




# Rechenregeln: Ring / Algebra

8.1 Logische Operationen - Boole'sche Algebra


64-040 Rechnerstrukturen

Eigenschaft	Ring der ganzen Zahlen	Boole'sche Algebra
Kommutativgesetz	$a + b = b + a$ $a \cdot b = b \cdot a$	$a \vee b = b \vee a$ $a \wedge b = b \wedge a$
Assoziativgesetz	$(a + b) + c = a + (b + c)$ $(a \cdot b) \cdot c = a \cdot (b \cdot c)$	$(a \vee b) \vee c = a \vee (b \vee c)$ $(a \wedge b) \wedge c = a \wedge (b \wedge c)$
Distributivgesetz	$a \cdot (b + c) = (a \cdot b) + (a \cdot c)$	$a \wedge (b \vee c) = (a \wedge b) \vee (a \wedge c)$
Identitäten	$a + 0 = a$ $a \cdot 1 = a$	$a \vee 0 = a$ $a \wedge 1 = a$
Vernichtung	$a \cdot 0 = 0$	$a \wedge 0 = 0$
Auslöschung	$-(-a) = a$	$\neg(\neg a) = a$
Inverses	$a + (-a) = 0$	—
Distributivgesetz	—	$a \vee (b \wedge c) = (a \vee b) \wedge (a \vee c)$
Komplement	— —	$a \vee \neg a = 1$ $a \wedge \neg a = 0$
Idempotenz	— —	$a \vee a = a$ $a \wedge a = a$
Absorption	— —	$a \vee (a \wedge b) = a$ $a \wedge (a \vee b) = a$
De-Morgan Regeln	— —	$\neg(a \vee b) = \neg a \wedge \neg b$ $\neg(a \wedge b) = \neg a \vee \neg b$

$$\neg(a \vee b) = \neg a \wedge \neg b$$



$$\neg(a \wedge b) = \neg a \vee \neg b$$



1. Ersetzen von *UND* durch *ODER* und umgekehrt  
 $\Rightarrow$  Austausch der Funktion
2. Invertieren aller Ein- und Ausgänge

## Verwendung

- ▶ bei der Minimierung logischer Ausdrücke
- ▶ beim Entwurf von Schaltungen
- ▶ siehe Abschnitte: „Schaltfunktionen“ und „Schaltnetze“

# XOR: Exklusiv-Oder / Antivalenz

⇒ entweder  $a$  oder  $b$  (ausschließlich)  
 $a$  ungleich  $b$

(⇒ Antivalenz)

▶  $a \oplus b = (\neg a \wedge b) \vee (a \wedge \neg b)$

genau einer von den Termen  $a$  und  $b$  ist wahr

▶  $a \oplus b = (a \vee b) \wedge \neg(a \wedge b)$

entweder  $a$  ist wahr, oder  $b$  ist wahr, aber nicht beide gleichzeitig

▶  $a \oplus a = 0$

- ▶ Datentyp für Boole'sche Logik
  - ▶ Java: Datentyp `boolean`
  - ▶ C: implizit für alle Integertypen
- ▶ Vergleichsoperationen
- ▶ Logische Grundoperationen
- ▶ Bitweise logische Operationen  
= parallele Berechnung auf Integer-Datentypen
- ▶ Auswertungsreihenfolge
  - ▶ Operatorprioritäten
  - ▶ Auswertung von links nach rechts
  - ▶ (optionale) Klammerung



- ▶  $a == b$  wahr, wenn  $a$  gleich  $b$
  - $a != b$  wahr, wenn  $a$  ungleich  $b$
  - $a >= b$  wahr, wenn  $a$  größer oder gleich  $b$
  - $a > b$  wahr, wenn  $a$  größer  $b$
  - $a < b$  wahr, wenn  $a$  kleiner  $b$
  - $a <= b$  wahr, wenn  $a$  kleiner oder gleich  $b$
- 
- ▶ Vergleich zweier Zahlen, Ergebnis ist logischer Wert
  - ▶ Java: Integerwerte alle im Zweierkomplement
  - C: Auswertung berücksichtigt signed/unsigned-Typen

- ▶ zusätzlich zu den Vergleichsoperatoren  $<$ ,  $<=$ ,  $==$ ,  $!=$ ,  $>$ ,  $>=$
- ▶ drei **logische** Operatoren:
  - ! logische Negation
  - && logisches UND
  - || logisches ODER
- ▶ Interpretation der Integerwerte:
  - der Zahlenwert  $0 \Leftrightarrow$  logische 0 (false)
  - alle anderen Werte  $\Leftrightarrow$  logische 1 (true)
- $\Rightarrow$  völlig andere Semantik als in der Mathematik
- $\Rightarrow$  völlig andere Funktion als die bitweisen Operationen

**Achtung!**

- ▶ verkürzte Auswertung von links nach rechts (*shortcut*)
  - ▶ Abbruch, wenn Ergebnis feststeht
  - + kann zum Schutz von Ausdrücken benutzt werden
  - kann aber auch Seiteneffekte haben, z.B. Funktionsaufrufe

## ▶ Beispiele

- ▶ `(a > b) || ((b != c) && (b <= d))`

Ausdruck	Wert
<code>!0x41</code>	<code>0x00</code>
<code>!0x00</code>	<code>0x01</code>
<code>!!0x00</code>	<code>0x00</code>
<code>0x69 &amp;&amp; 0x55</code>	<code>0x01</code>
<code>0x69    0x55</code>	<code>0x01</code>

# Logische Operationen in C: Logisch vs. Bitweise

- ▶ der Zahlenwert  $0 \Leftrightarrow$  logische 0 (false)  
alle anderen Werte  $\Leftrightarrow$  logische 1 (true)
- ▶ Beispiel:  $x = 0x66$  und  $y = 0x93$

bitweise Operation		logische Operation	
Ausdruck	Wert	Ausdruck	Wert
$x$	0110 0110	$x$	0000 0001
$y$	1001 0011	$y$	0000 0001
$x \& y$	0000 0010	$x \&\& y$	0000 0001
$x   y$	1111 0111	$x    y$	0000 0001
$\sim x   \sim y$	1111 1101	$!x    !y$	0000 0000
$x \& \sim y$	0110 0100	$x \&\& !y$	0000 0000

- ▶ logische Ausdrücke werden von links nach rechts ausgewertet
- ▶ Klammern werden natürlich berücksichtigt
- ▶ Abbruch, sobald der Wert eindeutig feststeht (*shortcut*)
- ▶ Vor- oder Nachteile möglich (codeabhängig)
  - + `(a && 5/a)` niemals Division durch Null. Der Quotient wird nur berechnet, wenn der linke Term ungleich Null ist.
  - + `(p && *p++)` niemals Nullpointer-Zugriff. Der Pointer wird nur verwendet, wenn `p` nicht Null ist.

## Ternärer Operator

- ▶ `<condition> ? <true-expression> : <>false-expression>`
- ▶ Beispiel: `(x < 0) ? -x : x` Absolutwert von `x`

- ▶ Java definiert eigenen Datentyp `boolean`
- ▶ elementare Werte `false` und `true`
- ▶ alternativ `Boolean.FALSE` und `Boolean.TRUE`
- ▶ **keine** Mischung mit Integer-Werten wie in C
  
- ▶ Vergleichsoperatoren `<`, `<=`, `==`, `!=`, `>`, `>=`
- ▶ verkürzte Auswertung von links nach rechts (*shortcut*)


## Ternärer Operator

- ▶  $\langle \textit{condition} \rangle ? \langle \textit{true-expression} \rangle : \langle \textit{false-expression} \rangle$
- ▶ Beispiel:  $(x < 0) ? -x : x$  Absolutwert von  $x$



Integer-Datentypen doppelt genutzt:

1. Zahlenwerte (Ganzzahl, Zweierkomplement, Gleitkomma)  
arithmetische Operationen: Addition, Subtraktion, usw.
2. Binärwerte mit  $w$  einzelnen Bits (Wortbreite  $w$ )  
Boole'sche Verknüpfungen, bitweise auf allen  $w$  Bits
  - ▶ Grundoperationen: Negation, UND, ODER, XOR
  - ▶ Schiebe-Operationen: shift-left, rotate-right, usw.



# Bitweise logische Operationen (cont.)

- ▶ Integer-Datentypen interpretiert als Menge von Bits
- ⇒ bitweise logische Operationen möglich

- ▶ in Java und C sind vier Operationen definiert:

Negation      $\sim x$      Invertieren aller einzelnen Bits

UND            $x \& y$      Logisches UND     aller einzelnen Bits

OR             $x | y$      –"–     ODER            –"–

XOR            $x \wedge y$      –"–     XOR            –"–

- ▶ alle anderen Funktionen können damit dargestellt werden  
es gibt insgesamt  $2^{2^n}$  Operationen mit  $n$  Operanden

# Bitweise logische Operationen: Beispiel

$$x = 0010\ 1110$$

$$y = 1011\ 0011$$

$$\sim x = 1101\ 0001 \quad \text{alle Bits invertiert}$$

$$\sim y = 0100\ 1100 \quad \text{alle Bits invertiert}$$

$$x \ \& \ y = 0010\ 0010 \quad \text{bitweises UND}$$

$$x \ | \ y = 1011\ 1111 \quad \text{bitweises ODER}$$

$$x \ ^ \ y = 1001\ 1101 \quad \text{bitweises XOR}$$



- ▶ Ergänzung der bitweisen logischen Operationen
- ▶ für alle Integer-Datentypen verfügbar

- ▶ fünf Varianten

Shift-Left                      `shl`

    Logical Shift-Right      `srl`

Arithmetic Shift-Right      `sra`


Rotate-Left                  `rol`

Rotate-Right                 `ror`

- ▶ Schiebeoperationen in Hardware leicht zu realisieren
- ▶ auf fast allen Prozessoren im Befehlssatz

# Shift-Left (shl)


- ▶ Verschieben der Binärdarstellung von  $x$  um  $n$  bits nach links
- ▶ links herausgeschobene  $n$  bits gehen verloren
- ▶ von rechts werden  $n$  Nullen eingefügt



- ▶ in Java und C direkt als Operator verfügbar:  $x \ll n$
- ▶ `shl` um  $n$  bits entspricht der Multiplikation mit  $2^n$

# Logical Shift-Right (sr1)


- ▶ Verschieben der Binärdarstellung von  $x$  um  $n$  bits nach rechts
- ▶ rechts herausgeschobene  $n$  bits gehen verloren
- ▶ von links werden  $n$  Nullen eingefügt



- ▶ in Java direkt als Operator verfügbar:  $x \ggg n$   
in C nur für unsigned-Typen definiert:  $x \gg n$   
für signed-Typen nicht vorhanden

# Arithmetic Shift-Right (sra)


- ▶ Verschieben der Binärdarstellung von  $x$  um  $n$  bits nach rechts
- ▶ rechts herausgeschobene  $n$  bits gehen verloren
- ▶ von links wird  $n$ -mal das MSB (Vorzeichenbit) eingefügt
- ▶ Vorzeichen bleibt dabei erhalten (gemäß Zweierkomplement)




- ▶ in Java direkt als Operator verfügbar: `x >> n`  
in C nur für signed-Typen definiert: `x >> n`
- ▶ sra um  $n$  bits ist ähnlich der Division durch  $2^n$

# Arithmetic Shift-Right: Beispiel

- ▶  $x \gg 1$  aus  $0x10D3$  (4307) wird  $0x0869$  (2153)



- ▶  $x \gg 3$  aus  $0x90D3$  (-28460) wird  $0xF21A$  (-3558)



# Arithmetic Shift-Right: Division durch Zweierpotenzen?

- ▶ positive Werte:  $x \gg n$  entspricht Division durch  $2^n$
- ▶ negative Werte:  $x \gg n$  Ergebnis ist zu klein (!)
- ▶ gerundet in Richtung negativer Werte statt in Richtung Null:

1111 1011 (-5)


1111 1101 (-3)

1111 1110 (-2)

1111 1111 (-1)

- ▶ in C: Kompensation durch Berechnung von  $(x + (1 \ll k) - 1) \gg k$   
Details: Bryant, O'Hallaron [BO15]


- ▶ Rotation der Binärdarstellung von  $x$  um  $n$  bits nach links
- ▶ herausgeschobene Bits werden von rechts wieder eingefügt



- ▶ in Java und C nicht als Operator verfügbar
- ▶ Java: `Integer.rotateLeft( int x, int distance )`

# Rotate Right (ror)

- ▶ Rotation der Binärdarstellung von  $x$  um  $n$  bits nach rechts
- ▶ herausgeschobene Bits werden von links wieder eingefügt



- ▶ in Java und C nicht als Operator verfügbar
- ▶ Java: `Integer.rotateRight( int x, int distance )`

- ▶ Integer-Multiplikation ist auf vielen Prozessoren langsam oder evtl. gar nicht als Befehl verfügbar
- ▶ Add./Subtraktion und logische Operationen: typisch 1 Takt  
Shift-Operationen: meistens 1 Takt
- ⇒ eventuell günstig, Multiplikation mit Konstanten durch entsprechende Kombination aus shifts+add zu ersetzen
  - ▶ Beispiel:  $9 \cdot x = (8 + 1) \cdot x$  ersetzt durch  $(x \ll 3) + x$
  - ▶ viele Compiler erkennen solche Situationen

## Beispiel: bit-set, bit-clear

Bits an Position  $p$  in einem Integer setzen oder löschen?

- ▶ Maske erstellen, die genau eine 1 gesetzt hat
- ▶ dies leistet  $(1 \ll p)$ , mit  $0 \leq p \leq w$  bei Wortbreite  $w$

```
public int bit_set( int x, int pos ) {  
    return x | (1 << pos);      // mask = 0...010...0  
}  
  
public int bit_clear( int x, int pos ) {  
    return x & ~(1 << pos);    // mask = 1...101...1  
}
```

# Beispiel: Byte-Swapping *network to/from host*

Linux: /usr/include/bits/byteswap.h

```
...
/* Swap bytes in 32 bit value.  */
#define __bswap_32(x) \
  (((x) & 0xff000000) >> 24) | (((x) & 0x00ff0000) >> 8) |\
  (((x) & 0x0000ff00) << 8) | (((x) & 0x000000ff) << 24)
...
```

Linux: /usr/include/netinet/in.h

```
...
# if __BYTE_ORDER == __LITTLE_ENDIAN
#   define ntohl(x) __bswap_32 (x)
#   define ntohs(x) __bswap_16 (x)
#   define htonl(x) __bswap_32 (x)
#   define htons(x) __bswap_16 (x)
# endif
...
```



## Farbdarstellung am Monitor / Bildverarbeitung?

- ▶ Matrix aus  $w \times h$  Bildpunkten
- ▶ additive Farbmischung aus Rot, Grün, Blau
- ▶ pro Farbkanal typischerweise 8-bit, Wertebereich 0..255
- ▶ Abstufungen ausreichend für (untrainiertes) Auge
  
- ▶ je ein 32-bit Integer pro Bildpunkt
- ▶ typisch: `0x00RRGGBB` oder `0xAARRGGBB`
- ▶ je 8-bit für Alpha/Transparenz, rot, grün, blau
  
- ▶ `java.awt.image.BufferedImage(TYPE_INT_ARGB)`

# Beispiel: RGB-Rotfilter

```
public BufferedImage redFilter( BufferedImage src ) {
    int    w = src.getWidth();
    int    h = src.getHeight();
    int type = BufferedImage.TYPE_INT_ARGB;
    BufferedImage dest = new BufferedImage( w, h, type );

    for( int y=0; y < h; y++ ) {           // alle Zeilen
        for( int x=0; x < w; x++ ) {       // von links nach rechts
            int  rgb = src.getRGB( x, y ); // Pixelwert bei (x,y)
                                                    // rgb = 0xAARRGGBB
            int  red = (rgb & 0x00FF0000); // Rotanteil maskiert
            dest.setRGB( x, y, red );
        }
    }
    return dest;
}
```

# Beispiel: RGB-Graufilter

```
public BufferedImage grayFilter( BufferedImage src ) {  
    ...  
    for( int y=0; y < h; y++ ) { // alle Zeilen  
        for( int x=0; x < w; x++ ) { // von links nach rechts  
            int    rgb = src.getRGB( x, y ); // Pixelwert  
            int    red = (rgb & 0x00FF0000) >>>16; // Rotanteil  
            int    green = (rgb & 0x0000FF00) >>> 8; // Grünanteil  
            int    blue = (rgb & 0x000000FF); // Blauanteil  
  
            int    gray = (red + green + blue) / 3; // Mittelung  
  
            dest.setRGB( x, y, (gray<<16)|(gray<<8)|gray );  
        }  
    }  
    ...  
}
```

Anzahl der gesetzten Bits in einem Wort?

- ▶ Anwendung z.B. für Kryptalgorithmen (Hamming-Abstand)
- ▶ Anwendung für Medienverarbeitung

```
public static int bitcount( int x ) {  
    int count = 0;  
  
    while( x != 0 ) {  
        count += (x & 0x00000001); // unterstes bit addieren  
        x = x >>> 1; // 1-bit rechts-schieben  
    }  
  
    return count;  
}
```

- ▶ Algorithmus mit Schleife ist einfach aber langsam
- ▶ schnelle parallele Berechnung ist möglich

```
int BitCount(unsigned int u)
{ unsigned int uCount;
  uCount = u - ((u >> 1) & 033333333333)
           - ((u >> 2) & 011111111111);
  return ((uCount + (uCount >> 3)) & 030707070707) % 63;
}
```

- ▶ `java.lang.Integer.bitCount()`

```
public static int bitCount(int i) {
  // HD, Figure 5-2
  i = i - ((i >>> 1) & 0x55555555);
  i = (i & 0x33333333) + ((i >>> 2) & 0x33333333);
  i = (i + (i >>> 4)) & 0x0f0f0f0f;
  i = i + (i >>> 8);
  i = i + (i >>> 16);
  return i & 0x3f;
}
```

# Beispiel: Bitcount – parallel, tree (cont.)

- ▶ viele Algorithmen: bit-Maskierung und Schieben
  - ▶ <http://gurmeet.net/puzzles/fast-bit-counting-routines>
  - ▶ <http://graphics.stanford.edu/~seander/bithacks.html>
  - ▶ D. E. Knuth: *The Art of Computer Programming: Volume 4A, Combinational Algorithms: Part1, Abschnitt 7.1.3* [Knu09]
- ▶ viele neuere Prozessoren/DSPs: eigener bitcount-Befehl



# Tipps & Tricks: Rightmost bits

D. E. Knuth: *The Art of Computer Programming*, Vol 4.1 [Knu09]

Grundidee: am weitesten rechts stehenden 1-Bits / 1-Bit Folgen erzeugen Überträge in arithmetischen Operationen

▶ Integer  $x$ , mit  $x = (\alpha 0 [1]^a 1 [0]^b)_2$

beliebiger Bitstring  $\alpha$ , eine Null, dann  $a + 1$  Einsen und  $b$  Nullen, mit  $a \geq 0$  und  $b \geq 0$ .

▶ Ausnahmen:  $x = -2^b$  und  $x = 0$


$$\Rightarrow x = (\alpha 0 [1]^a 1 [0]^b)_2$$

$$\bar{x} = (\bar{\alpha} 1 [0]^a 0 [1]^b)_2$$

$$x - 1 = (\alpha 0 [1]^a 0 [1]^b)_2$$

$$-x = (\bar{\alpha} 1 [0]^a 1 [0]^b)_2$$

$$\Rightarrow \bar{x} + 1 = -x = \overline{x - 1}$$



# Tipps & Tricks: Rightmost bits (cont.)

D. E. Knuth: *The Art of Computer Programming*, Vol 4.1 [Knu09]

$$\begin{aligned}x &= (\alpha 0 [1]^a 1 [0]^b)_2 & \bar{x} &= (\bar{\alpha} 1 [0]^a 0 [1]^b)_2 \\x - 1 &= (\alpha 0 [1]^a 0 [1]^b)_2 & -x &= (\bar{\alpha} 1 [0]^a 1 [0]^b)_2\end{aligned}$$

$$\begin{aligned}x \& (x - 1) &= (\alpha 0 [1]^a 0 [0]^b)_2 && \text{letzte 1 entfernt} \\x \& -x &= (0^\infty 0 [0]^a 1 [0]^b)_2 && \text{letzte 1 extrahiert} \\x \mid -x &= (1^\infty 1 [1]^a 1 [0]^b)_2 && \text{letzte 1 nach links verschmiert} \\x \oplus -x &= (1^\infty 1 [1]^a 0 [0]^b)_2 && \text{letzte 1 entfernt und verschmiert} \\x \mid (x - 1) &= (\alpha 0 [1]^a 1 [1]^b)_2 && \text{letzte 1 nach rechts verschmiert} \\x \& (x - 1) &= (0^\infty 0 [0]^a 0 [1]^b)_2 && \text{letzte 1 nach rechts verschmiert} \\((x \mid (x - 1)) + 1) \& x &= (\alpha 0 [0]^a 0 [0]^b)_2 && \text{letzte 1-Bit Folge entfernt}\end{aligned}$$



- [BO15] R.E. Bryant, D.R. O'Hallaron:  
*Computer systems – A programmers perspective.*  
3rd global ed., Pearson Education Ltd., 2015.  
ISBN 978-1-292-10176-7. [csapp.cs.cmu.edu](http://csapp.cs.cmu.edu)
- [TA14] A.S. Tanenbaum, T. Austin: *Rechnerarchitektur –  
Von der digitalen Logik zum Parallelrechner.*  
6. Auflage, Pearson Deutschland GmbH, 2014.  
ISBN 978-3-86894-238-5



- [Knu09] D.E. Knuth: *The Art of Computer Programming, Volume 4, Fascicle 1, Bitwise Tricks & Techniques; Binary Decision Diagrams*. Addison-Wesley Professional, 2009. ISBN 978-0-321-58050-4
- [Hei05] K. von der Heide: *Vorlesung: Technische Informatik 1 — interaktives Skript*. Universität Hamburg, FB Informatik, 2005.  
[tams.informatik.uni-hamburg.de/lectures/2004ws/vorlesung/t1](http://tams.informatik.uni-hamburg.de/lectures/2004ws/vorlesung/t1)

1. Einführung
2. Digitalrechner
3. Moore's Law
4. Information
5. Ziffern und Zahlen
6. Arithmetik
7. Zeichen und Text
8. Logische Operationen
9. **Codierung**

Grundbegriffe

Ad-Hoc Codierungen

Einschrittige Codes

Quellencodierung

Symbolhäufigkeiten



Informationstheorie  
Entropie  
Kanalcodierung  
Fehlererkennende Codes  
Zyklische Codes  
Praxisbeispiele  
Literatur

10. Schaltfunktionen
11. Schaltnetze
12. Schaltwerke
13. Rechnerarchitektur
14. Instruction Set Architecture
15. Assembler-Programmierung
16. Pipelining





17. Parallelarchitekturen

18. Speicherhierarchie




Unter **Codierung** versteht man das Umsetzen einer vorliegenden Repräsentation  $A$  in eine andere Repräsentation  $B$

- ▶ häufig liegen beide Repräsentationen  $A$  und  $B$  in derselben Abstraktionsebene
- ▶ die Interpretation von  $B$  nach  $A$  muss eindeutig sein
- ▶ eine **Umcodierung** liegt vor, wenn die Interpretation umkehrbar eindeutig ist




- ▶ **Codewörter:** die Wörter der Repräsentation  $B$  aus einem Zeichenvorrat  $Z$
- ▶ **Code:** die Menge aller Codewörter
- ▶ **Blockcode:** alle Codewörter haben dieselbe Länge
  
- ▶ **Binärzeichen:** der Zeichenvorrat  $z$  enthält genau zwei Zeichen
- ▶ **Binärwörter:** Codewörter aus Binärzeichen
- ▶ **Binärcode:** alle Codewörter sind Binärwörter





- ▶ effiziente Darstellung und Verarbeitung von Information
- ▶ Datenkompression, -reduktion
  
- ▶ effiziente Übertragung von Information
  - ▶ Verkleinerung der zu übertragenden Datenmenge
  - ▶ Anpassung an die Technik des Übertragungskanals
  - ▶ Fehlererkennende und -korrigierende Codes
  
- ▶ Geheimhaltung von Information  
z.B. Chiffrierung in der Kryptologie
- ▶ Identifikation, Authentifikation





Unterteilung gemäß der Aufgabenstellung

- ▶ **Quellencodierung:** Anpassung an Sender/Quelle
  - ▶ **Kanalcodierung:** Anpassung an Übertragungsstrecke
  - ▶ **Verarbeitungscodierung:** im Rechner
- ▶ sehr unterschiedliche Randbedingungen und Kriterien für diese Teilbereiche: zum Beispiel sind fehlerkorrigierende Codes bei der Nachrichtenübertragung essentiell, im Rechner wegen der hohen Zuverlässigkeit weniger wichtig

## ▶ Wertetabellen

- ▶ jede Zeile enthält das Urbild (zu codierende Symbol) und das zugehörige Codewort
- ▶ sortiert, um das Auffinden eines Codeworts zu erleichtern
- ▶ technische Realisierung durch Ablegen der Wertetabelle im Speicher, Zugriff über Adressierung anhand des Urbilds

## ▶ Codebäume

- ▶ Anordnung der Symbole als Baum
- ▶ die zu codierenden Symbole als Blätter
- ▶ die Zeichen an den Kanten auf dem Weg von der Wurzel zum Blatt bilden das Codewort

## ▶ Logische Gleichungen

## ▶ Algebraische Ausdrücke



- ▶ siehe letzte Woche
- ▶ Text selbst als Reihenfolge von Zeichen
- ▶ ASCII, ISO-8859 und Varianten, Unicode

Für geschriebenen (formatierten) Text:

- ▶ Trennung des reinen Textes von seiner Formatierung
- ▶ Formatierung: Schriftart, Größe, Farbe, usw.
- ▶ diverse applikationsspezifische Binärformate
- ▶ Markup-Sprachen (SGML, HTML)

	BCD	Gray	Exzess3	Aiken	biquinär	1-aus-10	2-aus-5
0	0000	0000	0011	0000	000001	0000000001	11000
1	0001	0001	0100	0001	000010	0000000010	00011
2	0010	0011	0101	0010	000100	0000000100	00101
3	0011	0010	0110	0011	001000	0000001000	00110
4	0100	0110	0111	0100	010000	0000010000	01001
5	0101	0111	1000	1011	100001	0000100000	01010
6	0110	0101	1001	1100	100010	0001000000	01100
7	0111	0100	1010	1101	100100	0010000000	10001
8	1000	1100	1011	1110	101000	0100000000	10010
9	1001	1101	1100	1111	110000	1000000000	10100

- ▶ alle Codes der Tabelle sind Binärcodes
- ▶ alle Codes der Tabelle sind Blockcodes
- ▶ jede Spalte der Tabelle listet alle Codewörter eines Codes

# Codierungen für Dezimalziffern (cont.)

- ▶ jede Wandlung von einem Code der Tabelle in einen anderen Code ist eine Umcodierung
- ▶ aus den Codewörtern geht **nicht** hervor, welcher Code vorliegt
- ▶ Dezimaldarstellung in Rechnern unüblich, die obigen Codes werden also kaum noch verwendet

- ▶ **Minimalcode:** alle  $N = 2^n$  Codewörter bei Wortlänge  $n$  werden benutzt
- ▶ **Redundanter Code:** nicht alle möglichen Codewörter werden benutzt
- ▶ **Gewicht:** Anzahl der Einsen in einem Codewort
- ▶ **komplementär:** zu jedem Codewort  $c$  existiert ein gültiges Codewort  $\bar{c}$
- ▶ **einschrittig:** aufeinanderfolgende Codewörter unterscheiden sich nur an einer Stelle
- ▶ **zyklisch:** bei  $n$  geordneten Codewörtern ist  $c_0 = c_n$

- ▶ der Name für Codierung der Integerzahlen im Stellenwertsystem
- ▶ Codewort

$$c = \sum_{i=0}^{n-1} a_i \cdot 2^i, \quad a_i \in \{0, 1\}$$



- ▶ alle Codewörter werden genutzt: Minimalcode
- ▶ zu jedem Codewort existiert ein komplementäres Codewort
- ▶ bei fester Wortbreite ist  $c_0$  gleich  $c_n \Rightarrow$  zyklisch
- ▶ nicht einschrittig





- ▶ möglich für Mengen mit Ordnungsrelation
- ▶ Elemente der Menge werden durch Binärwörter codiert
- ▶ **einschrittiger Code**: die Codewörter für benachbarte Elemente der Menge unterscheiden sich in genau einer Stelle
- ▶ **zyklisch einschrittig**: das erste und letzte Wort des Codes unterscheiden sich ebenfalls genau in einer Stelle
  
- ▶ Einschrittige Codes werden benutzt, wenn ein Ablesen der Bits auch beim Wechsel zwischen zwei Codeworten möglich ist (bzw. nicht verhindert werden kann)  
z.B.: Winkelcodierscheiben oder digitale Schieblehre
- ▶ viele interessante Varianten möglich (s. Knuth: *AoCP* [Knu11])

- ▶ Ablesen eines Wertes mit leicht gegeneinander verschobenen Übergängen der Bits [Hei05], Kapitel 1.4
  - ▶ `demoeinschritt(0:59)` normaler Dualcode
  - ▶ `demoeinschritt(einschritt(60))` einschrittiger Code
- ▶ maximaler Ablesefehler
  - ▶  $2^{n-1}$  beim Dualcode
  - ▶ 1 beim einschrittigen Code
- ▶ Konstruktion eines einschrittigen Codes
  - ▶ rekursiv
  - ▶ als ununterbrochenen Pfad im KV-Diagramm (s.u.)


# Ablesen des Wertes aus Dualcode



# Ablesen des Wertes aus einschrittigem Code




# Gray-Code: Prinzip eines Winkeldrehgebers




# Gray-Code: mehrstufiger Drehgeber

9.3 Codierung - Einstufige Codes


64-040 Rechnerstrukturen



# Gray-Code: 5-bit Codierscheibe



# Gray-Code: 10-bit Codierscheibe



- ▶ Starte mit zwei Codewörtern:  $0$  und  $1$
- ▶ Gegeben: Einschrittiger Code  $C$  mit  $n$  Codewörtern
- ▶ Rekursion: Erzeuge Code  $C_2$  mit (bis zu)  $2n$  Codewörtern
  1. hänge eine führende  $0$  vor alle vorhandenen  $n$  Codewörter
  2. hänge eine führende  $1$  vor die in umgekehrter Reihenfolge notierten Codewörter

$\{ 0, 1 \}$

$\{ 00, 01, 11, 10 \}$

$\{ 000, 001, 011, 010, 110, 111, 101, 100 \}$

...

⇒ Gray-Code

$x_3 x_2$ \ $x_1 x_0$	00	01	11	10
00	0	1	3	2
01	4	5	7	6
11	12	13	15	14
10	8	9	11	10

$x_3 x_2$ \ $x_1 x_0$	00	01	11	10
00	0000	0001	0011	0010
01	0100	0101	0111	0110
11	1100	1101	1111	1110
10	1000	1001	1011	1010

- ▶ 2D-Diagramm mit  $2^n = 2^{n_y} \times 2^{n_x}$  Feldern
  - ▶ gängige Größen sind:  $2 \times 2$ ,  $2 \times 4$ ,  $4 \times 4$   
darüber hinaus: mehrere Diagramme der Größe  $4 \times 4$
  - ▶ Anordnung der Indizes ist im einschrittigen-Code / Gray-Code
- ⇒ benachbarte Felder unterscheiden sich gerade um 1 Bit

# Einschrittiger Code: KV-Diagramm

$x_3 x_2$ \ $x_1 x_0$	00	01	11	10
00	0	1	3	2
01	4	5	7	6
11	12	13	15	14
10	8	9	11	10

$x_3 x_2$ \ $x_1 x_0$	00	01	11	10
00	0	1	3	2
01	4	5	7	6
11	12	13	15	14
10	8	9	11	10

► Pfade



0,1,3,2,6,7,5,13,15,14,10,11,9,8,12,4

1,3,7,6,14,15,11,9,13,12,4,5

► jeder Pfad entspricht einem einschrittigen Code

► geschlossener Pfad: zyklisch einschrittiger Code

# Einschrittiger Code: KV-Diagramm (cont.)



► Pfade

4,5,13,15,7,6,14,10,8,12

2,6,14,10

- linke und rechte Spalte unterscheiden sich um 1 Bit
- obere und untere Zeile unterscheiden sich um 1 Bit

⇒ KV-Diagramm als „außen zusammengeklebt“ denken

⇒ Pfade können auch „außen herum“ geführt werden



Umwandlung: Dual- in Graywort

1. MSB des Dualworts wird MSB des Grayworts
  2. von links nach rechts: bei jedem Koeffizientenwechsel im Dualwort wird das entsprechende Bit im Graywort 1, sonst 0
- ▶ Beispiele  $0011 \rightarrow 0010$ ,  $1110 \rightarrow 1001$ ,  $0110 \rightarrow 0101$  usw.
  - ▶  $\text{gray}(x) = x \wedge (x \ggg 1)$
  - ▶ in Hardware einfach durch paarweise XOR-Operationen  
[HenHA] Hades Demo: 10-gates/15-graycode/dual2gray



## Umwandlung: Gray- in Dualwort

1. MSB wird übernommen
  2. von links nach rechts: wenn das Graywort eine Eins aufweist, wird das vorhergehende Bit des Dualworts invertiert in die entsprechende Stelle geschrieben, sonst wird das Zeichen der vorhergehenden Stelle direkt übernommen
- ▶ Beispiele  $0010 \rightarrow 0011$ ,  $1001 \rightarrow 1110$ ,  $0101 \rightarrow 0110$  usw.
  - ▶ in Hardware einfach durch Kette von XOR-Operationen

- ▶ Einsatz zur Quellencodierung
  - ▶ Minimierung der Datenmenge durch Anpassung an die Symbolhäufigkeiten
  - ▶ häufige Symbole bekommen kurze Codewörter, seltene Symbole längere Codewörter
  
  - ▶ anders als bei Blockcodes ist die Trennung zwischen Codewörtern nicht durch Abzählen möglich
- ⇒ Einhalten der **Fano-Bedingung** notwendig  
oder Einführen von **Markern** zwischen den Codewörtern



Eindeutige Decodierung eines Codes mit variabler Wortlänge?

## Fano-Bedingung

Kein Wort aus einem Code bildet den Anfang eines anderen Codeworts

- ▶ die sogenannte **Präfix-Eigenschaft**
- ▶ nach R. M. Fano (1961)
  
- ▶ ein **Präfix-Code** ist eindeutig decodierbar
- ▶ Blockcodes sind Präfix-Codes



- ▶ Telefonnummern: das Vorwahlsystem gewährleistet die Fano-Bedingung


110, 112 : Notrufnummern

42883 2502 : Ortsnetz (keine führende Null)

040 42883 2502 : nationales Netz

0049 40 42883 2502 : internationale Rufnummer

- ▶ Morse-Code: Fano-Bedingung verletzt



## Codetabelle

		• kurzer Ton	– langer Ton
A	•–	S	•••
B	–•••	T	–
C	–•–•	U	••–
D	–••	V	•••–
E	•	W	•––
F	••–•	X	–••–
G	––•	Y	–•––
H	••••	Z	––••
I	••	0	–––––
J	•–––	1	•––––
K	–•–	2	••–––
L	•–••	3	•••––
M	––	4	••••–
N	–•	5	•••••
O	–––	6	–••••
P	•––•	7	––•••
Q	––•–	8	–––••
R	•–•	9	––––•
.	•–•–•–	,	––••––
?	••––••	'	•––––•
!	–•–•––	/	–••–•
(	–•––•	&	•–••••
)	–•––•–	:	–––•••
&	•–••••	;	–•–••–
=	–•••–	+	•–•–•
+	•–•–•	–	–••••–
–	–••••–	_	••––•–
"	••––•–	"	•–••–•
\$	•••–••–	\$	•••–••–
@	•–•–••	@	•–•–••
S-Start	–•–•–	S-Start	–•–•–
Verst.	•••–•	Verst.	•••–•
S-Ende	•–•–•	S-Ende	•–•–•
V-Ende	•••–•–	V-Ende	•••–•–
Error	••••••••	Error	••••••••
Ä	•–•–	Ä	•–•–
À	•––•–	À	•––•–
É	••–••	É	••–••
È	•–••–	È	•–••–
Ö	–––•	Ö	–––•
Ü	••––	Ü	••––
ß	•••––••	ß	•••––••
CH	––––	CH	––––
Ñ	––•––	Ñ	––•––
...		...	
SOS	••• ––– •••	SOS	••• ––– •••

▶ Eindeutigkeit Codewort: ● ● ● ● ● — ●


E	●
I	● ●
N	— ●
R	● — ●
S	● ● ●

- ▶ bestimmte Morse-Sequenzen sind mehrdeutig
- ▶ Pause zwischen den Symbolen notwendig

▶ Codierung

- ▶ Häufigkeit der Buchstaben =  $1 / \text{Länge des Codewortes}$
- ▶ Effizienz: kürzere Codeworte
- ▶ Darstellung als Codebaum

# Morse-Code: Codebaum (Ausschnitt)



- ▶ Symbole als Knoten oder Blätter
- ▶ Knoten: Fano-Bedingung verletzt
- ▶ Codewort am Pfad von Wurzel zum Knoten/Blatt ablesen

## Umschlüsselung des Codes für binäre Nachrichtenübertragung

- ▶ 110 als Umschlüsselung des langen Tons –  
10 als Umschlüsselung des kurzen Tons •  
0 als Trennzeichen zwischen Morse-Codewörtern
- ▶ der neue Code erfüllt die Fano-Bedingung  
jetzt eindeutig decodierbar: 101010011011011001010100 (SOS)
- ▶ viele andere Umschlüsselungen möglich, z.B.:  
1 als Umschlüsselung des langen Tons –  
01 als Umschlüsselung des kurzen Tons •  
00 als Trennzeichen zwischen Morse-Codewörtern

Gegeben: die zu codierenden Urwörter  $a_i$   
und die zugehörigen Wahrscheinlichkeiten  $p(a_i)$

- ▶ Ordnung der Urwörter anhand ihrer Wahrscheinlichkeiten  $p(a_1) \geq p(a_2) \geq \dots \geq p(a_n)$
- ▶ Einteilung der geordneten Urwörter in zwei Gruppen mit möglichst gleicher Gesamtwahrscheinlichkeit. Eine Gruppe bekommt als erste Codewortstelle eine 0, die andere eine 1
- ▶ Diese Teilgruppen werden wiederum entsprechend geteilt, und den Hälften wieder eine 0, bzw. eine 1, als nächste Codewortstelle zugeordnet
- ▶ Das Verfahren wird wiederholt, bis jede Teilgruppe nur noch ein Element enthält
- ▶ vorteilhafter, je größer die Anzahl der Urwörter (!)

Urbildmenge  $\{A, B, C, D\}$  und zugehörige  
Wahrscheinlichkeiten  $\{0.45, 0.1, 0.15, 0.3\}$

0. Sortierung nach Wahrscheinlichkeiten ergibt  $\{A, D, C, B\}$
  1. Gruppenaufteilung ergibt  $\{A\}$  und  $\{D, C, B\}$   
Codierung von  $A$  mit 0 und den anderen Symbolen als  $1^*$
  2. weitere Teilung ergibt  $\{D\}$ , und  $\{C, B\}$
  3. letzte Teilung ergibt  $\{C\}$  und  $\{B\}$
- ⇒ Codewörter sind  $A = 0$ ,  $D = 10$ ,  $C = 110$  und  $B = 111$

mittlere Codewortlänge  $L$

- ▶  $L = 0.45 \cdot 1 + 0.3 \cdot 2 + 0.15 \cdot 3 + 0.1 \cdot 3 = 1.8$
- ▶ zum Vergleich: Blockcode mit 2 Bits benötigt  $L = 2$

# Codierung nach Fano: Deutsche Großbuchstaben

Buchstabe $a_i$	Wahrscheinlichkeit $p(a_i)$	Code (Fano)	Bits
Leerzeichen	0.15149	000	3
E	0.14700	001	3
N	0.08835	010	3
R	0.06858	0110	4
I	0.06377	0111	4
S	0.05388	1000	4
...	...	...	...
Ö	0.00255	111111110	9
J	0.00165	1111111110	10
Y	0.00017	11111111110	11
Q	0.00015	111111111110	12
X	0.00013	111111111111	12

Ameling: *Fano-Code der Buchstaben der deutschen Sprache*, 1992

Gegeben: die zu codierenden Urwörter  $a_i$   
und die zugehörigen Wahrscheinlichkeiten  $p(a_i)$

- ▶ Ordnung der Urwörter anhand ihrer Wahrscheinlichkeiten  $p(a_1) \leq p(a_2) \leq \dots \leq p(a_n)$
- ▶ in jedem Schritt werden die zwei Wörter mit der geringsten Wahrscheinlichkeit zusammengefasst und durch ein neues ersetzt
- ▶ das Verfahren wird wiederholt, bis eine Menge mit nur noch zwei Wörtern resultiert
- ▶ rekursive Codierung als Baum (z.B.: links 0, rechts 1)
- ▶ ergibt die kleinstmöglichen mittleren Codewortlängen
- ▶ Abweichungen zum Verfahren nach Fano sind aber gering
- ▶ vielfältiger Einsatz (u.a. bei JPEG, MPEG, ...)

Urbildmenge  $\{A, B, C, D\}$  und zugehörige  
Wahrscheinlichkeiten  $\{0.45, 0.1, 0.15, 0.3\}$

0. Sortierung nach Wahrscheinlichkeiten ergibt  $\{B, C, D, A\}$
  1. Zusammenfassen von  $B$  und  $C$  als neues Wort  $E$ ,  
Wahrscheinlichkeit von  $E$  ist dann  $p(E) = 0.1 + 0.15 = 0.25$
  2. Zusammenfassen von  $E$  und  $D$  als neues Wort  $F$  mit  
 $p(F) = 0.55$
  3. Zuordnung der Bits entsprechend der Wahrscheinlichkeiten
    - ▶  $F = 0$  und  $A = 1$
    - ▶ Split von  $F$  in  $D = 00$  und  $E = 01$
    - ▶ Split von  $E$  in  $C = 010$  und  $B = 011$
- ⇒ Codewörter sind  $A = 1$ ,  $D = 00$ ,  $C = 010$  und  $B = 011$



- ▶ Alphabet =  $\{E, I, N, S, D, L, R\}$
- ▶ relative Häufigkeiten  
 $E = 18, I = 10, N = 6, S = 7, D = 2, L = 5, R = 4$
  
- ▶ Sortieren anhand der Häufigkeiten
- ▶ Gruppierung (rekursiv)
- ▶ Aufbau des Codebaums
- ▶ Ablesen der Codebits




# Bildung eines Huffman-Baums (cont.)



<i>D</i>	<i>R</i>	<i>L</i>	<i>N</i>	<i>S</i>	<i>I</i>	<i>E</i>
2	4	5	6	7	10	18




<i>D</i>	<i>R</i>	<i>L</i>	<i>N</i>	<i>S</i>	<i>I</i>	<i>E</i>
2	4	5	6	7	10	18




<i>L</i>	<i>N</i>	<i>6</i>	<i>S</i>	<i>I</i>	<i>E</i>
5	6		7	10	18



<i>6</i>	<i>S</i>	<i>I</i>	<i>11</i>	<i>E</i>
	7	10		18



# Bildung eines Huffman-Baums (cont.)



I	00
L	010
N	011
D	1000
R	1001
S	101
E	11

1001 00 11 101 11  
R I E S E

# Codierung nach Huffman: Deutsche Großbuchstaben

9.5 Codierung - Symbolhäufigkeiten


64-040 Rechnerstrukturen

Zeichen	Code	Zeichen	Code
Leerzeichen	001	O	000110
E	010	B	100010
N	111	Z	100011
R	0110	W	100110
I	0111	F	100111
S	1010	K	0001011
T	1100	V	0001111
D	1101	Ü	00010100
H	00000	P	00010101
A	00001	Ä	00011100
U	10000	Ö	000111010
L	10010	J	0001110110
C	10110	Y	00011101111
G	10111	Q	000111011100
M	000100	X	000111011101

# Codierung nach Huffman: Codebaum

9.5 Codierung - Symbolhäufigkeiten

64-040 Rechnerstrukturen



ca. 4.5 Bits/Zeichen,  
1.7-Mal besser als ASCII

- ▶ Sei  $C$  ein Huffman-Code mit durchschnittlicher Codelänge  $L$
- ▶ Sei  $D$  ein weiterer Präfix-Code mit durchschnittlicher Codelänge  $M$ , mit  $M < L$  und  $M$  minimal
- ▶ Berechne die  $C$  und  $D$  zugeordneten Decodierbäume  $A$  und  $B$
- ▶ Betrachte die beiden Endknoten für Symbole kleinster Wahrscheinlichkeit:
  - ▶ Weise dem Vorgängerknoten das Gewicht  $p_{s-1} + p_s$  zu
  - ▶ streiche die Endknoten
  - ▶ mittlere Codelänge reduziert sich um  $p_{s-1} + p_s$
- ▶ Fortsetzung führt dazu, dass Baum  $C$  sich auf Baum mit durchschnittlicher Länge 1 reduziert, und  $D$  auf Länge  $< 1$ . Dies ist aber nicht möglich.

# Codierung nach Huffman: Symbole mit $p \geq 0.5$

Was passiert, wenn ein Symbol eine Häufigkeit  $p_0 \geq 0.5$  aufweist?

- ▶ die Huffman-Codierung müsste weniger als ein Bit zuordnen, dies ist jedoch nicht möglich
- ⇒ Huffman- (und Fano-) Codierung ist in diesem Fall ineffizient
  
- ▶ Beispiel: Bild mit einheitlicher Hintergrundfarbe codieren
- ▶ andere Ideen notwendig
  - ▶ Lauflängencodierung (Fax, GIF, PNG)
  - ▶ Cosinustransformation (JPEG), usw.

was tun, wenn

- ▶ die Symbolhäufigkeiten nicht vorab bekannt sind?
- ▶ die Symbolhäufigkeiten sich ändern können?

Dynamic Huffman Coding (Knuth 1985)

- ▶ Encoder protokolliert die (bisherigen) Symbolhäufigkeiten
- ▶ Codebaum wird dynamisch aufgebaut und ggf. umgebaut
- ▶ Decoder arbeitet entsprechend:  
Codebaum wird mit jedem decodierten Zeichen angepasst
- ▶ Symbolhäufigkeiten werden nicht explizit übertragen

D. E. Knuth: *Dynamic Huffman Coding*, 1985 [Knu85]



- ▶ Leon G. Kraft, 1949

<https://de.wikipedia.org/wiki/Kraft-Ungleichung>

- ▶ Eine notwendige und hinreichende Bedingung für die Existenz eines eindeutig decodierbaren  $s$ -elementigen Codes  $C$  mit Codelängen  $l_1 \leq l_2 \leq l_3 \leq \dots \leq l_s$  über einem  $q$ -nären Zeichenvorrat  $F$  ist:


$$\sum_{i=1}^s \frac{1}{q^{l_i}} \leq 1$$

- ▶ Beispiel

$\{1, 00, 01, 11\}$  ist nicht eindeutig decodierbar,  
denn  $\frac{1}{2} + 3 \cdot \frac{1}{4} = 1.25 > 1$



- ▶ Sei  $F = \{0, 1, 2\}$  (ternäres Alphabet)
  - ▶ Seien die geforderten Längen der Codewörter: 1,2,2,2,2,3,3,3
  - ▶ Einsetzen in die Ungleichung:  $\frac{1}{3} + 5 \cdot \frac{1}{3^2} + 3 \cdot \frac{1}{3^3} = 1$
- ⇒ Also existiert ein passender Präfixcode.
- ▶ Konstruktion entsprechend des Beweises
- 0 10 11 12 20 21 220 221 222




Sei  $l_s = m$  und seien  $u_i$  die Zahl der Codewörter der Länge  $i$

► Wir schreiben

$$\sum_{i=1}^s \frac{1}{q^i} = \sum_{j=1}^m \frac{u_j}{q^j} = \frac{1}{q^m} \sum_{j=1}^m u_j \cdot q^{m-j} \leq 1$$

$$u_m + \sum_{j=1}^{m-1} u_j \cdot q^{m-j} \leq q^m \quad (*)$$

- Jedes Codewort der Länge  $i$  „verbraucht“  $q^{m-i}$  Wörter aus  $F^m$
  - Summe auf der linken Seite von (\*) ist die Zahl der durch den Code  $C$  benutzten Wörter von  $F^m$
- ⇒ erfüllt  $C$  die Präfix-Bedingung, dann gilt (\*)





- ▶ Informationsbegriff
- ▶ Maß für die Information?
- ▶ Entropie
- ▶ Kanalkapazität





- ▶  $n$  mögliche sich gegenseitig ausschließende Ereignisse  $A_i$   
die zufällig nacheinander mit Wahrscheinlichkeiten  $p_i$  eintreten
- ▶ stochastisches Modell  $W\{A_i\} = p_i$
  
- ▶ angewendet auf Informationsübertragung:  
das Symbol  $a_i$  wird mit Wahrscheinlichkeit  $p_i$  empfangen
  
- ▶ Beispiel
  - ▶  $p_i = 1$  und  $p_j = 0 \quad \forall j \neq i$
  - ▶ dann wird mit Sicherheit das Symbol  $A_i$  empfangen
  - ▶ der Empfang bringt keinen Informationsgewinn
  
- ⇒ Informationsgewinn („Überraschung“) wird größer, je kleiner  $p_i$



- ▶ Wir erhalten die Nachricht  $A$  mit der Wahrscheinlichkeit  $p_A$  und anschließend die unabhängige Nachricht  $B$  mit der Wahrscheinlichkeit  $p_B$
- ▶ Wegen der Unabhängigkeit ist die Wahrscheinlichkeit beider Ereignisse gegeben durch das Produkt  $p_A \cdot p_B$
- ▶ Informationsgewinn („Überraschung“) größer, je kleiner  $p_i$
- ▶ Wahl von  $1/p$  als Maß für den Informationsgewinn?
- ▶ möglich, aber der Gesamtinformationsgehalt zweier (mehrerer) Ereignisse wäre das Produkt der einzelnen Informationsgehalte
- ▶ additive Größe wäre besser  $\Rightarrow$  Logarithmus von  $1/p$  bilden

- ▶ Umkehrfunktion zur Exponentialfunktion
- ▶ formal: für gegebenes  $a$  und  $b$  ist der Logarithmus die Lösung der Gleichung  $a = b^x$
- ▶ falls die Lösung existiert, gilt:  $x = \log_b(a)$
  
- ▶ Beispiel  $3 = \log_2(8)$ , denn  $2^3 = 8$
  
- ▶ Rechenregeln
  - ▶  $\log(x \cdot y) = \log(x) + \log(y)$  (Addition statt Multiplikation)
  - ▶  $b^{\log_b(x)} = x$  und  $\log_b(b^x) = x$
  - ▶  $\log_b(x) = \frac{\log_a(x)}{\log_a(b)}$
  - ▶  $\log_2(x) = \ln(x) / \ln(2) = \ln(x) / 0,693141718$

▶  $\log_2(x) = 0.b_1b_2b_3\dots = \sum_{k>0} b_k2^{-k}$  mit  $b_k \in \{0,1\}$

$\log_2(x^2) = b_1.b_2b_3\dots$  wegen  $\log(x^2) = 2\log(x)$

▶ Berechnung

Input:  $1 < x < 2$  (ggf. vorher skalieren)

Output: Nachkommastellen  $b_i$  der Binärdarstellung von  $\log_2(x)$

```
i = 0
loop
  i = i+1
  x = x*x
  if (x >= 2)      then      x = x/2
                    b[i] = 1
  else            b[i] = 0
end if
end loop
```

Informationsgehalt eines Ereignisses  $A_i$  mit Wahrscheinlichkeit  $p_i$ ?

- ▶ als messbare und daher additive Größe
- ▶ durch Logarithmierung (Basis 2) der Wahrscheinlichkeit:

$$I(A_i) = \log_2\left(\frac{1}{p_i}\right) = -\log_2(p_i)$$

- ▶ **Informationsgehalt**  $I$  (oder Information) von  $A_i$   
auch **Entscheidungsgehalt** genannt
- ▶ Beispiel: zwei Nachrichten  $A$  und  $B$


$$I(A) + I(B) = \log_2\left(\frac{1}{p_A \cdot p_B}\right) = \log_2\left(\frac{1}{p_A}\right) + \log_2\left(\frac{1}{p_B}\right)$$

$$I(A_i) = \log_2\left(\frac{1}{p_i}\right) = -\log_2(p_i)$$

- ▶ Wert von  $I$  ist eine reelle Größe
- ▶ gemessen in der Einheit **1 Bit**
  
- ▶ Beispiel: nur zwei mögliche Symbole 0 und 1 mit gleichen Wahrscheinlichkeiten  $p_0 = p_1 = \frac{1}{2}$   
Der Informationsgehalt des Empfangs einer 0 oder 1 ist dann  
 $I(0) = I(1) = \log_2(1/\frac{1}{2}) = 1 \text{ Bit}$
  
- ▶ Achtung: die Einheit „Bit“ nicht verwechseln mit Binärstellen „bit“ oder den Symbolen 0 und 1



- ▶ Vor dem Empfang einer Nachricht gibt es **Ungewissheit** über das Kommende  
Beim Empfang gibt es die **Überraschung**  
Und danach hat man den Gewinn an **Information**
- ▶ Alle drei Begriffe in der oben definierten Einheit **Bit** messen
- ▶ Diese Quantifizierung der **Information** ist zugeschnitten auf die Nachrichtentechnik
- ▶ umfasst nur einen Aspekt des umgangssprachlichen Begriffs **Information**






## Meteorit

- ▶ die Wahrscheinlichkeit, an einem Tag von einem Meteor getroffen zu werden, sei  $p_M = 10^{-16}$
- ▶ Kein Grund zur Sorge, weil die Ungewissheit von  $I = \log_2(1/(1 - p_M)) \approx 3,2 \cdot 10^{-16}$  sehr klein ist  
Ebenso klein ist die Überraschung, wenn das Unglück nicht passiert  $\Rightarrow$  Informationsgehalt der Nachricht „Ich wurde nicht vom Meteor erschlagen“ ist sehr klein
- ▶ Umgekehrt wäre die Überraschung groß:  $\log_2(1/p_M) = 53,15$



## Würfeln

- ▶ bei vielen Spielen hat die 6 eine besondere Bedeutung
- ▶ hier betrachten wir aber zunächst nur die Wahrscheinlichkeit von Ereignissen, nicht deren Semantik
- ▶ die Wahrscheinlichkeit, eine 6 zu würfeln, ist  $\frac{1}{6}$
- ▶  $I(6) = \log_2(1/\frac{1}{6}) = 2,585$



## Information eines Buchs

- ▶ Gegeben seien zwei Bücher
  1. deutscher Text
  2. mit Zufallsgenerator mit Gleichverteilung aus Alphabet mit 80-Zeichen erzeugt
- ▶ Informationsgehalt in beiden Fällen?
  1. Im deutschen Text abhängig vom Kontext!  
Beispiel: Empfangen wir als deutschen Text „*Der Begriff*“, so ist „*f*“ als nächstes Symbol sehr wahrscheinlich
  2. beim Zufallstext liefert jedes neue Symbol die zusätzliche Information  $I = \log_2(1/(1/80))$

⇒ der Zufallstext enthält die größtmögliche Information



## Einzelner Buchstabe

- ▶ die Wahrscheinlichkeit, in einem Text an einer gegebenen Stelle das Zeichen „A“ anzutreffen sei  $W\{A\} = p = 0,01$
- ▶ Informationsgehalt  $I(A) = \log_2(1/0,01) = 6,6439$
- ▶ wenn der Text in ISO-8859-1 codiert vorliegt, werden 8 Binärstellen zur Repräsentation des „A“ benutzt
- ▶ der Informationsgehalt ist jedoch geringer

**Bit** : als Maß für den Informationsgehalt

**bit** : Anzahl der Binärstellen 0 und 1



Obige Definition der Information lässt sich nur jeweils auf den Empfang eines speziellen Zeichens anwenden

- ▶ Was ist die **durchschnittliche Information** bei Empfang eines Symbols?
- ▶ diesen Erwartungswert bezeichnet man als **Entropie** des Systems (auch **mittlerer Informationsgehalt**)
- ▶ Wahrscheinlichkeiten aller möglichen Ereignisse  $A_i$  seien  $W\{A_i\} = p_i$
- ▶ da jeweils eines der möglichen Symbole eintrifft, gilt  $\sum_i p_i = 1$



- ▶ dann berechnet sich die Entropie  $H$  als Erwartungswert

$$\begin{aligned} H &= E\{I(A_i)\} \\ &= \sum_i p_i \cdot I(A_i) \\ &= \sum_i p_i \cdot \log_2\left(\frac{1}{p_i}\right) \\ &= - \sum_i p_i \cdot \log_2(p_i) \end{aligned}$$

- ▶ als Funktion der Symbol-Wahrscheinlichkeiten nur abhängig vom stochastischen Modell

1. drei mögliche Ereignisse mit Wahrscheinlichkeiten  $\{\frac{1}{2}, \frac{1}{3}, \frac{1}{6}\}$

- ▶ dann berechnet sich die Entropie zu


$$H = -\left(\frac{1}{2} \log_2\left(\frac{1}{2}\right) + \frac{1}{3} \log_2\left(\frac{1}{3}\right) + \frac{1}{6} \log_2\left(\frac{1}{6}\right)\right) = 1,4591$$

2. Empfang einer Binärstelle mit den Wahrscheinlichkeiten  $p_0 = q$  und  $p_1 = (1 - q)$ .

- ▶ für  $q = \frac{1}{2}$  erhält man

$$H = -\left(\frac{1}{2} \log_2\left(\frac{1}{2}\right) + \left(1 - \frac{1}{2}\right) \log_2\left(1 - \frac{1}{2}\right)\right) = 1.0$$

- ▶ mittlerer Informationsgehalt beim Empfang einer Binärstelle mit gleicher Wahrscheinlichkeit für beide Symbole ist genau 1 Bit




Entropie bei Empfang einer Binärstelle mit den Wahrscheinlichkeiten  $p_0 = q$  und  $p_1 = (1 - q)$



- ▶ mittlerer Informationsgehalt einer Binärstelle nur dann 1 Bit, wenn beide möglichen Symbole gleich wahrscheinlich
- ▶ entsprechendes gilt auch für größere Symbolmengen
- ▶ Beispiel: 256 Symbole (8-bit), gleich wahrscheinlich

$$H = \sum_i p_i \log_2(1/p_i) = 256 \cdot (1/256) \cdot \log_2(1/(1/256)) = 8 \text{ Bit}$$



1.  $H(p_1, p_2, \dots, p_n)$  ist maximal, falls  $p_i = 1/n$  ( $1 \leq i \leq n$ )
2.  $H$  ist symmetrisch, für jede Permutation  $\pi$  von  $1, 2, \dots, n$  gilt:  
$$H(p_1, p_2, \dots, p_n) = H(p_{\pi(1)}, p_{\pi(2)}, \dots, p_{\pi(n)})$$
3.  $H(p_1, p_2, \dots, p_n) \geq 0$  mit  $H(0, 0 \dots 0, 1, 0 \dots 0, 0) = 0$
4.  $H(p_1, p_2, \dots, p_n, 0) = H(p_1, p_2, \dots, p_n)$
5.  $H(1/n, 1/n, \dots, 1/n) \leq H(1/(n+1), 1/(n+1), \dots, 1/(n+1))$
6.  $H$  ist stetig in seinen Argumenten
7. Additivität: seien  $n, m \in \mathbb{N}^+$   
$$H\left(\frac{1}{n \cdot m}, \frac{1}{n \cdot m}, \dots, \frac{1}{n \cdot m}\right) = H\left(\frac{1}{n}, \frac{1}{n}, \dots, \frac{1}{n}\right) + H\left(\frac{1}{m}, \frac{1}{m}, \dots, \frac{1}{m}\right)$$

- ▶ **möglicher Informationsgehalt**  $H_0$  ist durch Symbolcodierung festgelegt (entspricht **mittlerer Codewortlänge**  $\bar{l}$ )

$$H_0 = \sum_i p_i \cdot \log_2(q^{l_i})$$

- ▶ stochastisches Modell  $W\{A_i\} = p_i$   
(Wahrscheinlichkeiten von Ereignissen  $A_i$ )
- ▶ Codierung der Ereignisse (der Symbole)  $C(A_i)$  durch Code der Länge  $l_i$  über einem  $q$ -nären Alphabet
- ▶ für Binärcodes gilt  $H_0 = \sum_i p_i \cdot l_i$
- ▶ binäre Blockcodes mit Wortlänge  $N$  bits:  $H_0 = N$

- ▶ **Redundanz** (engl. *code redundancy*):  
die Differenz zwischen dem möglichen und dem tatsächlich genutzten Informationsgehalt  $R = H_0 - H$ 
  - ▶ möglicher Informationsgehalt  $H_0$  ist durch Symbolcodierung festgelegt = mittlere Codewortlänge
  - ▶ tatsächliche Informationsgehalt ist die Entropie  $H$

- ▶ **relative Redundanz:**  $r = \frac{H_0 - H}{H_0}$

- ▶ binäre Blockcodes mit Wortlänge  $N$  bits:  $H_0 = N$   
gegebener Code mit  $m$  Wörtern  $a_i$  und  $p(a_i)$ :

$$\begin{aligned} R &= H_0 - H = H_0 - \left( - \sum_{i=1}^m p(a_i) \cdot \log_2(p(a_i)) \right) \\ &= N + \sum_{i=1}^m p(a_i) \cdot \log_2(p(a_i)) \end{aligned}$$




Informationstheorie ursprünglich entwickelt zur

- ▶ formalen Behandlung der Übertragung von Information
- ▶ über reale, nicht fehlerfreie Kanäle
- ▶ deren Verhalten als stochastisches Modell formuliert werden kann
  
- ▶ zentrales Resultat ist die **Kanalkapazität  $C$**  des **binären symmetrischen Kanals**
- ▶ der maximal pro Binärstelle übertragbare Informationsgehalt

$$C = 1 - H(F)$$

mit  $H(F)$  der Entropie des Fehlerverhaltens

# Erinnerung: Modell der Informationsübertragung




- ▶ Informationsquelle
- ▶ Sender mit möglichst effizienter Kanalcodierung
- ▶ gestörter und verrauschter Übertragungskanal
- ▶ Empfänger mit Decodierer und Fehlererkennung/-korrektur
- ▶ Informationssenke und -verarbeitung

- ▶ Wahrscheinlichkeit der beiden Symbole 0 und 1 ist gleich  $\left(\frac{1}{2}\right)$
- ▶ Wahrscheinlichkeit  $P$ , dass bei Übertragungsfehlern aus einer 0 eine 1 wird = Wahrscheinlichkeit, dass aus einer 1 eine 0 wird
- ▶ Wahrscheinlichkeit eines Fehlers an Binärstelle  $i$  ist unabhängig vom Auftreten eines Fehlers an anderen Stellen
- ▶ Entropie des Fehlerverhaltens

$$H(F) = P \cdot \log_2(1/P) + (1 - P) \cdot \log_2(1/(1 - P))$$

- ▶ Kanalkapazität ist  $C = 1 - H(F)$

## Kapazität des binären symmetrischen Kanals





- ▶ bei  $P = 0,5$  ist die Kanalkapazität  $C = 0$
- ⇒ der Empfänger kann die empfangenen Daten nicht von einer zufälligen Sequenz unterscheiden
  
- ▶ bei  $P > 0,5$  steigt die Kapazität wieder an  
(rein akademischer Fall: Invertieren aller Bits)

Die Kanalkapazität ist eine obere Schranke

- ▶ wird in der Praxis nicht erreicht (Fehler)
- ▶ Theorie liefert keine Hinweise, wie die fehlerfreie Übertragung praktisch durchgeführt werden kann



# Shannon-Theorem

C. E. Shannon: *Communication in the Presence of Noise*; Proc. IRE, Vol.37, No.1, 1949

9.8 Codierung - Kanalcodierung

64-040 Rechnerstrukturen

Gegeben:

binärer symmetrischer Kanal mit der Störwahrscheinlichkeit  $P$   
und der Kapazität  $C(P)$

## Shannon-Theorem

Falls die Übertragungsrate  $R$  kleiner als  $C(P)$  ist,  
findet man zu jedem  $\epsilon > 0$  einen Code  $\mathcal{C}$  mit  
der Übertragungsrate  $R(\mathcal{C})$  und  $C(P) \geq R(\mathcal{C}) \geq R$  und  
der Fehlerdecodierwahrscheinlichkeit  $< \epsilon$

auch: C. E. Shannon: *A Mathematical Theory of Communication*



# Shannon-Theorem (cont.)


C. E. Shannon: *Communication in the Presence of Noise*; Proc. IRE, Vol.37, No.1, 1949

- ⇒ Wenn die Übertragungsrate kleiner als die Kanalkapazität ist, existieren Codes, die beliebig zuverlässig sind
- ... und deren Signalübertragungsraten beliebig nahe der Kanalkapazität liegen
- ▶ leider liefert die Theorie keine Ideen zur Realisierung
  - ▶ die Nachrichten müssen sehr lang sein
  - ▶ der Code muss im Mittel sehr viele Fehler in jeder Nachricht korrigieren
  - ▶ mittlerweile sehr nah am Limit: Turbo-Codes, LDPC Codes, usw.



## Motivation

- ▶ Informationstheorie
- ▶ Kanalkapazität
- ▶ Shannon-Theorem
  
- ▶ zuverlässige Datenübertragung ist möglich
- ▶ aber (bisher) keine Ideen für die Realisierung
  
- ⇒ fehlererkennende Codes
- ⇒ fehlerkorrigierende Codes





diverse mögliche Fehler bei der Datenübertragung

- ▶ Verwechslung eines Zeichens  $a \rightarrow b$
- ▶ Vertauschen benachbarter Zeichen  $ab \rightarrow ba$
- ▶ Vertauschen entfernter Zeichen  $abc \rightarrow cba$
- ▶ Zwillings-/Bündelfehler  $aa \rightarrow bb$
- ▶ usw.
  
- ▶ abhängig von der Technologie / der Art der Übertragung
  - ▶ Bündelfehler durch Kratzer auf einer CD
  - ▶ Bündelfehler bei Funk durch längere Störimpulse
  - ▶ Buchstabendreher beim „Eintippen“ eines Textes

- ▶ **Block-Code:**  $k$ -Informationsbits werden in  $n$ -Bits codiert
- ▶ **Faltungscodes:** ein Bitstrom wird in einen Codebitstrom höherer Bitrate codiert
  - ▶ Bitstrom erzeugt Folge von Automatenzuständen
  - ▶ Decodierung über bedingte Wahrscheinlichkeiten bei Zustandsübergängen
  - ▶ im Prinzip linear, Faltungscodes passen aber nicht in Beschreibung unten
- ▶ **linearer  $(n, k)$ -Code:** ein  $k$ -dimensionaler Unterraum des  $GF(2)^n$
- ▶ **modifizierter Code:** eine oder mehrere Stellen eines linearen Codes werden systematisch verändert (d.h. im  $GF(2)$  invertiert) Null- und Einsvektor gehören nicht mehr zum Code
- ▶ **nichtlinearer Code:** weder linear noch modifiziert

## Boole'sche Algebra

Details: Mathe-Skript, Wikipedia, v.d. Heide [Hei05]


- ▶ basiert auf: UND, ODER, Negation
- ▶ UND  $\approx$  Multiplikation  
ODER  $\approx$  Addition
- ▶ aber: kein inverses Element für die ODER-Operation  
 $\Rightarrow$  kein Körper

## Galois-Feld mit zwei Elementen: $GF(2)$

- ▶ Körper, zwei Verknüpfungen: UND und XOR
- ▶ UND als Multiplikation  
XOR als Addition *mod* 2
- ▶ additives Inverses existiert:  $x \oplus x = 0$



- ▶ **systematischer Code**: wenn die zu codierende Information direkt (als Substring) im Codewort enthalten ist
- ▶ **zyklischer Code**
  - ▶ ein Block-Code (identische Wortlänge aller Codewörter)
  - ▶ für jedes Codewort gilt: auch alle zyklischen Verschiebungen (Rotationen, z.B. rotate-left) sind Codeworte
  - ⇒ bei serieller Übertragung erlaubt dies die Erkennung/Korrektur von Bündelfehlern



- ▶ **Automatic Repeat Request (ARQ)**: der Empfänger erkennt ein fehlerhaftes Symbol und fordert dies vom Sender erneut an
  - ▶ bidirektionale Kommunikation erforderlich
  - ▶ unpraktisch bei großer Entfernung / Echtzeitanforderungen
  
- ▶ **Vorwärtsfehlerkorrektur (Forward Error Correction, FEC)**: die übertragene Information wird durch zusätzliche Redundanz (z.B. Prüfziffern) gesichert
  - ▶ der Empfänger erkennt fehlerhafte Codewörter und kann diese selbständig korrigieren
  
- ▶ je nach Einsatzzweck sind beide Verfahren üblich
- ▶ auch kombiniert

- ▶ **Hamming-Abstand:** die Anzahl der Stellen, an denen sich zwei Binärcodewörter der Länge  $w$  unterscheiden
- ▶ **Hamming-Gewicht:** Hamming-Abstand eines Codeworts vom Null-Wort
  
- ▶ Beispiel  $a = 0110\ 0011$   
 $b = 1010\ 0111$
- ⇒ Hamming-Abstand von  $a$  und  $b$  ist 3  
Hamming-Gewicht von  $b$  ist 5
  
- ▶ Java: `Integer.bitcount( a ^ b )`




- ▶ Zur *Fehlererkennung* und *Fehlerkorrektur* ist eine Codierung mit Redundanz erforderlich
  - ▶ Repräsentation enthält mehr Bits, als zur reinen Speicherung nötig wären
  - ▶ Codewörter so wählen, dass sie paarweise mindestens den Hamming-Abstand  $d$  haben  
dieser Abstand heißt dann **Minimalabstand**  $d$
- ⇒ Fehlererkennung bis zu  $(d - 1)$  fehlerhaften Stellen  
Fehlerkorrektur bis zu  $((d - 1)/2)$  —

# Fehlererkennende und -korrigierende Codes (cont.)

## ► Hamming-Abstand


2

3





# Fehlererkennende und -korrigierende Codes (cont.)





Man fügt den Daten **Prüfinformation** hinzu, oft **Prüfsumme** genannt

- ▶ zur Fehlerkennung
- ▶ zur Fehlerkorrektur
- ▶ zur Korrektur einfacher Fehler, Entdeckung schwerer Fehler

verschiedene Verfahren

- ▶ Prüfziffer, Parität
- ▶ Summenbildung
- ▶ CRC-Verfahren (*cyclic-redundancy check*)
- ▶ BCH-Codes (Bose, Ray-Chauduri, Hocquengham)
- ▶ RS-Codes (Reed-Solomon)

- ▶ das Anfügen eines **Paritätsbits** an ein Binärcodewort  $z = (z_1, \dots, z_n)$  ist die einfachste Methode zur Erkennung von Einbitfehlern
- ▶ die Parität wird berechnet als

$$p = \left( \sum_{i=1}^n z_i \right) \bmod 2$$

- ▶ **gerade Parität** (*even parity*):  $y_{\text{even}} = (z_1, \dots, z_n, p)$   
 $p(y_{\text{even}}) = (\sum_i y_i) \bmod 2 = 0$
- ungerade Parität** (*odd parity*):  $y_{\text{odd}} = (z_1, \dots, z_n, \bar{p})$   
 $p(y_{\text{odd}}) = (\sum_i y_i) \bmod 2 = 1$



- ▶ in der Praxis meistens Einsatz der ungeraden Parität:  
pro Codewort  $y_{odd}$  mindestens eine Eins  $\Rightarrow$  elektr. Verbindung
- ▶ Hamming-Abstand zweier Codewörter im Paritätscode ist mindestens 2, weil sich bei Ändern eines Nutzbits jeweils auch die Parität ändert:  $d = 2$
- ▶ Erkennung von Einbitfehlern möglich:  
Berechnung der Parität im Empfänger und Vergleich mit der erwarteten Parität
- ▶ Erkennung von (ungeraden) Mehrbitfehlern



- ▶ Anordnung der Daten / Informations-Bits als Matrix
- ▶ Berechnung der Parität für alle Zeilen und Spalten
- ▶ optional auch für Zeile/Spalte der Paritäten
  
- ▶ entdeckt 1-bit Fehler in allen Zeilen und Spalten
- ▶ erlaubt Korrektur von allen 1-bit und vielen n-bit Fehlern
  
- ▶ natürlich auch weitere Dimensionen möglich  
*n*-dimensionale Anordnung und Berechnung von *n* Paritätsbits

# Zweidimensionale Parität: Beispiel

H	100 1000		0	Fehlerfall	100 1000		0
A	100 0001		0		100 0101		0
M	100 1101		0		110 1101		0
M	100 1101		0		100 1101		0
I	100 1001		1		000 1001		1
N	100 1110		0		100 1110		0
G	100 0111		0		100 0111		0
<hr/>					<hr/>		
	100 1001		1		100 1000		1

- ▶ Symbol: 7 ASCII-Zeichen, gerade Parität (*even*)  
64 bits pro Symbol (49 für Nutzdaten und 15 für Parität)
- ▶ links: Beispiel für ein Codewort und Paritätsbits
- ▶ rechts: empfangenes Codewort mit vier Fehlern,  
davon ein Fehler in den Paritätsbits

# Zweidimensionale Parität: Einzelfehler

H	100 1000		0
A	100 0001		0
M	100 1101		0
M	100 1101		0
I	100 1001		1
N	100 1110		0
G	100 0111		0
<hr/>			
	100 1001		1

Fehlerfall	100 1000		0
	100 0101		0 1
	100 1101		0
	100 1101		0
	100 1001		1
	100 1110		0
	100 0111		0
<hr/>			
	100 1001		1
			1

- ▶ Empfänger: berechnet Parität und vergleicht mit gesendeter P.
- ▶ Einzelfehler: Abweichung in je einer Zeile und Spalte
- ⇒ Fehler kann daher zugeordnet und korrigiert werden
- ▶ Mehrfachfehler: nicht alle, aber viele erkennbar (korrigierbar)

# Zweidimensionale Parität: Dezimalsystem

- ▶ Parität als Zeilen/Spaltensumme mod 10 hinzufügen

- ▶ Daten  
3 7 4  
5 4 8  
1 3 5

Parität		
3 7 4		4
5 4 8		7
1 3 5		9
<hr/>		
9 4 7		0

Fehlerfall		
3 7 4		4
5 4 3		7 2
1 3 5		9
<hr/>		
9 4 7		0
 2		



# International Standard Book Number

## ISBN-10 (1970), ISBN-13

- ▶ an EAN (*European Article Number*) gekoppelt
- ▶ Codierung eines Buches als Tupel

1. Präfix (nur ISBN-13)
2. Gruppennummer für den Sprachraum als Fano-Code:  
0 – 7, 80 – 94, 950 – 995, 9960 – 9989, 99900 – 99999
  - ▶ 0, 1: englisch – AUS, UK, USA...
  - ▶ 2: französisch – F...
  - ▶ 3: deutsch – A, DE, CH
  - ▶ ...
3. Verlag, Nummer als Fano-Code:  
00 – 19 (1 Mio Titel), 20 – 699 (100 000 Titel) usw.
4. verlagsinterne Nummer
5. Prüfziffer

- ▶ ISBN-10 Zahl:  $z_1, z_2, \dots, z_{10}$
- ▶ Prüfsumme berechnen, Symbol X steht für Ziffer 10

$$\sum_{i=1}^9 (i \cdot z_i) \pmod{11} = z_{10}$$

- ▶ ISBN-Zahl zulässig, genau dann wenn

$$\sum_{i=1}^{10} (i \cdot z_i) \pmod{11} = 0$$

- ▶ Beispiel: 0-13-713336-7

$$1 \cdot 0 + 2 \cdot 1 + 3 \cdot 3 + 4 \cdot 7 + 5 \cdot 1 + 6 \cdot 3 + 7 \cdot 3 + 8 \cdot 3 + 9 \cdot 6 = 161$$


$$161 \pmod{11} = 7$$

$$161 + 10 \cdot 7 = 231$$

$$231 \pmod{11} = 0$$



- ▶ Prüfziffer schützt gegen Verfälschung einer Ziffer
  - "-                      Vertauschung zweier Ziffern
  - "-                      „Falschdopplung“ einer Ziffer
  
- ▶ Beispiel: vertausche  $i$ -te und  $j$ -te Ziffer (mit  $i \neq j$ )  
Prüfsumme:  $\langle \text{korrekt} \rangle - \langle \text{falsch} \rangle$   
 $= i \cdot z_i + j \cdot z_j - j \cdot z_i - i \cdot z_j = (i - j) \cdot (z_i - z_j)$  mit  $z_i \neq z_j$ .



# 3-fach Wiederholungscode / (3,1)-Hamming-Code

- ▶ dreifache Wiederholung jedes Datenworts

- ▶ (3,1)-Hamming-Code: Generatormatrix ist  $G = \begin{pmatrix} 1 \\ 1 \\ 1 \end{pmatrix}$

- ▶ Codewörter ergeben sich als Multiplikation von  $G$  mit dem Informationsvektor  $u$  (jeweils ein Bit)

$$u = 0 : x = (111)^T \cdot (0) = (000)$$

$$u = 1 : x = (111)^T \cdot (1) = (111)$$

- ▶ Verallgemeinerung als  $n$ -fach Wiederholungscode
- ▶ systematischer Code mit Minimalabstand  $D = n$
- ▶ Decodierung durch Mehrheitsentscheid: 1-bit Fehlerkorrektur
- Nachteil: geringe Datenrate



- ▶ Hamming-Abstand 3
- ▶ korrigiert 1-bit Fehler, erkennt (viele) 2-bit und 3-bit Fehler

## $(N, n)$ -Hamming-Code

- ▶ Datenwort  $n$ -bit  $(d_1, d_2, \dots, d_n)$   
um  $k$ -Prüfbits ergänzen  $(p_1, p_2, \dots, p_k)$
- ⇒ Codewort mit  $N = n + k$  bit
- ▶ Fehlerkorrektur gewährleisten:  $2^k \geq N + 1$ 
  - ▶  $2^k$  Kombinationen mit  $k$ -Prüfbits
  - ▶ 1 fehlerfreier Fall
  - ▶  $N$  zu markierende Bitfehler

# Hamming-Code (cont.)

1. bestimme kleinstes  $k$  mit  $n \leq 2^k - k - 1$
2. Prüfbits an Bitpositionen:  $2^0, 2^1, \dots, 2^{k-1}$   
Originalbits an den übrigen Positionen

	0	0	0	0	0	0	0	1	1	
	0	0	0	1	1	1	1	0	0	
Position	1	2	3	4	5	6	7	8	9	...
	0	1	1	0	0	1	1	0	0	
Bit	$p_1$	$p_2$	$d_1$	$p_3$	$d_2$	$d_3$	$d_4$	$p_4$	$d_5$	...

3. berechne Prüfbit  $i$  als  $\bmod 2$ -Summe der Bits (XOR), deren Positionsnummer ein gesetztes  $i$ -bit enthält

$$p_1 = d_1 \oplus d_2 \oplus d_4 \oplus d_5 \oplus \dots$$


$$p_2 = d_1 \oplus d_3 \oplus d_4 \oplus d_6 \oplus \dots$$

$$p_3 = d_2 \oplus d_3 \oplus d_4 \oplus d_8 \oplus \dots$$

$$p_4 = d_5 \oplus d_6 \oplus d_7 \oplus d_8 \oplus \dots$$

...

Schema: 2...5 Prüfbits



(7,4)-Hamming-Code

- ▶  $p_1 = d_1 \oplus d_2 \oplus d_4$
- $p_2 = d_1 \oplus d_3 \oplus d_4$
- $p_3 = d_2 \oplus d_3 \oplus d_4$

(15,11)-Hamming-Code

- ▶  $p_1 = d_1 \oplus d_2 \oplus d_4 \oplus d_5 \oplus d_7 \oplus d_9 \oplus d_{11}$
- $p_2 = d_1 \oplus d_3 \oplus d_4 \oplus d_6 \oplus d_7 \oplus d_{10} \oplus d_{11}$
- $p_3 = d_2 \oplus d_3 \oplus d_4 \oplus d_8 \oplus d_9 \oplus d_{10} \oplus d_{11}$
- $p_4 = d_5 \oplus d_6 \oplus d_7 \oplus d_8 \oplus d_9 \oplus d_{10} \oplus d_{11}$

# (7,4)-Hamming-Code

- ▶ sieben Codebits für je vier Datenbits
- ▶ linearer (7,4)-Block-Code
- ▶ Generatormatrix ist

$$G = \begin{pmatrix} 1 & 1 & 0 & 1 \\ 1 & 0 & 1 & 1 \\ 1 & 0 & 0 & 0 \\ 0 & 1 & 1 & 1 \\ 0 & 1 & 0 & 0 \\ 0 & 0 & 1 & 0 \\ 0 & 0 & 0 & 1 \end{pmatrix}$$

- ▶ Codewort  $c = G \cdot d$



- ▶ Prüfmatrix  $H$  orthogonal zu gültigen Codewörtern:  $H \cdot c = 0$

$$H = \begin{pmatrix} 1 & 0 & 1 & 0 & 1 & 0 & 1 \\ 0 & 1 & 1 & 0 & 0 & 1 & 1 \\ 0 & 0 & 0 & 1 & 1 & 1 & 1 \end{pmatrix}$$

für ungültige Codewörter  $H \cdot c \neq 0$

- ⇒ „Fehlersyndrom“ liefert Information über Fehlerposition / -art

Fazit: Hamming-Codes

- + größere Wortlängen: besseres Verhältnis von Nutz- zu Prüfbits
- + einfaches Prinzip, einfach decodierbar
- es existieren weit bessere Codes

# (7,4)-Hamming-Code: Beispiel

- ▶ Codieren von  $d = (0, 1, 1, 0)$

$$c = G \cdot d = \begin{pmatrix} 1 & 1 & 0 & 1 \\ 1 & 0 & 1 & 1 \\ 1 & 0 & 0 & 0 \\ 0 & 1 & 1 & 1 \\ 0 & 1 & 0 & 0 \\ 0 & 0 & 1 & 0 \\ 0 & 0 & 0 & 1 \end{pmatrix} \cdot \begin{pmatrix} 0 \\ 1 \\ 1 \\ 0 \end{pmatrix} = \begin{pmatrix} 1 \\ 1 \\ 0 \\ 0 \\ 1 \\ 1 \\ 0 \end{pmatrix}$$

# (7,4)-Hamming-Code: Beispiel (cont.)

- ▶ Prüfung von Codewort  $c = (1, 1, 0, 0, 1, 1, 0)$

$$H \cdot c = \begin{pmatrix} 1 & 0 & 1 & 0 & 1 & 0 & 1 \\ 0 & 1 & 1 & 0 & 0 & 1 & 1 \\ 0 & 0 & 0 & 1 & 1 & 1 & 1 \end{pmatrix} \cdot \begin{pmatrix} 1 \\ 1 \\ 0 \\ 0 \\ 1 \\ 1 \\ 0 \end{pmatrix} = \begin{pmatrix} 0 \\ 0 \\ 0 \end{pmatrix}$$

# (7,4)-Hamming-Code: Beispiel (cont.)

► im Fehlerfall  $c = (1, 1, 1, 0, 1, 1, 0)$

$$H \cdot c = \begin{pmatrix} 1 & 0 & 1 & 0 & 1 & 0 & 1 \\ 0 & 1 & 1 & 0 & 0 & 1 & 1 \\ 0 & 0 & 0 & 1 & 1 & 1 & 1 \end{pmatrix} \cdot \begin{pmatrix} 1 \\ 1 \\ 1 \\ 0 \\ 1 \\ 1 \\ 0 \end{pmatrix} = \begin{pmatrix} 1 \\ 1 \\ 0 \end{pmatrix}$$

⇒ Fehlerstelle:  $(1 \ 1 \ 1 \ 0 \ 1 \ 1 \ 0)$


$$\begin{pmatrix} 1 & 0 & 1 & 0 & 1 & 0 & 1 \\ 0 & 1 & 1 & 0 & 0 & 1 & 1 \\ 0 & 0 & 0 & 1 & 1 & 1 & 1 \end{pmatrix}$$

Index:            1   2   3   4   5   6   7




- ▶  $(n, k)$ -Code:  $k$ -Informationsbits werden in  $n$ -Bits codiert
  - ▶ Minimalabstand  $d$  der Codewörter voneinander
  - ▶ ermöglicht Korrektur von  $r$  Bitfehlern  $r \leq (d - 1)/2$
- ⇒ nicht korrigierbar sind:  $r + 1, r + 2, \dots, n$  Bitfehler
- ▶ Übertragungskanal hat Bitfehlerwahrscheinlichkeit
- ⇒ Wortfehlerwahrscheinlichkeit: Summe der Wahrscheinlichkeiten nicht korrigierbarer Bitfehler


# Fehlerrate: (7,4)-Hamming-Code



# Fehlerrate: (23,12)-Golay-Code



# Fehlerrate: (2048,8)-Randomcode



- ▶ jedem  $n$ -bit Wort  $(d_1, d_2, \dots, d_n)$  lässt sich ein Polynom über dem Körper  $\{0, 1\}$  zuordnen
- ▶ Beispiel, mehrere mögliche Zuordnungen

$$\begin{aligned}100\ 1101 &= 1 \cdot x^6 + 0 \cdot x^5 + 0 \cdot x^4 + 1 \cdot x^3 + 1 \cdot x^2 + 0 \cdot x^1 + 1 \cdot x^0 \\ &= x^6 + x^3 + x^2 + x^0 \\ &= x^0 + x^3 + x^4 + x^6 \\ &= x^0 + x^{-3} + x^{-4} + x^{-6} \\ &\dots\end{aligned}$$


- ▶ mit diesen Polynomen kann „gerechnet“ werden: Addition, Subtraktion, Multiplikation, Division
- ▶ Theorie: Galois-Felder



## CRC (*Cyclic Redundancy Check*)

- ▶ Polynomdivision als Basis für CRC-Codes erzeugt Prüfbits
- ▶ zyklisch: Codewörter werden durch Schieben und Modifikation (mod 2 Summe) ineinander überführt
  
- ▶ Familie von Codes zur Fehlererkennung insbesondere auch zur Erkennung von Bündelfehlern
  
- ▶ in sehr vielen Codes benutzt
  - ▶ Polynom  $0x04C11DB7$  (CRC-32) in Ethernet, ZIP, PNG ...
  - ▶ weitere CRC-Codes in USB, ISDN, GSM, openPGP ...

- ▶ Sehr effiziente Software- oder Hardwarerealisierung
  - ▶ rückgekoppelte Schieberegister und XOR
  - LFSR (*Linear Feedback Shift Register*)
  - ▶ Beispiel  $x^5 + x^4 + x^2 + 1$



- ▶ Codewort erstellen
  - ▶ Datenwort  $d_i$  um  $k$  0-bits verlängern, Grad des Polynoms:  $k$
  - ▶ bitweise in CRC-Check schieben
  - ▶ Divisionsrest bildet Registerinhalt  $p_i$
  - ▶ Prüfbits  $p_i$  an ursprüngliches Datenwort anhängen

- ▶ Test bei Empfänger
  - ▶ übertragenes Wort bitweise in CRC-Check schieben  
gleiches Polynom / Hardware wie bei Codierung
  - ▶ fehlerfrei, wenn Divisionsrest/Registerinhalt = 0
- ▶ je nach Polynom (# Prüfbits) unterschiedliche Güte
- ▶ Galois-Felder als mathematische Grundlage
- ▶ [en.wikipedia.org/wiki/Cyclic\\_redundancy\\_check](http://en.wikipedia.org/wiki/Cyclic_redundancy_check)  
[en.wikipedia.org/wiki/Computation\\_of\\_CRC](http://en.wikipedia.org/wiki/Computation_of_CRC)  
[de.wikipedia.org/wiki/Zyklische\\_Redundanzprüfung](http://de.wikipedia.org/wiki/Zyklische_Redundanzprüfung)  
[de.wikipedia.org/wiki/LFSR](http://de.wikipedia.org/wiki/LFSR)

# Praxisbeispiel: EAN-13 Produktcode

[de.wikipedia.org/wiki/European\\_Article\\_Number](https://de.wikipedia.org/wiki/European_Article_Number)

Kombination diverser Codierungen:




- ▶ Land, Unternehmen, Artikelnummer, Prüfsumme
- ▶ 95-stelliges Bitmuster
  - ▶ schwarz  $\hat{=}$  1, weiss  $\hat{=}$  0
  - ▶ max. vier aufeinanderfolgende weisse/schwarze Bereiche
  - ▶ Randzeichen: 101
  - ▶ Trennzeichen in der Mitte: 01010
- ▶ 13 Ziffern: 7 links, 6 rechts
  - ▶ jede Ziffer mit 7 bit codiert, je zwei Linien und Freiräume
  - ▶ 3 Varianten pro Ziffer: links ungerade/gerade, rechts
  - ▶ 12 Ziffern Code
  - ▶ 13. Ziffer als Prüfsumme über Abfolge von u/g Varianten



# Compact Disc

## Audio-CD und CD-ROM

- ▶ Polycarbonatscheibe, spiralförmige geprägte Datenspur




- ▶ spiralförmige Spur, ca. 16000 Windungen, Start innen
- ▶ geprägte Vertiefungen *pits*, dazwischen *lands*
- ▶ Wechsel pit/land oder land/pit codiert 1, dazwischen 0
- ▶ Auslesen durch Intensität von reflektiertem Laserstrahl
- ▶ 650 MiB Kapazität, Datenrate  $\approx$  150 KiB/sec (1x speed)



# Compact Disc (cont.)

## Audio-CD und CD-ROM

- ▶ von Anfang an auf billigste Fertigung ausgelegt
- ▶ mehrstufige Fehlerkorrekturcodierung fest vorgesehen
- ▶ Kompensation von Fertigungsmängeln und -toleranzen
- ▶ Korrektur von Staub und Kratzern, etc.
  
- ▶ Audio-CD: Interpolation nicht korrigierbarer Fehler
- ▶ Daten-CD: geschachtelte weitere Codierung
- ▶ Bitfehlerrate  $\leq 10^{11}$



- ▶ Daten in *Frames* à 24 Bytes aufteilen
- ▶ 75 *Sektoren* mit je 98 Frames pro Sekunde
- ▶ Sektor enthält 2 352 Bytes Nutzdaten (und 98 Bytes *Subcode*)
  
- ▶ pro Sektor 784 Byte Fehlerkorrektur hinzufügen
- ▶ Interleaving gegen Burst-Fehler (z.B. Kratzer)
- ▶ Code kann bis 7 000 fehlende Bits korrigieren
  
- ▶ *eight-to-fourteen* Modulation: 8-Datenbits in 14 Codebits  
2..10 Nullen zwischen zwei Einsen (pit/land Übergang)
  
- ▶ Daten-CD zusätzlich mit äußerem 2D *Reed-Solomon Code*
- ▶ pro Sektor 2 048 Bytes Nutzdaten, 276 Bytes RS-Fehlerschutz

## *Joint Picture Experts Group* Bildformat (1992)

- ▶ für die Speicherung von Fotos / Bildern
- ▶ verlustbehaftet

mehrere Codierungsschritte

- |   |                 |
|---|-----------------|
| 1. Farbraumkonvertierung: RGB nach YUV            | verlustbehaftet |
| 2. Aufteilung in Blöcke zu je 8x8 Pixeln          | verlustfrei     |
| 3. DCT ( <i>discrete cosinus transformation</i> ) | verlustfrei     |
| 4. Quantisierung (einstellbar)                    | verlustbehaftet |
| 5. Huffman-Codierung                              | verlustfrei     |

*Motion Picture Experts Group*: Sammelname der Organisation und diverser aufeinander aufbauender Standards

Codierungsschritte für Video

1. Einzelbilder wie JPEG (YUV, DCT, Huffman)
2. Differenzbildung mehrerer Bilder (Bewegungskompensation)
3. *Group of Pictures* (*I*-Frames, *P*-Frames, *B*-Frames)
4. Zusammenfassung von Audio, Video, Metadaten im sogenannten PES (*Packetized Elementary Stream*)
5. *Transport-Stream* Format für robuste Datenübertragung

*Digital Video Broadcast*: Sammelname für die europäischen Standards für digitales Fernsehen

Codierungsschritte

1. Videocodierung nach MPEG-2 (geplant: MPEG-4)
2. Multiplexing mehrerer Programme nach MPEG-TS
3. optional: Metadaten (Electronic Program Guide)
4. vier Varianten für die eigentliche Kanalcodierung
  - ▶ DVB-S: Satellite
  - ▶ DVB-C: Cable
  - ▶ DVB-T: Terrestrial
  - ▶ DVB-H: Handheld/Mobile


- [Ham87] R.W. Hamming: *Information und Codierung*.  
VCH, 1987. ISBN 3-527-26611-9
- [Hei05a] K. von der Heide: *Vorlesung: Technische Informatik 1 — interaktives Skript*. Universität Hamburg, FB Informatik, 2005.  
[tams.informatik.uni-hamburg.de/lectures/2004ws/vorlesung/t1](http://tams.informatik.uni-hamburg.de/lectures/2004ws/vorlesung/t1)
- [Hei05b] K. von der Heide: *Vorlesung: Digitale Datenübertragung*.  
Universität Hamburg, FB Informatik, 2005, Vorlesungsskript.  
[tams.informatik.uni-hamburg.de/lectures/2005ss/vorlesung/Digit](http://tams.informatik.uni-hamburg.de/lectures/2005ss/vorlesung/Digit)
- [HenHA] N. Hendrich: *HADES — HAMBURG DEsign System*.  
Universität Hamburg, FB Informatik, Lehrmaterial.  
[tams.informatik.uni-hamburg.de/applets/hades](http://tams.informatik.uni-hamburg.de/applets/hades)



[RL09] W.E. Ryan, S. Lin: *Channel codes: classical and modern*.  
Cambridge University Press, 2009. ISBN 0-521-84868-7

[Knu85] D.E. Knuth: *Dynamic Huffman Coding*.  
in: *J. of Algorithms* 6 (1985), Nr. 2, S. 163-180

[Knu11] D.E. Knuth: *The Art of Computer Programming, Volume 4A, Combinatorial Algorithms, Part 1*.  
Addison-Wesley Professional, 2011. ISBN 978-0-201-03804-0





1. Einführung
2. Digitalrechner
3. Moore's Law
4. Information
5. Ziffern und Zahlen
6. Arithmetik
7. Zeichen und Text
8. Logische Operationen
9. Codierung
- 10. Schaltfunktionen**
  - Definition
  - Darstellung
  - Normalformen
  - Entscheidungsbäume und OBDDs



## Realisierungsaufwand und Minimierung Minimierung mit KV-Diagrammen Literatur

11. Schaltnetze
12. Schaltwerke
13. Rechnerarchitektur
14. Instruction Set Architecture
15. Assembler-Programmierung
16. Pipelining
17. Parallelarchitekturen
18. Speicherhierarchie



- ▶ **Schaltfunktion:** eine eindeutige Zuordnungsvorschrift  $f$ , die jeder Wertekombination  $(b_1, b_2, \dots, b_n)$  von Schaltvariablen einen Wert zuweist:

$$y = f(b_1, b_2, \dots, b_n) \in \{0, 1\}$$

- ▶ **Schaltvariable:** eine Variable, die nur endlich viele Werte annehmen kann – typisch sind binäre Schaltvariablen
- ▶ **Ausgangvariable:** die Schaltvariable am Ausgang der Funktion, die den Wert  $y$  annimmt
- ▶ bereits bekannt: *elementare Schaltfunktionen* (AND, OR, usw.)  
wir betrachten jetzt Funktionen von  $n$  Variablen

- ▶ textuelle Beschreibungen  
formale Notation, Schaltalgebra, Beschreibungssprachen
- ▶ tabellarische Beschreibungen  
Funktionstabelle, KV-Diagramme, ...
- ▶ graphische Beschreibungen  
Kantorovic-Baum (Datenflussgraph), Schaltbild, ...
- ▶ Verhaltensbeschreibungen  $\Rightarrow$  „was“
- ▶ Strukturbeschreibungen  $\Rightarrow$  „wie“

- ▶ Tabelle mit Eingängen  $x_i$  und Ausgangswert  $y = f(x)$
- ▶ Zeilen im Binärcode sortiert
- ▶ zugehöriger Ausgangswert eingetragen

$x_3$	$x_2$	$x_1$	$f(x)$
0	0	0	0
0	0	1	0
0	1	0	1
0	1	1	1
1	0	0	0
1	0	1	0
1	1	0	1
1	1	1	0



- ▶ Kurzschreibweise: nur die Funktionswerte notiert

$$f(x_2, x_1, x_0) = \{0, 0, 1, 1, 0, 0, 1, 0\}$$

- ▶  $n$  Eingänge: Funktionstabelle umfasst  $2^n$  Einträge

- ▶ Speicherbedarf wächst exponentiell mit  $n$

z.B.:  $2^{33}$  Bit für 16-bit Addierer (16+16+1 Eingänge)

⇒ daher nur für kleine Funktionen geeignet

- ▶ Erweiterung auf *don't-care* Terme, s.u.



- ▶ Beschreibung einer Funktion als Text über ihr Verhalten
- ▶ Problem: umgangssprachliche Formulierungen oft mehrdeutig
- ▶ logische Ausdrücke in Programmiersprachen
- ▶ Einsatz spezieller (Hardware-) Beschreibungssprachen  
z.B.: Verilog, VHDL, SystemC



„Das Schiebedach ist ok ( $y$ ), wenn der Öffnungskontakt ( $x_0$ ) **oder** der Schließkontakt ( $x_1$ ) funktionieren **oder beide nicht** aktiv sind (Mittelstellung des Daches)“

K. Henke, H.-D. Wuttke: *Schaltsysteme* [WH03]


zwei mögliche Missverständnisse

- ▶ *oder*: als OR oder XOR?
- ▶ *beide nicht*:  $x_1$  und  $x_0$  nicht, oder  $x_1$  nicht und  $x_0$  nicht?

⇒ je nach Interpretation völlig unterschiedliche Schaltung



- ▶ **Strukturbeschreibung**: eine Spezifikation der konkreten Realisierung einer Schaltfunktion
  
- ▶ vollständig geklammerte algebraische Ausdrücke
$$f = x_1 \oplus (x_2 \oplus x_3)$$
- ▶ Datenflussgraphen
- ▶ Schaltpläne mit Gattern (s.u.)
- ▶ PLA-Format für zweistufige AND-OR Schaltungen (s.u.)
- ▶ ...





- ▶ Menge  $M$  von Verknüpfungen über  $GF(2)$  heißt **funktional vollständig**, wenn die Funktionen  $f, g \in T_2$ :

$$f(x_1, x_2) = x_1 \oplus x_2$$

$$g(x_1, x_2) = x_1 \wedge x_2$$

allein mit den in  $M$  enthaltenen Verknüpfungen geschrieben werden können

- ▶ Boole'sche Algebra: { AND, OR, NOT }
- ▶ Reed-Muller Form: { AND, XOR, 1 }
- ▶ technisch relevant: { NAND }, { NOR }



- ▶ Jede Funktion kann auf beliebig viele Arten beschrieben werden

## Suche nach Standardformen

- ▶ in denen man alle Funktionen darstellen kann
- ▶ Darstellung mit universellen Eigenschaften
- ▶ eindeutige Repräsentation  $\Rightarrow$  einfache Überprüfung, ob gegebene Funktionen übereinstimmen
  
- ▶ Beispiel: Darstellung von reellen Funktionen als Potenzreihe

$$f(x) = \sum_{i=0}^{\infty} a_i x^i$$

## Normalform einer Boole'schen Funktion

- ▶ analog zur Potenzreihe
- ▶ als Summe über Koeffizienten  $\{0, 1\}$  und Basisfunktionen

$$f = \sum_{i=1}^{2^n} \hat{f}_i \hat{B}_i, \quad \hat{f}_i \in \text{GF}(2)$$

mit  $\hat{B}_1, \dots, \hat{B}_{2^n}$  einer Basis des  $T^n$

- ▶ funktional vollständige Menge  $V$  der Verknüpfungen von  $\{0, 1\}$
- ▶ Seien  $\oplus, \otimes \in V$  und assoziativ

- ▶ Wenn sich alle  $f \in T^n$  in der Form

$$f = (\hat{f}_1 \otimes \hat{B}_1) \oplus \cdots \oplus (\hat{f}_{2^n} \otimes \hat{B}_{2^n})$$

schreiben lassen, so wird die Form als **Normalform** und die Menge der  $\hat{B}_i$  als **Basis** bezeichnet.

- ▶ Menge von  $2^n$  Basisfunktionen  $\hat{B}_i$   
Menge von  $2^{2^n}$  möglichen Funktionen  $f$

- ▶ **Minterm:** die UND-Verknüpfung *aller* Schaltvariablen einer Schaltfunktion, die Variablen dürfen dabei negiert oder nicht negiert auftreten
- ▶ **Disjunktive Normalform:** die disjunktive Verknüpfung aller Minterme  $m$  mit dem Funktionswert 1

$$f = \bigvee_{i=1}^{2^n} \hat{f}_i \cdot m(i), \quad \text{mit } m(i) : \text{Minterm}(i)$$

auch: *kanonische disjunktive Normalform*  
*sum-of-products (SOP)*

- ▶ Beispiel: alle  $2^3$  Minterme für drei Variablen
- ▶ jeder Minterm nimmt nur für eine Belegung der Eingangsvariablen den Wert 1 an

$x_3$	$x_2$	$x_1$	Minterme
0	0	0	$\overline{x_3} \wedge \overline{x_2} \wedge \overline{x_1}$
0	0	1	$\overline{x_3} \wedge \overline{x_2} \wedge x_1$
0	1	0	$\overline{x_3} \wedge x_2 \wedge \overline{x_1}$
0	1	1	$\overline{x_3} \wedge x_2 \wedge x_1$
1	0	0	$x_3 \wedge \overline{x_2} \wedge \overline{x_1}$
1	0	1	$x_3 \wedge \overline{x_2} \wedge x_1$
1	1	0	$x_3 \wedge x_2 \wedge \overline{x_1}$
1	1	1	$x_3 \wedge x_2 \wedge x_1$

# Disjunktive Normalform: Beispiel

$x_3$	$x_2$	$x_1$	$f(x)$
0	0	0	0
0	0	1	0
0	1	0	1
0	1	1	1
1	0	0	0
1	0	1	0
1	1	0	1
1	1	1	0

- ▶ Funktionstabelle: Minterm  $0 \equiv \bar{x}_i$     $1 \equiv x_i$
- ▶ für  $f$  sind nur drei Koeffizienten der DNF gleich 1
- ⇒ DNF:  $f(x) = (\bar{x}_3 \wedge x_2 \wedge \bar{x}_1) \vee (\bar{x}_3 \wedge x_2 \wedge x_1) \vee (x_3 \wedge x_2 \wedge \bar{x}_1)$

- ▶ **disjunktive Form** (sum-of-products): die disjunktive Verknüpfung (ODER) von Termen. Jeder Term besteht aus der UND-Verknüpfung von Schaltvariablen, die entweder direkt oder negiert auftreten können
- ▶ entspricht dem Zusammenfassen („Minimierung“) von Termen aus der disjunktiven Normalform
- ▶ disjunktive Form ist nicht eindeutig (keine Normalform)

- ▶ Beispiel

DNF  $f(x) = (\overline{x_3} \wedge x_2 \wedge \overline{x_1}) \vee (\overline{x_3} \wedge x_2 \wedge x_1) \vee (x_3 \wedge x_2 \wedge \overline{x_1})$

minimierte disjunktive Form  $f(x) = (\overline{x_3} \wedge x_2) \vee (x_3 \wedge x_2 \wedge \overline{x_1})$

- ▶ **disjunktive Form** (sum-of-products): die disjunktive Verknüpfung (ODER) von Termen. Jeder Term besteht aus der UND-Verknüpfung von Schaltvariablen, die entweder direkt oder negiert auftreten können
- ▶ entspricht dem Zusammenfassen („Minimierung“) von Termen aus der disjunktiven Normalform
- ▶ disjunktive Form ist nicht eindeutig (keine Normalform)

▶ Beispiel

DNF  $f(x) = (\overline{x_3} \wedge x_2 \wedge \overline{x_1}) \vee (\overline{x_3} \wedge x_2 \wedge x_1) \vee (x_3 \wedge x_2 \wedge \overline{x_1})$

minimierte disjunktive Form  $f(x) = (\overline{x_3} \wedge x_2) \vee (x_3 \wedge x_2 \wedge \overline{x_1})$

$$f(x) = (x_2 \wedge \overline{x_1}) \vee (\overline{x_3} \wedge x_2 \wedge x_1)$$

- ▶ **Maxterm:** die ODER-Verknüpfung *aller* Schaltvariablen einer Schaltfunktion, die Variablen dürfen dabei negiert oder nicht negiert auftreten
- ▶ **Konjunktive Normalform:** die konjunktive Verknüpfung aller Maxterme  $\mu$  mit dem Funktionswert 0

$$f = \bigwedge_{i=1}^{2^n} \hat{f}_i \cdot \mu(i), \quad \text{mit } \mu(i) : \text{Maxterm}(i)$$

auch: *kanonische konjunktive Normalform*  
*product-of-sums* (POS)

# Konjunktive Normalform: Maxterme

- ▶ Beispiel: alle  $2^3$  Maxterme für drei Variablen
- ▶ jeder Maxterm nimmt nur für eine Belegung der Eingangsvariablen den Wert 0 an

$x_3$	$x_2$	$x_1$	Maxterme
0	0	0	$x_3 \vee x_2 \vee x_1$
0	0	1	$x_3 \vee x_2 \vee \overline{x_1}$
0	1	0	$x_3 \vee \overline{x_2} \vee x_1$
0	1	1	$x_3 \vee \overline{x_2} \vee \overline{x_1}$
1	0	0	$\overline{x_3} \vee x_2 \vee x_1$
1	0	1	$\overline{x_3} \vee x_2 \vee \overline{x_1}$
1	1	0	$\overline{x_3} \vee \overline{x_2} \vee x_1$
1	1	1	$\overline{x_3} \vee \overline{x_2} \vee \overline{x_1}$

# Konjunktive Normalform: Beispiel

$x_3$	$x_2$	$x_1$	$f(x)$
0	0	0	0
0	0	1	0
0	1	0	1
0	1	1	1
1	0	0	0
1	0	1	0
1	1	0	1
1	1	1	0

- ▶ Funktionstabelle: Maxterm  $0 \equiv x_i$     $1 \equiv \bar{x}_i$
  - ▶ für  $f$  sind fünf Koeffizienten der KNF gleich 0
- ⇒ KNF: 
$$f(x) = (x_3 \vee x_2 \vee x_1) \wedge (x_3 \vee x_2 \vee \bar{x}_1) \wedge (\bar{x}_3 \vee x_2 \vee x_1) \wedge (\bar{x}_3 \vee x_2 \vee \bar{x}_1) \wedge (\bar{x}_3 \vee \bar{x}_2 \vee \bar{x}_1)$$

- ▶ **konjunktive Form** (product-of-sums): die konjunktive Verknüpfung (UND) von Termen. Jeder Term besteht aus der ODER-Verknüpfung von Schaltvariablen, die entweder direkt oder negiert auftreten können
- ▶ entspricht dem Zusammenfassen („Minimierung“) von Termen aus der konjunktiven Normalform
- ▶ konjunktive Form ist nicht eindeutig (keine Normalform)

▶ Beispiel

$$\text{KNF } f(x) = (x_3 \vee x_2 \vee x_1) \wedge (x_3 \vee x_2 \vee \overline{x_1}) \wedge (\overline{x_3} \vee x_2 \vee x_1) \wedge (\overline{x_3} \vee x_2 \vee \overline{x_1}) \wedge (\overline{x_3} \vee \overline{x_2} \vee \overline{x_1})$$

minimierte konjunktive Form

$$f(x) = (x_3 \vee x_2) \wedge (x_2 \vee x_1) \wedge (\overline{x_3} \vee \overline{x_1})$$

- ▶ **Reed-Muller Form:** die additive Verknüpfung aller Reed-Muller-Terme mit dem Funktionswert 1

$$f = \bigoplus_{i=1}^{2^n} \hat{f}_i \cdot RM(i)$$

- ▶ mit den Reed-Muller Basisfunktionen  $RM(i)$
- ▶ Erinnerung: Addition im  $GF(2)$  ist die XOR-Operation

- ▶ Basisfunktionen sind:

$\{1\}$ , (0 Variablen)

$\{1, x_1\}$ , (1 Variable )

$\{1, x_1, x_2, x_2x_1\}$ , (2 Variablen)

$\{1, x_1, x_2, x_2x_1, x_3, x_3x_1, x_3x_2, x_3x_2x_1\}$ , (3 Variablen)

...

$\{RM(n-1), x_n \cdot RM(n-1)\}$  ( $n$  Variablen)

- ▶ rekursive Bildung: bei  $n$  bit alle Basisfunktionen von  $(n-1)$ -bit und zusätzlich das Produkt von  $x_n$  mit den Basisfunktionen von  $(n-1)$ -bit

Umrechnung von gegebenem Ausdruck in Reed-Muller Form?

- ▶ Ersetzen der Negation:  $\bar{a} = a \oplus 1$   
Ersetzen der Disjunktion:  $a \vee b = a \oplus b \oplus ab$   
Ausnutzen von:  $a \oplus a = 0$

- ▶ Beispiel

$$\begin{aligned}f(x_1, x_2, x_3) &= (\bar{x}_1 \vee x_2)x_3 \\&= (\bar{x}_1 \oplus x_2 \oplus \bar{x}_1x_2)x_3 \\&= ((1 \oplus x_1) \oplus x_2 \oplus (1 \oplus x_1)x_2)x_3 \\&= (1 \oplus x_1 \oplus x_2 \oplus x_2 \oplus x_1x_2)x_3 \\&= x_3 \oplus x_1x_3 \oplus x_1x_2x_3\end{aligned}$$

- ▶ lineare Umrechnung zwischen Funktion  $f$ , bzw. der Funktionstabelle (disjunktive Normalform), und RMF
- ▶ Transformationsmatrix  $A$  kann rekursiv definiert werden (wie die RMF-Basisfunktionen)
- ▶ Multiplikation von  $A$  mit  $f$  ergibt Koeffizientenvektor  $r$  der RMF

$$r = A \cdot f, \quad \text{und} \quad f = A \cdot r$$

- ▶  $r = A \cdot f$  (und  $A \cdot A = I$ , also  $f = A \cdot r$  (!))

$$A_0 = (1)$$

$$A_1 = \begin{pmatrix} 1 & 0 \\ 1 & 1 \end{pmatrix}$$

# Reed-Muller Form: Transformationsmatrix (cont.)

$$A_2 = \begin{pmatrix} 1 & 0 & 0 & 0 \\ 1 & 1 & 0 & 0 \\ 1 & 0 & 1 & 0 \\ 1 & 1 & 1 & 1 \end{pmatrix}$$

$$A_3 = \begin{pmatrix} 1 & 0 & 0 & 0 & 0 & 0 & 0 & 0 \\ 1 & 1 & 0 & 0 & 0 & 0 & 0 & 0 \\ 1 & 0 & 1 & 0 & 0 & 0 & 0 & 0 \\ 1 & 1 & 1 & 1 & 0 & 0 & 0 & 0 \\ 1 & 0 & 0 & 0 & 1 & 0 & 0 & 0 \\ 1 & 1 & 0 & 0 & 1 & 1 & 0 & 0 \\ 1 & 0 & 1 & 0 & 1 & 0 & 1 & 0 \\ 1 & 1 & 1 & 1 & 1 & 1 & 1 & 1 \end{pmatrix}$$

...

$$A_n = \begin{pmatrix} A_{n-1} & 0 \\ A_{n-1} & A_{n-1} \end{pmatrix}$$

# Reed-Muller Form: Beispiel

$x_3$	$x_2$	$x_1$	$f(x)$
0	0	0	0
0	0	1	0
0	1	0	1
0	1	1	1
1	0	0	0
1	0	1	0
1	1	0	1
1	1	1	0

- ▶ Berechnung durch Rechenregeln der Boole'schen Algebra oder Aufstellen von  $A_3$  und Ausmultiplizieren:  $f(x) = x_2 \oplus x_3x_2x_1$
- ▶ häufig kompaktere Darstellung als DNF oder KNF

# Reed-Muller Form: Beispiel (cont.)

- ▶  $f(x_3, x_2, x_1) = \{0, 0, 1, 1, 0, 0, 1, 0\}$  (Funktionstabelle)
- ▶ Aufstellen von  $A_3$  und Ausmultiplizieren


$$r = A_3 \cdot f = \begin{pmatrix} 1 & 0 & 0 & 0 & 0 & 0 & 0 & 0 \\ 1 & 1 & 0 & 0 & 0 & 0 & 0 & 0 \\ 1 & 0 & 1 & 0 & 0 & 0 & 0 & 0 \\ 1 & 1 & 1 & 1 & 0 & 0 & 0 & 0 \\ 1 & 0 & 0 & 0 & 1 & 0 & 0 & 0 \\ 1 & 1 & 0 & 0 & 1 & 1 & 0 & 0 \\ 1 & 0 & 1 & 0 & 1 & 0 & 1 & 0 \\ 1 & 1 & 1 & 1 & 1 & 1 & 1 & 1 \end{pmatrix} \cdot \begin{pmatrix} 0 \\ 0 \\ 1 \\ 1 \\ 0 \\ 0 \\ 1 \\ 0 \end{pmatrix} = \begin{pmatrix} 0 \\ 0 \\ 1 \\ 0 \\ 0 \\ 0 \\ 0 \\ 1 \end{pmatrix}$$

führt zur gesuchten RMF:

$$f(x_3, x_2, x_1) = r \cdot RM(3) = x_2 \oplus x_3 x_2 x_1$$

- ▶ Darstellung einer Schaltfunktion als Baum/Graph
- ▶ jeder Knoten ist einer Variablen zugeordnet  
jede Verzweigung entspricht einer *if-then-else*-Entscheidung
- ▶ vollständige Baum realisiert Funktionstabelle
- + einfaches Entfernen/Zusammenfassen redundanter Knoten
- ▶ Beispiel: Multiplexer  
 $f(a, b, c) = (a \wedge \bar{c}) \vee (b \wedge c)$


# Entscheidungsbaum: Beispiel



►  $f(a, b, c) = (a \wedge \bar{c}) \vee (b \wedge c)$

- rot: 0-Zweig  
grün: 1-Zweig

# Entscheidungsbaum: Beispiel (cont.)



►  $f(a, b, c) = (a \wedge \bar{c}) \vee (b \wedge c)$

⇒ Knoten entfernt

- rot: 0-Zweig  
grün: 1-Zweig



# Reduced Ordered Binary-Decision Diagrams (ROBDD)

## Binäres Entscheidungsdiagramm


- ▶ Variante des Entscheidungsbaums
- ▶ vorab gewählte Variablenordnung (*ordered*)
- ▶ redundante Knoten werden entfernt (*reduced*)
- ▶ ein ROBDD ist eine Normalform für eine Funktion
  
- ▶ viele praxisrelevante Funktionen sehr kompakt darstellbar  
 $O(n)..O(n^2)$  Knoten bei  $n$  Variablen
- ▶ wichtige Ausnahme:  $n$ -bit Multiplizierer ist  $O(2^n)$
- ▶ derzeit das Standardverfahren zur Manipulation von  
(großen) Schaltfunktionen

R. E. Bryant: *Graph-Based Algorithms for Boolean Function Manipulation*, [Bry86]


# ROBDD vs. Entscheidungsbaum

Entscheidungsbaum

$$f = (abc) \vee (a\bar{b}) \vee (\bar{a}b) \vee (\bar{a}\bar{b}\bar{c})$$




ROBDD




# ROBDD: Beispiele


$$f(x) = x$$



$$g = (ab) \vee c$$




$$\text{Parität } p = x_1 \oplus x_2 \oplus \dots \oplus x_n$$




# ROBDD: Problem der Variablenordnung

- ▶ Anzahl der Knoten oft stark abhängig von der Variablenordnung

$$f = x_1 x_2 \vee x_3 x_4 \vee x_5 x_6$$



$$g = x_1 x_4 \vee x_2 x_5 \vee x_3 x_6$$



- ▶ mehrere (beliebig viele) Varianten zur Realisierung einer gegebenen Schaltfunktion bzw. eines Schaltnetzes

Minimierung des Realisierungsaufwandes:

- ▶ diverse Kriterien, technologieabhängig
- ▶ Hardwarekosten                      Anzahl der Gatter
- ▶ Hardwareeffizienz                  z.B. NAND statt XOR
- ▶ Geschwindigkeit                    Anzahl der Stufen, Laufzeiten
- ▶ Testbarkeit                          Erkennung von Produktionsfehlern
- ▶ Robustheit                            z.B. ionisierende Strahlung



- ▶ Vereinfachung der gegebenen Schaltfunktionen durch Anwendung der Gesetze der Boole'schen Algebra
- ▶ im Allgemeinen nur durch Ausprobieren
- ▶ ohne Rechner sehr mühsam
- ▶ keine allgemeingültigen Algorithmen bekannt
- ▶ Heuristische Verfahren
  - ▶ Suche nach *Primimplikanten* (= kürzeste Konjunktionsterme)
  - ▶ Quine-McCluskey-Verfahren und Erweiterungen



- ▶ Ausgangsfunktion in DNF

$$\begin{aligned}y(x) &= \overline{x_3} x_2 x_1 \overline{x_0} \vee \overline{x_3} x_2 x_1 x_0 \\ &\vee x_3 \overline{x_2} \overline{x_1} x_0 \vee x_3 \overline{x_2} x_1 \overline{x_0} \\ &\vee x_3 \overline{x_2} x_1 x_0 \vee x_3 x_2 \overline{x_1} x_0 \\ &\vee x_3 x_2 x_1 \overline{x_0} \vee x_3 x_2 x_1 x_0\end{aligned}$$

- ▶ Zusammenfassen benachbarter Terme liefert

$$y(x) = \overline{x_3} x_2 x_1 \vee x_3 \overline{x_2} x_0 \vee x_3 \overline{x_2} x_1 \vee x_3 x_2 x_0 \vee x_3 x_2 x_1$$

- ▶ aber bessere Lösung ist möglich (weiter Umformen)

$$y(x) = x_2 x_1 \vee x_3 x_0 \vee x_3 x_1$$

- ▶ Darstellung einer Schaltfunktion im KV-Diagramm
- ▶ Interpretation als disjunktive Normalform (konjunktive NF)
  
- ▶ Zusammenfassen benachbarter Terme durch **Schleifen**
- ▶ alle 1-Terme mit möglichst wenigen Schleifen abdecken  
alle 0-Terme  $\text{---}$   $\equiv$  konjunktive Normalform
- ▶ Ablesen der minimierten Funktion, wenn keine weiteren Schleifen gebildet werden können
  
- ▶ beruht auf der menschlichen Fähigkeit, benachbarte Flächen auf einen Blick zu „sehen“
- ▶ bei mehr als 6 Variablen nicht mehr praktikabel

# Erinnerung: Karnaugh-Veitch Diagramm

$x_3 x_2$ \ $x_1 x_0$	00	01	11	10
00	0	1	3	2
01	4	5	7	6
11	12	13	15	14
10	8	9	11	10

$x_3 x_2$ \ $x_1 x_0$	00	01	11	10
00	0000	0001	0011	0010
01	0100	0101	0111	0110
11	1100	1101	1111	1110
10	1000	1001	1011	1010

- ▶ 2D-Diagramm mit  $2^n = 2^{n_y} \times 2^{n_x}$  Feldern
  - ▶ gängige Größen sind:  $2 \times 2$ ,  $2 \times 4$ ,  $4 \times 4$   
darüber hinaus: mehrere Diagramme der Größe  $4 \times 4$
  - ▶ Anordnung der Indizes ist im einschrittigen-Code / Gray-Code
- ⇒ benachbarte Felder unterscheiden sich gerade um 1 Bit

# KV-Diagramme: 2...4 Variable (2x2, 2x4, 4x4)


	$x_0$	0	1
$x_1$	0	00	01
	1	10	11

	$x_1 x_0$	00	01	11	10
$x_2$	0	000	001	011	010
	1	100	101	111	110



	$x_1 x_0$	00	01	11	10
$x_3 x_2$	00	0000	0001	0011	0010
	01	0100	0101	0111	0110
	11	1100	1101	1111	1110
	10	1000	1001	1011	1010



- ▶ Funktionswerte in zugehöriges Feld im KV-Diagramm eintragen
- ▶ Werte 0 und 1  
*Don't-Care* „\*“ für nicht spezifizierte Werte wichtig!
- ▶ 2D-Äquivalent zur Funktionstabelle
  
- ▶ praktikabel für 3..6 Eingänge
- ▶ fünf Eingänge: zwei Diagramme a  $4 \times 4$  Felder  
sechs Eingänge: vier Diagramme a  $4 \times 4$  Felder
  
- ▶ viele Strukturen „auf einen Blick“ erkennbar



# KV-Diagramm: Zuordnung zur Funktionstabelle



# KV-Diagramm: Eintragen aus Funktionstabelle

$x_1$	$x_0$	$y=f(x)$
0	0	0
0	1	0
1	0	1
1	1	1

A 2x2 Karnaugh map for variables  $x_1$  and  $x_0$ . The top row is labeled  $x_0$  and the left column is labeled  $x_1$ . The cells contain the values 0, 1, 0, 0, 1, 1, 1, 1. Red arrows point from the truth table to the corresponding cells: (0,0) to 0, (0,1) to 0, (1,0) to 1, and (1,1) to 1.

$x_1$	0	1
0	0	0
1	1	1

$x_2$	$x_1$	$x_0$	$y=f(x)$
0	0	0	0
0	0	1	0
0	1	0	1
0	1	1	1
1	0	0	0
1	0	1	0
1	1	0	1
1	1	1	0

A 2x4 Karnaugh map for variables  $x_2$ ,  $x_1$ , and  $x_0$ . The top row is labeled  $x_1 x_0$  and the left column is labeled  $x_2$ . The cells contain the values 0, 0, 0, 1, 1, 1, 0, 0, 1, 1. Red arrows point from the truth table to the corresponding cells: (0,0,0) to 0, (0,0,1) to 0, (0,1,0) to 1, (0,1,1) to 1, (1,0,0) to 0, (1,0,1) to 0, (1,1,0) to 1, and (1,1,1) to 0.

$x_2$	00	01	11	10
0	0	0	0	1
1	1	0	0	0

# KV-Diagramm: Beispiel

$x_3 x_2$ \ $x_1 x_0$	00	01	11	10
00	0	1	3	2
01	4	5	7	6
11	12	13	15	14
10	8	9	11	10

$x_3 x_2$ \ $x_1 x_0$	00	01	11	10
00	1	0	0	1
01	0	0	0	0
11	0	0	1	0
10	0	0	1	0

- ▶ Beispielfunktion in DNF mit vier Termen:

$$f(x) = (\overline{x_3} \overline{x_2} \overline{x_1} \overline{x_0}) \vee (\overline{x_3} \overline{x_2} x_1 \overline{x_0}) \vee (x_3 \overline{x_2} x_1 x_0) \vee (x_3 x_2 x_1 x_0)$$

- ▶ Werte aus Funktionstabelle an entsprechender Stelle ins Diagramm eintragen

# Schleifen: Zusammenfassen benachbarter Terme



- ▶ benachbarte Felder unterscheiden sich um 1-Bit
- ▶ falls benachbarte Terme beide 1 sind  $\Rightarrow$  Funktion hängt an dieser Stelle nicht von der betroffenen Variable ab
- ▶ zugehörige (Min-) Terme können zusammengefasst werden
  
- ▶ Erweiterung auf vier benachbarte Felder (4x1 1x4 2x2)  
    –"–      auf acht      –"–      (4x2 2x4) usw.
- ▶ aber keine Dreier- Fünfergruppen, usw. (Gruppengröße  $2^i$ )
  
- ▶ Nachbarschaft auch „außen herum“
- ▶ mehrere Schleifen dürfen sich überlappen

# Schleifen: Ablesen der Schleifen

$x_1$	$x_0$	$y=f(x)$
0	0	0
0	1	0
1	0	1
1	1	1

$$f(x_1, x_0) = x_1$$



$x_1 \backslash x_0$	0	1
0	0	0
1	1	1



$x_2$	$x_1$	$x_0$	$y=f(x)$
0	0	0	0
0	0	1	0
0	1	0	1
0	1	1	1
1	0	0	0
1	0	1	0
1	1	0	1
1	1	1	0

$$f(x_2, x_1, x_0) = \overline{x_2} x_1 \vee x_1 \overline{x_0}$$

$x_2 \backslash x_1 x_0$	00	01	11	10
0	0	0	1	1
1	0	0	0	1



# Schleifen: Ablesen der Schleifen (cont.)

		$x_1 x_0$			
		00	01	11	10
$x_3 x_2$	00	1	0	0	1
	01	0	0	0	0
	11	0	0	1	0
	10	0	0	1	0

		$x_1 x_0$			
		00	01	11	10
$x_3 x_2$	00	1	0	0	1
	01	0	0	0	0
	11	0	0	1	0
	10	0	0	1	0

- ▶ insgesamt zwei Schleifen möglich
- ▶ grün entspricht  $(\overline{x_3} \overline{x_2} \overline{x_0}) = (\overline{x_3} \overline{x_2} \overline{x_1} \overline{x_0}) \vee (\overline{x_3} \overline{x_2} x_1 \overline{x_0})$   
blau entspricht  $(x_3 x_1 x_0) = (x_3 x_2 x_1 x_0) \vee (x_3 \overline{x_2} x_1 x_0)$
- ▶ minimierte disjunktive Form  $f(x) = (\overline{x_3} \overline{x_2} \overline{x_0}) \vee (x_3 x_1 x_0)$

- ▶ Minimierung mit KV-Diagrammen [Kor16]

`tams.informatik.uni-hamburg.de/research/software/tams-tools/kvd-editor.html`

- ▶ Auswahl der Funktionalität: *Edit function, Edit loops*
- ▶ Explizite Eingabe: *Open Diagram - From Expressions*
- 1 Funktion: Maustaste ändert Werte
- 2 Schleifen: Auswahl und Aufziehen mit Maustaste
- ▶ Anzeige des zugehörigen Hardwareaufwands und der Schaltung

**Tip!**

- ▶ Applet zur Minimierung mit KV-Diagrammen [HenKV]

`tams.informatik.uni-hamburg.de/applets/kvd`

- ▶ Auswahl der Funktionalität: *Edit function, Add loop ...*
- ▶ Ändern der Ein-/Ausgänge: *File - Examples - User define dialog*
- 1 Funktion: Maustaste ändert Werte
- 2 Schleifen: Maustaste, *shift*+Maus, *ctrl*+Maus
- ▶ Anzeige des zugehörigen Hardwareaufwands und der Schaltung
- ▶ **Achtung:** andere Anordnung der Eingangsvariablen als im Skript  
⇒ andere Anordnung der Terme im KV-Diagramm

# KV-Diagramm Editor: Screenshots

10.6 Schaltfunktionen - Minimierung mit KV-Diagrammen

64-040 Rechnerstrukturen


Edit function    Edit loops

Inputs:  $\ominus$  4  $\oplus$     Outputs: 1  $\oplus$

01

DNF    KNF    No loops have been created yet

		x0		
	1	0	1	0
	1	1	1	0
x3	1	1	1	0
	1	0	0	0
				x1



# KV-Diagramm Editor: Screenshots (cont.)

10.6 Schaltfunktionen - Minimierung mit KV-Diagrammen

64-040 Rechnerstrukturen


Edit function    Edit loops

Inputs: 4    Outputs: 1

01

DNF    KNF    **X** **X**

		x0		
	1	0	1	0
	1	1	1	0
x3	1	1	1	0
	1	0	0	0
		x1		



# KV-Diagramm Editor: Screenshots (cont.)

10.6 Schaltfunktionen - Minimierung mit KV-Diagrammen



64-040 Rechnerstrukturen

Edit function    Edit loops

Inputs: 4    Outputs: 1

01

DNF    KNF    **X** **X** **X**




Costs: 4 gates with 10 inputs

► Hardware-Kosten: # Gatter, Eingänge



- ▶ in der Praxis: viele Schaltfunktionen unvollständig definiert weil bestimmte Eingangskombinationen nicht vorkommen
- ▶ zugehörige Terme als **Don't-Care** markieren  
typisch: Sternchen „\*“ in Funktionstabelle/KV-Diagramm
- ▶ solche Terme bei Minimierung nach Wunsch auf 0/1 setzen
- ▶ Schleifen dürfen *Don't-Cares* enthalten
- ▶ Schleifen möglichst groß



# KV-Diagramm Editor: 6 Variablen, *Don't-Cares*

10.6 Schaltfunktionen - Minimierung mit KV-Diagrammen



64-040 Rechnerstrukturen

Edit function Edit loops

Inputs: **6** Outputs: **1**

01

DNF  No loops have been created yet.



Costs: 7 gates with 42 inputs

# KV-Diagramm Editor: 6 Variablen, *Don't-Cares* (cont.)

10.6 Schaltfunktionen - Minimierung mit KV-Diagrammen



64-040 Rechnerstrukturen

Edit function | Edit loops

Inputs: 6 | Outputs: 1

O1

DNF:



Costs: 5 gates with 17 inputs

- ▶ Algorithmus zur Minimierung einer Schaltfunktion
- ▶ Notation der Terme in Tabellen,  $n$  Variablen
- ▶ Prinzip entspricht der Minimierung im KV-Diagramm aber auch geeignet für mehr als sechs Variablen
- ▶ Grundlage gängiger Minimierungsprogramme
  
- ▶ Sortieren der Terme nach Hamming-Abstand
- ▶ Erkennen der unverzichtbaren Terme („Primimplikanten“)
- ▶ Aufstellen von Gruppen benachbarter Terme (mit Distanz 1)
- ▶ Zusammenfassen geeigneter benachbarter Terme

Becker, Molitor: *Technische Informatik – eine einführende Darstellung* [BM08]

Schiffmann, Schmitz: *Technische Informatik I* [SS04]



- [BM08] B. Becker, P. Molitor: *Technische Informatik – eine einführende Darstellung*. 2. Auflage, Oldenbourg, 2008. ISBN 978-3-486-58650-3
- [SS04] W. Schiffmann, R. Schmitz: *Technische Informatik 1 – Grundlagen der digitalen Elektronik*. 5. Auflage, Springer-Verlag, 2004. ISBN 978-3-540-40418-7
- [WH03] H.D. Wuttke, K. Henke: *Schaltsysteme – Eine automatenorientierte Einführung*. Pearson Studium, 2003. ISBN 978-3-8273-7035-8
- [Bry86] R.E. Bryant: *Graph-Based Algorithms for Boolean Function Manipulation*. in: *IEEE Trans. Computers* 35 (1986), Nr. 8, S. 677–691


- [Kor16] Laszlo Korte: *TAMS Tools for eLearning*.  
Universität Hamburg, FB Informatik, 2016, BSc Thesis. [tams.informatik.uni-hamburg.de/research/software/tams-tools](http://tams.informatik.uni-hamburg.de/research/software/tams-tools)
- [HenKV] N. Hendrich: *KV-Diagram Simulation*.  
Universität Hamburg, FB Informatik, Lehrmaterial.  
[tams.informatik.uni-hamburg.de/applets/kvd](http://tams.informatik.uni-hamburg.de/applets/kvd)
- [Hei05] K. von der Heide: *Vorlesung: Technische Informatik 1 — interaktives Skript*. Universität Hamburg, FB Informatik, 2005.  
[tams.informatik.uni-hamburg.de/lectures/2004ws/vorlesung/t1](http://tams.informatik.uni-hamburg.de/lectures/2004ws/vorlesung/t1)



1. Einführung
2. Digitalrechner
3. Moore's Law
4. Information
5. Ziffern und Zahlen
6. Arithmetik
7. Zeichen und Text
8. Logische Operationen
9. Codierung
10. Schaltfunktionen
- 11. Schaltnetze**

Definition

Schaltsymbole und Schaltpläne



Hades: Editor und Simulator

Logische Gatter

Inverter, AND, OR

XOR und Parität

Multiplexer

Einfache Schaltnetze

Siebensegmentanzeige

Schaltnetze für Logische und Arithmetische Operationen

Addierer

Multiplizierer

Prioritätsencoder

Barrel-Shifter

ALU (Arithmetisch-Logische Einheit)

Zeitverhalten von Schaltungen

Hazards

Literatur



- 12. Schaltwerke
- 13. Rechnerarchitektur
- 14. Instruction Set Architecture
- 15. Assembler-Programmierung
- 16. Pipelining
- 17. Parallelarchitekturen
- 18. Speicherhierarchie



- ▶ **Schaltetz** oder auch **kombinatorische Schaltung** (*combinational logic circuit*): ein digitales System mit  $n$ -Eingängen  $(b_1, b_2, \dots, b_n)$  und  $m$ -Ausgängen  $(y_1, y_2, \dots, y_m)$ , dessen Ausgangsvariablen zu jedem Zeitpunkt nur von den aktuellen Werten der Eingangsvariablen abhängen


Beschreibung als Vektorfunktion  $\vec{y} = F(\vec{b})$

- ▶ Bündel von Schaltfunktionen (mehrere SF)
- ▶ ein Schaltetz darf keine Rückkopplungen enthalten








- ▶ Begriff: „Schaltnetz“
  - ▶ technische Realisierung von Schaltfunktionen / Funktionsbündeln
  - ▶ Struktur aus einfachen Gatterfunktionen:  
triviale Funktionen mit wenigen (2...4) Eingängen
- ▶ in der Praxis können Schaltnetze nicht statisch betrachtet werden: Gatterlaufzeiten spielen eine Rolle



- ▶ Schaltsymbole
- ▶ Grundgatter (Inverter, AND, OR, usw.)
- ▶ Kombinationen aus mehreren Gattern
  
- ▶ Schaltnetze (mehrere Ausgänge)
- ▶ Beispiele
  
- ▶ Arithmetisch/Logische Operationen



- ▶ standardisierte Methode zur Darstellung von Schaltungen
- ▶ genormte Symbole für Komponenten
  - ▶ Spannungs- und Stromquellen, Messgeräte
  - ▶ Schalter und Relais
  - ▶ Widerstände, Kondensatoren, Spulen
  - ▶ Dioden, Transistoren (bipolar, MOS)
  - ▶ **Gatter**: logische Grundoperationen (UND, ODER, usw.)
  - ▶ **Flipflops**: Speicherglieder
- ▶ Verbindungen
  - ▶ Linien für Drähte (Verbindungen)
  - ▶ Anschlusspunkte für Drahtverbindungen
  - ▶ dicke Linien für  $n$ -bit Busse, Anzapfungen, usw.
- ▶ komplexe Bausteine, hierarchisch zusammengesetzt

DIN 40700 (ab 1976)	Schaltzeichen		Benennung
	Früher	in USA	
			UND - Glied (AND)
			ODER - Glied (OR)
			NICHT - Glied (NOT)
			Exklusiv-Oder - Glied (Exclusive-OR, XOR)
			Aquivalenz - Glied (Logic identity)
			UND - Glied mit negier- tem Ausgang (NAND)
			ODER - Glied mit negier- tem Ausgang (NOR)
			Negation eines Eingangs
			Negation eines Ausgangs

- ▶ **Logisches Gatter** (*logic gate*): die Bezeichnung für die Realisierung einer logischen Grundfunktion als gekapselte Komponente (in einer gegebenen Technologie)
- ▶ 1 Eingang: Treiberstufe/Verstärker und Inverter (Negation)
- ▶ 2 Eingänge: AND/OR, NAND/NOR, XOR, XNOR
- ▶ 3 und mehr Eingänge: AND/OR, NAND/NOR, Parität
- ▶ Multiplexer
  
- ▶ vollständige Basismenge erforderlich (mindestens 1 Gatter)
- ▶ in Halbleitertechnologie sind NAND/NOR besonders effizient


Spielerischer Zugang zu digitalen Schaltungen:

- ▶ mit Experimentierkasten oder im Logiksimulator
- ▶ interaktive Simulation erlaubt direktes Ausprobieren
- ▶ Animation und Visualisierung der logischen Werte
- ▶ „entdeckendes Lernen“
  
- ▶ Diglog: [john-lazzaro.github.io/chipmunk](https://john-lazzaro.github.io/chipmunk) [Laz]
- ▶ Hades: [tams.informatik.uni-hamburg.de/applets/hades/webdemos](https://tams.informatik.uni-hamburg.de/applets/hades/webdemos) [HenHA]  
[tams.informatik.uni-hamburg.de/applets/hades/webdemos/toc.html](https://tams.informatik.uni-hamburg.de/applets/hades/webdemos/toc.html)
  - ▶ Demos laufen im Browser (Java erforderlich)
  - ▶ Grundsaltungen, Gate-Level Circuits...  
einfache Prozessoren...

- ▶ Vorführung des Simulators  
Hades Demo: 00-intro/00-welcome/chapter
- ▶ Eingang: Schalter + Anzeige („Ipin“)
- ▶ Ausgang: Anzeige („Opin“)
- ▶ Taktgenerator
- ▶ PowerOnReset
- ▶ Anzeige / Leuchtdiode
- ▶ Siebensegmentanzeige

...

[HenHA] Hades Demo: 10-gates/00-gates/basic





- ▶ Farbe einer Leitung codiert den logischen Wert
- ▶ Einstellungen sind vom Benutzer konfigurierbar

- ▶ Defaultwerte

blau	glow-mode	ausgeschaltet
hellgrau	logisch	0
rot	logisch	1
orange	tri-state	Z $\Rightarrow$ keine Treiber
magenta	undefined	X $\Rightarrow$ Kurzschluss, ungültiger Wert
cyan	unknown	U $\Rightarrow$ nicht initialisiert

- ▶ Menü: Anzeigoptionen, Edit-Befehle, usw.
- ▶ Editorfenster mit Popup-Menü für häufige Aktionen
- ▶ Rechtsklick auf Komponenten öffnet Eigenschaften/Parameter (*property-sheets*)
- ▶ optional „tooltips“ (enable im Layer-Menü)
- ▶ Simulationssteuerung: *run*, *pause*, *rewind*
- ▶ Anzeige der aktuellen Simulationszeit
- ▶ Details siehe Hades-Webseite: Kurzreferenz, Tutorial  
[tams.informatik.uni-hamburg.de/applets/hades/webdemos/docs.html](http://tams.informatik.uni-hamburg.de/applets/hades/webdemos/docs.html)

# Gatter: Verstärker, Inverter, AND, OR

11.4.1 Schaltnetze - Logische Gatter - Inverter, AND, OR

64-040 Rechnerstrukturen

**BUFFER**



**INVERTER**




**AND (2 inputs)**



**NAND (2 inputs)**



**OR (2 inputs)**



**NOR (2 inputs)**




[HenHA] Hades Demo: 10-gates/00-gates/basic

# Grundsaltungen: De'Morgan Regel



11.4.1 Schaltnetze - Logische Gatter - Inverter, AND, OR

64-040 Rechnerstrukturen

## AND (2 inputs)



## OR (2 inputs)



[HenHA] Hades Demo: 10-gates/00-gates/de-morgan

# Gatter: AND/NAND mit zwei, drei, vier Eingängen

BUFFER



INVERTER




AND (2 inputs)




NAND (2 inputs)




AND (3 inputs)




NAND (3 inputs)



AND (4 inputs)




NAND (4 inputs)




[HenHA] Hades Demo: 10-gates/00-gates/and

# Gatter: AND mit zwölf Eingängen



AND3-AND4



NAND3-NOR4 (de-Morgan)

[HenHA] Hades Webdemo:  
10-gates/00-gates/andbig

- ▶ in der Regel max. 4-Eingänge pro Gatter  
Grund: elektrotechnische Nachteile

# Gatter: OR/NOR mit zwei, drei, vier Eingängen

11.4.1 Schaltnetze - Logische Gatter - Inverter, AND, OR

64-040 Rechnerstrukturen

BUFFER



INVERTER




OR (2 inputs)




NOR (2 inputs)




OR (3 inputs)




NOR (3 inputs)



OR (4 inputs)



NOR (4 inputs)



[HenHA] Hades Demo: 10-gates/00-gates/or


AOI21 (And-Or-Invert)




OAI21 (Or-And-Invert)



AOI33 (And-Or-Invert)



OAI32 (Or-And-Invert)



[HenHA] Hades Demo: 10-gates/00-gates/complex

- ▶ in CMOS-Technologie besonders günstig realisierbar  
entsprechen vom Aufwand nur **einem Gatter**

BUFFER



INVERTER




AND (2 inputs)



XOR (2 inputs)



OR (2 inputs)



XNOR (2 inputs)




[HenHA] Hades Demo: 10-gates/00-gates/xor

# XOR und drei Varianten der Realisierung


► Symbol




► AND-OR



► NAND-NAND




► mit Multiplexer



# XOR zur Berechnung der Parität

- ▶ Parität, siehe „Codierung – Fehlererkennende Codes“


- ▶ 4-bit Parität:  $d_3 \oplus d_2 \oplus d_1 \oplus d_0$



[HenHA] Hades Demo: 10-gates/12-parity/parity4

# XOR zur Berechnung der Parität (cont.)

- ▶ 8-bit, bzw. 10-bit: Umschaltung odd/even  
Kaskadierung über c-Eingang



[HenHA] Hades Demo: 10-gates/12-parity/parity8

Umschalter zwischen zwei Dateneingängen („Wechselschalter“)

- ▶ ein Steuereingang:  $s$   
zwei Dateneingänge:  $a_1$  und  $a_0$   
ein Datenausgang:  $y$
- ▶ wenn  $s = 1$  wird  $a_1$  zum Ausgang  $y$  durchgeschaltet  
wenn  $s = 0$  wird  $a_0$  —“—

$s$	$a_1$	$a_0$	$y$
0	0	0	0
0	0	1	1
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	0
1	1	0	1
1	1	1	1

## 2:1-Multiplexer (cont.)

- ▶ kompaktere Darstellung der Funktionstabelle durch Verwendung von \* (don't care) Termen

s	a <sub>1</sub>	a <sub>0</sub>	y
0	*	0	0
0	*	1	1
1	0	*	0
1	1	*	1

s	a <sub>1</sub>	a <sub>0</sub>	y
0	*	a <sub>0</sub>	a <sub>0</sub>
1	a <sub>1</sub>	*	a <sub>1</sub>





- ▶ wenn  $s = 0$  hängt der Ausgangswert nur von  $a_0$  ab  
wenn  $s = 1$  —"—  $a_1$  ab

## Umschalten zwischen mehreren Dateneingängen

- ▶  $\lceil \log_2(n) \rceil$  Steuereingänge:  $s_m, \dots, s_0$   
n Dateneingänge:  $a_{n-1}, \dots, a_0$   
ein Datenausgang:  $y$

$s_1$	$s_0$	$a_3$	$a_2$	$a_1$	$a_0$	$y$
0	0	*	*	*	0	0
0	0	*	*	*	1	1
0	1	*	*	0	*	0
0	1	*	*	1	*	1
1	0	*	0	*	*	0
1	0	*	1	*	*	1
1	1	0	*	*	*	0
1	1	1	*	*	*	1





# 2:1 und 4:1 Multiplexer



[HenHA] Hades Demo: 10-gates/40-mux-demux/mux21-mux41

- ▶ keine einheitliche Anordnung der Dateneingänge in Schaltplänen:  
höchstwertiger Eingang manchmal oben, manchmal unten

# Multiplexer und Demultiplexer




[HenHA] Hades Demo: 10-gates/40-mux-demux/mux-demux

# 8-bit Multiplexer: Integrierte Schaltung 74151


11.4.3 Schaltnetze - Logische Gatter - Multiplexer

64-040 Rechnerstrukturen




# 16-bit Demultiplexer: Integrierte Schaltung 74154

- vier Steuereingänge:  $a, b, c, d$
- ein Dateneingang:  $g_1 \oplus g_2$
- 16 Datenausgänge:  $y_0, \dots, y_{15}$



[HenHA] Hades Demo: 10-gates/40-mux-demux/SN74154

# 16-bit Demultiplexer: 74154 als Adresdecoder




[HenHA] Hades Demo: 10-gates/40-mux-demux/demo74154




- ▶ Schaltungen mit mehreren Ausgängen
- ▶ Bündelminimierung der einzelnen Funktionen

ausgewählte typische Beispiele

- ▶ „Würfel“-Decoder
- ▶ Umwandlung vom Dual-Code in den Gray-Code
- ▶ (7,4)-Hamming-Code: Encoder und Decoder
- ▶ Siebensegmentanzeige




## Visualisierung eines Würfels mit sieben LEDs



- ▶ Eingabewert von 0...6
- ▶ Anzeige ein bis sechs Augen: eingeschaltet

Wert	$b_2$	$b_1$	$b_0$	$x_1$	$x_2$	$x_3$	$x_4$	$x_5$	$x_6$	$x_7$
0	0	0	0	0	0	0	0	0	0	0
1	0	0	1	0	0	0	1	0	0	0
2	0	1	0	1	0	0	0	0	0	1
3	0	1	1	1	0	0	1	0	0	1
4	1	0	0	1	0	1	0	1	0	1
5	1	0	1	1	0	1	1	1	0	1
6	1	1	0	1	1	1	0	1	1	1

# Beispiel: „Würfel“-Decoder (cont.)



[HenHA] Hades Demo: 10-gates/10-wuerfel/wuerfel

- ▶ Anzeige wie beim Würfel: ein bis sechs Augen
- ▶ Minimierung ergibt:

$$x_1 = x_7 = b_2 \vee b_1$$

$$x_2 = x_6 = b_2 \wedge b_1$$


$$x_3 = x_5 = b_2$$

$$x_4 = b_0$$

links oben, rechts unten  
mitte oben, mitte unten  
rechts oben, links unten  
Zentrum

# Beispiel: Umwandlung vom Dualcode in den Graycode


## XOR benachbarter Bits



[HenHA] Hades Demo: 10-gates/15-graycode/dual2gray

# Beispiel: Umwandlung vom Graycode in den Dualcode

## XOR-Kette




[HenHA] Hades Demo: 10-gates/15-graycode/gray2dual




- ▶ Encoder linke Seite
  - ▶ vier Eingabebits
  - ▶ Hamming-Encoder erzeugt drei Paritätsbits
- ▶ Übertragungskanal Mitte
  - ▶ Übertragung von sieben Codebits
  - ▶ Einfügen von Übertragungsfehlern durch Invertieren von Codebits mit XOR-Gattern
- ▶ Decoder und Fehlerkorrektur rechte Seite
  - ▶ Decoder liest die empfangenen sieben Bits
  - ▶ Syndrom-Berechnung mit XOR-Gattern und Anzeige erkannter Fehler
  - ▶ Korrektur gekippter Bits rechts oben

# (7,4)-Hamming-Code: Encoder und Decoder (cont.)




[HenHA] Hades Demo: 10-gates/50-hamming/hamming

- ▶ sieben einzelne Leuchtsegmente (z.B. Leuchtdioden)
- ▶ Anzeige stilisierter Ziffern von 0 bis 9
- ▶ auch für Hex-Ziffern: A, b, C, d, E, F
- ▶ sieben Schaltfunktionen, je eine pro Ausgang
- ▶ Umcodierung von 4-bit Dualwerten in geeignete Ausgangswerte
- ▶ Segmente im Uhrzeigersinn: A (oben) bis F, G innen
- ▶ eingeschränkt auch als alphanumerische Anzeige für Ziffern und (einige) Buchstaben
  - gemischt Groß- und Kleinbuchstaben
  - Probleme mit M, N, usw.



- ▶ Funktionen für Hex-Anzeige, 0...F

	0	1	2	3	4	5	6	7	8	9	A	b	C	d	E	F
A =	1	0	1	1	0	1	1	1	1	1	1	0	0	0	1	1
B =	1	1	1	1	1	0	0	1	1	1	1	0	0	1	0	0
C =	1	1	0	1	1	1	1	1	1	1	1	1	0	1	0	0
D =	1	0	1	1	0	1	1	0	1	1	0	1	1	1	1	0
E =	1	0	1	0	0	0	1	0	1	0	1	1	1	1	1	1
F =	1	0	0	0	1	1	1	1	1	1	1	1	0	0	1	1
G =	0	0	1	1	1	1	1	0	1	1	1	1	1	1	1	1



- ▶ für Ziffernanzeige mit *Don't Care*-Termen

A = 1011011111\*\*\*\*\*  
B = usw.

- ▶ zum Beispiel mit sieben KV-Diagrammen. . .
- ▶ dabei versuchen, gemeinsame Terme zu finden und zu nutzen


Minimierung als Übungsaufgabe?

- ▶ nächste Folie zeigt Lösung aus Schiffmann, Schmitz [SS04]
- ▶ als mehrstufige Schaltung ist günstigere Lösung möglich  
Knuth: *AoCP, Volume 4, Fascicle 0*, 7.1.2, Seite 112ff [Knu08]

# Siebensegmentdecoder: Ziffern 0..9

11.6 Schaltnetze - Siebensegmentanzeige

64-040 Rechnerstrukturen




[HenHA] Hades Demo: 10-gates/20-sevensegment/sevensegment

# Siebensegmentdecoder: Integrierte Schaltung 7449

11.6 Schaltnetze - Siebensegmentanzeige


64-040 Rechnerstrukturen



[HenHA] Hades Demo: 10-gates/20-sevensegment/SN7449-demo

- ▶ Beispiel für eine integrierte Schaltung (IC)
- ▶ Anzeige von 0..9, Zufallsmuster für A..F, „Dunkeltastung“

# Siebensegmentanzeige: Hades-Beispiele




► Buchstaben A...P

[HenHA] Hades Webdemo:  
10-gates/30-sevensegment-ascii/sevensegment-ascii

# Siebensegmentanzeige: Hades-Beispiele (cont.)

11.6 Schaltnetze - Siebensegmentanzeige

64-040 Rechnerstrukturen



[HenHA] Hades Demo: 45-misc/50-displays/seven-segment-display

*Minimale Anzahl der Gatter für die Schaltung?*

- ▶ Problem vermutlich nicht optimal lösbar (nicht *tractable*)
- ▶ Heuristik basierend auf „häufig“ verwendeten Teilfunktionen
- ▶ Eingänge  $x_1, x_2, x_3, x_4$ , Ausgänge  $a, \dots, g$

$$x_5 = x_2 \oplus x_3$$

$$x_6 = \overline{x_1} \wedge x_4$$

$$x_7 = x_3 \wedge \overline{x_6}$$

$$x_8 = x_1 \oplus x_2$$

$$x_9 = x_4 \oplus x_5$$

$$x_{10} = \overline{x_7} \wedge x_8$$

$$x_{11} = x_9 \oplus x_{10}$$

$$x_{12} = x_5 \wedge x_{11}$$

$$x_{13} = x_1 \oplus x_7$$

$$x_{14} = x_5 \oplus x_6$$

$$x_{15} = x_7 \vee x_{12}$$

$$x_{16} = x_1 \vee x_5$$

$$x_{17} = x_5 \vee x_6$$

$$x_{18} = x_9 \wedge x_{10}$$

$$x_{19} = x_3 \wedge x_9$$

$$\overline{a} = x_{20} = x_{14} \wedge \overline{x_{19}}$$

$$\overline{b} = x_{21} = x_7 \oplus x_{12}$$

$$\overline{c} = x_{22} = \overline{x_8} \wedge x_{15}$$

$$\overline{d} = x_{23} = x_9 \wedge \overline{x_{13}}$$

$$\overline{e} = x_{24} = x_6 \vee x_{18}$$

$$\overline{f} = x_{25} = \overline{x_8} \wedge x_{17}$$

$$g = x_{26} = x_7 \vee x_{16}$$

D. E. Knuth: *AoCP, Volume 4, Fascicle 0*, Kap 7.1.2, Seite 113 [Knu08]



- ▶ Halb- und Volladdierer
- ▶ Addierertypen
  - ▶ Ripple-Carry
  - ▶ Carry-Lookahead
  
- ▶ Multiplizierer
- ▶ Quadratwurzel
  
- ▶ Barrel-Shifter
- ▶ ALU



- ▶ **Halbaddierer**: berechnet 1-bit Summe  $s$  und Übertrag  $c_o$  (*carry-out*) von zwei Eingangsbits  $a$  und  $b$

$a$	$b$	$c_o$	$s$
0	0	0	0
0	1	0	1
1	0	0	1
1	1	1	0

$$c_o = a \wedge b$$

$$s = a \oplus b$$

- **Volladdierer:** berechnet 1-bit Summe  $s$  und Übertrag  $c_o$  (*carry-out*) von zwei Eingangsbits  $a$ ,  $b$  sowie Eingangsübertrag  $c_i$  (*carry-in*)


$a$	$b$	$c_i$	$c_o$	$s$
0	0	0	0	0
0	0	1	0	1
0	1	0	0	1
0	1	1	1	0
1	0	0	0	1
1	0	1	1	0
1	1	0	1	0
1	1	1	1	1

$$c_o = ab \vee ac_i \vee bc_i = (ab) \vee (a \vee b)c_i$$


$$s = a \oplus b \oplus c_i$$

# Schaltbilder für Halb- und Volladdierer

1-bit half-adder:  $(\text{COUT}, \text{S}) = (\text{A} + \text{B})$



1-bit full-adder:  $(\text{COUT}, \text{S}) = (\text{A} + \text{B} + \text{Cin})$



[HenHA] Hades Demo: 20-arithmetic/10-adders/halfadd-fulladd

► Summe:  $s_n = a_n \oplus b_n \oplus c_n$

$$s_0 = a_0 \oplus b_0$$

$$s_1 = a_1 \oplus b_1 \oplus c_1$$

$$s_2 = a_2 \oplus b_2 \oplus c_2$$

...

$$s_n = a_n \oplus b_n \oplus c_n$$

► Übertrag:  $c_{n+1} = (a_n b_n) \vee (a_n \vee b_n) c_n$

$$c_1 = (a_0 b_0)$$

$$c_2 = (a_1 b_1) \vee (a_1 \vee b_1) c_1$$

$$c_3 = (a_2 b_2) \vee (a_2 \vee b_2) c_2$$

...

$$c_{n+1} = (a_n b_n) \vee (a_n \vee b_n) c_n$$



# $n$ -bit Addierer (cont.)


- ▶  $n$ -bit Addierer theoretisch als zweistufige Schaltung realisierbar
  - ▶ direkte und negierte Eingänge, dann AND-OR Netzwerk
  - ▶ Aufwand steigt exponentiell mit  $n$  an,  
für Ausgang  $n$  sind  $2^{(2n-1)}$  Minterme erforderlich
- ⇒ nicht praktikabel
- ▶ Problem: Übertrag (*carry*)  
$$c_{n+1} = (a_n b_n) \vee (a_n \vee b_n) c_n$$
rekursiv definiert





## Diverse gängige Alternativen für Addierer


- ▶ Ripple-Carry
  - ▶ lineare Struktur
  - + klein, einfach zu implementieren
  - langsam, Laufzeit  $O(n)$
- ▶ Carry-Lookahead (CLA)
  - ▶ Baumstruktur
  - + schnell
  - teuer (Flächenbedarf der Hardware)
- ▶ Mischformen: Ripple-block CLA, Block CLA, Parallel Prefix
- ▶ andere Ideen: Carry Select, Conditional Sum, Carry Skip
- ...





- ▶ Kaskade aus  $n$  einzelnen Volladdierern
- ▶ Carry-out von Stufe  $i$  treibt Carry-in von Stufe  $i + 1$
- ▶ Gesamtverzögerung wächst mit der Anzahl der Stufen als  $O(n)$
  
- ▶ Addierer in Prozessoren häufig im *kritischen Pfad*
- ▶ möglichst hohe Performance ist essentiell
- ▶ ripple-carry in CMOS-Technologie bis ca. 10-bit geeignet
- ▶ bei größerer Wortbreite gibt es effizientere Schaltungen
  
- ▶ Überlauf-Erkennung:  $c_o(n) \neq c_o(n - 1)$


# Ripple-Carry Adder: 4-bit



Schiffmann, Schmitz: *Technische Informatik I* [SS04]

# Ripple-Carry Adder: Hades-Beispiel mit Verzögerungen

## ► Kaskade aus acht einzelnen Volladdierern



[HenHA] Hades Demo: 20-arithmetic/10-adders/ripple

- Gatterlaufzeiten in der Simulation bewusst groß gewählt
- Ablauf der Berechnung kann interaktiv beobachtet werden
- alle Addierer arbeiten parallel
- aber Summe erst fertig, wenn alle Stufen durchlaufen sind


## Zweierkomplement

- ▶  $(A - B)$  ersetzt durch Addition des 2-Komplements von  $B$
- ▶ 2-Komplement: Invertieren aller Bits und Addition von Eins
- ▶ Carry-in Eingang des Addierers bisher nicht benutzt

## Subtraktion quasi „gratis“ realisierbar

- ▶ normalen Addierer verwenden
- ▶ Invertieren der Bits von  $B$  (1-Komplement)
- ▶ Carry-in Eingang auf 1 setzen (Addition von 1)
- ▶ Resultat ist  $A + (\neg B) + 1 = A - B$

# Subtrahierer: Beispiel 7483 – 4-bit Addierer





- ▶ Addierer in Prozessoren häufig im *kritischen Pfad*
  - ▶ möglichst hohe Performance ist essentiell
- ⇒ bestimmt Taktfrequenz
- ▶ Carry-Select Adder: Gruppen von Ripple-Carry
  - ▶ Carry-Lookahead Adder: Baumstruktur zur Carry-Berechnung
  - ▶ ...
  
  - ▶ über 10 Addierer „Typen“ (für 2 Operanden)
  - ▶ Addition mehrerer Operanden
  - ▶ Typen teilweise technologieabhängig

Ripple-Carry Addierer muss auf die Überträge warten ( $O(N)$ )


- ▶ Aufteilen des  $n$ -bit Addierers in mehrere Gruppen mit je  $m_i$ -bits
  - ▶ für jede Gruppe
    - ▶ jeweils zwei  $m_i$ -bit Addierer
    - ▶ einer rechnet mit  $c_i = 0$  ( $a + b$ ), der andere mit  $c_i = 1$  ( $a + b + 1$ )
    - ▶ 2:1-Multiplexer mit  $m_i$ -bit wählt die korrekte Summe aus
  - ▶ Sobald der Wert von  $c_i$  bekannt ist (Ripple-Carry), wird über den Multiplexer die benötigte Zwischensumme ausgewählt
  - ▶ Das berechnete Carry-out  $c_o$  der Gruppe ist das Carry-in  $c_i$  der folgenden Gruppe
- ⇒ Verzögerung reduziert sich auf die Verzögerung eines  $m$ -bit Addierers plus die Verzögerungen der Multiplexer

# Carry-Select Adder: Beispiel

## 8-Bit Carry-Select Adder (4 + 3 + 1 bit blocks)

4-bit Carry-Select Adder block


3-bit Carry-Select Adder block



[HenHA] Hades Demo: 20-arithmetic/20-carryselect/adder\_carryselect

- ▶ drei Gruppen: 1-bit, 3-bit, 4-bit
- ▶ Gruppengrößen so wählen, dass Gesamtverzögerung minimal

# Carry-Select Adder: Beispiel ARM v6



S. Furber: *ARM System-on-Chip Architecture* [Fur00]

▶  $c_{n+1} = (a_n b_n) \vee (a_n \vee b_n) c_n$

- ▶ Einführung von Hilfsfunktionen

$$g_n = (a_n b_n)$$

„generate carry“

$$p_n = (a_n \vee b_n)$$


„propagate carry“

$$c_{n+1} = g_n \vee p_n c_n$$

- ▶ *generate*: Carry out erzeugen, unabhängig von Carry-in  
*propagate*: Carry out weiterleiten / Carry-in maskieren

- ▶ Berechnung der  $g_n$  und  $p_n$  in einer Baumstruktur  
Tiefe des Baums ist  $\log_2 N \Rightarrow$  entsprechend schnell


# Carry-Lookahead Adder: SUM-Funktionsblock



[HenHA] Hades Demo: 20-arithmetic/30-cla/sum

- ▶ 1-bit Addierer,  $s = a_i \oplus b_i \oplus c_i$
- ▶ keine Berechnung des Carry-Out
- ▶ Ausgang  $g_i = a_i \wedge b_i$  liefert *generate carry*  
 $p_i = a_i \vee b_i$  – "– *propagate carry*

# Carry-Lookahead Adder: CLA-Funktionsblock



[HenHA] Hades Demo: 20-arithmetic/30-cla/cla


- ▶ Eingänge
  - ▶ propagate/generate Signale von zwei Stufen
  - ▶ carry-in Signal
- ▶ Ausgänge
  - ▶ propagate/generate Signale zur nächsthöheren Stufe
  - ▶ carry-out Signale: Durchleiten und zur nächsthöheren Stufe



# Carry-Lookahead Adder: 16-bit Addierer

11.7.1 Schaltnetze - Schaltnetze für Logische und Arithmetische Operationen - Addierer


64-040 Rechnerstrukturen



[HenHA] Hades Demo: 20-arithmetic/30-cla/adder16

# Addition mehrerer Operanden

- ▶ Addierer-Bäume
- ▶ Beispiel: Bitcount




[HenHA] Hades Demo: 20-arithmetic/80-bitcount/bitcount

- ▶ Halbaddierer ( $a \oplus b$ )
- ▶ Volladdierer ( $a \oplus b \oplus c_i$ )
  
- ▶ Ripple-Carry
  - ▶ Kaskade aus Volladdierern, einfach und billig
  - ▶ aber manchmal zu langsam, Verzögerung:  $O(n)$
- ▶ Carry-Select Prinzip
  - ▶ Verzögerung  $O(\sqrt{n})$
- ▶ Carry-Lookahead Prinzip
  - ▶ Verzögerung  $O(\ln n)$
  
- ▶ Subtraktion durch Zweierkomplementbildung erlaubt auch Inkrement ( $A++$ ) und Dekrement ( $A--$ )



- ▶ Teilprodukte als UND-Verknüpfung des Multiplikators mit je einem Bit des Multiplikanden
- ▶ Aufaddieren der Teilprodukte mit Addierern
- ▶ Realisierung als Schaltnetz erfordert:
  - $n^2$  UND-Gatter (bitweise eigentliche Multiplikation)
  - $n^2$  Volladdierer (Aufaddieren der Teilprodukte)
- ▶ abschließend ein  $n$ -bit Addierer für die Überträge
- ▶ in heutiger CMOS-Technologie kein Problem
  
- ▶ alternativ: Schaltwerke (Automaten) mit sukzessiver Berechnung des Produkts in mehreren Takten durch Addition und Schieben

# 2x2-bit Multiplizierer – als zweistufiges Schaltnetz




[HenHA] Hades Demo: 10-gates/13-mult2x2/mult2x2

# 4x4-bit Multiplizierer – Array


11.7.2 Schaltnetze - Schaltnetze für Logische und Arithmetische Operationen - Multiplizierer

64-040 Rechnerstrukturen



[HenHA] Hades Demo: 20-arithmetic/60-mult/mult4x4

# 4x4-bit Quadratwurzel




[HenHA] Hades Demo: 20-arithmetic/90-sqrt/sqrt4



weitere wichtige Themen aus Zeitgründen nicht behandelt

- ▶ *Booth-Codierung*
- ▶ *Carry-Save Adder* zur Summation der Teilprodukte
- ▶ Multiplikation von Zweierkomplementzahlen
- ▶ Multiplikation von Gleitkommazahlen
  
- ▶ CORDIC-Algorithmen
- ▶ bei Interesse: Literatur anschauen [Omo94, Kor01, Spa76]




- ▶ Anwendung u.a. für Interrupt-Priorisierung
- ▶ Schaltung konvertiert  $n$ -bit Eingabe in eine Dualcodierung
- ▶ Wenn Bit  $n$  aktiv ist, werden alle niedrigeren Bits ( $n - 1$ ),  $\dots$ ,  $0$  ignoriert

$x_3$	$x_2$	$x_1$	$x_0$	$y_1$	$y_0$
1	*	*	*	1	1
0	1	*	*	1	0
0	0	1	*	0	1
0	0	0	*	0	0

- ▶ unabhängig von niederwertigstem Bit  $\Rightarrow x_0$  kann entfallen


# 4:2 Prioritätsencoder




[HenHA] Hades Demo: 10-gates/45-priority/priority42

- ▶ zweistufige Realisierung (Inverter ignoriert)
- ▶ aktive höhere Stufe blockiert alle niedrigeren Stufen

# 4:2 Prioritätsencoder: Kaskadierung




# 8:3 Prioritätsencoder




# Shifter: zweistufig, shift-left um 0...3 Bits

- ▶  $n$ -Dateneingänge  $D_i$   
 $n$ -Datenausgänge  $Q_i$
- ▶ 2:1 Multiplexer Kaskade
  - ▶ Stufe 0: benachbarte Bits
  - ▶ Stufe 1: übernächste Bits
  - ▶ usw.
- ▶ von rechts 0 nachschieben



# 8-bit Barrel-Shifter



[HenHA] Hades Webdemo:  
10-gates/60-barrel/shifter8

- ▶ Prinzip der oben vorgestellten Schaltungen gilt auch für alle übrigen Shift- und Rotate-Operationen
- ▶ Logic shift right: von links Nullen nachschieben  
Arithmetic shift right: oberstes Bit nachschieben
- ▶ Rotate left / right: außen herausgeschobene Bits auf der anderen Seite wieder hineinschieben
- + alle Operationen typischerweise in einem Takt realisierbar
- Problem: Hardwareaufwand bei großen Wortbreiten und beliebigem Schiebe-/Rotate-Argument



## Arithmetisch-logische Einheit ALU (*Arithmetic Logic Unit*)


- ▶ kombiniertes Schaltnetz für arithmetische und logische Operationen
- ▶ das zentrale Rechenwerk in Prozessoren

Funktionsumfang variiert von Typ zu Typ

- ▶ Addition und Subtraktion 2-Komplement
- ▶ bitweise logische Operationen Negation, UND, ODER, XOR
- ▶ Schiebeoperationen shift, rotate
- ▶ evtl. Multiplikation
  
- ▶ Integer-Division selten verfügbar (separates Rechenwerk)




- ▶ Addition ( $A + B$ ) mit normalem Addierer
- ▶ XOR-Gatter zum Invertieren von Operand  $B$
- ▶ Steuerleitung  $sub$  aktiviert das Invertieren und den Carry-in  $c_i$
- ▶ wenn aktiv, Subtraktion als  $(A - B) = A + \neg B + 1$
- ▶ ggf. auch Inkrement ( $A + 1$ ) und Dekrement ( $A - 1$ )
  
- ▶ folgende Folien: 7483 ist IC mit 4-bit Addierer



# ALU: Addierer und Subtrahierer

11.8 Schaltnetze - ALU (Arithmetisch-Logische Einheit)

64-040 Rechnerstrukturen




Schiffmann, Schmitz: *Technische Informatik I* [SS04]

# ALU: Addierer und bitweise Operationen

11.8 Schaltnetze - ALU (Arithmetisch-Logische Einheit)

64-040 Rechnerstrukturen



Schiffmann, Schmitz: Technische Informatik I [SS04]




vorige Folie zeigt die „triviale“ Realisierung einer ALU

- ▶ mehrere parallele Rechenwerke für die  $m$  einzelnen Operationen  
 $n$ -bit Addierer,  $n$ -bit Komplement,  $n$ -bit OR, usw.
- ▶ Auswahl des Resultats über  $n$ -bit  $m:1$ -Multiplexer

nächste Folie: Realisierung in der Praxis (IC 74181)

- ▶ erste Stufe für bitweise logische Operationen und Komplement
- ▶ zweite Stufe als Carry-Lookahead Addierer
- ▶ weniger Gatter und schneller

# ALU: 74181 – Aufbau




selection	logic functions	arithmetic functions
S3 S2 S1 S0	M = 1	M = 0 Cn = 1 (no carry)
0 0 0 0	F = !A	F = A
0 0 0 1	F = !(A or B)	F = A or B
0 0 1 0	F = !A and B	F = A or !B
0 0 1 1	F = !A and !B	F = -1
0 1 0 0	F = 0	F = A + (A and !B)
0 1 0 1	F = !B	F = (A or B) + (A and !B)
0 1 1 0	F = A xor B	F = A - B - 1
0 1 1 1	F = A and !B	F = (A and !B) - 1
1 0 0 0	F = !A or B	F = A + (A and B)
1 0 0 1	F = A xor B	F = A + B
1 0 1 0	F = B	F = (A or !B) + (A and B)
1 0 1 1	F = A and B	F = (A and B) - 1
1 1 0 0	F = 1	F = A + A
1 1 0 1	F = A or !B	F = (A or B) + A
1 1 1 0	F = A or B	F = (A or !B) + A
1 1 1 1	F = A	F = A - 1
		F + 1 Cn = 0 (carry in)

[HenHA] Hades Demo: 20-arithmetic/50-74181/SN74181

# ALU: 74181 – Funktionstabelle

11.8 Schaltnetze - ALU (Arithmetisch-Logische Einheit)

64-040 Rechnerstrukturen




selection	logic functions	arithmetic functions
S3 S2 S1 S0	M = 1	M = 0 Cn = 1 (no carry)
0 0 0 0	F = !A	F = A
0 0 0 1	F = !(A or B)	F = A or B
0 0 1 0	F = !A and B	F = A or !B
0 0 1 1	F = !A and B	F = -1
0 1 0 0	F = 0	F = A + (A and !B)
0 1 0 1	F = !B	F = (A or B) + (A and !B)
0 1 1 0	F = A xor B	F = A - B - 1
0 1 1 1	F = A and !B	F = (A and !B) - 1
1 0 0 0	F = !A or B	F = A + (A and B)
1 0 0 1	F = A xnor B	F = A + B
1 0 1 0	F = B	F = (A or !B) + (A and B)
1 0 1 1	F = A and B	F = (A and B) - 1
1 1 0 0	F = 1	F = A + A
1 1 0 1	F = A or !B	F = (A or B) + A
1 1 1 0	F = A or B	F = (A or !B) + A
1 1 1 1	F = A	F = A - 1
		F + 1 Cn = 0 (carry in)

[HenHA] Hades Demo: 20-arithmetic/50-74181/demo-74181-ALU

# ALU: 74181 und 74182 CLA

## 12-bit ALU mit Carry-Lookahead Generator 74182




[HenHA] Hades Demo: 20-arithmetic/50-74181/demo-74182-ALU-CLA

*Wie wird das Zeitverhalten eines Schaltnetzes modelliert?*

Gängige Abstraktionsebenen mit zunehmendem Detaillierungsgrad

1. algebraische Ausdrücke: keine zeitliche Abhängigkeit
2. „fundamentales Modell“: Einheitsverzögerung des algebraischen Ausdrucks um eine Zeit  $\tau$
3. individuelle Gatterverzögerungen
  - ▶ mehrere Modelle, unterschiedlich detailliert
  - ▶ Abstraktion elektrischer Eigenschaften
4. Gatterverzögerungen + Leitungslaufzeiten (geschätzt, berechnet)
5. Differentialgleichungen für Spannungen und Ströme (verschiedene „Ersatzmodelle“)

# Gatterverzögerung vs. Leitungslaufzeiten




[HenHA] Hades Demo: 12-gatedelay/10-delaydemo/gate-vs-wire-delay

- ▶ früher: Gatterverzögerungen  $\gg$  Leitungslaufzeiten
- ▶ Schaltungen modelliert durch Gatterlaufzeiten
- ▶ aktuelle „Submicron“-Halbleitertechnologie: Leitungslaufzeiten  $\gg$  Gatterverzögerungen

# Gatterverzögerung vs. Leitungslaufzeiten (cont.)

## ▶ Leitungslaufzeiten


- ▶ lokale Leitungen: schneller (weil Strukturen kleiner)
- ▶ globale Leitungen: langsamer
- nicht mehr alle Punkte des Chips in einem Taktzyklus erreichbar



SIA'97 <http://www.semiconductors.org>



- ▶ alle folgenden Schaltungsbeispiele werden mit Gatterverzögerungen modelliert (einfacher Handhabbar)
- ▶ Gatterlaufzeiten als Vielfache einer Grundverzögerung ( $\tau$ )
- ▶ aber Leitungslaufzeiten ignoriert
  
- ▶ mögliche Verfeinerungen
  - ▶ gatterabhängige Schaltzeiten für INV, NAND, NOR, XOR etc.
  - ▶ unterschiedliche Schaltzeiten für Wechsel:  $0 \rightarrow 1$  und  $1 \rightarrow 0$
  - ▶ unterschiedliche Schaltzeiten für 2-, 3-, 4-Input Gatter
  - ▶ Schaltzeiten sind abhängig von der Anzahl nachfolgender Eingänge (engl. *fanout*)



# Exkurs: Lichtgeschwindigkeit und Taktraten

- ▶ Lichtgeschwindigkeit im Vakuum:  $c \approx 300\,000 \text{ km/sec}$   
 $\approx 30 \text{ cm/ns}$
- ▶ in Metallen und Halbleitern langsamer:  $c \approx 20 \text{ cm/ns}$
- ⇒ bei 1 Gigahertz Takt: Ausbreitung um ca. 20 Zentimeter


## Abschätzungen:

- ▶ Prozessor: ca. 2 cm Diagonale  $\approx 10 \text{ GHz}$  Taktrate
- ▶ Platine: ca. 20 cm Kantenlänge  $\approx 1 \text{ GHz}$  Takt
- ▶ UKW-Radio: 100 MHz, 2 Meter Wellenlänge
- ⇒ prinzipiell kann (schon heute) ein Signal innerhalb eines Takts nicht von einer Ecke des ICs zur Anderen gelangen



- ▶ **Impulsdiagramm** (engl. *waveform*): Darstellung der logischen Werte einer Schaltfunktion als Funktion der Zeit
- ▶ als Abstraktion des tatsächlichen Verlaufs
- ▶ Zeit läuft von links nach rechts
- ▶ Schaltfunktion(en): von oben nach unten aufgelistet
- ▶ Vergleichbar den Messwerten am Oszilloskop (analoge Werte) bzw. den Messwerten am Logic-State-Analyzer (digitale Werte)
- ▶ ggf. Darstellung mehrerer logischer Werte (z.B. 0,1,Z,U,X)

# Impulsdigramm: Beispiel



- ▶ im Beispiel jeweils eine „Zeiteinheit“ Verzögerung für jede einzelne logische Operation
- ▶ Ergebnis einer Operation nur, wenn die Eingaben definiert sind
- ▶ im ersten Zeitschritt noch undefinierte Werte



- ▶ **Hazard:** die Eigenschaft einer Schaltfunktion, bei bestimmten Kombinationen der individuellen Verzögerungen ihrer Verknüpfungsglieder ein Fehlverhalten zu zeigen
- ▶ **Hazardfehler:** das aktuelle Fehlverhalten einer realisierten Schaltfunktion aufgrund eines Hazards





nach der Erscheinungsform am Ausgang

- ▶ **statisch**: der Ausgangswert soll unverändert sein, es tritt aber ein Wechsel auf
- ▶ **dynamisch**: der Ausgangswert soll (einmal) wechseln, es tritt aber ein mehrfacher Wechsel auf

nach den Eingangsbedingungen, unter denen der Hazard auftritt

- ▶ **Strukturhazard**: bedingt durch die Struktur der Schaltung, auch bei Umschalten eines einzigen Eingangswertes
- ▶ **Funktionshazard**: bedingt durch die Funktion der Schaltung

# Hazards: statisch vs. dynamisch

erwarteter Signalverlauf



Verlauf mit Hazard



statischer 1-Hazard


statischer 0-Hazard

dynamischer 1-Hazard

dynamischer 0-Hazard



- ▶ 1-Hazard wenn fehlerhaft der Wert 1 auftritt, und umgekehrt
- ▶ es können natürlich auch mehrfache Hazards auftreten
- ▶ Hinweis: Begriffsbildung in der Literatur nicht einheitlich

- ▶ **Strukturhazard** wird durch die gewählte Struktur der Schaltung verursacht
- ▶ auch, wenn sich nur eine Variable ändert
- ▶ Beispiel:  $f(a) = \neg a \vee (a \wedge a)$   
 $\neg a$  schaltet schneller ab, als  $(a \wedge a)$  einschaltet



- ▶ Hazard kann durch Modifikation der Schaltung beseitigt werden  
im Beispiel mit:  $f(a) = 1$


# Strukturhazards: Beispiele



[HenHA] Hades Demo: 12-gatedelay/30-hazards/padding


- ▶ logische Funktion ist  $(a \wedge \bar{a}) = 0$  bzw.  $(a \vee \bar{a}) = 1$
  - ▶ aber ein Eingang jeweils durch Inverter verzögert
- ⇒ kurzer Impuls beim Umschalten von  $0 \rightarrow 1$  bzw.  $1 \rightarrow 0$

# Strukturhazards: Beispiele (cont.)



- ▶ Schaltung  $(a \wedge \bar{a}) = 0$  erzeugt (statischen-1) Hazard
- ▶ Länge des Impulses abhängig von Verzögerung im Inverter
- ▶ Kette von Invertern erlaubt Einstellung der Pulslänge


# Strukturhazards extrem: NAND-Kette



[HenHA] Hades Demo: 12-gatedelay/30-hazards/nandchain

- ▶ alle NAND-Gatter an Eingang *in* angeschlossen
- ▶  $in = 0$  erzwingt  $y_i = 1$
- ▶ Übergang *in* von 0 auf 1 startet Folge von Hazards. . .

# Strukturhazards extrem: NAND-Kette (cont.)



- ▶ Schaltung erzeugt Folge von (dynamischen-0) Hazards
- ▶ Anzahl der Impulse abhängig von Anzahl der Gatter

# Strukturhazards im KV-Diagramm

$x_2 \backslash x_1 x_0$	00	01	11	10
0	0	0	1	0
1	1	1	1	0



$x_2 \backslash x_1 x_0$	00	01	11	10
0	0	0	1	0
1	1	1	1	0

- ▶ Funktion  $f = (x_2 \bar{x}_1) \vee (x_1 x_0)$
- ▶ realisiert in disjunktiver Form mit 2 Schleifen

Strukturhazard beim Übergang von  $(x_2 \bar{x}_1 x_0)$  nach  $(x_2 x_1 x_0)$

- ▶ Gatter  $(x_2 \bar{x}_1)$  schaltet ab, Gatter  $(x_1 x_0)$  schaltet ein
- ▶ Ausgang evtl. kurz 0, abhängig von Verzögerungen

# Strukturhazards im KV-Diagramm (cont.)





# Strukturhazards beseitigen

$x_2 \backslash x_1 x_0$	00	01	11	10
0	0	0	1	0
1	1	1	1	0

$x_2 \backslash x_1 x_0$	00	01	11	10
0	0	0	1	0
1	1	1	1	0

- ▶ Funktion  $f = (x_2 \bar{x}_1) \vee (x_1 x_0)$
- ▶ realisiert in disjunktiver Form mit **3 Schleifen**  
 $f = (x_2 \bar{x}_1) \vee (x_1 x_0) \vee (x_2 x_0)$
- + Strukturhazard durch zusätzliche Schleife beseitigt
- aber höhere Hardwarekosten als bei minimierter Realisierung

# Strukturhazards beseitigen (cont.)



- ▶ **Funktionshazard** kann bei gleichzeitigem Wechsel mehrerer Eingangswerte als **Eigenschaft der Schaltfunktion** entstehen
- ▶ Problem: Gleichzeitigkeit an Eingängen
- ⇒ Funktionshazard kann nicht durch strukturelle Maßnahmen verhindert werden
  
- ▶ Beispiel: Übergang von  $(x_2 \bar{x}_1 x_0)$  nach  $(\bar{x}_2 x_1 x_0)$

$x_2$	$x_1 x_0$			
	00	01	11	10
0	0	0	1	0
1	1	1	1	0

$x_2$	$x_1 x_0$			
	00	01	11	10
0	0	0	1	0
1	1	1	1	0

- [Knu08] D.E. Knuth: *The Art of Computer Programming, Volume 4, Fascicle 0, Introduction to Combinatorial Algorithms and Boolean Functions*. Addison-Wesley Professional, 2008. ISBN 978-0-321-53496-5
- [Knu09] D.E. Knuth: *The Art of Computer Programming, Volume 4, Fascicle 1, Bitwise Tricks & Techniques; Binary Decision Diagrams*. Addison-Wesley Professional, 2009. ISBN 978-0-321-58050-4
- [SS04] W. Schiffmann, R. Schmitz: *Technische Informatik 1 – Grundlagen der digitalen Elektronik*. 5. Auflage, Springer-Verlag, 2004. ISBN 978-3-540-40418-7
- [Weg87] I. Wegener: *The Complexity of Boolean Functions*. John Wiley & Sons, 1987. ISBN 3-519-02107-2.  
[ls2-www.cs.uni-dortmund.de/monographs/bluebook](http://ls2-www.cs.uni-dortmund.de/monographs/bluebook)

- [BM08] B. Becker, P. Molitor: *Technische Informatik – eine einführende Darstellung*. 2. Auflage, Oldenbourg, 2008. ISBN 978-3-486-58650-3
- [Fur00] S. Furber: *ARM System-on-Chip Architecture*. 2nd edition, Pearson Education Limited, 2000. ISBN 978-0-201-67519-1
- [Omo94] A.R. Omondi: *Computer Arithmetic Systems – Algorithms, Architecture and Implementations*. Prentice-Hall International, 1994. ISBN 0-13-334301-4
- [Kor01] I. Koren: *Computer Arithmetic Algorithms*. 2nd edition, CRC Press, 2001. ISBN 978-1-568-81160-4. [www.ecs.umass.edu/ece/koren/arith](http://www.ecs.umass.edu/ece/koren/arith)
- [Spa76] O. Spaniol: *Arithmetik in Rechenanlagen*. B. G. Teubner, 1976. ISBN 3-519-02332-6

- [Hei05] K. von der Heide: *Vorlesung: Technische Informatik 1 — interaktives Skript*. Uni. Hamburg, FB Informatik, 2005. [tams.informatik.uni-hamburg.de/lectures/2004ws/vorlesung/t1](https://tams.informatik.uni-hamburg.de/lectures/2004ws/vorlesung/t1)
- [HenHA] N. Hendrich: *HADES — HAMBURG DEsign System*. Universität Hamburg, FB Informatik, Lehrmaterial. [tams.informatik.uni-hamburg.de/applets/hades](https://tams.informatik.uni-hamburg.de/applets/hades)
- [HenKV] N. Hendrich: *KV-Diagram Simulation*. Universität Hamburg, FB Informatik, Lehrmaterial. [tams.informatik.uni-hamburg.de/applets/kvd](https://tams.informatik.uni-hamburg.de/applets/kvd)
- [Kor16] Laszlo Korte: *TAMS Tools for eLearning*. Universität Hamburg, FB Informatik, 2016, BSc Thesis. [tams.informatik.uni-hamburg.de/research/software/tams-tools](https://tams.informatik.uni-hamburg.de/research/software/tams-tools)
- [Laz] J. Lazzaro: *Chipmunk design tools (AnaLog, DigLog)*. UC Berkeley, Berkeley, CA. [john-lazzaro.github.io/chipmunk](https://john-lazzaro.github.io/chipmunk)



1. Einführung
2. Digitalrechner
3. Moore's Law
4. Information
5. Ziffern und Zahlen
6. Arithmetik
7. Zeichen und Text
8. Logische Operationen
9. Codierung
10. Schaltfunktionen
11. Schaltnetze
- 12. Schaltwerke**  
Definition und Modelle



Asynchrone (ungetaktete) Schaltungen

Synchrone (getaktete) Schaltungen

Flipflops

RS-Flipflop

D-Latch

D-Flipflop

JK-Flipflop

Hades

Zeitbedingungen

Taktschemata

Beschreibung von Schaltwerken

Entwurf von Schaltwerken

Beispiele

Ampelsteuerung

Zählschaltungen

verschiedene Beispiele

Asynchrone Schaltungen






## Literatur

13. Rechnerarchitektur
14. Instruction Set Architecture
15. Assembler-Programmierung
16. Pipelining
17. Parallelarchitekturen
18. Speicherhierarchie




- ▶ **Schaltwerk:** Schaltung mit Rückkopplungen und Verzögerungen
- ▶ fundamental andere Eigenschaften als Schaltnetze
- ▶ Ausgangswerte nicht nur von Eingangswerten abhängig sondern auch von der Vorgeschichte
- ⇒ interner Zustand repräsentiert „Vorgeschichte“
- ▶ ggf. stabile Zustände ⇒ Speicherung von Information
- ▶ bei unvorsichtigem Entwurf: chaotisches Verhalten
- ▶ Definition: mit Rückkopplungen
  - ▶ Widerspruch:  $x = \neg x$
  - ▶ Mehrdeutigkeit:  $x = \neg(\neg x)$
  - ▶ Beispiel mit zwei Variablen:  $x = \neg(a \wedge y) \quad y = \neg(b \wedge x)$



- ▶ Eingangsvariablen  $x$  und Ausgangsvariablen  $y$
- ▶ Aktueller Zustand  $z$
- ▶ Folgezustand  $z^+$
- ▶ Rückkopplung läuft über Verzögerungen  $\tau$  / Speicherglieder

# Schaltwerke: Blockschaltbild (cont.)



zwei prinzipielle Varianten für die Zeitglieder

1. nur (Gatter-) Verzögerungen: **asynchrone** oder **nicht getaktete Schaltwerke**
2. getaktete Zeitglieder: **synchrone** oder **getaktete Schaltwerke**

- ▶ **synchrone Schaltwerke:** die Zeitpunkte, an denen das Schaltwerk von einem stabilen Zustand in einen stabilen Folgezustand übergeht, werden explizit durch ein Taktsignal (*clock*) vorgegeben
- ▶ **asynchrone Schaltwerke:** hier fehlt ein Taktgeber, Änderungen der Eingangssignale wirken sich unmittelbar aus (entsprechend der Gatterverzögerungen  $\tau$ )
- ▶ potentiell höhere Arbeitsgeschwindigkeit
- ▶ aber sehr aufwändiger Entwurf
- ▶ fehleranfälliger (z.B. leicht veränderte Gatterverzögerungen durch Bauteil-Toleranzen, Spannungsschwankungen, usw.)

## FSM – Finite State Machine

- ▶ Deterministischer Endlicher Automat mit Ausgabe
- ▶ 2 äquivalente Modelle
  - ▶ Mealy: Ausgabe hängt *von Zustand und Eingabe* ab
  - ▶ Moore: –"– *nur vom Zustand* ab
- ▶ 6-Tupel  $(Z, \Sigma, \Delta, \delta, \lambda, z_0)$ 
  - ▶  $Z$  Menge von Zuständen
  - ▶  $\Sigma$  Eingabealphabet
  - ▶  $\Delta$  Ausgabealphabet
  - ▶  $\delta$  Übergangsfunktion  $\delta : Z \times \Sigma \rightarrow Z$
  - ▶  $\lambda$  Ausgabefunktion  $\lambda : Z \times \Sigma \rightarrow \Delta$   
 $\lambda : Z \rightarrow \Delta$
  - ▶  $z_0$  Startzustand

Mealy-Modell


Moore- –"–




- ▶ **Mealy-Modell:** die Ausgabe hängt vom Zustand  $z$  und vom momentanen Input  $x$  ab
- ▶ **Moore-Modell:** die Ausgabe des Schaltwerks hängt nur vom aktuellen Zustand  $z$  ab
  
- ▶ **Ausgabefunktion:**  $y = \lambda(z, x)$  Mealy  
 $y = \lambda(z)$  Moore
- ▶ **Überföhrungsfunktion:**  $z^+ = \delta(z, x)$  Moore und Mealy
  
- ▶ **Speicherglieder** oder Verzögerung  $\tau$  im Rückkopplungspfad

# Mealy-Modell und Moore-Modell (cont.)

## ► Mealy-Automat




## Moore-Automat



# Asynchrone Schaltungen: Beispiel Ringoszillator

click to start/stop


odd number of inverting gates



[HenHA] Hades Demo: 12-gatedelay/20-ringoscillator/ringoscillator

- ▶ stabiler Zustand, solange der Eingang auf 0 liegt
- ▶ instabil sobald der Eingang auf 1 wechselt (Oszillation)

# Asynchrone Schaltungen: Beispiel Ringoszillator (cont.)



- ▶ Rückkopplung: ungerade Anzahl  $n$  invertierender Gatter ( $n \geq 3$ )
- ▶ Start/Stop über steuerndes NAND-Gatter
- ▶ Oszillation mit maximaler Schaltfrequenz  
z.B.: als Testschaltung für neue (Halbleiter-) Technologien


- ▶ das Schaltwerk kann stabile und nicht-stabile Zustände enthalten
  - ▶ die Verzögerungen der Bauelemente sind nicht genau bekannt und können sich im Betrieb ändern
  - ▶ Variation durch Umweltparameter  
z.B. Temperatur, Versorgungsspannung, Alterung
- ⇒ sehr schwierig, die korrekte Funktion zu garantieren  
z.B. mehrstufige Handshake-Protokolle
- ▶ in der Praxis überwiegen synchrone Schaltwerke
  - ▶ Realisierung mit **Flipflops** als Zeitgliedern



- ▶ alle Rückkopplungen der Schaltung laufen über spezielle Zeitglieder: „Flipflops“
  - ▶ diese definieren / speichern einen stabilen Zustand, unabhängig von den Eingabewerten und Vorgängen im  $\delta$ -Schaltnetz
  - ▶ Hinzufügen eines zusätzlichen Eingangssignals: „Takt“
  - ▶ die Zeitglieder werden über das Taktsignal gesteuert  
verschiedene Möglichkeiten: Pegel- und Flankensteuerung, Mehrphasentakte (s.u.)
- ⇒ synchrone Schaltwerke sind wesentlich einfacher zu entwerfen und zu analysieren als asynchrone Schaltungen



- ▶ **Zeitglieder**: Bezeichnung für die Bauelemente, die den Zustand des Schaltwerks speichern können
- ▶ **bistabile Bauelemente** (Kippglieder) oder **Flipflops**
- ▶ zwei stabile Zustände  $\Rightarrow$  speichert 1 Bit
  - 1 – Setzzustand
  - 0 – Rücksetzzustand
- ▶ Übergang zwischen Zuständen durch geeignete Ansteuerung





- ▶ Name für die **elementaren** Schaltwerke
- ▶ mit genau zwei Zuständen  $Z_0$  und  $Z_1$
- ▶ Zustandsdiagramm hat zwei Knoten und vier Übergänge (s.u.)
  
- ▶ Ausgang als  $Q$  bezeichnet und dem Zustand gleichgesetzt
- ▶ meistens auch invertierter Ausgang  $\bar{Q}$  verfügbar
  
- ▶ Flipflops sind selbst nicht getaktet
- ▶ sondern „sauber entworfene“ asynchrone Schaltwerke
- ▶ Anwendung als Verzögerungs-/Speicherelemente in getakteten Schaltwerken




- ▶ Basis-Flipflop
- ▶ getaktetes RS-Flipflop
  
- ▶ pegelgesteuertes D-Flipflop
- ▶ flankengesteuertes D-Flipflop
  
- ▶ JK-Flipflop
- ▶ weitere. . .


„Reset-Set-Flipflop“

„D-Latch“


„D-Flipflop“



# RS-Flipflop: NAND- und NOR-Realisierung





$/S$	$/R$	Q	NQ	NAND
0	0	1	1	forbidden
0	1	1	0	
1	0	0	1	
1	1	$Q^*$	$NQ^*$	store



S	R	Q	NQ	NOR
0	0	$Q^*$	$NQ^*$	store
0	1	0	1	
1	0	1	0	
1	1	0	0	forbidden


[HenHA] Hades Demo: 16-flipflops/10-srff/srff

# RS-Flipflop: Varianten des Schaltbilds



[HenHA] Hades Demo: 16- flipflops/10- srff/srff2

# NOR RS-Flipflop: Zustandsdiagramm und Flusstafel




Zustand	Eingabe [S R]				
	00	01	11	10	
Folgezustand [Q Q̄]		11	01	00	10
00	11	01	00	10	
01	01	01	00	00	
11	00	00	00	00	
10	10	00	00	10	

stabiler Zustand

- ▶ RS-Basisflipflop mit zusätzlichem Takteingang C
- ▶ Änderungen nur wirksam, während C aktiv ist

## ▶ Struktur




C	S	R	Q	NQ	NOR
0	X	X	Q*	NQ*	store
1	0	0	Q*	NQ*	store
1	0	1	0	1	
1	1	0	1	0	
1	1	1	0	0	forbidden

[HenHA] Hades Demo: 16-flipflops/10-srff/clocked-srff

- ▶ 
$$Q = \overline{(NQ \vee (R \wedge C))}$$
- ▶ 
$$NQ = \overline{(Q \vee (S \wedge C))}$$

## ► Impulsdiagramm



► 
$$Q = \overline{(NQ \vee (R \wedge C))}$$
$$NQ = \overline{(Q \vee (S \wedge C))}$$

# Pegelgesteuertes D-Flipflop (D-Latch)


- ▶ Takteingang  $C$
- ▶ Dateneingang  $D$
- ▶ aktueller Zustand  $Q$ , Folgezustand  $Q^+$

$C$	$D$	$Q^+$
0	0	$Q$
0	1	$Q$
1	0	0
1	1	1


- ▶ Wert am Dateneingang wird durchgeleitet, wenn das Taktsignal 1 ist  $\Rightarrow$  *high*-aktiv  
0 ist  $\Rightarrow$  *low*-aktiv

# Pegelgesteuertes D-Flipflop (D-Latch) (cont.)

- ▶ Realisierung mit getaktetem RS-Flipflop und einem Inverter  
 $S = D, R = \bar{D}$
- ▶ minimierte NAND-Struktur




- ▶ Symbol



[HenHA] Hades Demo: 16- flipflops/20-dlatch/dlatch

# D-Latch: Zustandsdiagramm und Flusstafel



Zustand [Q]	Eingabe [C D]			
	00	01	11	10
0	0	0	1	0
1	1	1	1	0

stabiler Zustand


- ▶ Takteingang  $C$
- ▶ Dateneingang  $D$
- ▶ aktueller Zustand  $Q$ , Folgezustand  $Q^+$

$C$	$D$	$Q^+$
0	*	$Q$
1	*	$Q$
↑	0	0
↑	1	1

- ▶ Wert am Dateneingang wird gespeichert, wenn das Taktsignal sich von 0 auf 1 ändert  $\Rightarrow$  Vorderflankensteuerung  
–"– 1 auf 0 ändert  $\Rightarrow$  Rückflankensteuerung
- ▶ Realisierung als Master-Slave Flipflop oder direkt

- ▶ zwei kaskadierte D-Latches
  - ▶ hinteres Latch erhält invertierten Takt
  - ▶ vorderes „Master“-Latch: low-aktiv (transparent bei  $C = 0$ )  
hinteres „Slave“-Latch: high-aktiv (transparent bei  $C = 1$ )
  - ▶ vorderes Latch speichert bei Wechsel auf  $C = 1$
  - ▶ wenig später (Gatterverzögerung im Inverter der Taktleitung)  
übernimmt das hintere „Slave“-Latch diesen Wert
  - ▶ anschließend Input für das Slave-Latch stabil
  - ▶ Slave-Latch speichert, sobald Takt auf  $C = 0$  wechselt
- ⇒ dies entspricht effektiv einer **Flankensteuerung**:  
Wert an  $D$  nur relevant, kurz bevor Takt auf  $C = 1$  wechselt


# Master-Slave D-Flipflop (cont.)



[HenHA] Hades Demo: 16-flipflops/20-dlatch/dff

- ▶ zwei kaskadierte pegel-gesteuerte D-Latches
- $C=0$  Master aktiv (transparent)  
Slave hat (vorherigen) Wert gespeichert
- $C=1$  Master speichert Wert  
Slave transparent, leitet Wert von Master weiter

# Vorderflanken-gesteuertes D-Flipflop




- ▶ Dateneingang  $D$  wird nur durch Takt-Vorderflanke ausgewertet
- ▶ Gatterlaufzeiten für Funktion essentiell
- ▶ Einhalten der Vorlauf- und Haltezeiten vor/nach der Taktflanke (s.u. *Zeitbedingungen*)

- ▶ Takteingang  $C$
- ▶ Steuereingänge  $J$  („jump“) und  $K$  („kill“)
- ▶ aktueller Zustand  $Q$ , Folgezustand  $Q^+$

$C$	$J$	$K$	$Q^+$	Funktion
*	*	*	$Q$	Wert gespeichert
↑	0	0	$Q$	Wert gespeichert
↑	0	1	0	Rücksetzen
↑	1	0	1	Setzen
↑	1	1	$\overline{Q}$	Invertieren


- ▶ universelles Flipflop, sehr flexibel einsetzbar
- ▶ in integrierten Schaltungen nur noch selten verwendet (höherer Hardware-Aufwand als Latch/D-Flipflop)

# JK-Flipflop: Realisierung mit D-Flipflop



[HenHA] Hades Demo: 16-flipflops/40- jkff/jkff-prinzip


# JK-Flipflop: Realisierung als Master-Slave Schaltung



[HenHA] Hades Demo: 16-flipflops/40-jkff/jkff

- ▶ Achtung: Schaltung wegen Rückkopplungen schwer zu initialisieren



# JK-Flipflop: tatsächliche Schaltung im IC 7476





[HenHA] Hades Demo: 16- flipflops/40- jkff/SN7476-single

# Flipflop-Typen: Komponenten/Symbole in Hades


D-type latches




D-type flipflops




JK flipflop



metastable D-Latch (don't use!)




metastable D-flipflop (don't use!)



[HenHA] Hades Demo: 16-flipflops/50-ffdemo/flipflopdemo

# Flipflop-Typen: Impulsdiagramme




- ▶ pegel- und vorderflankengesteuertes Flipflop
- ▶ beide Flipflops hier mit jeweils einer Zeiteinheit Verzögerung
- ▶ am Ende undefinierte Werte im Latch
  - ▶ gleichzeitiger Wechsel von  $C$  und  $D$
  - ▶ Verletzung der Zeitbedingungen
  - ▶ in der Realität wird natürlich ein Wert 0 oder 1 gespeichert, abhängig von externen Parametern (Temperatur, Versorgungsspannung etc.) kann er sich aber ändern



- ▶ Flipflops werden entwickelt, um Schaltwerke einfacher entwerfen und betreiben zu können
  - ▶ Umschalten des Zustandes durch das Taktsignal gesteuert
  - ▶ aber: jedes Flipflop selbst ist ein asynchrones Schaltwerk mit kompliziertem internem Zeitverhalten
  - ▶ Funktion kann nur garantiert werden, wenn (typ-spezifische) Zeitbedingungen eingehalten werden
- ⇒ Daten- und Takteingänge dürfen sich nicht gleichzeitig ändern  
*Welcher Wert wird gespeichert?*
- ⇒ „Vorlauf- und Haltezeiten“ (*setup- / hold-time*)

- ▶  $t_s$  Vorlaufzeit (engl. *setup-time*): Zeitintervall, innerhalb dessen das Datensignal *vor* dem nächsten Takt stabil anliegen muss
- ▶  $t_h$  Haltezeit (engl. *hold-time*): Zeitintervall, innerhalb dessen das Datensignal *nach* einem Takt noch stabil anliegen muss
- ▶  $t_{FF}$  Ausgangsverzögerung

⇒ Verletzung der Zeitbedingungen  
„falscher“ Wert an Q




# Zeitbedingungen: Eingangsvektor





# Zeitbedingungen: Eingangsvektor (cont.)

- ▶ Änderungen der Eingangswerte  $x$  werden beim Durchlaufen von  $\delta$  mindestens um  $\tau_{\delta_{\min}}$ , bzw. maximal um  $\tau_{\delta_{\max}}$  verzögert
  - ▶ um die Haltezeit der Zeitglieder einzuhalten, darf  $x$  sich nach einem Taktimpuls frühestens zum Zeitpunkt  $(t_1 + t_{\text{hold}} - \tau_{\delta_{\min}})$  wieder ändern
  - ▶ um die Vorlaufzeit vor dem nächsten Takt einzuhalten, muss  $x$  spätestens zum Zeitpunkt  $(t_2 - t_{\text{setup}} - \tau_{\delta_{\max}})$  wieder stabil sein
- ⇒ Änderungen dürfen nur im grün markierten Zeitintervall erfolgen




# Zeitbedingungen: interner Zustand




# Zeitbedingungen: interner Zustand (cont.)

- ▶ zum Zeitpunkt  $t_1$  wird ein Taktimpuls ausgelöst
  - ▶ nach dem Taktimpuls vergeht die Zeit  $\tau_{FF}$ , bis die Zeitglieder (Flipflops) ihren aktuellen Eingangswert  $z^+$  übernommen haben und als neuen Zustand  $z$  am Ausgang bereitstellen
  - ▶ die neuen Werte von  $z$  laufen durch das  $\delta$ -Schaltnetz, der schnellste Pfad ist dabei  $\tau_{\delta_{\min}}$  und der langsamste ist  $\tau_{\delta_{\max}}$
- ⇒ innerhalb der Zeitintervalls  $\tau_{FF} + \tau_{\delta_{\min}}$  bis  $\tau_{FF} + \tau_{\delta_{\max}}$  ändern sich die Werte des Folgezustands  $z^+$  (grauer Bereich)



# Zeitbedingungen: interner Zustand (cont.)

- ▶ die Änderungen dürfen frühestens zum Zeitpunkt ( $t_1 + t_{hold}$ ) beginnen, ansonsten würde Haltezeit verletzt  
ggf. muss  $\tau_{\delta_{min}}$  vergrößert werden, um diese Bedingung einhalten zu können (zusätzliche Gatterverzögerungen)
- ▶ die Änderungen müssen sich spätestens bis zum Zeitpunkt ( $t_2 - t_{setup}$ ) stabilisiert haben (der Vorlaufzeit der Flipflops vor dem nächsten Takt)





- ▶ aus obigen Bedingungen ergibt sich sofort die maximal zulässige Taktfrequenz einer Schaltung
- ▶ Umformen und Auflösen nach dem Zeitpunkt des nächsten Takts ergibt zwei Bedingungen

$$\Delta t \geq (\tau_{FF} + \tau_{\delta_{\max}} + \tau_{setup}) \quad \text{und}$$

$$\Delta t \geq (\tau_{hold} + \tau_{setup})$$


- ▶ falls diese Bedingung verletzt wird („Übertakten“), kann es (datenabhängig) zu Fehlfunktionen kommen





- ▶ periodisches digitales Signal, Frequenz  $f$  bzw. Periode  $\tau$
- ▶ oft symmetrisch
- ▶ asymmetrisch für Zweiphasentakt (s.u.)





- ▶ **Pegelsteuerung:** Schaltung reagiert, während das Taktsignal den Wert 1 (bzw. 0) aufweist
- ▶ **Flankensteuerung:** Schaltung reagiert nur, während das Taktsignal seinen Wert wechselt
  - ▶ Vorderflankensteuerung: Wechsel von 0 nach 1
  - ▶ Rückflankensteuerung: —"– von 1 nach 0
- ▶ Zwei- und Mehrphasentakte



# Taktsignal: Varianten (cont.)




# Taktsignal: Prinzip und Realität



- ▶ Werteverläufe in realen Schaltungen stark gestört
- ▶ Überschwingen/Übersprechen benachbarter Signale
- ▶ Flankensteilheit nicht garantiert (bei starker Belastung)  
ggf. besondere Gatter („Schmitt-Trigger“)



- ▶ während des aktiven Taktpegels werden Eingangswerte direkt übernommen
- ▶ falls invertierende Rückkopplungspfade in  $\delta$  vorliegen, kommt es dann zu instabilen Zuständen (Oszillationen)



- ▶ einzelne pegelgesteuerte Zeitglieder (D-Latches) garantieren keine stabilen Zustände
- ⇒ Verwendung von je zwei pegelgesteuerten Zeitgliedern und Einsatz von Zweiphasentakt oder
- ⇒ Verwendung flankengesteuerter D-Flipflops



- ▶ pegelgesteuertes D-Latch ist bei aktivem Takt *transparent*
- ▶ rück-gekoppelte Werte werden sofort wieder durchgelassen
- ▶ Oszillation bei invertierten Rückkopplungen
  
- ▶ Reihenschaltung aus jeweils zwei D-Latches
- ▶ zwei separate Takte  $\Phi_1$  und  $\Phi_2$ 
  - ▶ bei Takt  $\Phi_1$  übernimmt vorderes Flipflop den Wert
  - erst bei Takt  $\Phi_2$  übernimmt hinteres Flipflop
  - ▶ vergleichbar Master-Slave Prinzip bei D-FF aus Latches

# Zweiphasentakt (cont.)




- ▶ nicht überlappender Takt mit Phasen  $\Phi_1$  und  $\Phi_2$
- ▶ vorderes D-Latch übernimmt Eingangswert  $D$  während  $\Phi_1$  bei  $\Phi_2$  übernimmt das hintere D-Latch und liefert  $Q$

# Zweiphasentakt: Erzeugung



[HenHA] Hades Demo: 12-gatedelay/40-tpcg/two-phase-clock-gen

# Zweiphasentakt: Erzeugung (cont.)



- ▶ Verzögerungen geeignet wählen
  - ▶ Eins-Phasen der beiden Takte  $c_1$  und  $c_2$  sauber getrennt
- ⇒ nicht-überlappende Taktimpulse zur Ansteuerung von Schaltungen mit 2-Phasen-Taktung




- ▶ viele verschiedene Möglichkeiten
- ▶ graphisch oder textuell
  
- ▶ algebraische Formeln/Gleichungen
- ▶ Flusstafel und Ausgangstafel
  
- ▶ Zustandsdiagramm
- ▶ State-Charts (hierarchische Zustandsdiagramme)
  
- ▶ Programme (Hardwarebeschreibungssprachen)





- ▶ entspricht der Funktionstabelle von Schaltnetzen
- ▶ **Flusstafel:** Tabelle für die Folgezustände als Funktion des aktuellen Zustands und der Eingabewerte  
= beschreibt das  $\delta$ -Schaltnetz
- ▶ **Ausgangstafel:** Tabelle für die Ausgabewerte als Funktion des aktuellen Zustands (und der Eingabewerte [Mealy-Modell])  
= beschreibt das  $\lambda$ -Schaltnetz



- ▶ vier Zustände: {rot, rot-gelb, grün, gelb}
- ▶ Codierung beispielsweise als 2-bit Vektor  $(z_1, z_0)$

- ▶ Flusstafel

Zustand	Codierung		Folgezustand	
	$z_1$	$z_0$	$z_1^+$	$z_0^+$
rot	0	0	0	1
rot-gelb	0	1	1	0
grün	1	0	1	1
gelb	1	1	0	0

▶ Ausgangstafel

Zustand	Codierung		Ausgänge		
	$z_1$	$z_0$	$rt$	$ge$	$gr$
rot	0	0	1	0	0
rot-gelb	0	1	1	1	0
grün	1	0	0	0	1
gelb	1	1	0	1	0


- ▶ Funktionstabelle für drei Schaltfunktionen
- ▶ Minimierung z.B. mit KV-Diagrammen



- ▶ **Zustandsdiagramm:** Grafische Darstellung eines Schaltwerks
- ▶ je ein Knoten für jeden Zustand
- ▶ je eine Kante für jeden möglichen Übergang
  
- ▶ Knoten werden passend benannt
- ▶ Kanten werden mit den Eingabemustern gekennzeichnet, bei denen der betreffende Übergang auftritt
  
- ▶ Moore-Schaltwerke: Ausgabe wird zusammen mit dem Namen im Knoten notiert
- ▶ Mealy-Schaltwerke: Ausgabe hängt vom Input ab und wird an den Kanten notiert

siehe auch [en.wikipedia.org/wiki/State\\_diagram](https://en.wikipedia.org/wiki/State_diagram)

# Zustandsdiagramm: Moore-Automat



Zustand




Übergang



- ▶ Ausgangswerte hängen nur vom Zustand ab
- ▶ können also im jeweiligen Knoten notiert werden
- ▶ Übergänge werden als Pfeile mit der Eingangsbelegung notiert, die den Übergang aktiviert
- ▶ ggf. Startzustand markieren (z.B. Segment, doppelter Kreis)

# Zustandsdiagramm: Mealy-Automat



Zustand



Übergang


Bedingung / Ausgangswerte

- ▶ Ausgangswerte hängen nicht nur vom Zustand sondern auch von den Eingabewerten ab
- ▶ Ausgangswerte an den zugehörigen Kanten notieren
- ▶ übliche Notation: *Eingangsbelegung / Ausgangswerte*

- ▶ erweiterte Zustandsdiagramme
- 1. Hierarchien, erlauben Abstraktion
  - ▶ Knoten repräsentieren entweder einen Zustand
  - ▶ oder einen eigenen (Unter-) Automaten
  - ▶ *History*-, *Default*-Mechanismen
- 2. Nebenläufigkeit, parallel arbeitende FSMs
- 3. Timer, Zustände nach max. Zeit verlassen
  
- ▶ beliebige Spezifikation für komplexe Automaten, eingebettete Systeme, Kommunikationssysteme, Protokolle etc.
  
- ▶ David Harel, *Statecharts – A visual formalism for complex systems*, CS84-05, Department of Applied Mathematics, The Weizmann Institute of Science, 1984 [Har87]

## ► Beispiel Digitaluhr


Citizen quartz multi-alarm






- ▶ eines der **gängigen Konzepte der Informatik**
- ▶ Modellierung, Entwurf und Simulation
  - ▶ zeitliche Abfolgen interner Systemzustände
  - ▶ bedingte Zustandswechsel
  - ▶ Reaktionen des Systems auf „Ereignisse“
  - ▶ Folgen von Aktionen
  - ▶ ...
- ▶ weitere „*spezielle*“ Anwendungsszenarien
  - ▶ verteilte Systeme (Client Server, etc.)
  - ▶ Echtzeitsysteme, ggf. mit Erweiterungen
  - ▶ eingebettete Systeme
  - ▶ ...

zahlreiche Beispiele




- ▶ in der Programmierung. . .

Erkennung des Wortes: „a b a“




## Game-Design: Verhalten eines Bots



[gamedevelopment.tutsplus.com/tutorials/finite-state-machines-theory-and-implementation--gamedev-11867](http://gamedevelopment.tutsplus.com/tutorials/finite-state-machines-theory-and-implementation--gamedev-11867)

- ▶ Beschreibung von Protokollen
- ▶ Verhalten verteilter Systeme: Client-Server Architektur


## Server State Transitions



[wiki.ros.org/actionlib/DetailedDescription](http://wiki.ros.org/actionlib/DetailedDescription)


# Endliche Automaten (cont.)

## Client State Transitions



[wiki.ros.org/actionlib/DetailedDescription](http://wiki.ros.org/actionlib/DetailedDescription)

- ▶ Unterstützung durch Bibliotheken und Werkzeuge  
State-Chart Bibliothek: Beispiel Digitalkamera



[www.boost.org/doc/libs/1\\_62\\_0/libs/statechart/doc](http://www.boost.org/doc/libs/1_62_0/libs/statechart/doc)

## FSM Editor / Code-Generator

The screenshot displays the FW Profile software interface. On the left is a vertical toolbar with icons for Files, Code, Undo, To Self, Delete, Initial, Final, Choice, State, Note, and Help. The main workspace shows a state machine diagram with states STATE\_S1, STATE\_ES1, and STATE\_ES2, transitions, and a decision diamond. On the right, the 'Global Properties' dialog is open, showing fields for State Machine Name (Example 2), Tags (example), User-Defined global variables (int, variable name, nvalue), Custom Includes (include "yourfile.h"), Notes (notes), Show transition order (yes), and Show text on diagram (auto).

[github.com/pnp-software/fwprofile](https://github.com/pnp-software/fwprofile), [pnp-software.com/fwprofile](https://pnp-software.com/fwprofile)

⇒ beliebig viele weitere Beispiele. . .  
„Endliche Automaten“ werden in RS eher hardwarenah genutzt



- ▶ Beschreibung eines Schaltwerks als Programm:
  - ▶ normale Hochsprachen C, Java
  - ▶ spezielle Bibliotheken für normale Sprachen SystemC, Hades
  - ▶ spezielle Hardwarebeschreibungssprachen Verilog, VHDL
- ▶ Hardwarebeschreibungssprachen unterstützen Modellierung paralleler Abläufe und des Zeitverhaltens einer Schaltung
- ▶ wird hier nicht vertieft
- ▶ lediglich zwei Beispiele: D-Flipflop in Verilog und VHDL

```
module dff (clock, reset, din, dout); // Black-Box Beschreibung
input clock, reset, din;           // Ein- und Ausgaenge
output dout;                       //

reg dout;                          // speicherndes Verhalten

always @(posedge clock or reset) // Trigger fuer Code
begin                               //
    if (reset)                     // async. Reset
        dout = 1'b0;              //
    else                           // implizite Taktvorderflanke
        dout = din;               //
    end                             //
endmodule
```

- ▶ Deklaration eines Moduls mit seinen Ein- und Ausgängen
- ▶ Deklaration der speichernden Elemente („reg“)
- ▶ Aktivierung des Codes bei Signalwechseln („posedge clock“)

# D-Flipflop in VHDL

## Very High Speed Integrated Circuit Hardware Description Language

```
library ieee;
use ieee.std_logic_1164.all;

entity dff is
port ( clock    : in  std_logic;
      reset    : in  std_logic;
      din      : in  std_logic;
      dout     : out std_logic);
end entity dff;

architecture behav of dff is
begin
  dff_p: process (reset, clock) is
  begin
    if reset = '1' then
      dout <= '0';
    elsif rising_edge(clock) then
      dout <= din;
    end if;
  end process dff_p;
end architecture behav;
```



1. Spezifikation (textuell oder graphisch, z.B. Zustandsdiagramm)
2. Aufstellen einer formalen Übergangstabelle
3. Reduktion der Zahl der Zustände
4. Wahl der Zustandskodierung und Aufstellen der Übergangstabelle
5. Minimierung der Schaltnetze
6. Überprüfung des realisierten Schaltwerks

ggf. mehrere Iterationen





## Vielfalt möglicher Codierungen

- ▶ binäre Codierung: minimale Anzahl der Zustände
- ▶ einschrittige Codes
- ▶ one-hot Codierung: ein aktives Flipflop pro Zustand
- ▶ applikationsspezifische Zwischenformen
  
- ▶ es gibt Entwurfsprogramme zur Automatisierung
- ▶ gemeinsame Minimierung des Realisierungsaufwands von Ausgangsfunktion, Übergangsfunktion und Speichergliedern




Entwurf ausgehend von Funktionstabellen problemlos

- ▶ alle Eingangsbelegungen und Zustände werden berücksichtigt
- ▶ don't-care Terme können berücksichtigt werden

zwei typische Fehler bei Entwurf ausgehend vom Zustandsdiagramm

- ▶ mehrere aktive Übergänge bei bestimmten Eingangsbelegungen  
⇒ Widerspruch
- ▶ keine Übergänge bei bestimmten Eingangsbelegungen  
⇒ Vollständigkeit



$p$  Zustände, Zustandsdiagramm mit Kanten  $h_{ij}(x)$ :  
Übergang von Zustand  $i$  nach Zustand  $j$  unter Belegung  $x$

- ▶ für jeden Zustand überprüfen:  
kommen alle (spezifizierten) Eingangsbelegungen auch tatsächlich in Kanten vor?


$$\forall i : \bigvee_{j=0}^{2^p-1} h_{ij}(x) = 1$$

$p$  Zustände, Zustandsdiagramm mit Kanten  $h_{ij}(x)$ :  
Übergang von Zustand  $i$  nach Zustand  $j$  unter Belegung  $x$

- ▶ für jeden Zustand überprüfen:  
kommen alle (spezifizierten) Eingangsbelegungen nur einmal vor?

$$\forall i : \bigvee_{j,k=0, j \neq k}^{2^p-1} (h_{ij}(x) \wedge h_{ik}(x)) = 0$$

# Vollständigkeit und Widerspruchsfreiheit: Beispiel



▶ Zustand A, Vollständigkeit:  $x_1 \vee \bar{x}_1 x_0 \vee \bar{x}_1 = 1$  vollständig

▶ Zustand A, Widerspruchsfreiheit: alle Paare testen


$$x_1 \wedge \bar{x}_1 x_0 = 0 \quad \text{ok}$$

$$x_1 \wedge \bar{x}_1 = 0 \quad \text{ok}$$

$$\bar{x}_1 x_0 \wedge \bar{x}_1 \neq 0 \quad \text{für } x_1 = 0 \text{ und } x_0 = 1 \text{ beide Übergänge aktiv}$$



- ▶ Verkehrsampel
  - ▶ drei Varianten mit unterschiedlicher Zustandscodierung
  
- ▶ Zählschaltungen
  - ▶ einfacher Zähler, Zähler mit Enable (bzw. Stop),
  - ▶ Vorwärts-Rückwärts-Zähler, Realisierung mit JK-Flipflops und D-Flipflops
  
- ▶ Digitaluhr
  - ▶ BCD-Zähler
  
- ▶ ...



## Beispiel Verkehrsampel:

- ▶ drei Ausgänge: {rot, gelb, grün}
- ▶ vier Zustände: {rot, rot-gelb, grün, gelb}
- ▶ zunächst kein Eingang, feste Zustandsfolge wie oben
  
- ▶ Aufstellen des Zustandsdiagramms
- ▶ Wahl der Zustandskodierung
- ▶ Aufstellen der Tafeln für  $\delta$ - und  $\lambda$ -Schaltnetz
- ▶ anschließend Minimierung der Schaltnetze
- ▶ Realisierung (je 1 D-Flipflop pro Zustandsbit) und Test

- ▶ vier Zustände, Codierung als 2-bit Vektor ( $z_1, z_0$ )
- ▶ Fluss- und Ausgangstafel für binäre Zustandskodierung

Zustand	Codierung		Folgezustand		Ausgänge		
	$z_1$	$z_0$	$z_1^+$	$z_0^+$	$rt$	$ge$	$gr$
rot	0	0	0	1	1	0	0
rot-gelb	0	1	1	0	1	1	0
grün	1	0	1	1	0	0	1
gelb	1	1	0	0	0	1	0

- ▶ resultierende Schaltnetze

$$z_1^+ = (z_1 \wedge \overline{z_0}) \vee (\overline{z_1} \wedge z_0) = z_1 \oplus z_0$$


$$z_0^+ = \overline{z_0}$$

$$rt = \overline{z_1}$$

$$ge = z_0$$

$$gr = (z_1 \wedge \overline{z_0})$$

# Schaltwerksentwurf: Ampel – Variante 1 (cont.)



[HenHA] Hades Demo: 18-fsm/10-trafficlight/ampel\_41

# Schaltwerksentwurf: Ampel – Variante 2

- ▶ vier Zustände, Codierung als 3-bit Vektor ( $z_2, z_1, z_0$ )
- ▶ Zustandsbits korrespondieren mit den aktiven Lampen:  
 $gr = z_2$ ,  $ge = z_1$  und  $rt = z_0$


Zustand	Codierung			Folgezustand		
	$z_2$	$z_1$	$z_0$	$z_2^+$	$z_1^+$	$z_0^+$
reset	0	0	0	0	0	1
rot	0	0	1	0	1	1
rot-gelb	0	1	1	1	0	0
grün	1	0	0	0	1	0
gelb	0	1	0	0	0	1

- ▶ benutzt 1-bit zusätzlich für die Zustände
- ▶ dafür wird die Ausgangsfunktion  $\lambda$  minimal (leer)

# Schaltwerksentwurf: Ampel – Variante 2 (cont.)

12.9.1 Schaltwerke - Beispiele - Ampelsteuerung

64-040 Rechnerstrukturen



[HenHA] Hades Demo: 18-fsm/10-trafficlight/ampel\_42

# Schaltwerksentwurf: Ampel – Variante 3

- ▶ vier Zustände, Codierung als 4-bit *one-hot* Vektor  $(z_3, z_2, z_1, z_0)$
- ▶ Beispiel für die Zustandskodierung

Zustand	Codierung				Folgezustand			
	$z_3$	$z_2$	$z_1$	$z_0$	$z_3^+$	$z_2^+$	$z_1^+$	$z_0^+$
rot	0	0	0	1	0	0	1	0
rot-gelb	0	0	1	0	0	1	0	0
grün	0	1	0	0	1	0	0	0
gelb	1	0	0	0	0	0	0	1


- ▶ 4-bit statt minimal 2-bit für die Zustände
- ▶ Übergangsfunktion  $\delta$  minimal (Automat sehr schnell)
- ▶ Ausgangsfunktion  $\lambda$  sehr einfach:  
 $gr = z_2$ ,  $ge = z_1 \vee z_3$  und  $rt = z_0 \vee z_1$



# Schaltwerksentwurf: Ampel – Variante 3 (cont.)

12.9.1 Schaltwerke - Beispiele - Ampelsteuerung


64-040 Rechnerstrukturen



[HenHA] Hades Demo: 18- fsm/10- trafficlight/ampel\_44



- ▶ viele Möglichkeiten der Zustandscodierung
- ▶ Dualcode: minimale Anzahl der Zustände
- ▶ applikations-spezifische Codierungen
- ▶ One-Hot Encoding: viele Zustände, einfache Schaltnetze
- ▶ ...
  
- ▶ Kosten/Performance des Schaltwerks abhängig von Codierung
- ▶ Heuristiken zur Suche nach (relativem) Optimum






- ▶ diverse Beispiele für Zählschaltungen
- ▶ Zustandsdiagramme und Flusstafeln
- ▶ Schaltbilder
  
- ▶  $n$ -bit Vorwärtzzähler
- ▶  $n$ -bit Zähler mit Stop und/oder Reset
- ▶ Vorwärts-/Rückwärtzzähler
- ▶ synchrone und asynchrone Zähler
- ▶ Beispiel: Digitaluhr (BCD-Zähler)




# 2-bit Zähler: Zustandsdiagramm



- ▶ Zähler als „trivialer“ endlicher Automat

# 2-bit Zähler mit Enable: Zustandsdiagramm, Flusstafel




Eingabe	$e$	$\bar{e}$
Zustand	Folgezustand	
00	01	00
01	10	01
10	11	10
11	00	11

# 3-bit Zähler mit Enable, Vor-/Rückwärts


12.9.2 Schaltwerke - Beispiele - Zählschaltungen

64-040 Rechnerstrukturen



Eingabe	$e v$	$e \bar{v}$	$\bar{e} *$
Zustand	Folgezustand		
000	001	111	000
001	010	000	001
010	011	001	010
011	100	010	011
100	101	011	100
101	110	100	101
110	111	101	110
111	000	110	111


# 5-bit Zähler mit Reset: Zustandsdiagramm und Flusstafel



Zustand	Index der Eingabe			
	1	2	3	4
A	A	B	AF	A
B	B	C	A	A
C	C	D	B	A
D	D	E	C	A
E	E	F	D	A
F	F	G	E	A
G	G	H	F	A
H	H	I	G	A
I	I	J	H	A
J	J	K	I	A
K	K	L	J	A
L	L	M	K	A
M	M	N	L	A
N	N	O	M	A
O	O	P	N	A
P	P	Q	O	A
Q	Q	R	P	A
R	R	S	Q	A
S	S	T	R	A
T	T	U	S	A
U	U	V	T	A
V	V	W	U	A
W	W	X	V	A
X	X	Y	W	A
Y	Y	Z	X	A
Z	Z	AA	Y	A
AA	AA	AB	Z	A
AB	AB	AC	AA	A
AC	AC	AD	AB	A
AD	AD	AE	AC	A
AE	AE	AF	AD	A
AF	AF	A	AE	A

Eingabe 1: stop, 2: zählen, 3: rückwärts zählen, 4: Reset nach A


# 4-bit Binärzähler mit JK-Flipflops



[HenHA] Hades Demo: 30-counters/30-sync/sync

- ▶  $J_0 = K_0 = 1$ : Ausgang  $z_0$  wechselt bei jedem Takt
- ▶  $J_i = K_i = (z_0 z_1 \dots z_{i-1})$ : Ausgang  $z_i$  wechselt, wenn alle niedrigeren Stufen 1 sind

# 4-bit Binärzähler mit D-Flipflops (kaskadierbar)




[HenHA] Hades Demo: 30-counters/30-sync/sync-dff

- ▶  $D_0 = Q_0 \oplus c_{in}$  wechselt bei Takt, wenn  $c_{in}$  aktiv ist
- ▶  $D_i = Q_i \oplus (c_{in} Q_0 Q_1 \dots Q_{i-1})$  wechselt, wenn alle niedrigeren Stufen und Carry-in  $c_{in}$  1 sind

# Asynchroner $n$ -bit Zähler/Teiler mit D-Flipflops

12.9.2 Schaltwerke - Beispiele - Zählschaltungen


64-040 Rechnerstrukturen



[HenHA] Hades Demo: 30-counters/20-async/counter-dff

- ▶  $D_i = \overline{Q_i}$ : jedes Flipflop wechselt bei seinem Taktimpuls
- ▶ Takteingang  $C_0$  treibt nur das vorderste Flipflop
- ▶  $C_i = Q_{i-1}$ : Ausgang der Vorgängerstufe als Takt von Stufe  $i$
  
- ▶ erstes Flipflop wechselt bei jedem Takt  $\Rightarrow$  Zählrate  $C_0/2$   
zweites Flipflop bei jedem zweiten Takt  $\Rightarrow$  Zählrate  $C_0/4$   
 $n$ -tes Flipflop bei jedem  $n$ -ten Takt  $\Rightarrow$  Zählrate  $C_0/2^n$
- ▶ sehr hohe maximale Taktrate
- **Achtung**: Flipflops schalten nacheinander, nicht gleichzeitig

# Asynchrone 4-bit Vorwärts- und Rückwärtszähler




# 4-bit 1:2, 1:6, 1:12-Teiler mit JK-Flipflops: IC 7492

12.9.2 Schaltwerke - Beispiele - Zählschaltungen

64-040 Rechnerstrukturen

- ▶ vier JK-Flipflops
- ▶ zwei Reseteingänge
- ▶ zwei Takteingänge
- ▶ Stufe 0 separat (1:2)
- ▶ Stufen 1...3 kaskadiert (1:6)
- ▶ Zustandsfolge  
{000, 001, 010, 100, 101, 110}



[HenHA] Hades Demo: 30-counters/60-ttl/SN7492


# 4-bit Vorwärts-Rückwärtszähler mit JK-Flipflops

- ▶ Eingänge: nClk  
Enable  
Up/nDown

- ▶ Umschaltung der Carry-Chain

up:  $J_i = K_i = (E Q_0 Q_1 \dots Q_{i-1})$


down:  $J_i = K_i = (E \overline{Q_0} \overline{Q_1} \dots \overline{Q_{i-1}})$



# Digitaluhr mit BCD-Zählern

12.9.3 Schaltwerke - Beispiele - verschiedene Beispiele

64-040 Rechnerstrukturen




[HenHA] Hades Demo: 30-counters/80-digiclock/digiclock

- ▶ Stunden Minuten Sekunden (hh:mm:ss)
- ▶ async. BCD-Zähler mit Takt (rechts) und Reset (links unten)
- ▶ Übertrag 1er- auf 10er-Stelle jeweils beim Übergang 9 → 0
- ▶ Übertrag und Reset der Zehner beim Auftreten des Wertes 6

- ▶ Beispiel für komplexe Schaltung
  - ▶ mehrere einfache Komponenten
  - ▶ gekoppelte Automaten, Zähler etc.
- ▶ DCF 77 Zeitsignal
  - ▶ Langwelle 77,5 KHz
  - ▶ Sender nahe Frankfurt
  - ▶ ganz Deutschland abgedeckt
- ▶ pro Sekunde wird ein Bit übertragen
  - ▶ Puls mit abgesenktem Signalpegel: „Amplitudenmodulation“
  - ▶ Pulslänge: 100 ms entspricht Null, 200 ms entspricht Eins
  - ▶ Pulsbeginn ist Sekundenbeginn
- ▶ pro Minute werden 59 Bits übertragen
  - ▶ Uhrzeit hh:mm (implizit Sekunden), MEZ/MESZ
  - ▶ Datum dd:mm:yy, Wochentag
  - ▶ Parität
  - ▶ fehlender 60ster Puls markiert Ende einer Minute

# Funkgesteuerte DCF 77 Uhr (cont.)

- ▶ Decodierung der Bits aus DCF 77 Protokoll mit entsprechend entworfenem Schaltwerk



- ▶ siehe z.B.: [de.wikipedia.org/wiki/DCF77](http://de.wikipedia.org/wiki/DCF77)


Sek.	Bit	Wert	Bedeutung	Beispiel
0	0		Minutenbeginn	0
1	*		nicht belegt, i.A. wird 0 gesendet	0
	:			
14	*		- s.o. -	0
15	0/1		1: Reserveantenne an	0
16	0/1		1: Stundensprung folgt (z.B. Sommerzeit)	0
17	0/1	2	Zeitzonebits: geben die Abweichung von der	1
18	0/1	1	Weltzeit in Stunden an (MEZ = 1, MESZ = 2)	0
19	0/1		1: Schaltsekunde folgt	0
20	1		Start der Zeitkodierung	1
21	0/1	1	Minuten - Stelle 1	1
22	0/1	2	- s.o. -	0
23	0/1	4	- s.o. -	1
24	0/1	8	- s.o. -	0 = 5
25	0/1	10	Minuten - Stelle 10	1
26	0/1	20	- s.o. -	1
27	0/1	40	- s.o. -	0 = 3
28	0/1		Prüfbit zu 21...27 (even)	0
29	0/1	1	Stunden - Stelle 1	1
30	0/1	2	- s.o. -	0
31	0/1	4	- s.o. -	0
32	0/1	8	- s.o. -	1 = 9
33	0/1	10	Stunden - Stelle 10	1
34	0/1	20	- s.o. -	0 = 1
35	0/1		Prüfbit zu 29...34 (even)	1
36	0/1	1	Kalendertag - Stelle 1	1
37	0/1	2	- s.o. -	1
38	0/1	4	- s.o. -	0
39	0/1	8	- s.o. -	0 = 3
40	0/1	10	Kalendertag - Stelle 10	0
41	0/1	20	- s.o. -	1 = 2
42	0/1	1	Wochentag	0
43	0/1	2	- s.o. -	0
44	0/1	4	- s.o. -	1 = 4 (Do)
45	0/1	1	Kalendermonat - Stelle 1	0
46	0/1	2	- s.o. -	1
47	0/1	4	- s.o. -	1
48	0/1	8	- s.o. -	0 = 6
49	0/1	10	Kalendermonat - Stelle 10	0 = 0
50	0/1	1	Kalenderjahr - Stelle 1	0
51	0/1	2	- s.o. -	0
52	0/1	4	- s.o. -	1
53	0/1	8	- s.o. -	0 = 4
54	0/1	10	Kalenderjahr - Stelle 10	1
55	0/1	20	- s.o. -	0
56	0/1	40	- s.o. -	0
57	0/1	80	- s.o. -	1 = 9
58	0/1		Prüfbit zu 36...57 (even)	1
59	-		Marke fehlt, weder 0 noch 1 wird gesendet	

Beispiel: Do. 23.06.94: 19.35

# Funkgesteuerte DCF 77 Uhr: Gesamtsystem

12.9.3 Schaltwerke - Beispiele - verschiedene Beispiele

64-040 Rechnerstrukturen




[HenHA] Hades Demo: 45-misc/80-dcf77/dcf77

# Funkgesteuerte DCF 77 Uhr: Decoder-Schaltwerk

12.9.3 Schaltwerke - Beispiele - verschiedene Beispiele

64-040 Rechnerstrukturen





Ansteuerung mehrstelliger Siebensegment-Anzeigen?

- ▶ direkte Ansteuerung erfordert  $7 \cdot n$  Leitungen für  $n$  Ziffern
- ▶ und je einen Siebensegment-Decoder pro Ziffer

Zeit-Multiplex-Verfahren benötigt nur  $7 + n$  Leitungen


- ▶ die Anzeigen werden nacheinander nur ganz kurz eingeschaltet
- ▶ ein gemeinsamer Siebensegment-Decoder  
Eingabe wird entsprechend der aktiven Ziffer umgeschaltet
- ▶ das Auge sieht die leuchtenden Segmente und „mittelt“
- ▶ ab ca. 100 Hz Frequenz erscheint die Anzeige ruhig

Hades-Beispiel: Kombination mehrerer bekannter einzelner Schaltungen zu einem komplexen Gesamtsystem

- ▶ vierstellige Anzeige
- ▶ darzustellende Werte sind im RAM (74219) gespeichert
- ▶ Zähler-IC (74590) erzeugt 2-bit Folge {00, 01, 10, 11}
- ▶ 3:8-Decoder-IC (74138) erzeugt daraus die Folge {1110, 1101, 1011, 0111} um nacheinander je eine Anzeige zu aktivieren (low-active)
- ▶ Siebensegment-Decoder-IC (7449) treibt die sieben Segmentleitungen



# Multiplex-Siebensegment-Anzeige (cont.)



[HenHA] Hades Demo: 45-misc/50-displays/multiplexed-display

- ▶ Kosten und Verzögerung pro Gatter fallen
- ▶ zentraler Takt zunehmend problematisch: Performance, Energieverbrauch, usw.
- ▶ alle Rechenwerke warten auf langsamste Komponente


Umstieg auf nicht-getaktete Schaltwerke?!

- ▶ *Handshake*-Protokolle zwischen Teilschaltungen
  - ▶ Berechnung startet, sobald benötigte Operanden verfügbar
  - ▶ Rechenwerke signalisieren, dass Ergebnisse bereitstehen
- + kein zentraler Takt notwendig  $\Rightarrow$  so schnell wie möglich
- Probleme mit Deadlocks und Initialisierung

# Asynchrone Schaltungen: Performance

12.10 Schaltwerke - Asynchrone Schaltungen


64-040 Rechnerstrukturen




- ▶ synchron: Pipelining/Path-Balancing können Verschnitt verringern
- ▶ asynchron: Operationen langsamer wegen „completion detection“

# Zwei-Phasen und Vier-Phasen Handshake

bundled data




four-phase




"level"

two-phase




"edge"

dual rail




four-phase



	d+	d-
empty	0	0
valid "0"	0	1
valid "1"	1	0
unused	1	1


- ▶ asynchrones Schaltwerk, cg rückgekoppelt
- ▶ Eingänge  $a, b = 0$ : Ausgang cg wird 0  
 --" = 1: --" 1
- ▶ wird oft in asynchronen Schaltungen benutzt

		a b			
cg	0	00	01	11	10
	1	0	0	1	0
0	0	1	1	1	





[HenHA] Hades Demo: 16-flipflops/70-cgate/muller-cgate

# Muller C-Gate: 3-Eingänge



[HenHA] Hades Demo: 16-flipflops/70-cgate/muller-cgate3


- ▶ einfaches Modell einer generischen nicht-getakteten Schaltung
- ▶ Beispiel zum Entwurf und zur Kaskadierung
- ▶ Muller C-Gate als Speicherglieder
- ▶ beliebige Anzahl Stufen
  
- ▶ neue Datenwerte von links in die Pipeline einfüllen
- ▶ Werte laufen soweit nach rechts wie möglich
- ▶ solange bis Pipeline gefüllt ist
  
- ▶ Datenwerte werden nach rechts entnommen
- ▶ Pipeline signalisiert automatisch, ob Daten eingefüllt oder entnommen werden können



*n*-stufige Micropipeline vs. getaktetes Schieberegister

- ▶ lokales Handshake statt globalem Taktsignal
- ▶ Datenkapazität entspricht  $2n$ -stufigem Schieberegister
- ▶ leere Latches transparent: schnelles Einfüllen
- ▶ „elastisch“: enthält  $0 \dots 2n$  Datenworte

# Micropipeline: Demo mit C-Gates



[HenHA] Hades Demo: 16- flipflops/80-micropipeline

- [SS04] W. Schiffmann, R. Schmitz: *Technische Informatik 1 – Grundlagen der digitalen Elektronik*.  
5. Auflage, Springer-Verlag, 2004. ISBN 978-3-540-40418-7
- [Rei98] N. Reifschneider: *CAE-gestützte IC-Entwurfsmethoden*.  
Prentice Hall, 1998. ISBN 3-8272-9550-5
- [WE94] N.H.E. Weste, K. Eshraghian:  
*Principles of CMOS VLSI design – A systems perspective*.  
2nd edition, Addison-Wesley, 1994. ISBN 0-201-53376-6
- [Har87] D. Harel: *Statecharts: A visual formalism for complex systems*. in: *Sci. Comput. Program.* 8 (1987), Juni, Nr. 3,  
S. 231-274. ISSN 0167-6423



[HenHA] N. Hendrich: *HADES — HAMBURG DEsign System*.  
Universität Hamburg, FB Informatik, Lehrmaterial.  
[tams.informatik.uni-hamburg.de/applets/hades](http://tams.informatik.uni-hamburg.de/applets/hades)

[Hei05] K. von der Heide: *Vorlesung: Technische Informatik 1 — interaktives Skript*. Universität Hamburg, FB Informatik, 2005.  
[tams.informatik.uni-hamburg.de/lectures/2004ws/vorlesung/t1](http://tams.informatik.uni-hamburg.de/lectures/2004ws/vorlesung/t1)





1. Einführung
2. Digitalrechner
3. Moore's Law
4. Information
5. Ziffern und Zahlen
6. Arithmetik
7. Zeichen und Text
8. Logische Operationen
9. Codierung
10. Schaltfunktionen
11. Schaltnetze
12. Schaltwerke
- 13. Rechnerarchitektur**



Motivation

von-Neumann Rechner

Beschreibungsebenen

Software

HW Abstraktionsebenen

Hardwarestruktur

Speicherbausteine

Busse

Mikroprogrammierung

Beispielsystem: ARM

Wie rechnet ein Rechner?

Literatur

14. Instruction Set Architecture

15. Assembler-Programmierung

16. Pipelining

17. Parallelarchitekturen





## 18. Speicherhierarchie





## Definitionen

1. *The term architecture is used here to describe the attributes of a system as seen by the programmer, i.e., the conceptual structure and functional behaviour, as distinct from the organization and data flow and control, the logical and the physical implementation. [Amdahl, Blaauw, Brooks]*
2. *The study of computer architecture is the study of the organization and interconnection of components of computer systems. Computer architects construct computers from basic building blocks such as memories, arithmetic units and buses.*


# Was ist Rechnerarchitektur? (cont.)

*From these building blocks the computer architect can construct anyone of a number of different types of computers, ranging from the smallest hand-held pocket-calculator to the largest ultra-fast super computer. The functional behaviour of the components of one computer are similar to that of any other computer, whether it be ultra-small or ultra-fast.*

*By this we mean that a memory performs the storage function, an adder does addition, and an input/output interface passes data from a processor to the outside world, regardless of the nature of the computer in which they are embedded. The major differences between computers lie in the way of the modules are connected together, and the way the computer system is controlled by the programs. In short, computer architecture is the discipline devoted to the design of highly specific and individual computers from a collection of common building blocks. [Stone]*

1. Operationsprinzip:  
das funktionelle Verhalten der Architektur
  - = Programmierschnittstelle
  - = ISA – **I**nstruction **S**et **A**rchitecture  
Befehlssatzarchitektur
  - = Maschinenorganisation: *Wie werden Befehle abgearbeitet?*
  - folgt ab Kapitel „14 Instruction Set Architecture“
  
2. Hardwarearchitektur:  
der strukturelle Aufbau des Rechnersystems
  - = Art und Anzahl der Hardware-Betriebsmittel +  
die Verbindungs- / Kommunikationseinrichtungen
  - = (technische) Implementierung

- ▶ J. Mauchly, J.P. Eckert, J. von-Neumann 1945
  - ▶ Abstrakte Maschine mit minimalem Hardwareaufwand
    - ▶ System mit Prozessor, Speicher, Peripheriegeräten
    - ▶ die Struktur ist unabhängig von dem Problem, das Problem wird durch austauschbaren Speicherinhalt (Programm) beschrieben
  - ▶ gemeinsamer Speicher für Programme und Daten
    - ▶ fortlaufend adressiert
    - ▶ Programme können wie Daten manipuliert werden
    - ▶ Daten können als Programm ausgeführt werden
  - ▶ Befehlszyklus: Befehl holen, decodieren, ausführen
- ⇒ enorm flexibel
- ▶ **alle** aktuellen Rechner basieren auf diesem Prinzip
  - ▶ aber vielfältige Architekturvarianten, Befehlssätze, usw.




[TA14]

Fünf zentrale Komponenten:


- ▶ Prozessor mit **Steuerwerk** und **Rechenwerk** (ALU, Register)
- ▶ **Speicher**, gemeinsam genutzt für Programme und Daten
- ▶ **Eingabe-** und **Ausgabewerke**
- ▶ verbunden durch Bussystem

- ▶ Prozessor (CPU) = Steuerwerk + Operationswerk
- ▶ Steuerwerk: zwei zentrale Register
  - ▶ Befehlszähler (*program counter PC*)
  - ▶ Befehlsregister (*instruction register IR*)
- ▶ Operationswerk (Datenpfad, *data-path*)
  - ▶ Rechenwerk (*arithmetic-logic unit ALU*)
  - ▶ Universalregister (mind. 1 *Akkumulator*, typisch 8..64 Register)
  - ▶ evtl. Register mit Spezialaufgaben
- ▶ Speicher (*memory*)
  - ▶ Hauptspeicher/RAM: *random-access memory*
  - ▶ Hauptspeicher/ROM: *read-only memory* zum Booten
  - ▶ Externspeicher: Festplatten, CD/DVD, Magnetbänder
- ▶ Peripheriegeräte (Eingabe/Ausgabe, *I/O*)


- ▶ von-Neumann Konzept
  - ▶ Programm als Sequenz elementarer Anweisungen (Befehle)
  - ▶ als Bitvektoren im Speicher codiert
  - ▶ Interpretation (Operanden, Befehle und Adressen) ergibt sich aus dem Kontext (der Adresse)
  - ▶ zeitsequenzielle Ausführung der Instruktionen



## ► Ausführungszyklus




- ▶ Schichten-Ansicht: Software – Hardware




[BO15]

- ▶ Abstraktionen durch Betriebssystem  
Processes




[BO15]



[BO15]

- ▶ verschiedene Repräsentationen des Programms
  - ▶ Hochsprache
  - ▶ Assembler
  - ▶ Maschinensprache
- ▶ Ausführung der Maschinensprache
  - ▶ von-Neumann Zyklus: Befehl holen, decodieren, ausführen
  - ▶ reale oder virtuelle Maschine

# Das Kompilierungssystem (cont.)



```
temp = v[k];  
v[k] = v[k+1];  
v[k+1] = temp;
```

```
lw $15, 0($2)  
lw $16, 4($2)  
sw $16, 0($2)  
sw $15, 4($2)
```

```
0000 1001 1100 0110 1010 1111 0101 1000  
1010 1111 0101 1000 0000 1001 1100 0110  
1100 0110 1010 1111 0101 1000 0000 1001  
0101 1000 0000 1001 1100 0110 1010 1111
```

```
ALUOP[0:3] <= InstReg[9:11] & MASK
```


[PH16b]

## Hardware Abstraktionsebenen


– keine einheitliche Bezeichnung in der Literatur

### ► Architekturebene


- Funktion/Verhalten Leistungsanforderungen
- Struktur Netzwerk  
aus Prozessoren, Speicher, Busse, Controller...
- Nachrichten Programme, Prokoll
- Geometrie Systempartitionierung



- ▶ Hauptblockebene (Algorithmenebene, funktionale Ebene)
  - ▶ Funktion/Verhalten Algorithmen, formale Funktionsmodelle
  - ▶ Struktur Blockschaltbild  
aus Hardwaremodule, Busse...
  - ▶ Nachrichten Protokolle
  - ▶ Geometrie Cluster




- ▶ Register-Transfer Ebene
  - ▶ Funktion/Verhalten Daten- und Kontrollfluss, Automaten...
  - ▶ Struktur RT-Diagramm
    - aus Register, Multiplexer, ALUs...
  - ▶ Nachrichten Zahlencodierungen, Binärworte...
  - ▶ Geometrie Floorplan





- ▶ Logikebene (Schaltwerkebene)
  - ▶ Funktion/Verhalten Boole'sche Gleichungen
  - ▶ Struktur Gatternetzliste, Schematic  
aus Gatter, Flipflops, Latches...
  - ▶ Nachrichten Bit
  - ▶ Geometrie Moduln




- ▶ elektrische Ebene (Schaltkreisebene)
  - ▶ Funktion/Verhalten Differentialgleichungen
  - ▶ Struktur elektrisches Schaltbild  
aus Transistoren, Kondensatoren...
  - ▶ Nachrichten Ströme, Spannungen
  - ▶ Geometrie Polygone, Layout → physikalische Ebene



- ▶ physikalische Ebene (geometrische Ebene)
  - ▶ Funktion/Verhalten partielle DGL
  - ▶ Struktur Dotierungsprofile





D. Gajski, R. Kuhn 1983:  
„New VLSI Tools“ [GK83]




drei unterschiedliche Aspekte/Dimensionen:

- 1 Verhalten
  - 2 Struktur (logisch)
  - 3 Geometrie (physikalisch)
- ▶ Start möglichst abstrakt, z.B. als Verhaltensbeschreibung
  - ▶ Ende des Entwurfsprozesses ist vollständige IC Geometrie für die Halbleiterfertigung (Planarprozess)
  - ▶ Entwurfsprogramme („EDA“, *Electronic Design Automation*) unterstützen den Entwerfer: setzen Verhalten in Struktur und Struktur in Geometrien um




## Modellierung eines digitalen Systems als Schaltung aus

- ▶ speichernden Komponenten
  - ▶ Registern Flipflops, Register, Registerbank
  - ▶ Speichern SRAM, DRAM, ROM, PLA
- ▶ funktionalen Schaltnetzen
  - ▶ Addierer, arithmetische Schaltungen
  - ▶ logische Operationen
  - ▶ „random-logic“ Schaltnetzen
- ▶ Verbindungsleitungen
  - ▶ Busse / Leitungsbündel
  - ▶ Multiplexer und Tri-state Treiber






- ▶ bisher:
  - ▶ Gatter und Schaltnetze
  - ▶ Flipflops als einzelne Speicherglieder
  - ▶ Schaltwerke zur Ablaufsteuerung
  
- ▶ weitere Komponenten: Register-Transfer-... Hauptblockebene
  - ▶ Speicher
  - ▶ Busse, Bustiming
  - ▶ Mikroprogrammierung zur Ablaufsteuerung






- ▶ System zur Speicherung von Information
- ▶ als Feld von  $N$  Adressen mit je  $m$  bit
- ▶ typischerweise mit  $n$ -bit Adressen und  $N = 2^n$
- ▶ Kapazität also  $2^n \times m$  bits
  
- ▶ Klassifikation:
  - ▶ Speicherkapazität
  - ▶ Schreibzugriffe möglich?
  - ▶ Schreibzugriffe auf einzelne bits/Bytes oder nur Blöcke?
  - ▶ Information flüchtig oder dauerhaft gespeichert?
  - ▶ Zugriffszeiten beim Lesen und Schreiben
  - ▶ Technologie



# Speicherbausteine: Varianten

Typ	Kategorie	Löschen	byte-adressierbar	flüchtig	Typische Anwendung
SRAM	Lesen/Schreiben	elektrisch	ja	ja	Level-2 Cache
DRAM	Lesen/Schreiben	elektrisch	ja	ja	Hauptspeicher (alt)
SDRAM	Lesen/Schreiben	elektrisch	ja	ja	Hauptspeicher
ROM	nur Lesen	—	nein	nein	Geräte in großen Stückzahlen
PROM	nur Lesen	—	nein	nein	Geräte in kleinen Stückzahlen
EPROM	vorw. Lesen	UV-Licht	nein	nein	Prototypen
EEPROM	vorw. Lesen	elektrisch	ja	nein	Prototypen
Flash	Lesen/Schreiben	elektrisch	nein	nein	Speicherkarten, Mobile Geräte, SSDs

# ROM: Read-Only Memory




[HenHA] Hades Webdemo:  
40-memories/20-rom/rom

Speicher, der im Betrieb gelesen und geschrieben werden kann


- ▶ Arbeitsspeicher des Rechners
- ▶ für Programme und Daten
- ▶ keine Abnutzungseffekte
  
- ▶ Aufbau als Matrixstruktur
- ▶  $n$  Adressbits, konzeptionell  $2^n$  Wortleitungen
- ▶  $m$  Bits pro Wort
- ▶ Realisierung der einzelnen Speicherstellen?
  - ▶ statisches RAM: 6-Transistor Zelle
  - ▶ dynamisches RAM: 1-Transistor Zelle

SRAM  
DRAM

# RAM: Blockschaltbild



# RAM: RAS/CAS-Adresdecodierung




Furber: *ARM SoC Architecture* [Fur00]


- ▶ Aufteilen der Adresse in zwei Hälften
- ▶  $\overline{ras}$  „row address strobe“ wählt „Wordline“
- ▶  $\overline{cas}$  „column address strobe“ – „Bitline“
- ▶ je ein  $2^{(n/2)}$ -bit Decoder/Mux statt ein  $2^n$ -bit Decoder




- ▶ Inhalt bleibt gespeichert solange Betriebsspannung anliegt
- ▶ *sechs-Transistor* Zelle zur Speicherung
  - ▶ weniger Platzverbrauch als Latches/Flipflops
  - ▶ kompakte Realisierung in CMOS-Technologie (s.u.)
  - ▶ zwei rückgekoppelte Inverter zur Speicherung
  - ▶ zwei n-Kanal Transistoren zur Anbindung an die Bitlines
- ▶ schneller Zugriff: Einsatz für Caches
- ▶ deutlich höherer Platzbedarf als DRAMs



# SRAM: Sechs-Transistor Speicherstelle („6T“)





- ▶ nur aktiv wenn  $nCS = 0$  (chip select)
- ▶ Schreiben wenn  $nWE = 0$  (write enable)
- ▶ Ausgabe wenn  $nOE = 0$  (output enable)




[HenHA] Hades Demo: 50-rtlib/40-memory/ram

- ▶ integrierte Schaltung, 16 Ki bit Kapazität
- ▶ Organisation als 2 Ki Worte mit je 8-bit
  
- ▶ 11 Adresseingänge (A10 .. A0)
- ▶ 8 Anschlüsse für gemeinsamen Daten-Eingang/-Ausgang
- ▶ 3 Steuersignale
  - ▶  $\overline{CS}$  chip-select: Speicher nur aktiv wenn  $\overline{CS} = 0$
  - ▶  $\overline{WE}$  write-enable: Daten an gewählte Adresse schreiben
  - ▶  $\overline{OE}$  output-enable: Inhalt des Speichers ausgeben
  
- ▶ interaktive Hades-Demo zum Ausprobieren [HenHA]
  - ▶ Hades Demo: `40-memories/40-ram/demo-6116`
  - ▶ Hades Demo: `40-memories/40-ram/two-6116`




- ▶ Information wird in winzigen Kondensatoren gespeichert
- ▶ pro Bit je ein Transistor und Kondensator
  
- ▶ jeder Lesezugriff entlädt den Kondensator
- ▶ *Leseverstärker* zur Messung der Spannung auf der Bitline  
Schwellwertvergleich zur Entscheidung logisch 0/1
  
- Information muss anschließend neu geschrieben werden
- auch ohne Lese- oder Schreibzugriff ist regelmäßiger *Refresh* notwendig, wegen Selbstentladung (Millisekunden)
- 10 × langsamer als SRAM
- + DRAM für hohe Kapazität optimiert, minimaler Platzbedarf

# SRAM vs. DRAM



- ▶ 6 Transistoren/bit
- ▶ statisch (kein refresh)
- ▶ schnell
- ▶ 10...50 × DRAM Fläche



- ▶ 1 Transistor/bit
- ▶  $C = 5 \text{ fF} \approx 47\,000$  Elektronen
- ▶ langsam (sense-amp)
- ▶ minimale Fläche

# DRAM: Stacked- und Trench-Zelle





Abb. 7: Prototyp von Speicherzellen (Stapelkondensatoren) für zukünftige Speicherchips wie den Ein-Gigabit-Chip. Da für DRAM-Chips eine minimale Speicherkapazität von 25 fF notwendig ist, bringt es erhebliche Platzvorteile, die Kondensatorelemente vertikal übereinander zu stapeln. Die Dicke der Schichten beträgt etwa 50 nm. (Foto: Siemens)




Siemens 1 Gbit DRAM

IBM CMOS-6X embedded DRAM

- ▶ zwei Bauformen: „stacked“ und „trench“
- ▶ Kondensatoren
  - ▶ möglichst kleine Fläche
  - ▶ Kapazität gerade ausreichend

# DRAM: Layout




- ▶ veraltete Varianten
  - ▶ FPM: *fast-page mode*
  - ▶ EDO: *extended data-out*
  - ▶ ...
  
- ▶ heute gebräuchlich:
  - ▶ SDRAM: Ansteuerung synchron zu Taktsignal
  - ▶ DDR-SDRAM: *double-data rate* Ansteuerung wie SDRAM  
Daten werden mit steigender und fallender Taktflanke übertragen
  - ▶ DDR2, DDR3, DDR4: Varianten mit höherer Taktrate  
aktuell Übertragungsraten bis 25,6 GByte/sec
  - ▶ GDDR3... GDDR5X (*Graphics Double Data Rate*)  
derzeit bis 112 GByte/sec

# SDRAM: Lesezugriff auf sequenzielle Adressen

13.4.1 Rechnerarchitektur - Hardwarestruktur - Speicherbausteine


64-040 Rechnerstrukturen



[Fur00]


- ▶ ähnlich kompakt und kostengünstig wie DRAM
- ▶ nichtflüchtig (*non-volatile*): Information bleibt beim Ausschalten erhalten

- ▶ spezielle *floating-gate* Transistoren
  - ▶ das *floating-gate* ist komplett nach außen isoliert
  - ▶ einmal gespeicherte Elektronen sitzen dort fest



- ▶ Auslesen beliebig oft möglich, schnell
- ▶ Schreibzugriffe problematisch
  - ▶ intern hohe Spannung erforderlich (Gate-Isolierung überwinden)
  - ▶ Schreibzugriffe einer „0“ nur blockweise
  - ▶ pro Zelle nur einige 10 000... 100 M Schreibzugriffe möglich


# Typisches Speichersystem



32-bit ARM Proz.  
4 × 8-bit SRAMs  
4 × 8-bit ROMs

[Fur00]

# Typisches Speichersystem: Adresdecodierung




[Fur00]



- ▶ **Bus:** elektrische (und logische) Verbindung
  - ▶ mehrere Geräte
  - ▶ mehrere Blöcke innerhalb einer Schaltung
- ▶ Bündel aus Daten- und Steuersignalen
- ▶ mehrere Quellen (und mehrere Senken [lesende Zugriffe])
  - ▶ spezielle elektrische Realisierung:  
Tri-State-Treiber oder Open-Drain
- ▶ Bus-Arbitrierung: wer darf, wann, wie lange senden?
  - ▶ Master-Slave
  - ▶ gleichberechtigte Knoten, Arbitrierungsprotokolle
- ▶ synchron: mit globalem Taktsignal vom „Master“-Knoten  
asynchron: Wechsel von Steuersignalen löst Ereignisse aus

## ► typische Aufgaben

- Kernkomponenten (CPU, Speicher... ) miteinander verbinden
- Verbindungen zu den Peripherie-Bausteinen
- Verbindungen zu Systemmonitor-Komponenten
- Verbindungen zwischen I/O-Controllern und -Geräten
- ...




- ▶ viele unterschiedliche Typen, standardisiert mit sehr unterschiedlichen Anforderungen
  - ▶ High-Performance
  - ▶ einfaches Protokoll, billige Komponenten
  - ▶ Multi-Master-Fähigkeit, zentrale oder dezentrale Arbitrierung
  - ▶ Echtzeitfähigkeit, Daten-Streaming
  - ▶ wenig Leitungen bis zu Zweidraht-Bussen:  
I<sup>2</sup>C, SPI, System-Management-Bus...
  - ▶ lange Leitungen: EIA-485, RS-232, Ethernet...
  - ▶ Funkmedium: WLAN, Bluetooth (logische Verbindung)

typisches  $n$ -bit Mikroprozessor-System:


- ▶  $n$  Adress-Leitungen, also Adressraum  $2^n$  Bytes      Adressbus
- ▶  $n$  Daten-Leitungen      Datenbus
  
- ▶ Steuersignale      Control
  - ▶ clock: Taktsignal
  - ▶ read/write: Lese-/Schreibzugriff (aus Sicht des Prozessors)
  - ▶ wait: Wartezeit/-zyklen für langsame Geräte
  - ▶ ...
  
- ▶ um Leitungen zu sparen, teilweise gemeinsam genutzte Leitungen sowohl für Adressen als auch Daten.  
Zusätzliches Steuersignal zur Auswahl Adressen/Daten

# Adressbus: Evolution beim Intel x86



[TA14]

- ▶ 20-bit: 1 MiByte Adressraum
- 24-bit: 16 MiByte
- 32-bit: 4 GiByte
- ▶ alle Erweiterungen abwärtskompatibel




[TA14]

- ▶ alle Zeiten über Taktsignal  $\Phi$  gesteuert
- ▶  $\overline{MREQ}$ -Signal zur Auswahl Speicher oder I/O-Geräte
- ▶  $\overline{RD}$  signalisiert Lesezugriff
- ▶ Wartezyklen, solange der Speicher  $\overline{WAIT}$  aktiviert

► typische Parameter

Symbol	[ns]	Min	Max
$T_{AD}$ Adressausgabeverzögerung			4
$T_{ML}$ Adresse ist vor $\overline{MREQ}$ stabil		2	
$T_M$ $\overline{MREQ}$ -Verzögerung nach fallender Flanke von $\Phi$ in $T_1$			3
$T_{RL}$ $\overline{RD}$ -Verzögerung nach fallender Flanke von $\Phi$ in $T_1$			3
$T_{DS}$ Setup-Zeit vor fallender Flanke von $\Phi$		2	
$T_{MH}$ $\overline{MREQ}$ -Verzögerung nach fallender Flanke von $\Phi$ in $T_3$			3
$T_{RH}$ $\overline{RD}$ -Verzögerung nach fallender Flanke von $\Phi$ in $T_3$			3
$T_{DH}$ Hold-Zeit nach der Deaktivierung von $\overline{RD}$		0	

# Asynchroner Bus: Lesezugriff



- ▶ Steuersignale  $\overline{MSYN}$ : Master fertig  
 $\overline{SSYN}$ : Slave fertig
- ▶ flexibler für Geräte mit stark unterschiedlichen Zugriffszeiten

- ▶ mehrere Komponenten wollen Übertragung initiieren  
immer nur ein Transfer zur Zeit möglich
- ▶ der Zugriff muss serialisiert werden

## 1. zentrale Arbitrierung



- ▶ Arbitrer gewährt Bus-Requests
- ▶ Strategien
  - ▶ Prioritäten für verschiedene Geräte
  - ▶ „round-robin“ Verfahren
  - ▶ „Token“-basierte Verfahren
  - ▶ usw.

## 2. dezentrale Arbitrierung

- ▶ protokollbasiert
- ▶ Beispiel
  - ▶ Komponenten sehen ob Bus frei ist
  - ▶ beginnen zu senden
  - ▶ Kollisionserkennung: gesendete Daten lesen
  - ▶ ggf. Übertragung abbrechen
  - ▶ „später“ erneut versuchen

# Bus Arbitrierung (cont.)

- ▶ I/O-Geräte oft höher priorisiert als die CPU
  - ▶ I/O-Zugriffe müssen schnell/sofort behandelt werden
  - ▶ Benutzerprogramm kann warten



[TA14]

- ▶ Menge an (Nutz-) Daten, die pro Zeiteinheit übertragen werden kann
- ▶ zusätzlicher Protokolloverhead  $\Rightarrow$  Brutto- / Netto-Datenrate

▶ RS-232	50	bit/sec	...	460	Kbit/sec
I <sup>2</sup> C	100	Kbit/sec (Std.)	...	3,4	Mbit/sec (High Speed)
USB	1,5	Mbit/sec (1.x)	...	10	Gbit/sec (3.1)
ISA	128	Mbit/sec	...		
PCI	1	Gbit/sec (2.0)	...	4,3	Gbit/sec (3.0)
AGP	2,1	Gbit/sec (1x)	...	17,1	Gbit/sec (8x)
PCIe	250	MByte/sec (1.x)	...	985	MByte/sec (3.0) x1...32
HyperTransport	3,2	GByte/sec (1.0)	...	51,2	GByte/sec (3.1)
NVLink	80,0	GByte/sec			

- ▶ [en.wikipedia.org/wiki/List\\_of\\_device\\_bit\\_rates](https://en.wikipedia.org/wiki/List_of_device_bit_rates)

## Peripheral Component Interconnect (Intel 1991)

- ▶ 33 MHz Takt optional 66 MHz Takt
- ▶ 32-bit Bus-System optional auch 64-bit
- ▶ gemeinsame Adress-/Datenleitungen
- ▶ Arbitrierung durch Bus-Master CPU
  
- ▶ Auto-Konfiguration
  - ▶ angeschlossene Geräte werden automatisch erkannt
  - ▶ eindeutige Hersteller- und Geräte-Nummern
  - ▶ Betriebssystem kann zugehörigen Treiber laden
  - ▶ automatische Zuweisung von Adressbereichen und IRQs


```
[maeder@tams165]~> lspci -v
00:00.0 Host bridge: Intel Corporation Sky Lake Host Bridge/DRAM Registers (rev 08)
  Subsystem: Dell Device 06dc
  Flags: bus master, fast devsel, latency 0
  Capabilities: <access denied>

00:02.0 VGA compatible controller: Intel Corporation Sky Lake Integrated Graphics (rev 07)
  Subsystem: Dell Device 06dc
  Flags: bus master, fast devsel, latency 0, IRQ 134
  Memory at e0000000 (64-bit, non-prefetchable) [size=16M]
  Memory at d0000000 (64-bit, prefetchable) [size=256M]
  I/O ports at f000 [size=64]
  Expansion ROM at <unassigned> [disabled]
  Capabilities: <access denied>
  Kernel driver in use: i915_bpo

00:04.0 Signal processing controller: Intel Corporation Device 1903 (rev 08)
  Subsystem: Dell Device 06dc
  Flags: bus master, fast devsel, latency 0, IRQ 16
  Memory at e1340000 (64-bit, non-prefetchable) [size=32K]
  Capabilities: <access denied>
  Kernel driver in use: proc_thermal

00:14.0 USB controller: Intel Corporation Device 9d2f (rev 21) (prog-if 30 [XHCI])
  Subsystem: Dell Device 06dc
  Flags: bus master, medium devsel, latency 0, IRQ 125
  Memory at e1330000 (64-bit, non-prefetchable) [size=64K]
  ...
```

# PCI-Bus: Peripheriegeräte (cont.)




The screenshot shows the KDE InfoCenter window with the 'PCI (Informationen zu PCI)' section selected. The left sidebar shows a tree view of system information, with 'PCI' highlighted under 'Geräteinformationen'. The main window displays a table of PCI device information.


Information	Wert
3F.05.3	Intel Corporation Core Processor Integrated Memory Controller Channel 1 Thermal Control Registers
3F.05.2	Intel Corporation Core Processor Integrated Memory Controller Channel 1 Rank Registers
3F.05.1	Intel Corporation Core Processor Integrated Memory Controller Channel 1 Address Registers
3F.05.0	Intel Corporation Core Processor Integrated Memory Controller Channel 1 Control Registers
3F.04.3	Intel Corporation Core Processor Integrated Memory Controller Channel 0 Thermal Control Registers
3F.04.2	Intel Corporation Core Processor Integrated Memory Controller Channel 0 Rank Registers
3F.04.1	Intel Corporation Core Processor Integrated Memory Controller Channel 0 Address Registers
3F.04.0	Intel Corporation Core Processor Integrated Memory Controller Channel 0 Control Registers
3F.03.4	Intel Corporation Core Processor Integrated Memory Controller Test Registers
3F.03.1	Intel Corporation Core Processor Integrated Memory Controller TargetAddress Decoder
3F.03.0	Intel Corporation Core Processor Integrated Memory Controller
3F.02.1	Intel Corporation Core Processor QPI Physical 0
3F.02.0	Intel Corporation Core Processor QPI Link 0
3F.00.1	Intel Corporation Core Processor QuickPath Architecture System Address Decoder
3F.00.0	Intel Corporation Core Processor QuickPath Architecture Generic Non-Core Registers
04.02.0	VIA Technologies, Inc. VT6306/7/8 [Fire II(M)] IEEE 1394 OHCI Controller
01.00.0	nVidia Corporation G98 [Quadro NV5 295]
00.1F.3	Intel Corporation 5 Series/3400 Series Chipset SMBus Controller
00.1F.2	Intel Corporation 82801 SATA RAID Controller
00.1F.0	Intel Corporation 5 Series Chipset LPC Interface Controller
00.1E.0	Intel Corporation 82801 PCI Bridge
00.1D.0	Intel Corporation 5 Series/3400 Series Chipset USB2 Enhanced Host Controller
00.1C.4	Intel Corporation 5 Series/3400 Series Chipset PCI Express Root Port 5
00.1C.0	Intel Corporation 5 Series/3400 Series Chipset PCI Express Root Port 1
00.1B.0	Intel Corporation 5 Series/3400 Series Chipset High Definition Audio
00.1A.0	Intel Corporation 5 Series/3400 Series Chipset USB2 Enhanced Host Controller
00.19.0	Intel Corporation 82576DM Gigabit Network Connection
00.16.3	Intel Corporation 5 Series/3400 Series Chipset KT Controller
00.16.2	Intel Corporation 5 Series/3400 Series Chipset PT IDER Controller
00.16.0	Intel Corporation 5 Series/3400 Series Chipset HECI Controller
00.10.1	Intel Corporation Core Processor QPI Routing and Protocol Registers
00.10.0	Intel Corporation Core Processor QPI Link
00.08.2	Intel Corporation Core Processor System Control and Status Registers
00.08.1	Intel Corporation Core Processor Semaphore and Scratchpad Registers
00.08.0	Intel Corporation Core Processor System Management Registers
00.03.0	Intel Corporation Core Processor PCI Express Root Port 1
00.00.0	Intel Corporation Core Processor DMI
Geräteklasse	Unclassified device (0x00)
Geräte-Unterkategorie	Non-VGA unclassified device (0x00)
Geräte-Programm...	Unbekannt (0x00)
Revision	0x10
Hersteller	Intel Corporation (0x8086)
Gerät	Core Processor DMI (0xD131)
Subsystem	Device 0000 (0x0000 0x0000)
→ Kontrolle	0x0100
→ Status	0x0011
→ Zwischenspeicher...	0x00
→ Latenz	0
→ Vorspann	0x00
→ Eingehalter Selb...	0x00
→ Adress-Zuordnun...	
→ Erweiterungs-ROM	
→ Fähigkeiten	0x89
→ Interrupt	
→ Rohrer PCI-Einrich...	

# PCI-Bus: Leitungen („mindestens“)

Signal	Leitungen	Master	Slave	Beschreibung
CLK	1			Takt (33 oder 66 MHz)
AD	32	×	×	Gemultiplexte Adress- und Datenleitungen
PAR	1	×		Adress- oder Datenparitätsbit
C/BE	4	×		Busbefehl/Bitmap für Byte Enable (zeigt gültige Datenbytes an)
FRAME#	1	×		Kennzeichnet, dass AD und C/BE aktiviert sind
IRDY#	1	×		Lesen: Master wird akzeptieren Schreiben: Daten liegen an
IDSEL	1	×		Wählt Konfigurationsraum statt Speicher
DEVSEL#	1		×	Slave hat seine Adresse decodiert und ist in Bereitschaft
TRDY#	1		×	Lesen: Daten liegen an Schreiben: Slave wird akzeptieren
STOP#	1		×	Slave möchte Transaktion sofort abbrechen
PERR#	1			Empfänger hat Datenparitätsfehler erkannt
SERR#	1			Adressparitätsfehler oder Systemfehler erkannt
REQ#	1			Bus-Arbitration: Anforderung des Busses
GNT#	1			—" Zuteilung des Busses
RST#	1			Setzt das System und alle Geräte zurück

# PCI-Bus: Transaktionen







- ▶ Baudrate 300, 600, ..., 19 200, 38 400, 115 200 bits/sec
- ▶ Anzahl Datenbits 5, 6, 7, 8
- ▶ Anzahl Stopbits 1, 2
- ▶ Parität none, odd, even
- ▶ minimal drei Leitungen: GND, TX, RX (Masse, Transmit, Receive)
- ▶ oft weitere Leitungen für erweitertes Handshake

- ▶ als Alternative zu direkt entworfenen Schaltwerken
- ▶ *Mikroprogrammzähler  $\mu PC$* : Register für aktuellen Zustand
- ▶  *$\mu PC$*  adressiert den Mikroprogrammspeicher  *$\mu ROM$*
- ▶  *$\mu ROM$*  konzeptionell in mehrere Felder eingeteilt
  - ▶ die verschiedenen Steuerleitungen
  - ▶ ein oder mehrere Felder für Folgezustand
  - ▶ ggf. zusätzliche Logik und Multiplexer zur Auswahl unter mehreren Folgezuständen
  - ▶ ggf. Verschachtelung und Aufruf von Unterprogrammen:  
„nanoProgramm“
- ▶ siehe „Praktikum Rechnerstrukturen“


# Mikroprogramm: Beispiel Ampel




- ▶  $\mu PC$  adressiert das  $\mu ROM$
- ▶ *next*-Ausgang liefert Folgezustand
- ▶ andere Ausgänge steuern die Schaltung = die Lampen der Ampel



# Mikroprogramm: Beispiel zur Auswahl des Folgezustands




- ▶ Multiplexer erlaubt Auswahl des  $\mu\text{PC}$  Werts
- ▶  $nextA$ ,  $nextB$  aus dem  $\mu\text{ROM}$ , externer  $xa$  Wert
- ▶  $xs$  Eingang für bedingte Sprünge



- ▶ aktuelle Architekturen: weniger Mikroprogrammierung
- ⇒ Pipelining (folgt in Kapitel: 16)

# Mikroprogramm: Befehlsdecoder des ARM 7 Prozessors




[Fur00]

# typisches ARM SoC System


13.4.4 Rechnerarchitektur - Hardwarestruktur - Beispielsystem: ARM

64-040 Rechnerstrukturen



S. Furber: *ARM System-on-Chip Architecture* [Fur00]

# RT-Ebene: ALU des ARM 6 Prozessors




[Fur00]

- ▶ Register für die Operanden A und B
- ▶ Addierer und separater Block für logische Operationen

# Multi-Port-Registerbank: Zelle

13.4.4 Rechnerarchitektur - Hardwarestruktur - Beispielsystem: ARM


64-040 Rechnerstrukturen




[Fur00]

- ▶ Prinzip wie 6T-SRAM: rückgekoppelte Inverter
- ▶ mehrere (hier zwei) parallele Lese-Ports
- ▶ mehrere Schreib-Ports möglich, aber kompliziert

# Multi-Port Registerbank: Floorplan/Chiplayout



- ▶ Registerbank (inkl. Program Counter)
- ▶ Inkrementer
- ▶ Adress-Register
  
- ▶ ALU, Multiplizierer, Shifter
  
- ▶ Speicherinterface (Data-In / -Out)
  
- ▶ Steuerwerk
- ▶ bis ARM 7: 3-stufige Pipeline  
*fetch, decode, execute*




[Fur00]


# ARM Datentransfer: Register-Operationen

13.4.4 Rechnerarchitektur - Hardwarestruktur - Beispielsystem: ARM

64-040 Rechnerstrukturen



(a) register – register operations




(b) register – immediate operations

[Fur00]


# ARM Datentransfer: Store-Befehl

13.4.4 Rechnerarchitektur - Hardwarestruktur - Beispielsystem: ARM

64-040 Rechnerstrukturen



(a) 1st cycle - compute address




(b) 2nd cycle - store & auto-index

[Fur00]


# ARM Datentransfer: Funktionsaufruf/Sprungbefehl

13.4.4 Rechnerarchitektur - Hardwarestruktur - Beispielsystem: ARM

64-040 Rechnerstrukturen



(a) 1st cycle - compute branch target




(b) 2nd cycle - save return address

[Fur00]




- ▶ „Choreografie“ der Funktionseinheiten?
- ▶ Wie kommuniziert man mit Rechnern?
- ▶ Was passiert beim Einschalten des Rechners?
  
- ▶ Erweiterungen des von-Neumann Konzepts
  - ▶ parallele, statt sequentieller Befehlsabarbeitung  
⇒ *Pipelining*
  - ▶ mehrere Ausführungseinheiten  
⇒ *superskalare Prozessoren, Mehrkern-Architekturen*
  - ▶ dynamisch veränderte Abarbeitungsreihenfolge  
⇒ *„out-of-order execution“*
  - ▶ getrennte Daten- und Instruktionsspeicher  
⇒ *Harvard-Architektur*
  - ▶ *Speicherhierarchie, Caches etc.*


# Hardwareorganisation eines typischen Systems




# Programmausführung: 1. Benutzereingabe



# Programmausführung: 2. Programm laden



# Programmausführung: 3. Programmlauf





# Boot-Prozess

## Was passiert beim Einschalten des Rechners?

- ▶ Chipsatz erzeugt Reset-Signale für alle ICs
- ▶ Reset für die zentralen Prozessor-Register (PC, ...)
- ▶ PC wird auf Startwert initialisiert (z.B. 0xFFFF FFEF)
- ▶ Befehlszyklus wird gestartet
  
- ▶ Prozessor greift auf die Startadresse zu  
dort liegt ein ROM mit dem Boot-Programm
- ▶ Initialisierung und Selbsttest des Prozessors
- ▶ Löschen und Initialisieren der Caches
- ▶ Konfiguration des Chipsatzes
- ▶ Erkennung und Initialisierung von I/O-Komponenten
  
- ▶ Laden des Betriebssystems

- [BO15] R.E. Bryant, D.R. O'Hallaron: *Computer systems – A programmers perspective*.  
3rd global ed., Pearson Education Ltd., 2015.  
ISBN 978-1-292-10176-7. [csapp.cs.cmu.edu](http://csapp.cs.cmu.edu)
- [TA14] A.S. Tanenbaum, T. Austin: *Rechnerarchitektur – Von der digitalen Logik zum Parallelrechner*.  
6. Auflage, Pearson Deutschland GmbH, 2014.  
ISBN 978-3-86894-238-5
- [Fur00] S. Furber: *ARM System-on-Chip Architecture*.  
2nd edition, Pearson Education Limited, 2000.  
ISBN 978-0-201-67519-1
- [GK83] D.D. Gajski, R.H. Kuhn: *Guest Editors' Introduction: New VLSI Tools*. in: *IEEE Computer* 16 (1983), December, Nr. 12, S. 11-14. ISSN 0018-9162

- [PH16a] D.A. Patterson, J.L. Hennessy: *Computer Organization and Design – The Hardware Software Interface: ARM Edition*. Morgan Kaufmann Publishers Inc., 2016. ISBN 978-0-12-801733-3
- [PH16b] D.A. Patterson, J.L. Hennessy: *Rechnerorganisation und Rechnerentwurf – Die Hardware/Software-Schnittstelle*. 5. Auflage, Oldenbourg, 2016. ISBN 978-3-11-044605-0
- [Mäd11] A. Mäder: *Vorlesung: Rechnerarchitektur und Mikrosystemtechnik*. Universität Hamburg, FB Informatik, 2011, Vorlesungsfolien. [tams.informatik.uni-hamburg.de/lectures/2011ws/vorlesung/ram](http://tams.informatik.uni-hamburg.de/lectures/2011ws/vorlesung/ram)
- [HenHA] N. Hendrich: *HADES — HAMBURG DEsign System*. Universität Hamburg, FB Informatik, Lehrmaterial. [tams.informatik.uni-hamburg.de/applets/hades](http://tams.informatik.uni-hamburg.de/applets/hades)



1. Einführung
2. Digitalrechner
3. Moore's Law
4. Information
5. Ziffern und Zahlen
6. Arithmetik
7. Zeichen und Text
8. Logische Operationen
9. Codierung
10. Schaltfunktionen
11. Schaltnetze
12. Schaltwerke
13. Rechnerarchitektur





## 14. Instruction Set Architecture

Speicherorganisation

Befehlssatz

Befehlsformate

Adressierungsarten

Intel x86-Architektur

Befehlssätze

Literatur


15. Assembler-Programmierung

16. Pipelining

17. Parallelarchitekturen

18. Speicherhierarchie






## ISA – Instruction **S**et **A**rchitecture

⇒ alle für den Programmierer sichtbaren Attribute eines Rechners

- ▶ der (konzeptionellen) Struktur


- ▶ Funktionseinheiten der Hardware:  
Recheneinheiten, Speicher, Verbindungssysteme



- ▶ des Verhaltens

- ▶ Organisation des programmierbaren Speichers
- ▶ Datentypen und Datenstrukturen: Codierungen und Darstellungen
- ▶ Befehlssatz
- ▶ Befehlsformate
- ▶ Modelle für Befehls- und Datenzugriffe
- ▶ Ausnahmebedingungen

- ▶ Befehlssatz: die zentrale Schnittstelle



[PH16b]

# Merkmale der Instruction Set Architecture

- ▶ Speichermodell                      Wortbreite, Adressierung, ...
- ▶ Rechnerklasse                      Stack-/Akku-/Registermaschine
- ▶ Registersatz                        Anzahl und Art der Rechenregister
- ▶ Befehlssatz                        Definition aller Befehle
- ▶ Art, Zahl der Operanden        Anzahl/Wortbreite/Reg./Speicher
- ▶ Ausrichtung der Daten        Alignment/Endianness
- ▶ Ein- und Ausgabe, Unterbrechungsstruktur (Interrupts)
- ▶ Systemsoftware                    Loader, Assembler, Compiler, Debugger



# Artenvielfalt vom „Embedded Architekturen“

14 Instruction Set Architecture


64-040 Rechnerstrukturen

									
Prozessor	1 $\mu$ C	1 $\mu$ C	1 ASIC	1 $\mu$ P, ASIP	DSPs	1 $\mu$ P, 3 DSP	1 $\mu$ P, DSP	$\approx$ 100 $\mu$ C, $\mu$ P, DSP	1 $\mu$ P, ASIP
[bit]	4...32	8	—	16...32	32	32	32	8...64	16...32
Speicher	1 K...1 M	< 8 K	< 1 K	1...64 M	1...64 M	< 512 M	8...64 M	1 K...10 M	< 64 M
Netzwerk	cardIO	—	RS232	diverse	GSM	MIDI	V.90	CAN, ...	I <sup>2</sup> C, ...
Echtzeit	—	—	soft	soft	hard	soft	hard	hard	hard
Sicherheit	keine	mittel	keine	gering	gering	gering	gering	hoch	hoch

- ▶ riesiges Spektrum: 4...64 bit Prozessoren, DSPs, digitale/analoge ASICs, ...
- ▶ Sensoren/Aktoren: Tasten, Displays, Druck, Temperatur, Antennen, CCD, ...
- ▶ sehr unterschiedliche Anforderungen:  
Echtzeit, Sicherheit, Zuverlässigkeit, Leistungsaufnahme, Abwärme,  
Temperaturbereich, Störstrahlung, Größe, Kosten etc.




- ▶ Adressierung
- ▶ Wortbreite, Speicherkapazität
- ▶ „Big Endian“ / „Little Endian“
- ▶ „Alignment“
- ▶ „Memory-Map“
- ▶ Beispiel: PC mit Windows
  
- ▶ spätere Themen
  - ▶ Cache-Organisation für schnelleren Zugriff
  - ▶ Virtueller Speicher für Multitasking
  - ▶ Synchronisation in Multiprozessorsystemen (MESI-Protokoll)



- ▶ Abspeichern von Zahlen, Zeichen, Strings?
  - ▶ kleinster Datentyp üblicherweise ein Byte (8-bit)
  - ▶ andere Daten als Vielfache: 16-bit, 32-bit, 64-bit, ...
  
- ▶ Organisation und Adressierung des Speichers?
  - ▶ Adressen typisch in Bytes angegeben
  - ▶ erlaubt Adressierung einzelner ASCII-Zeichen, usw.
  
- ▶ aber Maschine/Prozessor arbeitet wortweise
- ▶ Speicher daher ebenfalls wortweise aufgebaut
- ▶ typischerweise 32-bit oder 64-bit

## 3 Organisationsformen eines 96-bit Speichers: $12 \times 8$ , $8 \times 12$ , $6 \times 16$ Bits



[TA14]

- ▶ diverse Varianten möglich
- ▶ Speicherkapazität:  
#Worte  $\times$  #Bits/Wort
- ▶ meist Byte-adressiert


- ▶ Speicherwortbreiten historisch wichtiger Computer

Computer	Bits/Speicherzelle
Burroughs B1700	1
IBM PC	8
DEC PDP-8	12
IBM 1130	16
DEC PDP-15	18
XDS 940	24
Electrologica X8	27
XDS Sigma 9	32
Honeywell 6180	36
CDC 3600	48
CDC Cyber	60

- ▶ heute dominieren 8/16/32/64-bit Systeme
- ▶ erlaubt 8-bit ASCII, 16-bit Unicode, 32-/64-bit Floating-Point
- ▶ Beispiel x86: „byte“, „word“, „double word“, „quad word“

# Wort-basierte Organisation des Speichers

- ▶ Speicher Wort-orientiert
- ▶ Adressierung Byte-orientiert
  - ▶ die Adresse des ersten Bytes im Wort
  - ▶ Adressen aufeinanderfolgender Worte unterscheiden sich um 4 (32-bit Wort) oder 8 (64-bit)
  - ▶ Adressen normalerweise Vielfache der Wortlänge
  - ▶ verschobene Adressen „in der Mitte“ eines Worts oft unzulässig



[BO15]

- ▶ gängige Prozessoren unterstützen mehrere Datentypen
- ▶ entsprechend der elementaren Datentypen in C, Java, ...
- ▶ `void*` ist ein **Pointer** (Referenz, Speicheradresse)
- ▶ Beispiel für die Anzahl der Bytes:

C Datentyp	DEC Alpha	typ. 32-bit	Intel IA-32 (x86)
int	4	4	4
long int	8	4	4
char	1	1	1
short	2	2	2
float	4	4	4
double	8	8	8
long double	8	8	10/12
void *	8	4	4

# Datentypen auf Maschinenebene (cont.)

## Abhängigkeiten (!)

- ▶ Prozessor
- ▶ Betriebssystem
- ▶ Compiler

segment word size	16 bit			32 bit				64 bit					
	Microsoft	Borland	Watcom	Microsoft	Intel Windows	Borland	Watcom	Gnu v.3.x	Intel Linux	Microsoft	Intel Windows	Gnu	Intel Linux
bool	2	1	1	1	1	1	1	1	1	1	1	1	1
char	1	1	1	1	1	1	1	1	1	1	1	1	1
wchar_t		2		2	2	2	2	2	2	2	2	4	4
short int	2	2	2	2	2	2	2	2	2	2	2	2	2
int	2	2	2	4	4	4	4	4	4	4	4	4	4
long int	4	4	4	4	4	4	4	4	4	4	4	8	8
__int64				8	8			8	8	8	8	8	8
enum	2	2	1	4	4	4	4	4	4	4	4	4	4
float	4	4	4	4	4	4	4	4	4	4	4	4	4
double	8	8	8	8	8	8	8	8	8	8	8	8	8
long double	10	10	8	8	16	10	8	12	12	8	16	16	16
__m64				8	8					8	8	8	8
__m128				16	16					16	16	16	16
__m256					32					32	32	32	32
pointer	2	2	2	4	4	4	4	4	4	8	8	8	8
far pointer	4	4	4										
function pointer	2	2	2	4	4	4	4	4	4	8	8	8	8
data member pointer (min)	2	4	6	4	4	8	4	4	4	4	4	8	8
data member pointer (max)		4	6	12	12	8	12	4	4	12	12	8	8
member function pointer (min)	2	12	6	4	4	12	4	8	8	8	8	16	16
member function pointer (max)		12	6	16	16	12	16	8	8	24	24	16	16

[www.agner.org/optimize/calling\\_conventions.pdf](http://www.agner.org/optimize/calling_conventions.pdf)

Table 1 shows how many bytes of storage various objects use for different compilers.


- ▶ *Wie sollen die Bytes innerhalb eines Wortes angeordnet werden?*
- ▶ Speicher wort-basiert  $\Leftrightarrow$  Adressierung byte-basiert

Zwei Möglichkeiten / Konventionen:

- ▶ **Big Endian:** Sun, Mac, usw.  
das MSB (*most significant byte*) hat die kleinste Adresse  
das LSB (*least significant byte*) hat die höchste –"
- ▶ **Little Endian:** Alpha, x86  
das MSB hat die höchste, das LSB die kleinste Adresse

satirische Referenz auf Gulliver's Reisen (Jonathan Swift)

# Big- vs. Little Endian



[TA14]

- ▶ Anordnung einzelner Bytes in einem Wort (hier 32 bit)
  - ▶ Big Endian ( $n \dots n + 3$ ): MSB... LSB „String“-Reihenfolge
  - ▶ Little Endian ( $n \dots n + 3$ ): LSB ... MSB „Zahlen“-Reihenfolge
- ▶ beide Varianten haben Vor- und Nachteile
- ▶ ggf. Umrechnung zwischen beiden Systemen notwendig

# Byte-Order: Beispiel


```
int A = 15213;  
int B = -15213;  
long int C = 15213;
```

Dezimal: 15213


Binär: 0011 1011 0110 1101

Hex: 3 B 6 D

Linux/Alpha A Sun A




Linux/Alpha B Sun B



Linux c

Alpha c

Sun c



2-Komplement

Big Endian

Little Endian

[BO15]

# Byte-Order: Beispiel Datenstruktur

```
/* JimSmith.c - example record for byte-order demo */  
  
typedef struct employee {  
    int    age;  
    int    salary;  
    char   name[12];  
} employee_t;  
  
static employee_t jimmy = {  
    23,                // 0x0017  
    50000,            // 0xc350  
    "Jim Smith",     // J=0x4a i=0x69 usw.  
};
```

# Byte-Order: Beispiel x86 und SPARC

```
tams12> objdump -s JimSmith.x86.o
JimSmith.x86.o:      file format elf32-i386

Contents of section .data:
 0000 17000000 50c30000 4a696d20 536d6974  ....P...Jim Smit
 0010 68000000                                     h...

tams12> objdump -s JimSmith.sparc.o
JimSmith.sparc.o:   file format elf32-sparc

Contents of section .data:
 0000 00000017 0000c350 4a696d20 536d6974  ....PJim Smit
 0010 68000000                                     h...
```



- ▶ Byte-Order muss bei Datenübertragung zwischen Rechnern berücksichtigt und eingehalten werden
  
- ▶ Internet-Protokoll (IP) nutzt ein Big Endian Format
- ⇒ auf x86-Rechnern müssen alle ausgehenden und ankommenden Datenpakete umgewandelt werden
  
- ▶ zugehörige Hilfsfunktionen / Makros in `netinet/in.h`
  - ▶ inaktiv auf Big Endian, **byte-swapping** auf Little Endian
  - ▶ `ntohl(x)`: network-to-host-long
  - ▶ `htons(x)`: host-to-network-short
  - ▶ ...

# Beispiel: Byte-Swapping *network to/from host*

Linux: /usr/include/bits/byteswap.h

```
...
/* Swap bytes in 32 bit value.  */
#define __bswap_32(x) \
    (((x) & 0xff000000) >> 24) | (((x) & 0x00ff0000) >> 8) |\
    (((x) & 0x0000ff00) << 8) | (((x) & 0x000000ff) << 24)
...
```

Linux: /usr/include/netinet/in.h

```
...
# if __BYTE_ORDER == __LITTLE_ENDIAN
#   define ntohl(x) __bswap_32 (x)
#   define ntohs(x) __bswap_16 (x)
#   define htonl(x) __bswap_32 (x)
#   define htons(x) __bswap_16 (x)
# endif
...
```

# Programm zum Erkennen der Byte-Order


- ▶ Programm gibt Daten byteweise aus
- ▶ C-spezifische Typ- (Pointer-) Konvertierung
- ▶ Details: Bryant, O'Hallaron: 2.1.4 (Abb. 2.3, 2.4) [BO15]

```
void show_bytes( byte_pointer start, int len ) {
    int i;
    for( i=0; i < len; i++ ) {
        printf( " %.2x", start[i] );
    }
    printf( "\n" );
}

void show_double( double x ) {
    show_bytes( (byte_pointer) &x, sizeof( double ));
}

...
```

# „Misaligned“ Zugriff




[TA14]

- ▶ Beispiel: 8-Byte-Wort in Little Endian Speicher
    - ▶ „aligned“ bezüglich Speicherwort
    - ▶ „non aligned“ an Byte-Adresse 12
  - ▶ Speicher wird (meistens) Byte-weise adressiert aber Zugriffe lesen/schreiben jeweils ein ganzes Wort
- ⇒ was passiert bei „krummen“ (*misaligned*) Adressen?
- ▶ automatische Umsetzung auf mehrere Zugriffe
  - ▶ Programmabbruch


(x86)  
(SPARC)



- ▶ CPU kann im Prinzip alle möglichen Adressen ansprechen
  - ▶ in der Regel: **kein voll ausgebauter Speicher**  
32 bit Adresse entsprechen 4 GiB Hauptspeicher, 64 bit ...
  - ▶ Aufteilung in RAM und ROM-Bereiche
  - ▶ ROM mindestens zum Booten notwendig
  - ▶ zusätzliche Speicherbereiche für „memory mapped“ I/O
- ⇒ „Memory Map“
- ▶ Adressdecoder
  - ▶ Hardwareeinheit
  - ▶ Zuordnung von Adressen zu „realem“ Speicher




# Memory Map: typ. 32-bit System



32-bit ARM Proz.  
4 × 8-bit SRAMs  
4 × 8-bit ROMs

[Fur00]

# Memory Map: Adresdecodierung



[Fur00]




# Memory Map: typ. 16-bit System

- ▶ 16-bit erlaubt 64K Adressen: 0x0000...0xFFFF
- ▶ ROM-Bereich für Boot / Betriebssystemkern
- ▶ RAM-Bereich für Hauptspeicher
- ▶ RAM-Bereich für Interrupt-Tabelle
- ▶ I/O-Bereiche für serielle / parallel Schnittstellen
- ▶ I/O-Bereiche für weitere Schnittstellen


Demo und Beispiele: im RS-Praktikum (64-042)

# Memory Map: Windows 9x




# Memory Map: Windows 9x (cont.)

- ▶ 32-bit Adressen, 4 GiByte Adressraum
- ▶ Aufteilung 2 GiB für Programme, obere 1+1 GiB für Windows
- ▶ Beispiel der Zuordnung, diverse Bereiche für I/O reserviert




## I/O-Speicherbereiche




[00000378 - 0000037F]	ECP-Druckeranschluss (LPT1)
[00000380 - 0000038B]	Hauptplatinenressourcen
[000003B0 - 000003BB]	Intel(R) Q963/Q965 PCI Express Root Port - 2991
[000003B0 - 000003BB]	Radeon X1300/X1550 Series
[000003C0 - 000003DF]	Intel(R) Q963/Q965 PCI Express Root Port - 2991
[000003C0 - 000003DF]	Radeon X1300/X1550 Series
[000003C0 - 000003E7]	Hauptplatinenressourcen
[000003F0 - 000003F5]	Standard-Diskettenlaufwerkcontroller
[000003F6 - 000003F7]	Hauptplatinenressourcen
[000003F7 - 000003F7]	Standard-Diskettenlaufwerkcontroller
[000003F8 - 000003FF]	Kommunikationsanschluss (COM1)
[00000400 - 000004CF]	Hauptplatinenressourcen
[000004D0 - 000004D1]	Programmierbarer Interruptcontroller

- ▶ x86 I/O-Adressraum gesamt nur 64 KiByte
- ▶ je nach Zahl der I/O-Geräte evtl. fast voll ausgenutzt
- ▶ Adressen vom BIOS zugeteilt



später mehr...



[BO15]

- ▶ Cache Strategien
  - ▶ Welche Daten sollen in Cache?
  - ▶ Welche werden aus Cache entfernt?
- ▶ Cache Abbildung: direct-mapped, n-fach assoz., voll assoziativ
- ▶ Cache Organisation: Größe, Wortbreite, etc.

- ▶ Speicher ist nicht unbegrenzt
    - ▶ muss zugeteilt und verwaltet werden
    - ▶ viele Anwendungen werden vom Speicher dominiert
  - ▶ Fehler, die auf Speicher verweisen, sind besonders gefährlich
    - ▶ Auswirkungen sind sowohl zeitlich als auch räumlich entfernt
  - ▶ Speicherleistung ist nicht gleichbleibend
- Wechselwirkungen: Speichersystem  $\Leftrightarrow$  Programme
- ▶ „Cache“- und „Virtual“-Memory Auswirkungen können Performance/Programmleistung stark beeinflussen
  - ▶ Anpassung des Programms an das Speichersystem kann Geschwindigkeit bedeutend verbessern

→ siehe Kapitel „18 Speicherhierarchie“



- ▶ Befehlszyklus
- ▶ Befehlsklassen
- ▶ Registermodell
- ▶ n-Adress Maschine
- ▶ Adressierungsarten



- ▶ Prämisse: von-Neumann Prinzip
  - ▶ Daten und Befehle im gemeinsamen Hauptspeicher
- ▶ Abarbeitung des Befehlszyklus in Endlosschleife
  - ▶ Programmzähler PC adressiert den Speicher
  - ▶ gelesener Wert kommt in das Befehlsregister IR
  - ▶ Befehl decodieren
  - ▶ Befehl ausführen
  - ▶ nächsten Befehl auswählen
- ▶ minimal benötigte Register

PC	Program Counter	Adresse des Befehls
IR	Instruction Register	aktueller Befehl
R0...R31	Registerbank	Rechenregister (Operanden)



# Instruction Fetch

## „Befehl holen“ Phase im Befehlszyklus

1. Programmzähler (PC) liefert Adresse für den Speicher
2. Lesezugriff auf den Speicher
3. Resultat wird im Befehlsregister (IR) abgelegt
4. Programmzähler wird inkrementiert (ggf. auch später)
  - ▶ Beispiel für 32 bit RISC mit 32 bit Befehlen
    - ▶  $IR = MEM[PC]$
    - ▶  $PC = PC + 4$
  - ▶ bei CISC-Maschinen evtl. weitere Zugriffe notwendig, abhängig von der Art (und Länge) des Befehls




# Instruction Decode

„Befehl decodieren“ Phase im Befehlszyklus

- ▷ Befehl steht im Befehlsregister IR
- 1. Decoder entschlüsselt Opcode und Operanden
- 2. leitet Steuersignale an die Funktionseinheiten

## Operand Fetch

- ▶ wird meist zu anderen Phasen hinzugezählt
- RISC: Teil von *Instruction Decode*
- CISC: –"– *Instruction Execute*
1. Operanden holen






# Instruction Execute


## „Befehl ausführen“ Phase im Befehlszyklus

- ▷ Befehl steht im Befehlsregister IR
  - ▷ Decoder hat Opcode und Operanden entschlüsselt
  - ▷ Steuersignale liegen an Funktionseinheiten
  - 1. Ausführung des Befehls durch Aktivierung der Funktionseinheiten
  - 2. ggf. Programmzähler setzen/inkrementieren
- 
- ▶ Details abhängig von der Art des Befehls
  - ▶ Ausführungszeit                    –“–
  - ▶ Realisierung
    - ▶ fest verdrahtete Hardware
    - ▶ mikroprogrammiert




Befehlsklassen	Beispiele
▶ arithmetische Operationen	add, sub, inc, dec, mult, div
logische Operationen	and, or, xor
schiebe Operationen	shl, sra, srl, ror
▶ Vergleichsoperationen	cmpeq, cmpgt, cmplt
▶ Datentransfers	load, store, I/O
▶ Programm-Kontrollfluss	jump, jmqeq, branch, call, return
▶ Maschinensteuerung	trap, halt, (interrupt)
⇒ Befehlssätze und Computerarchitekturen	(Details später)
CISC – Complex Instruction Set Computer	
RISC – Reduced Instruction Set Computer	

- ▷ Befehlsregister IR enthält den aktuellen Befehl
- ▷ z.B. einen 32-bit Wert



Wie soll die Hardware diesen Wert interpretieren?

- ▶ direkt in einer Tabelle nachschauen (Mikrocode-ROM)
  - ▶ Problem: Tabelle müsste  $2^{32}$  Einträge haben
- ⇒ Aufteilung in Felder: Opcode und Operanden
- ⇒ Decodierung über mehrere, kleine Tabellen
- ⇒ unterschiedliche Aufteilung für unterschiedliche Befehle:  
**Befehlsformate**



- ▶ Befehlsformat: Aufteilung in mehrere Felder
  - ▶ Opcode                      eigentlicher Befehl
  - ▶ ALU-Operation            add/sub/incr/shift/usw.
  - ▶ Register-Indizes         Operanden / Resultat
  - ▶ Speicher-Adressen      für Speicherzugriffe
  - ▶ Immediate-Operanden    Werte direkt im Befehl
- ▶ Lage und Anzahl der Felder abhängig vom Befehlssatz



- ▶ MIPS: Beispiel für 32-bit RISC Architekturen
  - ▶ alle Befehle mit 32-bit codiert
  - ▶ nur 3 Befehlsformate (R, I, J)
  
- ▶ D-CORE: Beispiel für 16-bit Architektur
  - ▶ siehe RS-Praktikum (64-042) für Details
  
- ▶ Intel x86: Beispiel für CISC-Architekturen
  - ▶ irreguläre Struktur, viele Formate
  - ▶ mehrere Codierungen für einen Befehl
  - ▶ 1-Byte. . . 36-Bytes pro Befehl



- ▶ festes Befehlsformat
  - ▶ alle Befehle sind 32 Bit lang
- ▶ Opcode-Feld ist immer 6-bit breit
  - ▶ codiert auch verschiedene Adressierungsmodi

## wenige Befehlsformate

- ▶ R-Format
  - ▶ Register-Register ALU-Operationen
- ▶ I-/J-Format
  - ▶ Lade- und Speicheroperationen
  - ▶ alle Operationen mit unmittelbaren Operanden
  - ▶ Jump-Register
  - ▶ Jump-and-Link-Register



# MIPS: Übersicht

„Microprocessor without Interlocked Pipeline Stages“

- ▶ entwickelt an der Univ. Stanford, seit 1982
- ▶ Einsatz: eingebettete Systeme, SGI Workstations/Server
  
- ▶ klassische 32-bit RISC Architektur
- ▶ 32-bit Wortbreite, 32-bit Speicher, 32-bit Befehle
- ▶ 32 Register: R0 ist konstant Null, R1...R31 Universalregister
- ▶ Load-Store Architektur, nur base+offset Adressierung
  
- ▶ sehr einfacher Befehlssatz, 3-Adress-Befehle
- ▶ keinerlei HW-Unterstützung für „komplexe“ SW-Konstrukte
- ▶ SW muss sogar HW-Konflikte („Hazards“) vermeiden
- ▶ Koprozessor-Konzept zur Erweiterung

- ▶ 32 Register, R0...R31, jeweils 32-bit
- ▶ R1 bis R31 sind Universalregister
- ▶ R0 ist konstant Null (ignoriert Schreiboperationen)


▶ R0 Tricks	R5 = -R5	sub	R5, R0, R5
	R4 = 0	add	R4, R0, R0
	R3 = 17	addi	R3, R0, 17
	if (R2 == 0)	bne	R2, R0, label

- ▶ keine separaten Statusflags
- ▶ Vergleichsoperationen setzen Zielregister auf 0 bzw. 1


R1 = (R2 < R3)	slt	R1, R2, R3
----------------	-----	------------



- ▶ Übersicht und Details: [PH16a, PH16b]  
David A. Patterson, John L. Hennessy: *Computer Organization and Design – The Hardware/Software Interface*
- ▶ dort auch hervorragende Erläuterung der Hardwarestruktur
- ▶ klassische fünf-stufige Befehlspipeline
  - ▶ Instruction-Fetch      Befehl holen
  - ▶ Decode                  Decodieren und Operanden holen
  - ▶ Execute                ALU-Operation oder Adressberechnung
  - ▶ Memory                Speicher lesen oder schreiben
  - ▶ Write-Back             Resultat in Register speichern



# MIPS: Hardwarestruktur



[PH16b]

PC  
I-Cache


Register  
(R0 .. R31)

ALUs

Speicher  
D-Cache

# MIPS: Befehlsformate

## Befehl im R-Format



- ▶ op: Opcode      Typ des Befehls      0 = „alu-op“
  - rs: source register 1      erster Operand      23 = „r23“
  - rt: source register 2      zweiter Operand      30 = „r30“
  - rd: destination register      Zielregister      3 = „r3“
  - shift: shift amount      (optionales Shiften)      0 = „0“
  - funct: ALU function      Rechenoperation      34 = „sub“
- ⇒ r3 = r23 - r30      sub r3, r23, r30

# MIPS: Befehlsformate

## Befehl im I-Format




- ▶ op: Opcode      Typ des Befehls    35 = „lw“
  - rs: base register      Basisadresse      8 = „r8“
  - rt: destination register      Zielregister      5 = „r5“
  - addr: address offset      Offset      6 = „6“
- ⇒  $r5 = \text{MEM}[r8+6]$       `lw r5, 6(r8)`


- ▶ 32-bit RISC Architektur, Motorola 1998
- ▶ besonders einfaches Programmiermodell
  - ▶ Program Counter PC
  - ▶ 16 Universalregister R0...R15
  - ▶ Statusregister C („carry flag“)
  - ▶ 16-bit Befehle (um Programmspeicher zu sparen)
- ▶ Verwendung
  - ▶ Mikrocontroller für eingebettete Systeme z.B. „*Smart Cards*“
  - ▶ siehe [en.wikipedia.org/wiki/M.CORE](http://en.wikipedia.org/wiki/M.CORE)

- ▶ ähnlich M·CORE
- ▶ gleiches Registermodell, aber nur 16-bit Wortbreite
  - ▶ Program Counter    PC
  - ▶ 16 Universalregister R0...R15
  - ▶ Statusregister        C („carry flag“)
  
- ▶ Subset der Befehle, einfachere Codierung
- ▶ vollständiger Hardwareaufbau in Hades verfügbar
  - ▶ [HenHA] Hades Demo: `60-dcore/t3/chapter`  
oder Simulator mit Assembler (alt)
    - ▶ `tams.informatik.uni-hamburg.de/publications/onlineDoc`  
(`winT3asm.exe` / `t3asm.jar`)



# D-CORE: Registermodell



- 16 Universalregister
- Programmzähler
- 1 Carry-Flag



- Befehlsregister



- Bus-Interface



► sichtbar für Programmierer: R0...R15, PC und C

Befehl	Funktion
mov	move register
addu, addc	Addition (ohne, mit Carry)
subu	Subtraktion
and, or, xor	logische Operationen
lsl, lsr, asr	logische, arithmetische Shifts
cmpe, cmpne, ...	Vergleichsoperationen
movi, addi, ...	Operationen mit Immediate-Operanden
ldw, stw	Speicherzugriffe, load/store
br, jmp	unbedingte Sprünge
bt, bf	bedingte Sprünge
jsr	Unterprogrammaufruf
trap	Software interrupt
rfi	return from interrupt

# D-CORE: Befehlsformate

## 14.3 Instruction Set Architecture - Befehlsformate

64-040 Rechnerstrukturen




- ▶ 4-bit Opcode, 4-bit Registeradressen
- ▶ einfaches Zerlegen des Befehls in die einzelnen Felder



- ▶ Woher kommen die Operanden / Daten für die Befehle?
    - ▶ Hauptspeicher, Universalregister, Spezialregister
  - ▶ Wie viele Operanden pro Befehl?
    - ▶ 0- / 1- / 2- / 3-Adress Maschinen
  - ▶ Wie werden die Operanden adressiert?
    - ▶ immediate / direkt / indirekt / indiziert / autoinkrement / usw.
- ⇒ wichtige Unterscheidungsmerkmale für Rechnerarchitekturen
- ▶ Zugriff auf Hauptspeicher:  $\approx 100 \times$  langsamer als Registerzugriff
    - ▶ möglichst Register statt Hauptspeicher verwenden (!)
    - ▶ „load/store“-Architekturen

- ▷ Rechner soll „rechnen“ können
- ▷ typische arithmetische Operation nutzt 3 Variablen  
Resultat, zwei Operanden:  $X = Y + Z$   
add r2, r4, r5     $\text{reg2} = \text{reg4} + \text{reg5}$   
„addiere den Inhalt von R4 und R5  
und speichere das Resultat in R2“
- ▶ woher kommen die Operanden?
- ▶ wo soll das Resultat hin?
  - ▶ Speicher
  - ▶ Register
- ▶ entsprechende Klassifikation der Architektur

- ▶ Register (-bank)
  - ▶ liefern Operanden
  - ▶ speichern Resultate
- ▶ interne Hilfsregister
- ▶ ALU, typ. Funktionen:
  - ▶ add, add-carry, sub
  - ▶ and, or, xor
  - ▶ shift, rotate
  - ▶ compare
  - ▶ (floating point ops.)




[TA14]

# Woher kommen die Operanden?

## ▶ typische Architektur

- ▶ von-Neumann Prinzip: alle Daten im Hauptspeicher
- ▶ 3-Adress-Befehle: zwei Operanden, ein Resultat



⇒ „Multiport-Speicher“ mit drei Ports?


- ▶ sehr aufwändig, extrem teuer, trotzdem langsam

⇒ Register im Prozessor zur Zwischenspeicherung!

- ▶ Datentransfer zwischen Speicher und Registern

*Load*             $\text{reg} = \text{MEM}[\text{addr}]$

*Store*     $\text{MEM}[\text{addr}] = \text{reg}$



- ▶ RISC: Rechenbefehle arbeiten *nur* mit Registern
- ▶ CISC: gemischt, Operanden in Registern oder im Speicher

- 3-Adress Format
  - ▶  $X = Y + Z$
  - ▶ sehr flexibel, leicht zu programmieren
  - ▶ Befehl muss 3 Adressen codieren
- 2-Adress Format
  - ▶  $X = X + Z$
  - ▶ eine Adresse doppelt verwendet:  
für Resultat und einen Operanden
  - ▶ Format wird häufig verwendet
- 1-Adress Format
  - ▶  $ACC = ACC + Z$
  - ▶ alle Befehle nutzen das Akkumulator-Register
  - ▶ häufig in älteren / 8-bit Rechnern
- 0-Adress Format
  - ▶  $TOS = TOS + NOS$
  - ▶ Stapelspeicher: *top of stack, next of stack*
  - ▶ Adressverwaltung entfällt
  - ▶ im Compilerbau beliebt

# Beispiel: n-Adress Maschine

Beispiel:  $Z = (A-B) / (C + D * E)$

Hilfsregister: T

3-Adress-Maschine

```
sub Z, A, B
mul T, D, E
add T, C, T
div Z, Z, T
```

2-Adress-Maschine

```
mov Z, A
sub Z, B
mov T, D
mul T, E
add T, C
div Z, T
```

1-Adress-Maschine

```
load D
mul E
add C
stor Z
load A
sub B
div Z
stor Z
```

0-Adress-Maschine

```
push E
push D
mul
push C
add
push B
push A
sub
div
pop Z
```

# Beispiel: Stack-Maschine / 0-Adress Maschine

Beispiel:  $Z = (A-B) / (C + D * E)$

0-Adress-Maschine

push E

push D

mul

push C

add


push B

push A

sub

div

pop Z



- ▶ „immediate“
  - ▶ Operand steht direkt im Befehl
  - ▶ kein zusätzlicher Speicherzugriff
  - ▶ aber Länge des Operanden beschränkt
- ▶ „direkt“
  - ▶ Adresse des Operanden steht im Befehl
  - ▶ keine zusätzliche Adressberechnung
  - ▶ ein zusätzlicher Speicherzugriff
  - ▶ Adressbereich beschränkt
- ▶ „indirekt“
  - ▶ Adresse eines Pointers steht im Befehl
  - ▶ erster Speicherzugriff liest Wert des Pointers
  - ▶ zweiter Speicherzugriff liefert Operanden
  - ▶ sehr flexibel (aber langsam)

- ▶ „register“
  - ▶ wie Direktmodus, aber Register statt Speicher
  - ▶ 32 Register: benötigen 5 bit im Befehl
  - ▶ genug Platz für 2- oder 3-Adress Formate
- ▶ „register-indirekt“
  - ▶ Befehl spezifiziert ein Register
  - ▶ mit der Speicheradresse des Operanden
  - ▶ ein zusätzlicher Speicherzugriff
- ▶ „indiziert“
  - ▶ Angabe mit Register und Offset
  - ▶ Inhalt des Registers liefert Basisadresse
  - ▶ Speicherzugriff auf (Basisadresse+offset)
  - ▶ ideal für Array- und Objektzugriffe
  - ▶ Hauptmodus in RISC-Rechnern (auch: „Versatz-Modus“)

# Immediate Adressierung




1-Wort Befehl




2-Wort Befehl



- ▶ Operand steht direkt im Befehl, kein zusätzlicher Speicherzugriff
- ▶ Länge des Operanden  $<$  (Wortbreite - Opcodebreite)
- ▶ Darstellung größerer Zahlenwerte
  - ▶ 2-Wort Befehle (x86)  
zweites Wort für Immediate-Wert
  - ▶ mehrere Befehle (MIPS, SPARC)  
z.B. obere/untere Hälfte eines Wortes
  - ▶ Immediate-Werte mit zusätzlichem Shift (ARM)




- ▶ Adresse des Operanden steht im Befehl
- ▶ keine zusätzliche Adressberechnung
- ▶ ein zusätzlicher Speicherzugriff: z.B.  $R3 = \text{MEM}[\text{addr32}]$
- ▶ Adressbereich beschränkt, oder 2-Wort Befehl (wie Immediate)




- ▶ Adresse eines Pointers steht im Befehl
- ▶ keine zusätzliche Adressberechnung
- ▶ zwei zusätzliche Speicherzugriffe:  
z.B.  $\text{tmp} = \text{MEM}[\text{addr32}]$     $\text{R3} = \text{MEM}[\text{tmp}]$
- ▶ typische CISC-Adressierungsart, viele Taktzyklen
- ▶ kommt bei RISC-Rechnern nicht vor

## Indexaddressing



## Updateaddressing



► indizierte Adressierung, z.B. für Arrayzugriffe

- $\text{addr} = \langle \text{Sourceregister} \rangle + \langle \text{Basisregister} \rangle$
- $\text{addr} = \langle \text{Sourceregister} \rangle + \text{offset};$   
Sourceregister = addr


# Beispiel: MIPS Adressierungsarten

## 1. Immediate addressing




immediate

## 2. Register addressing




register

## 3. Base addressing




index + offset

## 4. PC-relative addressing



PC + offset

## 5. Pseudodirect addressing



PC<sub>(31..28)</sub> & address



welche Adressierungsarten / -Varianten sind üblich?

- ▶ 0-Adress (Stack-) Maschine      Java virtuelle Maschine
  - ▶ 1-Adress (Akkumulator) Maschine      8-bit Mikrocontroller  
einige x86 Befehle
  - ▶ 2-Adress Maschine      16-bit Rechner  
einige x86 Befehle
  - ▶ 3-Adress Maschine      32-bit RISC
- 
- ▶ CISC Rechner unterstützen diverse Adressierungsarten
  - ▶ RISC meistens nur indiziert mit Offset
  - ▶ siehe [en.wikipedia.org/wiki/Addressing\\_mode](http://en.wikipedia.org/wiki/Addressing_mode)



- ▶ übliche Bezeichnung für die Intel-Prozessorfamilie
- ▶ von 8086, 80286, 80386, 80486, Pentium... Pentium 4, Core 2, Core-i...
- ▶ eigentlich „IA-32“ (Intel architecture, 32-bit)... „IA-64“
  
- ▶ irreguläre Struktur: CISC
- ▶ historisch gewachsen: diverse Erweiterungen (MMX, SSE, ...)
- ▶ Abwärtskompatibilität: IA-64 mit IA-32 Emulation
- ▶ ab 386 auch wie reguläre 8-Register Maschine verwendbar

Hinweis: niemand erwartet, dass Sie sich alle Details merken

# Intel x86: Evolution

Chip	Datum	MHz	Transistoren	Speicher	Anmerkungen
4004	4/1971	0,108	2 300	640 B	erster Mikroprozessor auf einem Chip
8008	4/1972	0,108	3 500	16 KiB	erster 8-bit Mikroprozessor
8080	4/1974	2	6 000	64 KiB	„general-purpose“ CPU auf einem Chip
8086	6/1978	5–10	29 000	1 MiB	erste 16-bit CPU auf einem Chip
8088	6/1979	5–8	29 000	1 MiB	Einsatz im IBM-PC
80286	2/1982	8–12	134 000	16 MiB	„Protected-Mode“
80386	10/1985	16–33	275 000	4 GiB	erste 32-bit CPU
80486	4/1989	25-100	1,2M	4 GiB	integrierter 8K Cache
Pentium	3/1993	60–233	3,1M	4 GiB	zwei Pipelines, später MMX
Pentium Pro	3/1995	150–200	5,5M	4 GiB	integrierter first und second-level Cache
Pentium II	5/1997	233–400	7,5M	4 GiB	Pentium Pro plus MMX
Pentium III	2/1999	450–1 400	9,5–44M	4 GiB	SSE-Einheit
Pentium 4	11/2000	1 300–3 600	42–188M	4 GiB	Hyperthreading
Core-2	5/2007	1 600–3 200	143–410M	4 GiB	64-bit Architektur, Mehrkernprozessoren
Core-i...	11/2008	2,500–3,600	> 700M	64 GiB	Speichercontroller, Taktanpassung
...					GPU, I/O-Contr., Spannungsregelung...


# Beispiel: Core i7-960 Prozessor


14.5 Instruction Set Architecture - Intel x86-Architektur

64-040 Rechnerstrukturen

Taktfrequenz	bis 3,46 GHz
Anzahl der Cores	4 (× 2 Hyperthreading)
QPI Durchsatz (quick path interconnect)	4,8 GT/s
Bus Interface	64 Bits
L1 Cache	4 × 32 KiB I + 32KiB D
L2 Cache	4 × 256 KiB (I+D)
L3 Cache	8192 KiB (I+D)
Prozess	45 nm
Versorgungsspannung	0,8 - 1,375V
Wärmeabgabe	~ 130 W
Performance (SPECint 2006)	~ 38

Quellen: [ark.intel.com](http://ark.intel.com), [www.spec.org](http://www.spec.org)






- ▶ „Little Endian“: LSB eines Wortes bei der kleinsten Adresse

- ▶ Speicher voll byte-adressierbar
- ▶ misaligned Zugriffe langsam

## ▶ Beispiel



[IA64]




# x86: Register

31		15	0
EAX	AX	AH	AL
ECX	CX	CH	CL
EDX	DX	DH	DL
EBX	BX	BH	BL
ESP	SP		
EBP	BP		
ESI	SI		
EDI	DI		
	CS		
	SS		
	DS		
	ES		
	FS		
	GS		
EIP	IP		
EFLAGS			

accumulator  
count: String, Loop  
data, multiply/divide  
base addr  
stackptr  
base of stack segment  
index, string src  
index, string dst  
code segment  
stack segment  
data segment  
extra data segment  
PC  
status



# x86: EFLAGS Register



S Indicates a Status Flag  
C Indicates a Control Flag  
X Indicates a System Flag

 Reserved bit positions. DO NOT USE.  
Always set to values previously read.

# x86: Datentypen

bytes

word

doubleword

quadword

integer

(2-complement b/w/dw/qw)

ordinal

(unsigned b/w/dw/qw)

BCD

(one digit per byte, multiple bytes)

packed BCD

(two digits per byte, multiple bytes)

near pointer

(32 bit offset)

far pointer





(16 bit segment + 32 bit offset)

bit field

bit string

byte string

float / double / extended



## Funktionalität

Datenzugriff	mov, xchg
Stack-Befehle	push, pusha, pop, popa
Typumwandlung	cwd, cdq, cbw (byte→word), movsx,...
Binärarithmetik	add, adc, inc, sub, sbb, dec, cmp, neg, ... mul, imul, div, idiv,...
Dezimalarithmetik	(packed/unpacked BCD) daa, das, aaa,...
Logikoperationen	and, or, xor, not, sal, shr, shr,...
Sprungbefehle	jmp, call, ret, int, iret, loop, loopne,...
String-Operationen	ovs, cmps, scas, load, stos,...
„high-level“	enter (create stack frame),...
diverses	lahf (load AH from flags),...
Segment-Register	far call, far ret, lds (load data pointer)

- ▶ CISC: zusätzlich diverse Ausnahmen/Spezialfälle

▶ außergewöhnlich komplexes Befehlsformat

- |                           |                                  |
|---------------------------|----------------------------------|
| 1. prefix                 | repeat / segment override / etc. |
| 2. opcode                 | eigentlicher Befehl              |
| 3. register specifier     | Ziel / Quellregister             |
| 4. address mode specifier | diverse Varianten                |
| 5. scale-index-base       | Speicheradressierung             |
| 6. displacement           | Offset                           |
| 7. immediate operand      |                                  |

▶ außer dem Opcode alle Bestandteile optional

▶ unterschiedliche Länge der Befehle, von 1...36 Bytes

⇒ extrem aufwändige Decodierung

⇒ CISC – **C**omplex **I**nstruction **S**et **C**omputer


# x86: Befehlsformat-Modifizier („prefix“)

- ▶ alle Befehle können mit Modifiern ergänzt werden

segment override	Adresse aus angewähltem Segmentregister
address size	Umschaltung 16/32-bit Adresse
operand size	Umschaltung 16/32-bit Operanden
repeat	Stringoperationen: für alle Elemente
lock	Speicherschutz bei Multiprozessorsystemen

# x86 Befehlscodierung: Beispiele

a. JE EIP + displacement




[PH16b]

b. CALL



c. MOV EBX, [EDI + 45]



- ▶ 1 Byte. . . 36 Bytes
- ▶ vollkommen irregulär
- ▶ w: Auswahl 16/32 bit

d. PUSH ESI



e. ADD EAX, #6765



f. TEST EDX, #42



# x86 Befehlscodierung: Beispiele (cont.)

Instruction	Function
JE name	If equal (CC) EIP = name; EIP - 128 ≤ name < EIP + 128
JMP name	{EIP = NAME};
CALL name	SP = SP - 4; M[SP] = EIP + 5; EIP = name;
MOVW EBX,[EDI + 45]	EBX = M [EDI + 45]
PUSH ESI	SP = SP - 4; M[SP] = ESI
POP EDI	EDI = M[SP]; SP = SP + 4
ADD EAX,#6765	EAX = EAX + 6765
TEST EDX,#42	Set condition codea (flags) with EDX & 42
MOVSL	M[EDI] = M[ESI]; EDI = EDI + 4; ESI = ESI + 4

[PH16b]

addr	opcode	assembler	c quellcode
		<b>.file</b> "hello.c"	
		<b>.text</b>	
0000	48656C6C 6F207838 36210A00	<b>.string</b> "Hello x86!\\n"	
		<b>.text</b>	
		print:	
0000	55	<b>pushl %ebp</b>	void print( char* s ) {
0001	89E5	<b>movl %esp,%ebp</b>	
0003	53	<b>pushl %ebx</b>	
0004	8B5D08	<b>movl 8(%ebp),%ebx</b>	
0007	803B00	<b>cmpb \$0,(%ebx)</b>	while( *s != 0 ) {
000a	7418	<b>je .L18</b>	
		<b>.align 4</b>	
		<b>.L19:</b>	
000c	A100000000	<b>movl stdout,%eax</b>	putc( *s, stdout );
0011	50	<b>pushl %eax</b>	
0012	0FBEB3	<b>movsbl (%ebx),%eax</b>	
0015	50	<b>pushl %eax</b>	
0016	E8FCFFFFFF	<b>call _IO_putc</b>	
001b	43	<b>incl %ebx</b>	s++;
001c	83C408	<b>addl \$8,%esp</b>	}
001f	803B00	<b>cmpb \$0,(%ebx)</b>	
0022	75E8	<b>jne .L19</b>	
		<b>.L18:</b>	
0024	8B5DFC	<b>movl -4(%ebp),%ebx</b>	}
0027	89EC	<b>movl %ebp,%esp</b>	
0029	5D	<b>popl %ebp</b>	
002a	C3	<b>ret</b>	

# x86: Assembler-Beispiel main(...)

14.5 Instruction Set Architecture - Intel x86-Architektur


64-040 Rechnerstrukturen

addr	opcode	assembler	c quellcode
		.Lfe1:	
		.Lscope0:	
002b	908D7426	.align 16	
	00		
		main:	
0030	55	pushl %ebp	int main( int argc, char** argv ) {
0031	89E5	movl %esp,%ebp	
0033	53	pushl %ebx	
0034	BB00000000	movl \$.LC0,%ebx	print( "Hello x86!\n" );
0039	803D0000	cmpb \$0, .LC0	
	000000		
0040	741A	je .L26	
0042	89F6	.align 4	
		.L24:	
0044	A100000000	movl stdout,%eax	
0049	50	pushl %eax	
004a	0FBEO3	movsbl (%ebx),%eax	
004d	50	pushl %eax	
004e	E8FCFFFFFF	call _IO_putc	
0053	43	incl %ebx	
0054	83C408	addl \$8,%esp	
0057	803B00	cmpb \$0,(%ebx)	
005a	75E8	jne .L24	
		.L26:	
005c	31C0	xorl %eax,%eax	return 0;
005e	8B5DFC	movl -4(%ebp),%ebx	}
0061	89EC	movl %ebp,%esp	
0063	5D	popl %ebp	
0064	C3	ret	



## Kriterien für einen *guten* Befehlssatz

- ▶ vollständig: alle notwendigen Instruktionen verfügbar
- ▶ orthogonal: keine zwei Instruktionen leisten das Gleiche
- ▶ symmetrisch: z.B. Addition  $\Leftrightarrow$  Subtraktion
- ▶ adäquat: technischer Aufwand entsprechend zum Nutzen
- ▶ effizient: kurze Ausführungszeiten



Statistiken zeigen: Dominanz der einfachen Instruktionen

► x86-Prozessor

	Anweisung	Ausführungshäufigkeit %
1.	load	22 %
2.	conditional branch	20 %
3.	compare	16 %
4.	store	12 %
5.	add	8 %
6.	and	6 %
7.	sub	5 %
8.	move reg-reg	4 %
9.	call	1 %
10.	return	1 %
Total		96 %

# Bewertung der ISA (cont.)


Instruction	compress	eqntott	espresso	gcc (cc1)	li	Int. average
load	20.8%	18.5%	21.9%	24.9%	23.3%	22%
store	13.8%	3.2%	8.3%	16.6%	18.7%	12%
add	10.3%	8.8%	8.15%	7.6%	6.1%	8%
sub	7.0%	10.6%	3.5%	2.9%	3.6%	5%
mul				0.1%		0%
div						0%
compare	8.2%	27.7%	15.3%	13.5%	7.7%	16%
mov reg-reg	7.9%	0.6%	5.0%	4.2%	7.8%	4%
load imm	0.5%	0.2%	0.6%	0.4%		0%
cond. branch	15.5%	28.6%	18.9%	17.4%	15.4%	20%
uncond. branch	1.2%	0.2%	0.9%	2.2%	2.2%	1%
call	0.5%	0.4%	0.7%	1.5%	3.2%	1%
return, jmp indirect	0.5%	0.4%	0.7%	1.5%	3.2%	1%
shift	3.8%		2.5%	1.7%		1%
and	8.4%	1.0%	8.7%	4.5%	8.4%	6%
or	0.6%		2.7%	0.4%	0.4%	1%
other (xor, not, . . .)	0.9%		2.2%	0.1%		1%
load FP						0%
store FP						0%
add FP						0%
sub FP						0%
mul FP						0%
div FP						0%
compare FP						0%
mov reg-reg FP						0%
other (abs, sqrt, . . .)						0%

Figure D.15 80x86 instruction mix for five SPECint92 programs.


[HP12]

## ► MIPS-Prozessor

[HP12]



SPECint2000 (96%)



SPECfp2000 (97%)

- ca. 80% der Berechnungen eines typischen Programms verwenden nur ca. 20% der Instruktionen einer CPU
- am häufigsten gebrauchten Instruktionen sind einfache Instruktionen: load, store, add...

⇒ Motivation für RISC

Rechnerarchitekturen mit irregulärem, komplexem Befehlsatz und (unterschiedlich) langer Ausführungszeit

- ▶ aus der Zeit der ersten Großrechner, 60er Jahre
- ▶ Programmierung auf Assemblerebene
- ▶ Komplexität durch sehr viele (mächtige) Befehle umgehen

typische Merkmale

- ▶ Instruktionssätze mit mehreren hundert Befehlen ( $> 300$ )
- ▶ unterschiedlich lange Instruktionsformate: 1...n-Wort Befehle
  - ▶ komplexe Befehlskodierung
  - ▶ mehrere Schreib- und Lesezugriffe pro Befehl
- ▶ viele verschiedene Datentypen

- ▶ sehr viele Adressierungsarten, -Kombinationen
  - ▶ fast alle Befehle können auf Speicher zugreifen
  - ▶ Mischung von Register- und Speicheroperanden
  - ▶ komplexe Adressberechnung
- ▶ Unterprogrammaufrufe: über Stack
  - ▶ Übergabe von Argumenten
  - ▶ Speichern des Programmzählers
  - ▶ explizite „Push“ und „Pop“ Anweisungen
- ▶ Zustandscodes („*Flags*“)
  - ▶ implizit gesetzt durch arithmetische und logische Anweisungen

## Vor- / Nachteile

- + nah an der Programmiersprache, einfacher Assembler
- + kompakter Code: weniger Befehle holen, kleiner I-Cache
- Befehlssatz vom Compiler schwer auszunutzen
- Ausführungszeit abhängig von: Befehl, Adressmodi. . .
- Instruktion holen schwierig, da variables Instruktionsformat
- Speicherhierarchie schwer handhabbar: Adressmodi
- Pipelining schwierig

## Beispiele

- ▶ Intel x86 / IA-64, Motorola 68 000, DEC Vax



- ▶ ein Befehl kann nicht in einem Takt abgearbeitet werden
- ⇒ Unterteilung in Mikroinstruktionen ( $\varnothing$  5...7)
- ▶ Ablaufsteuerung durch endlichen Automaten
  - ▶ meist als ROM (RAM) implementiert, das *Mikroprogrammwort* beinhaltet
1. horizontale Mikroprogrammierung
- ▶ langes Mikroprogrammwort (ROM-Zeile)
  - ▶ steuert direkt alle Operationen
  - ▶ Spalten entsprechen: Kontrollleitungen und Folgeadressen

## 2. vertikale Mikroprogrammierung

- ▶ kurze Mikroprogrammworter
- ▶ Spalten enthalten Mikrooperationscode
- ▶ mehrstufige Decodierung für Kontrollleitungen

+ CISC-Befehlssatz mit wenigen Mikrobefehlen realisieren


+ bei RAM: Mikrobefehlssatz austauschbar

– (mehrstufige) ROM/RAM Zugriffe: zeitaufwändig


▶ horizontale Mikroprog.

▶ vertikale Mikroprog.

# horizontale Mikroprogrammierung



# vertikale Mikroprogrammierung



oft auch: „**Regular Instruction Set Computer**“

- ▶ Grundidee: Komplexitätsreduktion in der CPU
- ▶ seit den 80er Jahren: „RISC-Boom“
  - ▶ internes Projekt bei IBM
  - ▶ von Hennessy (Stanford) und Patterson (Berkeley) publiziert
- ▶ Hochsprachen und optimierende Compiler
  - ⇒ kein Bedarf mehr für mächtige Assemblerbefehle
  - ⇒ pro Assemblerbefehl muss nicht mehr „möglichst viel“ lokal in der CPU gerechnet werden (CISC Mikroprogramm)

Beispiele

- ▶ IBM 801, MIPS, SPARC, DEC Alpha, ARM

typische Merkmale

- ▶ reduzierte Anzahl einfacher Instruktionen (z.B. 128)
  - ▶ benötigen in der Regel mehr Anweisungen für eine Aufgabe
  - ▶ werden aber mit kleiner, schneller Hardware ausgeführt

- ▶ reguläre Struktur, z.B. 32-bit Wortbreite, 32-bit Befehle
- ▶ nur ein-Wort Befehle
- ▶ alle Befehle in gleicher Zeit ausführbar  $\Rightarrow$  Pipeline-Verarbeitung
- ▶ Speicherzugriff *nur* durch „Load“ und „Store“ Anweisungen
  - ▶ alle anderen Operationen arbeiten auf Registern
  - ▶ keine Speicheroperanden
- ▶ Register-orientierter Befehlssatz
  - ▶ viele universelle Register, keine Spezialregister ( $\geq 32$ )
  - ▶ oft mehrere (logische) *Registersätze*: Zuordnung zu Unterprogrammen, Tasks etc.
- ▶ Unterprogrammaufrufe: über Register
  - ▶ Register für Argumente, „Return“-Adressen, Zwischenergebnisse
- ▶ keine Zustandscodes („*Flags*“)
  - ▶ spezielle Testanweisungen
  - ▶ speichern Resultat direkt im Register
- ▶ optimierende Compiler statt Assemblerprogrammierung

## Vor- / Nachteile

- + fest-verdrahtete Logik, kein Mikroprogramm
- + einfache Instruktionen, wenige Adressierungsarten
- + Pipelining gut möglich
- + Cycles per Instruction = 1  
in Verbindung mit Pipelining: je Takt (mind.) ein neuer Befehl
- längerer Maschinencode
- viele Register notwendig
- ▶ optimierende Compiler nötig / möglich
- ▶ High-performance Speicherhierarchie notwendig

## ursprüngliche Debatte

- ▶ streng geteilte Lager
- ▶ pro CISC: einfach für den Compiler; weniger Code Bytes
- ▶ pro RISC: besser für optimierende Compiler;  
schnelle Abarbeitung auf einfacher Hardware

## aktueller Stand


- ▶ Grenzen verwischen
  - ▶ RISC-Prozessoren werden komplexer
  - ▶ CISC-Prozessoren weisen RISC-Konzepte oder gar RISC-Kern auf
- ▶ für Desktop Prozessoren ist die Wahl der ISA kein Thema
  - ▶ Code-Kompatibilität ist sehr wichtig!
  - ▶ mit genügend Hardware wird alles schnell ausgeführt
- ▶ eingebettete Prozessoren: eindeutige RISC-Orientierung
  - + kleiner, billiger, weniger Leistungsverbrauch



- ▶ Restriktionen durch Hardware abgeschwächt
- ▶ Code-Kompatibilität leichter zu erfüllen
  - ▶ Emulation in Firm- und Hardware
- ▶ Intel bewegt sich weg von IA-32
  - ▶ erlaubt nicht genug Parallelität


hat IA-64 eingeführt („Intel Architecture 64-bit“)

- ⇒ neuer Befehlssatz mit expliziter Parallelität (EPIC)
- ⇒ 64-bit Wortgrößen (überwinden Adressraumlimits)
- ⇒ benötigt hoch entwickelte Compiler





- [BO15] R.E. Bryant, D.R. O'Hallaron:  
*Computer systems – A programmers perspective.*  
3rd global ed., Pearson Education Ltd., 2015.  
ISBN 978–1–292–10176–7. [csapp.cs.cmu.edu](http://csapp.cs.cmu.edu)
- [TA14] A.S. Tanenbaum, T. Austin: *Rechnerarchitektur –  
Von der digitalen Logik zum Parallelrechner.*  
6. Auflage, Pearson Deutschland GmbH, 2014.  
ISBN 978–3–86894–238–5



- [PH16a] D.A. Patterson, J.L. Hennessy: *Computer Organization and Design – The Hardware Software Interface: ARM Edition*. Morgan Kaufmann Publishers Inc., 2016. ISBN 978-0-12-801733-3
- [PH16b] D.A. Patterson, J.L. Hennessy: *Rechnerorganisation und Rechnerentwurf – Die Hardware/Software-Schnittstelle*. 5. Auflage, Oldenbourg, 2016. ISBN 978-3-11-044605-0
- [HP12] J.L. Hennessy, D.A. Patterson: *Computer architecture – A quantitative approach*. 5th edition, Morgan Kaufmann Publishers Inc., 2012. ISBN 978-0-12-383872-8

- [Fur00] S. Furber: *ARM System-on-Chip Architecture*.  
2nd edition, Pearson Education Limited, 2000.  
ISBN 978-0-201-67519-1
- [HenHA] N. Hendrich: *HADES — HAMBURG DEsign System*.  
Universität Hamburg, FB Informatik, Lehrmaterial.  
[tams.informatik.uni-hamburg.de/applets/hades](http://tams.informatik.uni-hamburg.de/applets/hades)
- [IA64] *Intel 64 and IA-32 Architectures Software Developer's Manual – Volume 1: Basic Architecture*.  
Intel Corp.; Santa Clara, CA.  
[www.intel.de/content/www/de/de/processors/architectures-software-developer-manuals.html](http://www.intel.de/content/www/de/de/processors/architectures-software-developer-manuals.html)



1. Einführung
2. Digitalrechner
3. Moore's Law
4. Information
5. Ziffern und Zahlen
6. Arithmetik
7. Zeichen und Text
8. Logische Operationen
9. Codierung
10. Schaltfunktionen
11. Schaltnetze
12. Schaltwerke
13. Rechnerarchitektur





## 14. Instruction Set Architecture

## 15. Assembler-Programmierung

### Motivation

### Grundlagen der Assemblerebene

### x86 Assemblerprogrammierung

- Elementare Befehle und Adressierungsarten

- Operationen

- Kontrollfluss

- Sprungbefehle und Schleifen

- Mehrfachverzweigung (Switch)

- Funktionsaufrufe und Stack

### Speicherverwaltung

- Elementare Datentypen

- Arrays

- Strukturen

- Objektorientierte Konzepte

### Linker und Loader






Dynamische Speicherverwaltung  
Puffer-Überläufe  
Literatur

16. Pipelining

17. Parallelarchitekturen

18. Speicherhierarchie






[BO15]

- ▶ verschiedene Repräsentationen des Programms
  - ▶ Hochsprache
  - ▶ Assembler
  - ▶ Maschinensprache
- ▶ Ausführung der Maschinensprache
  - ▶ von-Neumann Zyklus: Befehl holen, decodieren, ausführen
  - ▶ reale oder virtuelle Maschine

# Wiederholung: Kompilierungssystem (cont.)



```
temp = v[k];  
v[k] = v[k+1];  
v[k+1] = temp;
```

```
lw $15, 0($2)  
lw $16, 4($2)  
sw $16, 0($2)  
sw $15, 4($2)
```

```
0000 1001 1100 0110 1010 1111 0101 1000  
1010 1111 0101 1000 0000 1001 1100 0110  
1100 0110 1010 1111 0101 1000 0000 1001  
0101 1000 0000 1001 1100 0110 1010 1111
```

```
ALUOP[0:3] <= InstReg[9:11] & MASK
```

[PH16b]

Programme werden nur noch selten in Assembler geschrieben

- ▶ Programmentwicklung in Hochsprachen weit produktiver
- ▶ Compiler/Tools oft besser als handcodierter Assembler


aber **Grundwissen** bleibt trotzdem **unverzichtbar**

- ▶ Verständnis des Ausführungsmodells auf der Maschinenebene
- ▶ Programmverhalten bei Fehlern / Debugging
  - ▶ das High-Level Sprachmodell ist dort nicht anwendbar
- ▶ Programmleistung verstärken
  - ▶ Ursachen für Programm-Ineffizienz verstehen
  - ▶ effiziente „maschinengerechte“ Datenstrukturen / Algorithmen
- ▶ Systemsoftware implementieren
  - ▶ Compilerbau: Maschinencode als Ziel
  - ▶ Betriebssysteme implementieren (Prozesszustände verwalten)
  - ▶ Gerätetreiber schreiben

- ▶ Grundverständnis der Programmausführung
    - ▶ Umsetzung arithmetisch/logischer Operationen
    - ▶ Umsetzung der gängigen Kontrollstrukturen:  
(mehrfach) Verzweigungen, (bedingte) Sprünge, Schleifen
    - ▶ Datenstrukturen
    - ▶ ein- und mehrdimensionale Arrays
  - ▶ Funktionsaufrufe
    - ▶ Funktionsparameter
    - ▶ lokale Variablen
    - ▶ rekursive Funktionen
  - ▶ Grundlagen dynamischer Speicherverwaltung
  - ▶ Funktionsbibliotheken
  - ▶ Umsetzung objektorientierter Konzepte im Rechner
- Stack  
by-value, by-reference
- Heap  
Linker  
vtable

- ▶ Speicher aufgeteilt in mehrere Regionen
  - ▶ Programmcode
  - ▶ Funktionsbibliotheken, Linker und Loader
  - ▶ Stack mit Funktionsaufrufen und lokalen Variablen
  - ▶ statisch allozierte Daten und globale Variablen
  - ▶ dynamisch allozierte Daten
  - ▶ Umsetzung objektorientierter Konzepte
  - ▶ Interrupts, Exceptions, System-Calls
- ▶ Programmierfehler und Sicherheitslücken
  - ▶ aktuelle Rechner bieten keinen/kaum Speicherschutz
  - ▶ geschützte Systeme ("capabilities") bisher am Markt gescheitert
  - ▶ fehlerhafte dynamische Speicherverwaltung
  - ▶ Pufferüberläufe, Stack-allocated Daten
  - ▶ Ausnutzen durch bösartigen Code


- ▶ Beschränkung auf wesentliche Konzepte
  - ▶ GNU Assembler für x86 (32-bit)
  - ▶ nur ein Datentyp: 32-bit Integer (long)
  - ▶ nur kleiner Subset des gesamten Befehlssatzes
  
- ▶ diverse nicht behandelte Themen
  - ▶ Makros
  - ▶ Implementierung eines Assemblers (2-pass)
  - ▶ Tipps für effizientes Programmieren
  - ▶ Befehle für die Systemprogrammierung (supervisor mode)
  - ▶ x86 Gleitkommabefehle
  - ▶ ...



# Beobachtbare Zustände (Assemblersicht)

- ▶ Programmzähler (*Instruction Pointer*) x86 eip Register
  - ▶ Adresse der nächsten Anweisung
- ▶ Registerbank eax...ebp Register
  - ▶ häufig benutzte Programmdaten
- ▶ Zustandscodes EFLAGS Register
  - ▶ gespeicherte Statusinformationen über die letzte arithmetische Operation
  - ▶ für bedingte Sprünge benötigt (*Conditional Branch*)
- ▶ Speicher
  - ▶ byteweise adressierbares Array
  - ▶ Code, Nutzerdaten, (einige) OS Daten
  - ▶ beinhaltet Kellerspeicher zur Unterstützung von Abläufen

# Umwandlung von C in Objektcode



[BO15]

# Kompilieren zu Assemblercode: Funktion sum()

code.c

```
int sum(int x, int y)
{
    int t = x+y;
    return t;
}
```

[BO15]

- ▶ Befehl `gcc -O -S code.c`
- ▶ Erzeugt `code.s`

code.s

```
_sum:
    pushl %ebp
    movl %esp,%ebp
    movl 12(%ebp),%eax
    addl 8(%ebp),%eax
    movl %ebp,%esp
    popl %ebp
    ret
```



- ▶ hardwarenahe Programmierung: Zugriff auf kompletten Befehlssatz und alle Register einer Maschine
- ▶ je ein Befehl pro Zeile
  - ▶ **Mnemonics** für die einzelnen Maschinenbefehle
  - ▶ Konstanten als Dezimalwerte oder Hex-Werte
  - ▶ eingängige Namen für alle Register
  - ▶ Adressen für alle verfügbaren Adressierungsarten
  - ▶ Konvention bei gcc/gas x86: Ziel einer Operation steht rechts
- ▶ symbolische **Label** für Sprungadressen
  - ▶ Verwendung in Sprungbefehlen
  - ▶ globale Label definieren Einsprungpunkte für den Linker/Loader

- ▶ nur die von der Maschine unterstützten „primitiven“ Daten
- ▶ keine Aggregattypen wie Arrays, Strukturen, oder Objekte
  - ▶ nur fortlaufend adressierbare Bytes im Speicher
- ▶ Ganzzahl-Daten, z.B. 1, 2, 4, oder 8 Bytes
  - ▶ Datenwerte für Variablen
  - ▶ positiv oder vorzeichenbehaftet
  - ▶ Textzeichen (ASCII, Unicode)

8...64 bits  
int/long/long long  
signed/unsigned  
char
- ▶ Gleitkomma-Daten mit 4 oder 8 Bytes  

float/double
- ▶ Adressen bzw. „Pointer“  

untypisierte Adressenverweise



- ▶ arithmetische/logische Funktionen auf Registern und Speicher
  - ▶ Addition/Subtraktion, Multiplikation, usw.
  - ▶ bitweise logische und Schiebe-Operationen
- ▶ Datentransfer zwischen Speicher und Registern
  - ▶ Daten aus Speicher in Register laden
  - ▶ Registerdaten im Speicher ablegen
  - ▶ ggf. auch Zugriff auf Spezial-/OS-register
- ▶ Kontrolltransfer
  - ▶ unbedingte / bedingte Sprünge
  - ▶ Unterprogrammaufrufe: Sprünge zu/von Prozeduren
  - ▶ Interrupts, Exceptions, System-Calls
  
- ▶ Makros: Folge von Assemblerbefehlen

# Objektcode: Funktion sum()

- ▶ 13 Bytes Programmcode
- ▶ x86-Instruktionen mit 1-, 2- oder 3 Bytes  
Erklärung s.u.
- ▶ Startadresse: 0x401040
- ▶ vom Compiler/Assembler gewählt

**0x401040 <sum> :**  
**0x55**  
**0x89**  
**0xe5**  
**0x8b**  
**0x45**  
**0x0c**  
**0x03**  
**0x45**  
**0x08**  
**0x89**  
**0xec**  
**0x5d**  
**0xc3**



## Assembler

- ▶ übersetzt `.s` zu `.o`
- ▶ binäre Codierung jeder Anweisung
- ▶ (fast) vollständiges Bild des ausführbaren Codes
- ▶ Verknüpfungen zwischen Code in verschiedenen Dateien fehlen

## Linker / Binder

- ▶ löst Referenzen zwischen Dateien auf
- ▶ kombiniert mit statischen Laufzeit-Bibliotheken
  - ▶ z.B. Code für `malloc`, `printf`
- ▶ manche Bibliotheken sind *dynamisch* verknüpft
  - ▶ Verknüpfung wird zur Laufzeit erstellt

# Beispiel: Maschinenbefehl für Addition

## ▶ C-Code

```
int t = x+y;
```

- ▶ addiert zwei Ganzzahlen mit Vorzeichen

## ▶ Assembler

```
addl 8(%ebp), %eax
```

- ▶ Addiere zwei 4-Byte Integer
  - ▶ long Wörter (für gcc)
  - ▶ keine signed/unsigned Unterscheidung

**Similar to  
expression  
x += y**

## ▶ Operanden

x: Register %eax  
y: Speicher M[%ebp+8]  
t: Register %eax  
Ergebnis in %eax

## ▶ Objektcode (x86-Befehlssatz)

```
0x401046: 03 45 08
```

- ▶ 3-Byte Befehl
- ▶ Speicheradresse 0x401046

```
00401040 <_sum>:  
0:      55                push   %ebp  
1:      89 e5             mov    %esp, %ebp  
3:      8b 45 0c          mov    0xc(%ebp), %eax  
6:      03 45 08          add    0x8(%ebp), %eax  
9:      89 ec             mov    %ebp, %esp  
b:      5d                pop    %ebp  
c:      c3                ret  
d:      8d 76 00          lea   0x0(%esi), %esi
```

[BO15]

- ▶ `objdump -d ...`
  - ▶ Werkzeug zur Untersuchung des Objektcodes
  - ▶ rekonstruiert aus Binärcode den Assemblercode
  - ▶ kann auf vollständigem, ausführbarem Programm (a.out) oder einer .o Datei ausgeführt werden

## Object

0x401040:  
0x55  
0x89  
0xe5  
0x8b  
0x45  
0x0c  
0x03  
0x45  
0x08  
0x89  
0xec  
0x5d  
0xc3

## Disassembled

```
0x401040 <sum>:      push   %ebp
0x401041 <sum+1>:     mov    %esp,%ebp
0x401043 <sum+3>:     mov    0xc(%ebp),%eax
0x401046 <sum+6>:     add   0x8(%ebp),%eax
0x401049 <sum+9>:     mov    %ebp,%esp
0x40104b <sum+11>:    pop   %ebp
0x40104c <sum+12>:    ret
0x40104d <sum+13>:    lea   0x0(%esi),%esi
```

## **gdb Debugger**

```
gdb p
disassemble sum
```

- Disassemble procedure

```
x/13b sum
```

- Examine the 13 bytes starting at sum

# Was kann „disassembliert“ werden?

```
% objdump -d WINWORD.EXE

WINWORD.EXE:      file format pei-i386

No symbols in "WINWORD.EXE".
Disassembly of section .text:

30001000 <.text>:
30001000:  55                push   %ebp
30001001:  8b ec            mov    %esp, %ebp
30001003:  6a ff            push   $0xffffffff
30001005:  68 90 10 00 30   push   $0x30001090
3000100a:  68 91 dc 4c 30   push   $0x304cdc91
```

[BO15]

- ▶ alles, was als ausführbarer Code interpretiert werden kann
- ▶ Disassembler untersucht Bytes und rekonstruiert Assemblerquelle (soweit wie möglich)



- ▶ Adressierungsarten
- ▶ arithmetische Operationen
- ▶ Statusregister
- ▶ Umsetzung von Programmstrukturen

## Einschränkungen

- ▶ Beispiele nutzen nur die 32-bit (long) Datentypen
  - ▶ x86 wird wie 8-Register 32-bit Maschine benutzt (=RISC)
  - ▶ CISC Komplexität und Tricks bewusst vermieden
- ▶ Beispiele nutzen gcc/gas Syntax (vs. Microsoft, Intel)

Grafiken und Beispiele dieses Abschnitts sind aus **R.E. Bryant**,  
**D.R. O'Hallaron**: *Computer systems – A programmers perspective* [BO15],  
bzw. dem zugehörigen Foliensatz

- ▶ Format: `movl <src>, <dst>`
- ▶ transferiert ein 4-Byte „long“ Wort
- ▶ sehr häufige Instruktion
  
- ▶ Typ der Operanden
  - ▶ Immediate: Konstante, ganzzahlig
    - ▶ wie C-Konstante, aber mit dem Präfix \$
    - ▶ z.B.: `$0x400`, `$-533`
    - ▶ codiert mit 1, 2 oder 4 Bytes
  - ▶ Register: 8 Ganzzahl-Register
    - ▶ `%esp` und `%ebp` für spezielle Aufgaben reserviert
    - ▶ z.T. Spezialregister für andere Anweisungen
  - ▶ Speicher: 4 konsekutive Speicherbytes
    - ▶ zahlreiche Adressmodi

`%eax`

`%edx`

`%ecx`

`%ebx`

`%esi`

`%edi`

`%esp`

`%ebp`

# movl Operanden-Kombinationen

15.3.1 Assembler-Programmierung - x86 Assemblerprogrammierung - Elementare Befehle und Adressierungsarten 64-040 Rechnerstrukturen

	Source	Destination	C Analogon
movl	<i>Imm</i>	<i>Reg</i>	movl \$0x4,%eax      temp = 0x4;
		<i>Mem</i>	movl \$-147,(%eax)    *p = -147;
	<i>Reg</i>	<i>Reg</i>	movl %eax,%edx       temp2 = temp1;
		<i>Mem</i>	movl %eax,(%edx)     *p = temp;
	<i>Mem</i>	<i>Reg</i>	movl (%eax),%edx     temp = *p;



# movl: Operanden/Adressierungsarten

15.3.1 Assembler-Programmierung - x86 Assemblerprogrammierung - Elementare Befehle und Adressierungsarten 64-040 Rechnerstrukturen

- ▶ Immediate:  $\$x \rightarrow x$ 
  - ▶ positiver (oder negativer) Integerwert
- ▶ Register:  $\%R \rightarrow \text{Reg}[R]$ 
  - ▶ Inhalt eines der 8 Universalregister `eax...ebp`
- ▶ Normal:  $(R) \rightarrow \text{Mem}[\text{Reg}[R]]$ 
  - ▶ Register R spezifiziert die Speicheradresse
  - ▶ Beispiel: `movl (%ecx), %eax`
- ▶ Displacement:  $D(R) \rightarrow \text{Mem}[\text{Reg}[R]+D]$ 
  - ▶ Register R
  - ▶ Konstantes „Displacement“ D spezifiziert den „offset“
  - ▶ Beispiel: `movl 8(%ebp), %edx`

# Beispiel: Funktion swap()

15.3.1 Assembler-Programmierung - x86 Assemblerprogrammierung - Elementare Befehle und Adressierungsarten 64-040 Rechnerstrukturen

```
void swap(int *xp, int *yp)
{
    int t0 = *xp;
    int t1 = *yp;
    *xp = t1;
    *yp = t0;
}
```

Nutzung der Register: ecx: yp  
edx: xp  
eax: t1  
ebx: t0

swap:

```
    pushl %ebp
    movl %esp, %ebp
    pushl %ebx
```

} Set Up

```
    movl 12(%ebp), %ecx
    movl 8(%ebp), %edx
    movl (%ecx), %eax
    movl (%edx), %ebx
    movl %eax, (%edx)
    movl %ebx, (%ecx)
```

} Body

```
    movl -4(%ebp), %ebx
    movl %ebp, %esp
    popl %ebp
    ret
```

} Finish

## ▶ allgemeine Form

- ▶  $\text{Imm}(\text{Rb}, \text{Ri}, \text{S}) \rightarrow \text{Mem}[\text{Reg}[\text{Rb}] + \text{S} * \text{Reg}[\text{Ri}] + \text{Imm}]$ 
  - ▶  $\langle \text{Imm} \rangle$  Offset
  - ▶  $\langle \text{Rb} \rangle$  Basisregister: eines der 8 Integer-Register
  - ▶  $\langle \text{Ri} \rangle$  Indexregister: jedes außer %esp  
%ebp grundsätzlich möglich, jedoch unwahrscheinlich
  - ▶  $\langle \text{S} \rangle$  Skalierungsfaktor 1, 2, 4 oder 8

## ▶ gebräuchlichste Fälle

- ▶  $(\text{Rb}) \rightarrow \text{Mem}[\text{Reg}[\text{Rb}] ]$
- ▶  $\text{Imm}(\text{Rb}) \rightarrow \text{Mem}[\text{Reg}[\text{Rb}] + \text{Imm}]$
- ▶  $(\text{Rb}, \text{Ri}) \rightarrow \text{Mem}[\text{Reg}[\text{Rb}] + \text{Reg}[\text{Ri}] ]$
- ▶  $\text{Imm}(\text{Rb}, \text{Ri}) \rightarrow \text{Mem}[\text{Reg}[\text{Rb}] + \text{Reg}[\text{Ri}] + \text{Imm}]$
- ▶  $(\text{Rb}, \text{Ri}, \text{S}) \rightarrow \text{Mem}[\text{Reg}[\text{Rb}] + \text{S} * \text{Reg}[\text{Ri}] ]$

# Beispiel: Adressberechnung

15.3.1 Assembler-Programmierung - x86 Assemblerprogrammierung - Elementare Befehle und Adressierungsarten 64-040 Rechnerstrukturen

<code>%edx</code>	<code>0xf000</code>
<code>%ecx</code>	<code>0x100</code>

Expression	Computation	Address
<code>0x8(%edx)</code>	<code>0xf000 + 0x8</code>	<code>0xf008</code>
<code>(%edx,%ecx)</code>	<code>0xf000 + 0x100</code>	<code>0xf100</code>
<code>(%edx,%ecx,4)</code>	<code>0xf000 + 4*0x100</code>	<code>0xf400</code>
<code>0x80(,%edx,2)</code>	<code>2*0xf000 + 0x80</code>	<code>0x1e080</code>

► binäre Operatoren

## Format

**addl Src, Dest**

**subl Src, Dest**

**imull Src, Dest**

**sall Src, Dest**

**sarl Src, Dest**

**shrl Src, Dest**

**xorl Src, Dest**

**andl Src, Dest**

**orl Src, Dest**

## Computation

**Dest = Dest + Src**

**Dest = Dest - Src**

**Dest = Dest \* Src**

**Dest = Dest << Src** also called **shll**

**Dest = Dest >> Src** Arithmetic

**Dest = Dest >> Src** Logical

**Dest = Dest ^ Src**

**Dest = Dest & Src**

**Dest = Dest | Src**

- ▶ unäre Operatoren

## Format

`incl Dest`

`decl Dest`

`negl Dest`

`notl Dest`

## Computation

$Dest = Dest + 1$

$Dest = Dest - 1$

$Dest = - Dest$

$Dest = \sim Dest$

- ▶ `leal`-Befehl: *load effective address*

- ▶ Adressberechnung für (späteren) Ladebefehl
- ▶ Speichert die Adresse in Register:  
 $Imm(Rb, Ri, S) \rightarrow Reg[Rb] + S * Reg[Ri] + Imm$
- ▶ wird oft von Compilern für arithmetische Berechnung genutzt  
s. Beispiele

# Beispiel: arithmetische Operationen

```
int arith
  (int x, int y, int z)
{
  int t1 = x+y;
  int t2 = z+t1;
  int t3 = x+4;
  int t4 = y * 48;
  int t5 = t3 + t4;
  int rval = t2 * t5;
  return rval;
}
```

**arith:**

```
pushl %ebp
movl %esp,%ebp
```

} Set  
Up

```
movl 8(%ebp),%eax
movl 12(%ebp),%edx
leal (%edx,%eax),%ecx
leal (%edx,%edx,2),%edx
sall $4,%edx
addl 16(%ebp),%ecx
leal 4(%edx,%eax),%eax
imull %ecx,%eax
```

} Body


```
movl %ebp,%esp
popl %ebp
ret
```

} Finish

# Beispiel: arithmetische Operationen (cont.)

```
int arith
  (int x, int y, int z)
{
  int t1 = x+y;
  int t2 = z+t1;
  int t3 = x+4;
  int t4 = y * 48;
  int t5 = t3 + t4;
  int rval = t2 * t5;
  return rval;
}
```

```
movl 8(%ebp), %eax      # eax = x
movl 12(%ebp), %edx     # edx = y
leal (%edx,%eax), %ecx  # ecx = x+y (t1)
leal (%edx,%edx,2), %edx # edx = 3*y
sall $4, %edx           # edx = 48*y (t4)
addl 16(%ebp), %ecx     # ecx = z+t1 (t2)
leal 4(%edx,%eax), %eax # eax = 4+t4+x (t5)
imull %ecx, %eax        # eax = t5*t2 (rval)
```



# Beispiel: logische Operationen

```
int logical(int x, int y)
{
    int t1 = x^y;
    int t2 = t1 >> 17;
    int mask = (1<<13) - 7;
    int rval = t2 & mask;
    return rval;
}
```

$$2^{13} = 8192, 2^{13} - 7 = 8185$$

```
movl 8(%ebp), %eax
xorl 12(%ebp), %eax
sarl $17, %eax
andl $8185, %eax
```

logical:

```
pushl %ebp
movl %esp, %ebp
```

} Set  
Up

```
movl 8(%ebp), %eax
xorl 12(%ebp), %eax
sarl $17, %eax
andl $8185, %eax
```

} Body

```
movl %ebp, %esp
popl %ebp
ret
```

} Finish


```
eax = x
eax = x^y      (t1)
eax = t1>>17  (t2)
eax = t2 & 8185
```



- ▶ Zustandscodes
  - ▶ Setzen
  - ▶ Testen
  
- ▶ Ablaufsteuerung
  - ▶ Verzweigungen: „If-then-else“
  - ▶ Schleifen: „Loop“-Varianten
  - ▶ Mehrfachverzweigungen: „Switch“



# x86: EFLAGS Register



S Indicates a Status Flag

C Indicates a Control Flag

X Indicates a System Flag

 Reserved bit positions. DO NOT USE.  
Always set to values previously read.

▶ vier relevante „Flags“ im Statusregister EFLAGS

- ▶ CF Carry Flag
- ▶ SF Sign Flag
- ▶ ZF Zero Flag
- ▶ OF Overflow Flag

1. implizite Aktualisierung durch arithmetische Operationen

▶ Beispiel: `addl <src>, <dst>` in C: `t=a+b`

- ▶ CF höchstwertiges Bit generiert Übertrag: Unsigned-Überlauf
- ▶ ZF wenn  $t = 0$
- ▶ SF wenn  $t < 0$
- ▶ OF wenn das Zweierkomplement überläuft  
( $a > 0 \ \&\& \ b > 0 \ \&\& \ t < 0$ ) || ( $a < 0 \ \&\& \ b < 0 \ \&\& \ t \geq 0$ )

## 2. explizites Setzen durch Vergleichsoperation

- ▶ Beispiel: `cmpl <src2>, <src1>`  
wie Berechnung von  $\langle src1 \rangle - \langle src2 \rangle$  (`subl <src2>, <src1>`)  
jedoch ohne Abspeichern des Resultats
- ▶ CF höchstwertiges Bit generiert Übertrag
- ▶ ZF setzen wenn  $src1 = src2$
- ▶ SF setzen wenn  $(src1 - src2) < 0$
- ▶ OF setzen wenn das Zweierkomplement überläuft  
 $(a > 0 \ \&\& \ b < 0 \ \&\& \ (a - b) < 0) \ ||$   
 $(a < 0 \ \&\& \ b > 0 \ \&\& \ (a - b) \geq 0)$

## 3. explizites Setzen durch Testanweisung

- ▶ Beispiel: `testl <src2>, <src1>`  
wie Berechnung von `<src1>&<src2>` (`andl <src2>, <src1>`)  
jedoch ohne Abspeichern des Resultats

⇒ hilfreich, wenn einer der Operanden eine Bitmaske ist

- ▶ ZF setzen wenn  $src1 \& src2 = 0$
- ▶ SF setzen wenn  $src1 \& src2 < 0$

- ▶ Befehle setzen ein einzelnes Byte (LSB) in Universalregister

<b>SetX</b>	<b>Condition</b>	<b>Description</b>
<b>sete</b>	<b>ZF</b>	<b>Equal / Zero</b>
<b>setne</b>	<b>~ZF</b>	<b>Not Equal / Not Zero</b>
<b>sets</b>	<b>SF</b>	<b>Negative</b>
<b>setns</b>	<b>~SF</b>	<b>Nonnegative</b>
<b>setg</b>	<b>~(SF^OF)&amp;~ZF</b>	<b>Greater (Signed)</b>
<b>setge</b>	<b>~(SF^OF)</b>	<b>Greater or Equal (Signed)</b>
<b>setl</b>	<b>(SF^OF)</b>	<b>Less (Signed)</b>
<b>setle</b>	<b>(SF^OF)   ZF</b>	<b>Less or Equal (Signed)</b>
<b>seta</b>	<b>~CF&amp;~ZF</b>	<b>Above (unsigned)</b>
<b>setb</b>	<b>CF</b>	<b>Below (unsigned)</b>

# Beispiel: Zustandscodes lesen

- ▶ ein-Byte Zieloperand (Register, Speicher)
- ▶ meist kombiniert mit `movzbl`  
*move with zero-extend byte to long*  
also Löschen der Bits 31...8

```
int gt (int x, int y)
{
    return x > y;
}
```

```
movl 12(%ebp),%eax # eax = y
cmpl %eax,8(%ebp) # Compare x : y
setg %al          # al = x > y
movzbl %al,%eax  # Zero rest of %eax
```

%eax	%ah	%al
%edx	%dh	%dl
%ecx	%ch	%cl
%ebx	%bh	%bl
%esi		
%edi		
%esp		
%ebp		

# Sprünge („Jump“): j..-Befehle

- ▶ unbedingter- / bedingter Sprung (abhängig von Zustandscode)

<b>jX</b>	<b>Condition</b>	<b>Description</b>
<b>jmp</b>	<b>1</b>	<b>Unconditional</b>
<b>je</b>	<b>ZF</b>	<b>Equal / Zero</b>
<b>jne</b>	<b>~ZF</b>	<b>Not Equal / Not Zero</b>
<b>js</b>	<b>SF</b>	<b>Negative</b>
<b>jns</b>	<b>~SF</b>	<b>Nonnegative</b>
<b>jg</b>	<b>~(SF^OF) &amp; ~ZF</b>	<b>Greater (Signed)</b>
<b>jge</b>	<b>~(SF^OF)</b>	<b>Greater or Equal (Signed)</b>
<b>jl</b>	<b>(SF^OF)</b>	<b>Less (Signed)</b>
<b>jle</b>	<b>(SF^OF)   ZF</b>	<b>Less or Equal (Signed)</b>
<b>ja</b>	<b>~CF &amp; ~ZF</b>	<b>Above (unsigned)</b>
<b>jb</b>	<b>CF</b>	<b>Below (unsigned)</b>



- ▶ Assemblercode enthält je einen Maschinenbefehl pro Zeile
- ▶ normale Programmausführung ist sequentiell
- ▶ Befehle beginnen an eindeutig bestimmten Speicheradressen
  
- ▶ **Label**: symbolische Namen für bestimmte Adressen
  - ▶ am Beginn einer Zeile, oder vor einem Befehl
  - ▶ vom Programmierer / Compiler vergeben
  - ▶ als **symbolische Adressen** für Sprünge verwendet
  
  - ▶ `_max`: global, Beginn der Funktion `max()`
  - ▶ `L9`: lokal, nur vom Assembler verwendete interne Adresse
  
  - ▶ Label müssen in einem Programm eindeutig sein

# Beispiel: bedingter Sprung

```
int max(int x, int y)
{
    if (x > y)
        return x;
    else
        return y;
}
```

\_max:

```
pushl %ebp
movl %esp,%ebp
```

} Set Up

```
movl 8(%ebp),%edx
movl 12(%ebp),%eax
cmpl %eax,%edx
jle L9
movl %edx,%eax
```

} Body

L9:

```
movl %ebp,%esp
popl %ebp
ret
```

} Finish

# Beispiel: bedingter Sprung (cont.)

```
int goto_max(int x, int y)
{
    int rval = y;
    int ok = (x <= y);
    if (ok)
        goto done;
    rval = x;
done:
    return rval;
}
```

- ▶ C-Code mit goto
- ▶ entspricht mehr dem Assemblerprogramm
- ▶ schlechter Programmierstil

```
movl 8(%ebp), %edx    # edx = x
movl 12(%ebp), %eax   # eax = y
cmpl %eax, %edx      # x : y
jle L9               # if <= goto L9
movl %edx, %eax       # eax = x } Skipped when x ≤ y
L9:                  # Done:
```

# Beispiel: „Do-While“ Schleife

## ▶ C Code

```
int fact_do
(int x)
{
    int result = 1;
    do {
        result *= x;
        x = x-1;
    } while (x > 1);
    return result;
}
```

## goto Version

```
int fact_goto(int x)
{
    int result = 1;
loop:
    result *= x;
    x = x-1;
    if (x > 1)
        goto loop;
    return result;
}
```

- ▶ Rückwärtssprung setzt Schleife fort
- ▶ wird nur ausgeführt, wenn „while“ Bedingung gilt

# Beispiel: „Do-While“ Schleife (cont.)

```
int fact_goto
  (int x)
{
  int result = 1;
loop:
  result *= x;
  x = x-1;
  if (x > 1)
    goto loop;
  return result;
}
```

```
_fact_goto:
  pushl %ebp          # Setup
  movl %esp,%ebp     # Setup
  movl $1,%eax       # eax = 1
  movl 8(%ebp),%edx  # edx = x

L11:
  imull %edx,%eax    # result *= x
  decl %edx          # x--
  cmpl $1,%edx      # Compare x : 1
  jg L11             # if > goto loop

  movl %ebp,%esp     # Finish
  popl %ebp          # Finish
  ret                # Finish
```

## Register

`%edx` x

`%eax` result

# „Do-While“ Übersetzung

## C Code

```
do  
  Body  
while (Test);
```

## Goto Version

```
loop:  
  Body  
  if (Test)  
    goto loop
```

- ▶ beliebige Folge von C Anweisungen als Schleifenkörper
- ▶ Abbruchbedingung ist zurückgelieferter Integer Wert
  - ▶ = 0 entspricht Falsch: Schleife verlassen
  - ▶  $\neq 0$  –"– Wahr: nächste Iteration

## C Code

```
while (Test)  
  Body
```



## Do-While Version

```
if (!Test)  
  goto done;  
do  
  Body  
  while(Test);  
done:
```



## Goto Version

```
if (!Test)  
  goto done;  
loop:  
  Body  
  if (Test)  
    goto loop;  
done:
```

## For Version

```
for (Init; Test; Update)  
  Body
```

## While Version

```
Init;  
while (Test) {  
  Body  
  Update ;  
}
```

## Do-While Version

```
Init;  
if (!Test)  
  goto done;  
do {  
  Body  
  Update ;  
} while (Test)  
done:
```

## Goto Version

```
Init;  
if (!Test)  
  goto done;  
loop:  
  Body  
  Update ;  
  if (Test)  
    goto loop;  
done:
```

- ▶ Implementierungsoptionen
  1. Folge von „If-Then-Else“
    - + gut bei wenigen Alternativen
    - langsam bei vielen Fällen
  2. Sprungtabelle „Jump Table“
    - ▶ Vermeidet einzelne Abfragen
    - ▶ möglich falls Alternativen kleine ganzzahlige Konstanten sind
- ▶ Compiler (gcc) wählt eine der beiden Varianten entsprechend der Fallstruktur

Anmerkung: im Beispielcode fehlt „Default“

```
typedef enum
{ADD, MULT, MINUS, DIV, MOD, BAD}
  op_type;

char unparse_symbol(op_type op)
{
  switch (op) {
    case ADD :
      return '+';
    case MULT:
      return '*';
    case MINUS:
      return '-';
    case DIV:
      return '/';
    case MOD:
      return '%';
    case BAD:
      return '?';
  }
}
```

## Switch Form


```
switch(op) {  
  case val_0:  
    Block 0  
  case val_1:  
    Block 1  
    . . .  
  case val_n-1:  
    Block n-1  
}
```

## Jump Table

jtab:

Targ0
Targ1
Targ2
.
.
.
Targn-1

## Jump Targets



## Approx. Translation

```
target = JTab[op];  
goto *target;
```

- ▶ Vorteil:  $k$ -fach Verzweigung in  $\mathcal{O}(1)$  Operationen

## Branching Possibilities

```
typedef enum
{ADD, MULT, MINUS, DIV, MOD, BAD}
  op_type;

char unparse_symbol(op_type op)
{
  switch (op) {
    . . .
  }
}
```

### Setup:

```
unparse_symbol:
  pushl %ebp                # Setup
  movl %esp,%ebp           # Setup
  movl 8(%ebp),%eax         # eax = op
  cmpl $5,%eax             # Compare op : 5
  ja .L49                   # If > goto done
  jmp *.L57(,%eax,4)        # goto Table[op]
```

## Enumerated Values

ADD	0
MULT	1
MINUS	2
DIV	3
MOD	4
BAD	5

- ▶ Compiler erzeugt Code für jeden case Zweig
  - ▶ je ein Label am Start der Zweige, `.L51...L56`
  - ▶ werden dann vom Assembler/Linker in Adressen umgesetzt
- ▶ Tabellenstruktur
  - ▶ jedes Ziel benötigt 4 Bytes
  - ▶ Basisadresse bei `.L57`
- ▶ Sprünge
  - ▶ `jmp *.L57(,%eax, 4)`
    - ▶ Sprungtabelle ist mit Label `.L57` gekennzeichnet
    - ▶ Register `%eax` speichert `op`
    - ▶ Skalierungsfaktor 4 für Tabellenoffset
    - ▶ Sprungziel: effektive Adresse  $.L57 + op \times 4$
  - ▶ `jmp .L49` markiert das Ende der Switch-Anweisung

## Table Contents

```
.section .rodata
    .align 4
.L57:
    .long .L51 #Op = 0
    .long .L52 #Op = 1
    .long .L53 #Op = 2
    .long .L54 #Op = 3
    .long .L55 #Op = 4
    .long .L56 #Op = 5
```

## Enumerated Values

ADD	0
MULT	1
MINUS	2
DIV	3
MOD	4
BAD	5

## Targets & Completion

```
.L51:
    movl $43,%eax # '+'
    jmp .L49
.L52:
    movl $42,%eax # '*'
    jmp .L49
.L53:
    movl $45,%eax # '-'
    jmp .L49
.L54:
    movl $47,%eax # '/'
    jmp .L49
.L55:
    movl $37,%eax # '%'
    jmp .L49
.L56:
    movl $63,%eax # '?'
    # Fall Through to .L49
```

**Contents of section .rodata:**

```
8048bc0 30870408 37870408 40870408 47870408 0...7...@...G...
8048bd0 50870408 57870408 46616374 28256429 P...W...Fact(%d)
8048be0 203d2025 6c640a00 43686172 203d2025 = %ld..Char = %
...
```


- ▶ im read-only Datensegment gespeichert (.rodata)
  - ▶ dort liegen konstante Werte des Codes
- ▶ kann mit `objdump` untersucht werden  
`objdump code-examples -s --section=.rodata`
  - ▶ zeigt alles im angegebenen Segment
  - ▶ schwer zu lesen (!)
  - ▶ Einträge der Sprungtabelle in umgekehrter Byte-Anordnung  
z.B: `30870408` ist eigentlich `0x08048730`



- ▶ Primitive Operationen und Adressierung
- ▶ C Kontrollstrukturen
  - ▶ „if-then-else“
  - ▶ „do-while“, „while“, „for“
  - ▶ „switch“
- ▶ Assembler Kontrollstrukturen
  - ▶ „Jump“
  - ▶ „Conditional Jump“
- ▶ Compiler
  - ▶ erzeugt Assembler Code für komplexere C Kontrollstrukturen
  - ▶ alle Schleifen in „do-while“ / „goto“ Form konvertieren
  - ▶ Sprungtabellen für Mehrfachverzweigungen „case“

# Stack (Kellerspeicher)


- ▶ Speicherregion
- ▶ Startadresse vom OS vorgegeben
- ▶ Zugriff mit Stackoperationen
- ▶ wächst in Richtung niedrigerer Adressen
  
- ▶ Register `%esp` („Stack-Pointer“)
  - ▶ aktuelle Stack-Adresse
  - ▶ oberstes Element



- ▶ Implementierung von Funktionen/Prozeduren
  - ▶ Speicherplatz für Aufruf-Parameter
  - ▶ Speicherplatz für lokale Variablen
  - ▶ Rückgabe der Funktionswerte
  - ▶ auch für rekursive Funktionen (!)
- ▶ mehrere Varianten/Konventionen
  - ▶ Parameterübergabe in Registern
  - ▶ „Caller-Save“
  - ▶ „Callee-Save“
  - ▶ Kombinationen davon
  - ▶ Aufruf einer Funktion muss deren Konvention berücksichtigen


`pushl <src>`

- ▶ holt Operanden aus `<src>`
- ▶ dekrementiert `%esp` um 4
- ▶ speichert den Operanden unter der von `%esp` vorgegebenen Adresse









`popl <dst>`

- ▶ liest den Operanden unter der von `%esp` vorgegebenen Adresse
- ▶ inkrementiert `%esp` um 4
- ▶ schreibt gelesenen Wert in `<dst>`




# Beispiele: Stack-Operationen





- ▶ x86 ist CISC: spezielle Maschinenbefehle für Funktionsaufruf
  - ▶ `call` zum Aufruf einer Funktion
  - ▶ `ret` zum Rücksprung aus der Funktion
  - ▶ beide Funktionen ähnlich `jmp`: `eip` wird modifiziert
  - ▶ Stack wird zur Parameterübergabe verwendet
- ▶ zwei Register mit Spezialaufgaben
  - ▶ `%esp` „stack-pointer“: Speicheradresse des top-of-stack
  - ▶ `%ebp` „base-pointer“: Speicheradresse der aktuellen Funktion




- ▶ Prozeduraufruf: `call <label>`
  - ▶ Rücksprungadresse auf Stack („Push“)
  - ▶ Sprung zu `<label>`
- ▶ Wert der Rücksprungadresse
  - ▶ Adresse der auf den `call` folgenden Anweisung
  - ▶ Beispiel:

```
804854e: e8 3d 06 00 00 ;call 8048b90
8048553: 50                ;pushl %eax
      <main>         ...                ;...
8048b90:                ;Prozedureinsprung
      <proc>        ...                ;...
      ...         ret                ;Rücksprung
```
  - ▶ Rücksprungadresse `0x8048553`
- ▶ Rücksprung `ret`
  - ▶ Rücksprungadresse vom Stack („Pop“)
  - ▶ Sprung zu dieser Adresse

# Beispiel: Prozeduraufruf

## ► Prozeduraufruf call

```
804854e: e8 3d 06 00 00    call    8048b90 <main>
8048553: 50                pushl  %eax
```




**%eip is program counter**

# Beispiel: Prozeduraufruf (cont.)

## ► Prozedurrücksprung `ret`

```
8048591:  c3                ret
```



`%eip` is program counter

- ▶ für alle Programmiersprachen, die Rekursion unterstützen
  - ▶ C, Pascal, Java, Lisp, usw.
    - ▶ Code muss „reentrant“ sein
    - ▶ erlaubt mehrfache, simultane Instanziierungen einer Prozedur
  - ▶ benötigt Platz, um den Zustand jeder Instanziierung zu speichern
    - ▶ Argumente
    - ▶ lokale Variable(n)
    - ▶ Rücksprungadresse
- ▶ Stack-„Prinzip“
  - ▶ dynamischer Zustandsspeicher für Aufrufe
  - ▶ zeitlich limitiert: vom Aufruf (`call`) bis zum Rücksprung (`ret`)
  - ▶ aufgerufenes Unterprogramm („Callee“) wird vor dem aufrufendem Programm („Caller“) beendet
- ▶ Stack-„Frame“
  - ▶ der Bereich/Zustand einer einzelnen Prozedur-Instanziierung

- ▶ „Closure“: alle Daten für einen Funktionsaufruf
  - ▶ Daten
    - ▶ Aufruf-Parameter der Funktion/Prozedur
    - ▶ Rücksprungadresse
    - ▶ lokale Variablen
    - ▶ temporäre Daten
  - ▶ Verwaltung
    - ▶ beim Aufruf wird Speicherbereich zugeteilt
    - ▶ beim Return – – freigegeben
  - ▶ Adressenverweise („Pointer“)
    - ▶ Stackpointer %esp gibt das obere Ende des Stacks an
    - ▶ Framepointer %ebp gibt den Anfang des aktuellen Frame an
- „Setup“ Code  
„Finish“ Code


## Code Structure

```
yoo (...)  
{  
  .  
  .  
  who ();  
  .  
  .  
}
```


```
who (...)  
{  
  . . .  
  amI ();  
  . . .  
  amI ();  
  . . .  
}
```

```
amI (...)  
{  
  .  
  .  
  amI ();  
  .  
  .  
}
```

## Call Chain




# Beispiel: Stack-Frame (cont.)




## Call Chain


yoo




# Beispiel: Stack-Frame (cont.)




## Call Chain




# Beispiel: Stack-Frame (cont.)




## Call Chain




# Beispiel: Stack-Frame (cont.)




## Call Chain




# Beispiel: Stack-Frame (cont.)




## Call Chain




# Beispiel: Stack-Frame (cont.)




## Call Chain




# Beispiel: Stack-Frame (cont.)




## Call Chain




# Beispiel: Stack-Frame (cont.)




## Call Chain




# Beispiel: Stack-Frame (cont.)




## Call Chain




# Beispiel: Stack-Frame (cont.)




## Call Chain



# Beispiel: Stack-Frame (cont.)



## Call Chain




## aktueller Stack-Frame / „Callee“

- ▶ von oben nach unten organisiert  
„Top“ . . . „Bottom“
- ▶ Parameter für weitere Funktion  
die aufgerufen wird `call`
- ▶ lokale Variablen
  - ▶ wenn sie nicht in Registern gehalten  
werden können
- ▶ gespeicherter Registerkontext
- ▶ Zeiger auf vorherigen Frame

## „Caller“ Stack-Frame

- ▶ Rücksprungadresse
  - ▶ von `call`-Anweisung erzeugt
- ▶ Argumente für aktuellen Aufruf



- ▶ yoo („Caller“) ruft Prozedur who („Callee“) auf


```
yoo:  
  . . .  
  movl $15213, %edx  
  call who  
  addl %edx, %eax  
  . . .  
  ret
```

```
who:  
  . . .  
  movl 8(%ebp), %edx  
  addl $91125, %edx  
  . . .  
  ret
```

- ▶ kann who Register für vorübergehende Speicherung benutzen?
    - ▶ Inhalt von %edx wird von who überschrieben
- ⇒ zwei mögliche Konventionen
- ▶ „Caller-Save“  
yoo speichert in seinen Frame vor Prozeduraufruf
  - ▶ „Callee-Save“  
who speichert in seinen Frame vor Benutzung

## Integer Register

- ▶ zwei spezielle Register
  - ▶ %ebp, %esp
- ▶ „Callee-Save“ Register
  - ▶ %ebx, %esi, %edi
  - ▶ vor Benutzung werden „alte“ Werte auf dem Stack gesichert
- ▶ „Caller-Save“ Register
  - ▶ %eax, %edx, %ecx
  - ▶ „Caller“ sichert diese Register
- ▶ Register %eax speichert auch den zurückgelieferten Wert




# Beispiel: Rekursive Fakultät

```
int rfact(int x)
{
    int rval;
    if (x <= 1)
        return 1;
    rval = rfact(x-1);
    return rval * x;
}
```

- ▶ `%eax`
  - ▶ benutzt ohne vorheriges Speichern
- ▶ `%ebx`
  - ▶ am Anfang speichern
  - ▶ am Ende zurückschreiben


```
.globl rfact
.type
rfact,@function
rfact:
    pushl %ebp
    movl %esp,%ebp
    pushl %ebx
    movl 8(%ebp),%ebx
    cmpl $1,%ebx
    jle .L78
    leal -1(%ebx),%eax
    pushl %eax
    call rfact
    imull %ebx,%eax
    jmp .L79
.L78:
    movl $1,%eax
.L79:
    movl -4(%ebp),%ebx
    movl %ebp,%esp
    popl %ebp
    ret
```

# Beispiel: rfact – Stack „Setup“



```
rfact:
```

```
    pushl %ebp  
    movl %esp, %ebp  
    pushl %ebx
```



# Beispiel: rfact – Rekursiver Aufruf

Recursion

```
movl 8(%ebp),%ebx # ebx = x
cmpl $1,%ebx     # Compare x : 1
jle .L78         # If <= goto Term
leal -1(%ebx),%eax # eax = x-1
pushl %eax       # Push x-1
call rfact       # rfact(x-1)
imull %ebx,%eax  # rval * x
jmp .L79         # Goto done
.L78:            # Term:
movl $1,%eax     # return val = 1
.L79:            # Done:
```

```
int rfact(int x)
{
    int rval;
    if (x <= 1)
        return 1;
    rval = rfact(x-1) ;
    return rval * x;
}
```

## Registers


**%ebx** Stored value of x

**%eax**


- Temporary value of x-1
- Returned value from rfact(x-1)
- Returned value from this call

# Beispiel: rfact – Rekursion


`leal -1(%ebx), %eax`




`%eax`




`pushl %eax`




`%eax`



`call rfact`






`%eax`



# Beispiel: rfact – Ergebnisübergabe

## Return from Call




```
imull %ebx,%eax
```



Assume that `rfact(x-1)` returns `(x-1)!` in register `%eax`

# Beispiel: rfact – Stack „Finish“

```
movl -4(%ebp), %ebx  
movl %ebp, %esp  
popl %ebp  
ret
```



- ▶ Variable der aufrufenden Funktion soll modifiziert werden
- ⇒ Adressenverweis (*call by reference*)

- ▶ Beispiel: `sfact`

## Recursive Procedure


```
void s_helper
(int x, int *accum)
{
    if (x <= 1)
        return;
    else {
        int z = *accum * x;
        *accum = z;
        s_helper (x-1, accum);
    }
}
```

## Top-Level Call

```
int sfact(int x)
{
    int val = 1;
    s_helper(x, &val);
    return val;
}
```

## Initial part of sfact

```
_sfact:  
  pushl %ebp      # Save %ebp  
  movl %esp,%ebp  # Set %ebp  
  subl $16,%esp   # Add 16 bytes  
  movl 8(%ebp),%edx # edx = x  
  movl $1,-4(%ebp) # val = 1
```



- ▶ lokale Variable val auf Stack speichern
  - ▶ Pointer auf val
  - ▶ berechnen als  $-4(\%ebp)$
- ▶ Push val auf Stack
  - ▶ zweites Argument
  - ▶ `movl $1, -4(%ebp)`

```
int sfact(int x)  
{  
    int val = 1;  
    s_helper(x, &val);  
    return val;  
}
```


# Beispiel: sfact – Pointerübergabe bei Aufruf

## Calling s\_helper from sfact

```
leal -4(%ebp),%eax # Compute &val
pushl %eax         # Push on stack
pushl %edx         # Push x
call s_helper      # call
movl -4(%ebp),%eax # Return val
. . .             # Finish
```


```
int sfact(int x)
{
    int val = 1;
    s_helper(x, &val);
    return val;
}
```

## Stack at time of call



# Beispiel: sfact – Benutzung des Pointers

```
void s_helper
(int x, int *accum)
{
    . . .
    int z = *accum * x;
    *accum = z;
    . . .
}
```



```
. . .
movl %ecx,%eax    # z = x
imull (%edx),%eax # z *= *accum
movl %eax, (%edx) # *accum = z
. . .
```

- ▶ Register `%ecx` speichert `x`
- ▶ Register `%edx` mit Zeiger auf `accum`

- ▶ Stack ermöglicht Funktionsaufrufe und Rekursion
  - ▶ lokaler Speicher für jeden Prozeduraufruf („call“)
    - ▶ Instanziierungen beeinflussen sich nicht
    - ▶ Adressierung lokaler Variablen und Argumente ist relativ zur Stackposition (Framepointer)
  - ▶ grundlegendes (Stack-) Prinzip
    - ▶ Prozeduren terminieren in umgekehrter Reihenfolge der Aufrufe
- ▶ x86 Prozeduren sind Kombination von Anweisungen und Konventionen
  - ▶ `call`- und `ret`-Befehle
  - ▶ Konventionen zur Registerverwendung
    - ▶ „Caller-Save“ / „Callee-Save“
    - ▶ `%ebp` und `%esp`
  - ▶ festgelegte Organisation des Stack-Frame

## ▶ Ganzzahl (Integer)

- ▶ wird in allgemeinen Registern gespeichert
- ▶ abhängig von den Anweisungen: *signed/unsigned*

Intel	gas	Bytes	C	<small>gas: Gnu ASsembler</small>
byte	b	1	[unsigned] char	
word	w	2	[unsigned] short	
double word	l	4	[unsigned] int	


## ▶ Gleitkomma (Floating Point)

- ▶ wird in Gleitkomma-Registern gespeichert


Intel	gas	Bytes	C	<small>gas: Gnu ASsembler</small>
Single	s	4	float	
Double	l	8	double	
Extended	t	10/12	long double	

# Array: Allokation / Speicherung

- ▶ `T A[N];`
  - ▶ Array A mit Daten von Typ T und N Elementen
  - ▶ fortlaufender Speicherbereich von  $N \times \text{sizeof}(T)$  Bytes



- ▶ `T A[N];`
  - ▶ Array A mit Daten von Typ T und N Elementen
  - ▶ Bezeichner A zeigt auf erstes Element des Arrays: Element 0




## Reference Type Value

<code>val[4]</code>	<code>int</code>		3
<code>val</code>	<code>int *</code>		$x$
<code>val+1</code>	<code>int *</code>		$x+4$
<code>&amp;val[2]</code>	<code>int *</code>		$x+8$
<code>val[5]</code>	<code>int</code>		??
<code>*(val+1)</code>	<code>int</code>		5
<code>val + i</code>	<code>int *</code>		$x+4i$

# Beispiel: einfacher Arrayzugriff

```
typedef int zip_dig[5];  
  
zip_dig cmu = { 1, 5, 2, 1, 3 };  
zip_dig mit = { 0, 2, 1, 3, 9 };  
zip_dig ucb = { 9, 4, 7, 2, 0 };
```



# Beispiel: einfacher Arrayzugriff (cont.)

- ▶ Register `%edx`: Array Startadresse  
`%eax`: Array Index
- ▶ Adressieren von  $4 \times \%eax + \%edx$
- ⇒ Speicheradresse `(%edx,%eax,4)`

```
int get_digit
(zip_dig z, int dig)
{
    return z[dig];
}
```

## Memory Reference Code

```
# %edx = z
# %eax = dig
movl (%edx,%eax,4),%eax # z[dig]
```

- ▶ keine Bereichsüberprüfung („*bounds checking*“)
- ▶ Verhalten außerhalb des Indexbereichs ist Implementierungsabhängig

# Beispiel: Arrayzugriff mit Schleife

## ▶ Originalcode

```
int zd2int(zip_dig z)
{
    int i;
    int zi = 0;
    for (i = 0; i < 5; i++) {
        zi = 10 * zi + z[i];
    }
    return zi;
}
```

## ▶ transformierte Version: gcc

- ▶ Laufvariable *i* eliminiert
- ▶ aus Array-Code wird Pointer-Code
- ▶ in „do-while“ Form
- ▶ Test bei Schleifeneintritt unnötig

```
int zd2int(zip_dig z)
{
    int zi = 0;
    int *zend = z + 4;
    do {
        zi = 10 * zi + *z;
        z++;
    } while(z <= zend);
    return zi;
}
```

# Beispiel: Arrayzugriff mit Schleife (cont.)

- ▶ Register `%ecx:z`  
`%eax:zi`  
`%ebx:zend`
- ▶ `*z + 2*(zi+4*zi)`  
ersetzt `10*zi + *z`
- ▶ `z++` Inkrement: `+4`

```
int zd2int(zip_dig z)
{
    int zi = 0;
    int *zend = z + 4;
    do {
        zi = 10 * zi + *z;
        z++;
    } while(z <= zend);
    return zi;
}
```

```
# %ecx = z
xorl %eax,%eax           # zi = 0
leal 16(%ecx),%ebx       # zend = z+4
.L59:
leal (%eax,%eax,4),%edx  # 5*zi
movl (%ecx),%eax         # *z
addl $4,%ecx             # z++
leal (%eax,%edx,2),%eax  # zi = *z + 2*(5*zi)
cmpl %ebx,%ecx           # z : zend
jle .L59                 # if <= goto loop
```




$(N \times M)$  Matrizen? drei grundsätzliche Möglichkeiten

1. Array von Pointern auf Zeilen-Arrays von Elementen Java
  - ▶ sehr flexibel, auch für nicht-rechteckige Layouts
  - ▶ Sharing/Aliasing von Zeilen möglich
- ▶ Array von  $N \times M$  Elementen und passende Adressierung
  2. row-major Anordnung C, C++
  3. column-major Anordnung Matlab, FORTRAN
- ▶ bei Verwendung/Mischung von Bibliotheksfunktionen aus anderen Sprachen unbedingt berücksichtigen

# Java: Array von Pointern auf Arrays von Elementen

```
class MatrixDemo {  
    int matrix[][]; // matrix[i]->  
  
    public MatrixDemo( int NROWS, int NCOLS ) {  
        matrix = new int[NROWS][NCOLS];  
        for( int r=0; r < matrix.length; r++ ) {  
            for( int c =0; c < matrix[r].length; c++ ) {  
                matrix[r][c] = 100*r + c;  
            }  
        }  
        // int[] row0 = matrix[0];  
        // int    m23 = matrix[2][3];  
    }  
    public int get( int r, int c ) {  
        return matrix[r][c];  
    }  
}
```



```
int n_rows = 4; int n_cols = 5;
int matrix[4][5]; // 00 01 02 03 04 10 11 12 13 14 .. 34
int schach[8][8] = { 0,1,2,3,4,5,6,7, 10,11,12,13,.. 77 };

int m00 = matrix[0][0]; // *(matrix[0] + 0);
int m01 = matrix[0][1]; // *(matrix[0] + 1);
int m20 = matrix[2][0]; // *(matrix[2] + 0);
int m34 = matrix[3][4]; // *(matrix[3] + 4);

int *elem = &(matrix[2][2]);
elem++; // nächste Spalte (bzw. Wraparound);
elem+= n_cols; // nächste Zeile
```

- ▶ Arrayelemente in „row-major“ Anordnung, Spalten fortlaufend
- ▶ „column-major“ ist transponiert: 00 10 20 ... 01 11 21 ... 34

# Mehrdimensionale Arrays: entsprechend

- ▶ d-dimensionales  $N_1 \times N_2 \times \dots \times N_d$  Array
  - ▶ Element adressiert mit Tupel  $(n_1, n_2, \dots, n_d)$ , mit  $d$  (zero-offset) Indizes  $n_k \in [0, N - K - 1]$

- ▶ row-major Anordnung: letzte Dimension ist fortlaufend

$$n_d + N_d \cdot (n_{d-1} + N_{d-1} \cdot (n_{d-2} + N_{d-2} \cdot (\dots))) = \sum_{k=1}^d \left( \prod_{\ell=k+1}^d N_\ell \right) n_k$$

- ▶ column-major Anordnung: erste Dimension ist fortlaufend

$$n_1 + N_1 \cdot (n_2 + N_2 \cdot (n_3 + N_3 \cdot (\dots + N_{d-1} n_d) \dots)) = \sum_{k=1}^d \left( \prod_{\ell=1}^{k-1} N_\ell \right) n_k$$

- ▶ oder Arrays von Arrays von Arrays auf Arrays auf Elemente

- ▶ Allokation eines zusammenhängenden Speicherbereichs
- ▶ Elemente der Struktur über Bezeichner referenziert
- ▶ verschiedene Typen der Elemente sind möglich

```
struct rec {  
    int i;  
    int a[3];  
    int *p;  
};
```

## Memory Layout




```
void  
set_i(struct rec *r,  
      int val)  
{  
    r->i = val;  
}
```

## Assembly

```
# %eax = val  
# %edx = r  
movl %eax, (%edx)    # Mem[r] = val
```

# Strukturen: Zugriffskonventionen

- ▶ Zeiger `r` auf Byte-Array für Zugriff auf Struktur(element)
- ▶ Compiler bestimmt Offset für jedes Element



```
struct rec {  
    int i;  
    int a[3];  
    int *p;  
};
```


```
int *  
find_a  
(struct rec *r, int idx)  
{  
    return &r->a[idx];  
}
```

```
# %ecx = idx  
# %edx = r  
leal 0(,%ecx,4),%eax # 4*idx  
leal 4(%eax,%edx),%eax # r+4*idx+4
```

# Beispiel: Strukturreferenzierung

```
struct rec {  
    int i;  
    int a[3];  
    int *p;  
};
```

```
void  
set_p(struct rec *r)  
{  
    r->p =  
        &r->a[r->i];  
}
```



```
# %edx = r  
movl (%edx),%ecx      # r->i  
leal 0(,%ecx,4),%eax  # 4*(r->i)  
leal 4(%edx,%eax),%eax # r+4+4*(r->i)  
movl %eax,16(%edx)   # Update r->p
```

# Ausrichtung der Datenstrukturen (*Alignment*)


- ▶ Datenstrukturen an Wortgrenzen ausrichten  
double- / quad-word
  - ▶ sonst Problem
    - ineffizienter Zugriff über Wortgrenzen hinweg
    - virtueller Speicher und Caching
- ⇒ Compiler erzeugt „Lücken“ zur richtigen Ausrichtung

- ▶ typisches Alignment (IA32)

Länge	Typ		Windows	Linux
1 Byte	char		keine speziellen Verfahren	
2 Byte	short		Adressbits: ...0 ...0	
4 Byte	int, float, char *	–"–	...00	...00
8 Byte	double	–"–	...000	...00
12 Byte	long double	–"–	–	...00

# Beispiel: Structure Alignment

```
struct S1 {  
    char c;  
    int i[2];  
    double v;  
} *p;
```



- ▶ Klassen/Objekte verbinden Daten und Methoden
  - ▶ polymorphe Funktionen name-mangling
  - ▶ Metadaten, run-time type-information rtti
  - ▶ Vererbung und dynamischer Funktionsaufruf vtable
  
- ▶ Grundidee
  - ▶ Datenstrukturen wie in Assembler/C
  - ▶ Schema zur Erzeugung eindeutiger Namen
  - ▶ zusätzliche Pointer auf Typ/Klassen-Information
  - ▶ zusätzliche Pointer auf Funktionstabelle(n)
  - ▶ Methodenaufrufe bekommen `this`-Pointer als Argument
  
  - ▶ gute Performance erfordert effiziente Implementierung
  - ▶ Details normalerweise vor dem Programmierer verborgen

- ▶ kombinieren Daten mit den zugehörigen Methoden
- ▶ Datenelemente wie C/Assembler Strukturen angeordnet
- ▶ ein Pointer auf die **rtti**-Datenstruktur
  - ▶ Debug-Infos: Name der Klasse, Datenelemente
  - ▶ Pointer auf Basisklasse(n)
  - ▶ Interfaces und Vererbungsinformation
- ▶ ein Pointer auf die **vtable**-Tabelle
  - ▶ Array mit allen Methoden der Klasse
  - ▶ Name-Mangling erhält Typ-Infos der Parameter
- ▶ aus Effizienzgründen diese Pointer ggf. mit negativem Offset
  - ▶ Speicherverwaltung berücksichtigt dies

- ▶ Programmierer arbeitet mit Klassen und deren Methoden
- ▶ polymorphe Funktionen, abhängig vom Typ der Parameter

```
class polymorph { public:  
    float f( int i )    { return 2.0f*i; }  
    float f( float f ) { return 1.5f*f; } ...  
}
```

- ▶ aber: Assembler und Linker erwarten globale Funktionen

⇒ **Name-Mangling** („name decoration“) im Compiler

- ▶ Funktionsname gebildet aus Prefix + Name + Typkennung
- ▶ Prefix bildet Klassennamen/namespace ab
- ▶ Typkennung zur eindeutigen Unterscheidung der Argumente  
\_ZN9polymorph1fEi \_ZN9polymorph1fEf
- ▶ Java: siehe Java Native Interface und javah-Tool

- ▶ bisher: Funktionen/Code vollkommen separat von Daten
- ▶ woher weiss eine Methode, zu welchem Objekt sie gehört?
- ▶ wie kommt eine Methode an Exemplarvariablen heran?
  
- ▶ Trick: Compiler übergibt `this` als erstes Argument
  - ▶ implizit, muss normalerweise nicht geschrieben werden
  - ▶ Pointer auf das aktuelle Objekt
  - ▶ Referenz auf Daten über `this->x`
  - ▶ Referenz auf Methoden über `this->vtable[offset]`
  - ▶ zusätzliche Funktionsparameter anschließend wie gewohnt
  
- ▶ `Point3D.f( int i, int j )` wird intern zu `Point3D.f( Point3D *this, int i, int j )`

# Methodenaufruf: this-Pointer

```
#include <stdio.h>


class Point3D {
private: int x; int y; int z;
public:
    Point3D( int _x, int _y, int _z ) { x = _x; y = _y; z = _z; }
    int getX() { return x; }
};

int main( int argc, char** argv ) {
    Point3D p( 42, 2, 3 );
    printf( "%d\n", p.getX() );
}
```

```
08048454 <_ZN7Point3D4getXEv>:
8048454:    55                push   %ebp
8048455:    89 e5             mov    %esp,%ebp
8048457:    8b 45 08          mov    0x8(%ebp),%eax
804845a:    8b 00             mov    (%eax),%eax
804845c:    5d                pop    %ebp
804845d:    c3                ret
804845e:    90                nop
804845f:    90                nop
```

- ▶ Compiler kennt und sammelt alle Methoden einer Klasse
  - ▶ inklusive aller Methoden der Basisklassen
- ▶ erzeugt **vtable** Array mit Pointer auf die Funktionen
  - ▶ Aufruf der Funktionen als `*((this->vtable)+offset)()`  
wobei der Offset die jeweilige Methode auswählt
    - ▶ wieder `this`-Pointer als erster Parameter
    - ▶ weitere Parameter anschließend auf dem Stack
    - ▶ ein zusätzlicher Speicherzugriff (vergl. mit direktem Aufruf)
  - ▶ vererbte Methoden zeigen auf Code der Basisklasse
  - ▶ überschriebene Methoden zeigen auf Code der Unterklasse
  - ▶ `super.f()` durch Zugriff auf vtable der Basisklasse

# Virtual Table: Vererbung



LearnCpp.Com: 12.5 the virtual table

- ▶ Arrays
  - ▶ fortlaufend zugewiesener Speicher
  - ▶ Adressverweis auf das erste Element
  - ▶ keine Bereichsüberprüfung (*Bounds Checking*)
- ▶ Compileroptimierungen
  - ▶ Compiler wandelt Array-Code in Pointer-Code um
  - ▶ verwendet Adressierungsmodi um Arrayindizes zu skalieren
  - ▶ viele Tricks, um die Array-Indizierung in Schleifen zu verbessern
- ▶ Strukturen
  - ▶ Bytes werden in der ausgewiesenen Reihenfolge zugeweiht
  - ▶ ggf. Leerbytes, um die richtige Ausrichtung zu erreichen
- ▶ Objekte
  - ▶ wie Strukturen, zwei extra Pointer auf Typ-Infos und vtable
  - ▶ Methodenaufruf über vtable mit this-Pointer



- ▶ Statisches Linken
- ▶ Object-Dateien (ELF)
- ▶ Statische Funktionsbibliotheken
- ▶ Loading
- ▶ Dynamische Funktionsbibliotheken (shared libraries)






## ► Probleme

- schlechte **Effizienz**: jede kleine Änderung erfordert volle Neu-Compilierung des Programms
- keine **Modularisierung**: wie können wichtige Funktionen wiederverwendet werden? (z.B. malloc, printf)

## ► Lösung

- **Statisches Binden** („static linking“)



- ▶ Quelltext auf mehrere Dateien aufgeteilt
- ▶ einzeln in verschiebbaren Objektcode compiliert  
*position-independent code (PIC)*
- ▶ Linker baut daraus eine ausführbare Datei

- ▶ Zusammenführen der einzelnen (.o) Objektdateien in eine vollständige kombinierte Objektdatei
- ▶ Suchen der referenzierten Funktionen external references
- ▶ Relozieren aller Speicherreferenzen relocate symbols
  - ▶ für Daten `int *xp=&x;`
  - ▶ und Funktionen `printf();`
  - ▶ nicht aufgerufene Funktionen werden eliminiert
- ▶ Compiler(-driver) kümmert sich um Aufruf der einzelnen Tools
  - ▶ Präprozessor (`cpp`), Compiler (`cc1`), Assembler (`gas`) und Linker (`ld`)
  - ▶ „Finetuning“ und Reihenfolge über Kommandozeilen-Parameter

- ▶ Programm aus übersichtlichen Modulen zusammengesetzt
  - ▶ erlaubt den Aufbau von Funktionsbibliotheken, z.B. mathematische Funktionen, Standard C-Library, Datenstrukturen, TCP/IP, Grafik ...
- ⇒ schnellere Entwicklung: nur geänderte Quelltexte müssen neu kompiliert werden, Linken ist viel schneller als Compilieren
- ⇒ kompakte Programme: das ausführbare Programm enthält nur die tatsächlich benutzten Funktionen aus den Bibliotheken

# Unix: Executable and Linkable Format (ELF)

- ▶ Unix/Linux Standard für Objektdateien
- ▶ einheitliches Dateiformat für
  - ▶ relocierbare Objektdateien `.o`
  - ▶ ausführbare Objektdateien „`.exe`“
  - ▶ „*shared*“ Objektdateien `.so`
- ▶ ELF im Prinzip prozessor-/architektur-unabhängig
- ▶ aber gegebene Objektdatei ist natürlich architektur-spezifisch
  - ▶ enthält Maschinenbefehle für Zielarchitektur
  - ▶ Infos sind im Header codiert
- ▶ Microsoft nutzt COFF/PE („portable executable“) `.exe` `.dll`
- ▶ Java Class-Format `.class`

- ▶ ELF header
  - ▶ magic number, Typ (.o, .so, .exe), Maschine, Byte-Order, usw.
- ▶ Program Header Tabelle
- ▶ .text Programmcode
- ▶ .data Statische Variablen
  - ▶ initiale Werte
- ▶ .bss Daten
  - ▶ uninitialisierte statische Daten
  - ▶ „block started by symbol“
  - ▶ „better save space“

<b>ELF header</b>
<b>Program header table (required for executables)</b>
<b>.text section</b>
<b>.data section</b>
<b>.bss section</b>
<b>.symtab</b>
<b>.rel.txt</b>
<b>.rel.data</b>
<b>.debug</b>
<b>Section header table (required for relocatables)</b>

- ▶ `.symtab` Symboltabelle
  - ▶ Namen aller Funktionen und statischen Variablen, Sektionsnamen und Offsets
- ▶ `.rel.text` Relocation-Infos
  - ▶ alle Maschinenbefehle, die beim Linken angepasst werden müssen
  - ▶ Adressen aller (Sprung-) Befehle, die beim Linken angepasst werden müssen
- ▶ `.rel.data` Relocation-Infos
  - ▶ Adressen aller Pointer, die beim Linken angepasst werden müssen
- ▶ `.debug`
  - ▶ Hilfsinformationen fürs Debugging

<b>ELF header</b>
<b>Program header table (required for executables)</b>
<code>.text section</code>
<code>.data section</code>
<code>.bss section</code>
<code>.symtab</code>
<code>.rel.txt</code>
<code>.rel.data</code>
<code>.debug</code>
<b>Section header table (required for relocatables)</b>

**m.c**

```
int e=7;

int main() {
    int r = a();
    exit(0);
}
```

**a.c**


```
extern int e;

int *ep=&e;
int x=15;
int y;


int a() {
    return *ep+x+y;
}
```

- ▶ zwei Funktionen: main(), a()
- ▶ zusätzlicher System-Code, Initialisierung und exit()
- ▶ vier globale Variablen: e, \*ep, x, y


## Relocatable Object Files



## Executable Object File



# Zuordnung der externen Referenzen



- ▶ Beispiel: `int e=7;` definiert und initialisiert Symbol `e`
- `int *ep=&e;` definiert Symbol `ep` und initialisiert mit der Adresse von `e`

m.c

```
int e=7;

int main() {
    int r = a();
    exit(0);
}
```

Disassembly of section .text:

```
00000000 <main>: 00000000 <main>:
    0:   55                pushl   %ebp
    1:   89 e5            movl    %esp,%ebp
    3:   e8 fc ff ff ff  call   4 <main+0x4>
                                4: R_386_PC32   a
    8:   6a 00            pushl   $0x0
    a:   e8 fc ff ff ff  call   b <main+0xb>
                                b: R_386_PC32   exit
    f:   90                nop
```

Disassembly of section .data:

```
00000000 <e>:
    0:   07 00 00 00
```

# a.o Relocation-Infos für .text

a.c

```
extern int e;  
  
int *ep=&e;  
int x=15;  
int y;  
  
int a() {  
    return *ep+x+y;  
}
```

Disassembly of section .text:

```
00000000 <a>:  
0: 55                pushl   %ebp  
1: 8b 15 00 00 00    movl   0x0,%edx  
6: 00  
3: R_386_32      ep  
7: a1 00 00 00 00    movl   0x0,%eax  
8: R_386_32      x  
c: 89 e5            movl   %esp,%ebp  
e: 03 02            addl   (%edx),%eax  
10: 89 ec            movl   %ebp,%esp  
12: 03 05 00 00 00    addl   0x0,%eax  
17: 00  
14: R_386_32      y  
18: 5d                popl   %ebp  
19: c3                ret
```

# a.o Relocation-Infos für .data

a.c

```
extern int e;  
  
int *ep=&e;  
int x=15;  
int y;  
  
int a() {  
    return *ep+x+y;  
}
```

Disassembly of section .data:

```
00000000 <ep>:  
    0:  00 00 00 00  
  
00000004 <x>:  
    4:  0f 00 00 00
```

0: R\_386\_32 e

# Erzeugtes ausführbares Programm .text

```
08048530 <main>:
 8048530:      55                pushl   %ebp
 8048531:      89 e5             movl   %esp,%ebp
 8048533:      e8 08 00 00 00   call   8048540 <a>
 8048538:      6a 00            pushl   $0x0
 804853a:      e8 35 ff ff ff   call   8048474 <_init+0x94>
 804853f:      90                nop

08048540 <a>:
 8048540:      55                pushl   %ebp
 8048541:      8b 15 1c a0 04   movl   0x804a01c,%edx
 8048546:      08
 8048547:      a1 20 a0 04 08   movl   0x804a020,%eax
 804854c:      89 e5             movl   %esp,%ebp
 804854e:      03 02            addl   (%edx),%eax
 8048550:      89 ec             movl   %ebp,%esp
 8048552:      03 05 d0 a3 04   addl   0x804a3d0,%eax
 8048557:      08
 8048558:      5d                popl   %ebp
 8048559:      c3                ret
```

# Erzeugtes ausführbares Programm .data

m.c

```
int e=7;

int main() {
    int r = a();
    exit(0);
}
```

a.c

```
extern int e;

int *ep=&e;
int x=15;
int y;

int a() {
    return *ep+x+y;
}
```


Disassembly of section .data:

```
0804a018 <e>:
   804a018:    07 00 00 00

0804a01c <ep>:
   804a01c:    18 a0 04 08

0804a020 <x>:
   804a020:    0f 00 00 00
```

# Starke und schwache Symbole



- ▶ **strong**: alle Prozeduren und initialisierte globale Daten
- ▶ **weak**: nicht-initialisierte globale Daten

1. jedes starke Symbol darf nur einmal auftreten
2. ein schwaches Symbol wird einem starken Symbol zugewiesen
3. der Linker kann sich eines von mehreren Schwachen aussuchen

# Linker-Quiz: Separate Quelldateien (C)

```
int x;  
p1() {}
```

```
p1() {}
```

Link time error: two strong symbols (p1)

```
int x;  
p1() {}
```

```
int x;  
p2() {}
```

References to `x` will refer to the same uninitialized int. Is this what you really want?

```
int x;  
int y;  
p1() {}
```

```
double x;  
p2() {}
```

Writes to `x` in `p2` might overwrite `y`!  
Evil!

```
int x=7;  
int y=5;  
p1() {}
```

```
double x;  
p2() {}
```

Writes to `x` in `p2` will overwrite `y`!  
Nasty!

```
int x=7;  
p1() {}
```


```
int x;  
p2() {}
```

References to `x` will refer to the same initialized variable.


Nightmare scenario: two identical weak structs, compiled by different compilers with different alignment rules.



- ▶ Zugriff auf häufig benötigte Funktionen?
  - ▶ Math, Strings, I/O, Threads, Speicherverwaltung, usw.
  - ▶ alle Funktionen in einer Quelldatei ist keine Lösung
  - ▶ jede Funktion in separater Quelldatei ist sehr mühsam
  
- ▶ **statische Funktionsbibliotheken** (.a Archiv-Dateien)
  - ▶ Sammlung von compilierten Funktionen mit Index
  - ▶ Linker sucht (strong) Symbole im Index
  - ▶ gefundene Funktionen und Daten werden ins Programm eingebunden




# Funktionsbibliotheken (cont.)



Ausführbares Programm gebaut aus

- ▶ relocierbaren Modulen (.o), compiliert aus den Quelltexten (.c)
- ▶ vordefinierten Funktionsbibliotheken (.a)
- ▶ nur die verwendeten Funktionen landen im Programm

# Statische Funktionsbibliotheken zusammenbauen



- ▶ alle Funktionen der Bibliothek einzeln compilieren
- ▶ **Archiver** (ar) erzeugt den benötigten Index
- ▶ erzeugte ELF Datei (.a) mit Objektcode für alle Funktionen
- ▶ inkrementelles Update möglich (einzelne .c nach .o compilieren)




- ▶ `libc.a`: die C „Standard-Bibliothek“
  - ▶ 900 Funktionen, ca. 8 MByte
  - ▶ I/O, Speicherverwaltung, Strings, Datum und Zeit, Zufallszahlen, Integer-Arithmetik, Signale
- ▶ `libm.a`: die C „Mathematik-Bibliothek“
  - ▶ 226 Funktionen, ca 1 MByte
  - ▶ Gleitkommafunktionen (`sin`, `cos`, `tan`, `log`, `exp`, `sqrt`, ...)
- ▶ Funktionen anzeigen
  - ▶ `ar -t /usr/lib/libm.a | sort` (32-bit)
  - ▶ `ar -t /usr/lib64/libm.a | sort` (64-bit)
  - ▶ `ar -t /usr/lib/x86_64-linux-gnu/libm.a | sort`
- ▶ Java/Python/usw. benutzen eigene Bibliotheken, die wiederum auf `libc/libm` aufbauen

- ▶ Linker bekommt Liste der `.o` und `.a` Dateien vom Compiler
  - ▶ alle Dateien werden nach fehlenden Referenzen durchsucht
  - ▶ gefundene Referenzen werden sofort gelinkt („reloziert“)
  - ▶ jede fehlende Referenz führt zum Abbruch
- ⇒ Reihenfolge der Module/Bibliotheken ist wichtig
- ⇒ Bibliotheken gehören ans Ende der Kommandozeile
- 
- ▶ Unix-Konvention
    - ▶ Bibliotheken heißen `libXYZ.a`
    - ▶ Linker-Kommandozeile ohne „lib“, sondern nur `-lXYZ`
    - ▶ Suchverzeichnisse mit `-L <dir>` Option angeben
  
  - ▶ `gcc a.c b.c c.o d.o -L . -lbluetooth -lpthread -lm -lc`


# Loader: ELF-Module/Programme laden und ausführen

Executable object file for  
example program p




- ▶ Programm wird zur Objektdatei compiliert
- ▶ Bibliotheken werden erst beim Laden dazugelinkt
- ▶ die Bibliotheken können von mehreren Prozessen gleichzeitig benutzt werden, liegen aber (maximal) einmal im Speicher
- ▶ signifikant effizienter als separat statische gelinkte Programme
- ▶ Symbole werden entweder sofort (wie beim statischen Binden) oder „lazy“ referenziert (erst beim ersten Aufruf)
- ▶ Versionierung: unter Unix/Linux ist es möglich, mehrere Versionen einer Bibliothek zu verwenden, `libopencv_core.so.2.4.8`

# Linker und Loader – Shared Libraries




# Linker und Loader – Gesamtsystem





- ▶ Header: Meta-Informationen
- ▶ Stack: Funktionsaufrufe
- ▶ Heap: dynamische angeforderte Daten
- ▶ statische (globale) Daten
- ▶ Code-Bereiche
- ▶ Debug- und Relocation-Infos
  
- ▶ bisher noch nicht erklärt: wie funktioniert die **dynamische Speicherverwaltung** im Heap?



- ▶ nicht alle Daten können statisch alloziert werden
  - ▶ Speicher ist begrenzt
  - ▶ viele Daten/Arrays werden nur zeitweise benötigt
  - ▶ viele Algorithmen basieren auf dynamischen Bäumen/Graphen
  - ▶ usw.
  
- ▶ Datenstrukturen dynamisch anlegen
  - ▶ erst wenn die Daten benötigt werden
  - ▶ Speicher nach Benutzung wieder freigeben
  - ▶ Assembler, C/C++ benutzen die **malloc**-Bibliotheksfunktionen
  - ▶ Ursache für viele Programmierfehler
  
  - ▶ moderne Sprachen (Java, C# usw.) bieten automatische Heap-Verwaltung mit einem „**garbage-collector**“
  - ▶ bequem, aber oft auch langsamer, weniger Kontrolle

# Bryant: „Harsh Reality: Memory Matters“


- ▶ viele Applikationen sind durch den verfügbaren Speicher begrenzt, z.B. komplexe Graph-Algorithmen
- ▶ Programmierfehler im Umgang mit dynamisch angefordertem Speicher sind häufig und schwer zu beseitigen
  - ▶ Effekt wird häufig erst spät und weit entfernt bemerkt
  - ▶ siehe wöchentliche Linux/Windows/Application Updates
- ▶ Performance eines Programms hängt entscheidend von effektivem Umgang mit dem Speicher ab
  - ▶ Cache und Virtual Memory empfindlich gegen falsche Datenstrukturen und Zugriffsmuster
  - ▶ effiziente Programmierung kann Wunder wirken

# Linux: Speicherbereiche für ein Programm

- ▶ Kernel bei höchsten Adressen
- ▶ Stack wächst nach unten  $\%esp$
- ▶ Shared-Bibliotheken mittig

Allocators request additional heap memory from the operating system using the `sbrk` function.

- ▶ Heap (dynamische Daten)
- ▶ globale statische Daten
- ▶ Programmcode
- ▶ Startup-Code ab Adresse 0





- ▶ `void* malloc( size_t size )`
  - ▶ liefert Pointer auf Speicherbereich mit mindestens `size` Bytes, ausgerichtet an 8-Byte Adressen
  - ▶ Aufruf mit `size == 0` liefert `NULL`
  - ▶ liefert `NULL`, wenn nicht erfolgreich
  
- ▶ `void free( void *p )`
  - ▶ gibt den Speicherbereich `*p` ans Betriebssystem zurück
  - ▶ Pointer `p` von vorherigem Aufruf von `malloc` oder `realloc`
  
- ▶ `void* realloc( void *p, size_t size)`
  - ▶ ändert die Größe des Speicherbereichs `*p`
  - ▶ wenn erfolgreich, bleibt der Inhalt des Speicherbereichs unverändert, bis zum Minimum der alten und neuen Größe

# dynamischer Speicher: Beispielcode

```
void foo(int n, int m) {
    int i, *p;

    /* allocate a block of n ints */
    if ((p = (int *) malloc(n * sizeof(int))) == NULL) {
        perror("malloc");
        exit(0);
    }
    for (i=0; i<n; i++)
        p[i] = i;

    /* add m bytes to end of p block */
    if ((p = (int *) realloc(p, (n+m) * sizeof(int))) == NULL) {
        perror("realloc");
        exit(0);
    }
    for (i=n; i < n+m; i++)
        p[i] = i;

    /* print new array */
    for (i=0; i<n+m; i++)
        printf("%d\n", p[i]);


    free(p); /* return p to available memory pool */
}
```

# dynamischer Speicher: Memory Layout


`p1 = malloc(4)`




`p2 = malloc(5)`




`p3 = malloc(6)`



`free(p2)`



`p4 = malloc(2)`






- ▶ Programme können jederzeit `malloc` und `free` aufrufen
- ▶ die Anzahl oder Größe der angeforderten Blöcke kann nicht von der Speicherverwaltung beeinflusst werden
- ▶ Anfragen müssen sofort und möglichst schnell erfüllt werden
- ▶ dies erfordert ausreichende freie Speicherbereiche
- ▶ einmal allozierte Blöcke stehen für weitere Anfragen nicht mehr zur Verfügung, es sei denn, sie werden mit `free()` wieder freigegeben
- ▶ Vertiefung: eigenes `malloc` implementieren und testen :-)

# Problem: Fragmentierung


```
p1 = malloc(4)
```




```
p2 = malloc(5)
```



```
p3 = malloc(6)
```



```
free(p2)
```




```
p4 = malloc(6)
```

**oops!**

- ▶ Wir haben nur Platz für höchstens malloc(5).

# Idee zur Implementierung von free()




- ▶ Länge eines Blocks im Header gespeichert
- ▶ mindestens ein extra-Wort pro Block



- ▶ Länge eines Blocks im Header gespeichert
  - ▶ Zusatz-/Verwaltungsdaten außerhalb des angeforderten Blocks
  - ▶ malloc und free kennen das Speicherlayout, und können Blöcke suchen bzw. zurückgeben
  - ▶ doppelte verkettete Listen (vorwärts/rückwärts) und Graphen sind effizienter als die gezeigte einfache Liste
  - ▶ Details: Bryant, O'Hallaron [BO15]

- ▶ wie erkennt man, ob ein Block belegt ist?




- ▶ erfordert 1-bit extra,
- ▶ z.B. das niederwertigste Bit im size Feld bei wortweiser Allokierung (32-bit) und byte-weiser Adressierung

- ▶ **first fit**: Liste vom Anfang an durchsuchen, erster passender Block wird zurückgeliefert. Linearer Zeitbedarf

```
p = start;
while ((p < end) ||      \\ not passed end
       (*p & 1) ||      \\ already allocated
       (*p <= len));   \\ too small
```

- ▶ **next fit**: startet die Suche vom zuletzt gefundenen Block. Fragmentierung häufig schlechter als bei first-fit.
- ▶ **best fit**: gesamte Liste durchsuchen, Block mit kleinstem Verschnitt zurückliefern. Weniger Fragmentierung, aber langsamer als first-fit

# Freie Blöcke finden (cont.)




```
void addblock(ptr p, int len) {  
    int newsize = ((len + 1) >> 1) << 1; // add 1 and round up  
    int oldsize = *p & -2; // mask out low bit  
    *p = newsize | 1; // set new length  
    if (newsize < oldsize)  
        *(p+newsize) = oldsize - newsize; // set length in remaining  
}
```

addblock(p, 2)




# Doppelt verkettete Listen (*Bidirectional Coalescing*)




- ▶ size/allocated-Infos doppelt am Beginn und Ende des Nutzdaten-Blocks. Liste kann vorwärts und rückwärts schnell durchlaufen werden.
- ▶ schnelles Verschmelzen benachbarter freier Blöcke

# Linux: Speicherlayout




# Linux: Speicherverwaltung



## Initially

```
(gdb) break main
(gdb) run
Breakpoint 1, 0x804856f in main ()
(gdb) print $esp
$3 = (void *) 0xbffffc78
```



## Main

- Address `0x804856f` should be read  
`0x0804856f`

## Stack

- Address `0xbffffc78`

# Beispiel: malloc


```
char big_array[1<<24]; /* 16 MB */
char huge_array[1<<28]; /* 256 MB */

int beyond;
char *p1, *p2, *p3, *p4;

int useless() { return 0; }

int main()
{
    p1 = malloc(1 <<28); /* 256 MB */
    p2 = malloc(1 << 8); /* 256 B */
    p3 = malloc(1 <<28); /* 256 MB */
    p4 = malloc(1 << 8); /* 256 B */
    /* Some print statements ... */
}
```

# Beispiel: Speicherbereiche



- ▶ ungültige Pointer dereferenzieren
- ▶ nicht existierende Variablen referenzieren
- ▶ nicht-initialisierten Speicher lesen
- ▶ Speicherbereiche überschreiben
- ▶ freie Blöcke referenzieren
- ▶ Blöcke mehrfach freigeben
- ▶ Blöcke nicht freigeben: Speicherlecks
  
- ▶ Details: Bryant, O'Hallaron [BO15]
- ▶ Java: die meisten (dieser) Fehler sind unmöglich

- ▶ der „klassische“ scanf-Bug

```
scanf("%d", val);
```

- ▶ lokale Variablen „verschwinden“ nach dem Rücksprung:

```
int *foo () {  
    int val;  
    return &val;  
}
```

- ▶ tückisch: direkt nach dem Rücksprung liegen die Daten noch auf dem Stack, werden aber von späteren Funktionsaufrufen überschrieben

- ▶ per malloc allozierter Speicher ist nicht initialisiert

```
/* return y = Ax */
int *matvec(int **A, int *x) {
    int *y = malloc(N*sizeof(int));
    int i, j;

    for (i=0; i<N; i++)
        for (j=0; j<N; j++)
            y[i] += A[i][j]*x[j];
    return y;
}
```

⇒ calloc aufrufen oder Bereich explizit initialisieren

- ▶ versehentlich falsche Größe beim malloc

```
int **p;  
  
p = malloc(N*sizeof(int));  
  
for (i=0; i<N; i++) {  
    p[i] = malloc(M*sizeof(int));  
}
```

- ▶ off-by-one Fehler

```
int **p;  
  
p = malloc(N*sizeof(int *));  
  
for (i=0; i<=N; i++) {  
    p[i] = malloc(M*sizeof(int));  
}
```

# Speicherbereiche überschreiben (cont.)

- ▶ Maximalgröße von Puffern nicht beachtet

```
char s[8];  
int i;  
  
gets(s); /* reads "123456789" from stdin */
```

- ▶ sehr häufiger Fehler
- ▶ Einfallstor für Schadsoftware

- ▶ Missverständnis der Pointerarithmetik

```
int *search(int *p, int val) {  
  
    while (*p && *p != val)  
        p += sizeof(int);  
  
    return p;  
}
```

```
x = malloc(N*sizeof(int));  
<manipulate x>  
free(x);  
  
y = malloc(M*sizeof(int));  
<manipulate y>  
free(x);
```

- ▶ Zugriff auf freigegebenen Speicher

```
x = malloc(N*sizeof(int));  
<manipulate x>  
free(x);  
...  
y = malloc(M*sizeof(int));  
for (i=0; i<M; i++)  
    y[i] = x[i]++;
```

- ▶ Speicherbereiche nicht freigeben

```
foo() {  
    int *x = malloc(N*sizeof(int));  
    ...  
    return;  
}
```

- ▶ nach dem Rücksprung bleibt der Speicher belegt, aber es gibt keinen (gültigen) Pointer mehr

- ▶ Speicherbereiche nur teilweise freigeben

```
struct list {
    int val;
    struct list *next;
};

foo() {
    struct list *head =
        malloc(sizeof(struct list));
    head->val = 0;
    head->next = NULL;
    <create and manipulate the rest of the list>
    ...
    free(head);
    return;
}
```

- ▶ Puffer wird übergeben, aber Anzahl der gelesenen Zeichen ist nicht limitiert

```
/* Get string from stdin */
char *gets(char *dest)
{
    int c = getc();
    char *p = dest;
    while (c != EOF && c != '\n') {
        *p++ = c;
        c = getc();
    }
    *p = '\0';
    return dest;
}
```

- ▶ Puffer liegt auf dem Stack, ist viel zu klein

```
/* Echo Line */  
void echo()  
{  
    char buf[4]; /* Way too small! */  
    gets(buf);  
    puts(buf);  
}
```

```
int main()  
{  
    printf("Type a string:");  
    echo();  
    return 0;  
}
```

## ► Verhalten


```
unix> ./bufdemo  
Type a string:123  
123
```

```
unix> ./bufdemo  
Type a string:12345  
Segmentation Fault
```

```
unix> ./bufdemo  
Type a string:12345678  
Segmentation Fault
```


⇒ Array überschreibt den Stack

# Verwundbarer Code: Stack



# Verwundbarer Code: Stack (cont.)

```
unix> gdb bufdemo
(gdb) break echo
Breakpoint 1 at 0x8048583
(gdb) run
Breakpoint 1, 0x8048583 in echo ()
(gdb) print /x *(unsigned *)$ebp
$1 = 0xbffff8f8
(gdb) print /x *((unsigned *)$ebp + 1)
$3 = 0x804864d
```




```
8048648: call 804857c <echo>
804864d: mov 0xffffffe8(%ebp),%ebx # Return Point
```

# Verwundbarer Code: Beispiele


## ► Eingabe "123"

Before call to gets




⇒ alles OK

Input = "123"



# Verwundbarer Code: Beispiele (cont.)

## ► Eingabe "12345"




echo code:

```
8048592: push    %ebx
8048593: call   80483e4 <_init+0x50> # gets
8048598: mov    0xffffffff8(%ebp),%ebx
804859b: mov    %ebp,%esp
804859d: pop   %ebp # %ebp gets set to invalid value
804859e: ret
```

⇒ Array überschreibt den Stack

# Verwundbarer Code: Beispiele (cont.)

## ► Eingabe "12345678"





```
8048648: call 804857c <echo>
804864d: mov 0xffffffe8(%ebp),%ebx # Return Point
```

⇒ Return Adresse überschrieben

# Verwundbarer Code: Beispiele (cont.)

⇒ Rücksprung in Schad-Code!





- ▶ Umsetzung von Programmen mit Kontrollstrukturen
- ▶ Funktionsaufrufe, Parameter, lokale Variablen
  
- ▶ Speicherlayout von strukturierten Daten und Arrays
- ▶ Umsetzung objektorientierter Konzepte
  
- ▶ ELF-Dateiformat und statisches Linking
- ▶ Programmcode, Stack, Heap, statische Variablen
- ▶ Funktionsbibliotheken
  
- ▶ Dynamische Speicherverwaltung im Heap
- ▶ Puffer-Überläufe

- [BO15] R.E. Bryant, D.R. O'Hallaron:  
*Computer systems – A programmers perspective.*  
3rd global ed., Pearson Education Ltd., 2015.  
ISBN 978–1–292–10176–7. [csapp.cs.cmu.edu](http://csapp.cs.cmu.edu)
- [TA14] A.S. Tanenbaum, T. Austin: *Rechnerarchitektur – Von der digitalen Logik zum Parallelrechner.*  
6. Auflage, Pearson Deutschland GmbH, 2014.  
ISBN 978–3–86894–238–5
- [IA64] *Intel 64 and IA-32 Architectures Software Developer's Manual – Volume 1: Basic Architecture.*  
Intel Corp.; Santa Clara, CA.  
[www.intel.de/content/www/de/de/processors/architectures-software-developer-manuals.html](http://www.intel.de/content/www/de/de/processors/architectures-software-developer-manuals.html)

- [PH16a] D.A. Patterson, J.L. Hennessy: *Computer Organization and Design – The Hardware Software Interface: ARM Edition*. Morgan Kaufmann Publishers Inc., 2016. ISBN 978-0-12-801733-3
- [PH16b] D.A. Patterson, J.L. Hennessy: *Rechnerorganisation und Rechnerentwurf – Die Hardware/Software-Schnittstelle*. 5. Auflage, Oldenbourg, 2016. ISBN 978-3-11-044605-0
- [Hyd10] R. Hyde: *The Art of Assembly Language Programming*. 2nd edition, No Starch Press, 2010. ISBN 978-1-59327-207-4. [www.plantation-productions.com/Webster/www.artofasm.com](http://www.plantation-productions.com/Webster/www.artofasm.com)



1. Einführung
2. Digitalrechner
3. Moore's Law
4. Information
5. Ziffern und Zahlen
6. Arithmetik
7. Zeichen und Text
8. Logische Operationen
9. Codierung
10. Schaltfunktionen
11. Schaltnetze
12. Schaltwerke
13. Rechnerarchitektur



14. Instruction Set Architecture

15. Assembler-Programmierung

**16. Pipelining**

Motivation und Konzept

Befehlspipeline

MIPS

Bewertung


Hazards

Literatur

17. Parallelarchitekturen

18. Speicherhierarchie





## Grundidee

- ▶ Operation  $F$  kann in Teilschritte zerlegt werden
- ▶ jeder Teilschritt  $f_i$  braucht ähnlich viel Zeit
- ▶ Teilschritte  $f_1..f_k$  können parallel zueinander ausgeführt werden
- ▶ Trennung der Pipelinestufen („stage“) durch Register
- ▶ Zeitbedarf für Teilschritt  $f_i \gg$  Zugriffszeit auf Register ( $t_{FF}$ )

## Pipelining-Konzept

- ▶ Prozess in unabhängige Abschnitte aufteilen
- ▶ Objekt sequenziell durch diese Abschnitte laufen lassen
  - ▶ zu jedem Zeitpunkt werden zahlreiche Objekte bearbeitet
  - ▶ –"– sind alle Stationen ausgelastet

## Konsequenz

- ▶ Pipelining lässt Vorgänge gleichzeitig ablaufen
- ▶ reale Beispiele: Autowaschanlagen, Fließbänder in Fabriken


## Arithmetische Pipelines

- ▶ Idee: lange Berechnung in Teilschritte zerlegen  
wichtig bei komplizierteren arithmetischen Operationen
  - ▶ die sonst sehr lange dauern (weil ein großes Schaltnetz)
  - ▶ die als Schaltnetz extrem viel Hardwareaufwand erfordern
  - ▶ Beispiele: Multiplikation, Division, Fließkommaoperationen...
- + Erhöhung des Durchsatzes, wenn Berechnung mehrfach hintereinander ausgeführt wird

## Befehlspipeline im Prozessor

- ▶ Idee: die Phasen der von-Neumann Befehlsabarbeitung (Befehl holen, Befehl decodieren ...) als Pipeline implementieren


# Beispiel: Schaltnetz ohne Pipeline



[BO15]

- ▶ Verarbeitung erfordert 300 ps
- ▶ weitere 20 ps um das Resultat im Register zu speichern
- ▶ Zykluszeit: mindestens 320 ps


# Beispiel: Version mit 3-stufiger Pipeline




- ▶ Kombinatorische Logik in 3 Blöcke zu je 100 ps aufgeteilt
- ▶ neue Operation, sobald vorheriger Abschnitt durchlaufen wurde  
⇒ alle 120 ps neue Operation
- ▶ allgemeine Latenzzunahme  
⇒ 360 ps von Start bis Ende

# Prinzip: 3-stufige Pipeline

## ▶ ohne Pipeline





## ▶ 3-stufige Pipeline





[BO15]

# Timing: 3-stufige Pipeline





[BO15]

# Timing: 3-stufige Pipeline





[BO15]

# Timing: 3-stufige Pipeline




[BO15]

# Timing: 3-stufige Pipeline



[BO15]


# Limitierungen: nicht uniforme Verzögerungen



[BO15]

- ▶ Taktfrequenz limitiert durch langsamste Stufe
- ▶ Schaltung in möglichst gleich schnelle Stufen aufteilen

# Limitierungen: Register „Overhead“




[BO15]

- ▶ registerbedingter Overhead wächst mit Pipelinelänge
- ▶ (anteilige) Taktzeit für das Laden der Register


	Overhead	Taktperiode
1-Register:	6,25%	20 ps
3-Register:	16,67%	120 ps
6-Register:	28,57%	70 ps

# Limitierungen: Datenabhängigkeiten



- ▶ jede Operation hängt vom Ergebnis der Vorhergehenden ab

# Limitierungen: Datenabhängigkeiten (cont.)



[BO15]

- ⇒ Resultat-Feedback kommt zu spät für die nächste Operation
- ⇒ Pipelining ändert Verhalten des gesamten Systems



typische Schritte der Befehlsabarbeitung (von ISA abhängig)

- ▶ **IF**      **I**nstruction **F**etch  
Instruktion holen, in Befehlsregister laden

---

- ID**      **I**nstruction **D**ecode  
Instruktion decodieren

---

- OF**      **O**perand **F**etch  
Operanden aus Registern holen

---

- EX**      **E**xecute  
ALU führt Befehl aus

---


- MEM**    **M**emory access  
Speicherzugriff: Daten laden/abspeichern

---

- WB**      **W**rite **B**ack  
Ergebnis in Register zurückschreiben


- ▶ je nach Instruktion sind 3-5 dieser Schritte notwendig
  - ▶ *nop*: nur Instruction-Fetch
  - ▶ *jump*: kein Speicher-/Registerzugriff
- ▶ Schritte können auch feiner unterteilt werden (mehr Stufen)

## serielle Bearbeitung ohne Pipelining




[PH16b]

## Pipelining für die einzelnen Schritte der Befehlsausführung



- ▶ Befehle überlappend ausführen: neue Befehle holen, dann dekodieren, während vorherige noch ausgeführt werden
- ▶ Register trennen Pipelinestufen

# Klassische 5-stufige Pipeline




- ▶ Grundidee der ursprünglichen RISC-Architekturen
- + Durchsatz ca.  $3 \dots 5 \times$  besser als serielle Ausführung
- + guter Kompromiss aus Leistung und Hardwareaufwand
  
- ▶ MIPS-Architektur (aus Patterson, Hennessy [PH16b])

▶ MIPS ohne Pipeline

▶ MIPS Pipeline


▶ Pipeline Schema

- ▶ RISC ISA: Pipelining wird direkt umgesetzt
  - ▶ Befehlssätze auf diese Pipeline hin optimiert
  - ▶ IBM-801, MIPS R-2000/R-3000 (1985), SPARC (1987)
- ▶ CISC-Architekturen heute ebenfalls mit Pipeline
  - ▶ Motorola 68020 (zweistufige Pipeline, 1984), Intel 486 (1989), Pentium (1993)...
  - ▶ Befehle in Folgen RISC-ähnlicher Anweisungen umsetzen




- + CISC-Software bleibt lauffähig
- + Befehlssatz wird um neue RISC Befehle erweitert

# MIPS: serielle Realisierung ohne Pipeline




längster Pfad: PC - IM - REG - MUX - ALU - DM - MUX - PC/REG [PH16b]

# MIPS: mit 5-stufiger Pipeline






- ▶ die Hardwareblöcke selbst sind unverändert
  - ▶ PC, Addierer fürs Inkrementieren des PC
  - ▶ Registerbank
  - ▶ Rechenwerke: ALU, sign-extend, zero-check
  - ▶ Multiplexer und Leitungen/Busse
- ▶ vier zusätzliche Pipeline-Register
  - ▶ die (dekodierten) Befehle
  - ▶ alle Zwischenergebnisse
  - ▶ alle intern benötigten Statussignale
- ▶ längster Pfad zwischen Registern jetzt eine der 5 Stufen
- ▶ aber wie wirkt sich das auf die Software aus?!





## Begriffe

- ▶ **Pipeline-Stage:** einzelne Stufe der Pipeline
- ▶ **Pipeline Machine Cycle:**  
Instruktion kommt einen Schritt in Pipeline weiter
- ▶ **Durchsatz:** Anzahl der Instruktionen, die in jedem Takt abgeschlossen werden
- ▶ **Latenz:** Zeit, die eine Instruktion benötigt, um alle Pipelinestufen zu durchlaufen



## Vor- und Nachteile

- + Schaltnetze in kleinere Blöcke aufgeteilt  $\Rightarrow$  höherer Takt
- + im Idealfall ein neuer Befehl pro Takt gestartet  $\Rightarrow$  höherer Durchsatz, bessere Performance
- + geringer Zusatzaufwand an Hardware
- + Pipelining ist für den Programmierer nicht direkt sichtbar!
  - Achtung: Daten-/Kontrollabhängigkeiten (s.u.)
- Latenz wird nicht verbessert, bleibt bestenfalls gleich
- Pipeline Takt limitiert durch langsamste Pipelinestufe  
unausgewogene Pipelinestufen reduzieren den Takt und damit die Performanz
- zusätzliche Zeiten, um Pipeline zu füllen bzw. zu leeren


## Analyse

- ▶  $N$  Instruktionen;  $K$  Pipelinestufen
- ▶ ohne Pipeline:  $N \cdot K$  Taktzyklen
- ▶ mit Pipeline:  $K + N - 1$  Taktzyklen
  
- ▶ „Speedup“  $S = \frac{N \cdot K}{K + N - 1}$ ,  $\lim_{N \rightarrow \infty} S = K$

⇒ ein großer Speedup wird erreicht durch

- ▶ große Pipelintiefe:  $K$
- ▶ lange Instruktionssequenzen:  $N$
  
- ▶ wegen Daten- und Kontrollabhängigkeiten nicht erreichbar
- ▶ außerdem: Register-Overhead nicht berücksichtigt

# Prozessorpipeline – Bewertung (cont.)



- ▶ größeres  $K$  wirkt sich direkt auf den Durchsatz aus
- ▶ weniger Logik zwischen den Registern, höhere Taktfrequenzen
- ▶ zusätzlich: technologischer Fortschritt (1985...2010)
- ▶ Beispiele

CPU	Pipelinstufen	Taktfrequenz [MHz]
80386	1	33
Pentium	5	300
Motorola G4	4	500
Motorola G4e	7	1000
Pentium II/III	12	1400
Athlon XP	10/15	2500
Athlon 64, Opteron	12/17	$\leq 3000$
Pentium 4	20	$\leq 5000$

Architekturentscheidungen, die sich auf das Pipelining auswirken

gut für Pipelining

- ▶ gleiche Instruktionslänge
- ▶ wenige Instruktionsformate
- ▶ Load/Store Architektur

## BASIC INSTRUCTION FORMATS

<b>R</b>	opcode	rs	rt	rd	shamt	funct	
	31	26 25	21 20	16 15	11 10	6 5	0
<b>I</b>	opcode	rs	rt	immediate			
	31	26 25	21 20	16 15	0		
<b>J</b>	opcode	address					
	31	26 25					0

## FLOATING-POINT INSTRUCTION FORMATS

<b>FR</b>	opcode	fmt	ft	fs	fd	funct	
	31	26 25	21 20	16 15	11 10	6 5	0
<b>FI</b>	opcode	fmt	ft	immediate			
	31	26 25	21 20	16 15	0		

MIPS-Befehlsformate [PH16b]


**schlecht** für Pipelining: *Pipelinekonflikte / -Hazards*

- ▶ Strukturkonflikt: gleichzeitiger Zugriff auf eine Ressource durch mehrere Pipelinestufen
- ▶ Datenkonflikt: Ergebnisse von Instruktionen werden innerhalb der Pipeline benötigt
- ▶ Steuerkonflikt: Sprungbefehle in der Pipelinesequenz

**sehr schlecht** für Pipelining

- ▶ Unterbrechung des Programmkontexts: Interrupt, System-Call, Exception. . .
- ▶ (Performanz-) Optimierungen mit „Out-of-Order Execution“ etc.

# Pipeline Schema




◀ RISC Pipelining

## Strukturkonflikt / Structural Hazard

- ▶ mehrere Stufen wollen gleichzeitig auf eine Ressource zugreifen
- ▶ Beispiel: gleichzeitiger Zugriff auf Speicher ▶ Beispiel
- ⇒ Mehrfachauslegung der betreffenden Ressourcen
  - ▶ Harvard-Architektur vermeidet Strukturkonflikt aus Beispiel
  - ▶ Multi-Port Register
  - ▶ mehrfach vorhandene Busse und Multiplexer...

# Beispiel: Strukturkonflikt



◀ Strukturkonflikte

gleichzeitigen Laden aus *einem* Speicher, zwei verschiedene Adressen

## Datenkonflikt / Data Hazard

- ▶ eine Instruktion braucht die Ergebnisse einer vorhergehenden, diese wird aber noch in der Pipeline bearbeitet
  - ▶ Datenabhängigkeiten aufeinanderfolgender Befehle
    - ▶ Operanden während ID-Phase aus Registerbank lesen
    - ▶ Resultate werden erst in WB-Phase geschrieben
- ⇒ aber: Resultat ist schon nach EX-/MEM-Phase bekannt

▶ Beispiel

## Forwarding

- ▶ zusätzliche Hardware („*Forwarding-Unit*“) kann Datenabhängigkeiten auflösen
- ▶ Änderungen in der Pipeline Steuerung
- ▶ neue Datenpfade und Multiplexer

▶ ohne Forwarding

▶ mit Forwarding

## Rückwärtsabhängigkeiten

- ▶ spezielle Datenabhängigkeit
- ▶ Forwarding-Technik funktioniert nicht, da die Daten erst *später* zur Verfügung stehen
  - ▶ bei längeren Pipelines
  - ▶ bei Load-Instruktionen (s.u.)

▶ Beispiel

## Auflösen von Rückwärtsabhängigkeiten

1. Softwarebasiert, durch den Compiler, Reihenfolge der Instruktionen verändern
  - ▶ andere Operationen (ohne Datenabhängigkeiten) vorziehen
  - ▶ nop-Befehl(e) einfügen

▶ Beispiel

## 2. „Interlocking“

► Beispiel

- ▶ zusätzliche (Hardware) Kontrolleinheit: komplexes Steuerwerk
- ▶ automatisches Stoppen der Pipeline, bis die benötigten Daten zur Verfügung stehen – Strategien:
  - ▶ in Pipeline werden keine neuen Instruktionen geladen
  - ▶ Hardware erzeugt: Pipelineleerlauf / „*pipeline stall*“


## „Scoreboard“

- ▶ Hardware Einheit zur zentralen Hazard-Erkennung und -Auflösung
- ▶ Verwaltet Instruktionen, benutzte Einheiten und Register der Pipeline (siehe „*Superskalare Rechner*“, ab Folie 1194)

# Beispiel: MIPS Datenpfad


16.5 Pipelining - Hazards

64-040 Rechnerstrukturen




◀ Forwarding

# Beispiel: MIPS Forwarding



◀ Forwarding


# Beispiel: Datenkonflikt



◀ Datenkonflikte

Befehle wollen R2 lesen, während es noch vom ersten Befehl berechnet wird


# Beispiel: Rückwärtsabhängigkeit



◀ Datenkonflikte

Befehle wollen R2 lesen, bevor es aus Speicher geladen wird


# Beispiel: nop



◀ Datenkonflikte

Compiler kennt Hardware und hat einen nop-Befehl eingefügt

# Beispiel: „bubbles“



◀ Datenkonflikte

Hardware verzögert Bearbeitung, bis Konflikte beseitigt sind („bubbles“)

## Steuerkonflikt / Control Hazard

- ▶ Unterbrechung des sequenziellen Ablaufs durch Sprungbefehle und Unterprogrammaufrufe: `call` und `ret`
  - ▶ Instruktionen die auf (bedingte) Sprünge folgen, werden bereits in die Pipeline geschoben
  - ▶ Sprungadresse und Status (*taken/untaken*) sind aber erst am Ende der EX-Phase bekannt
  - ▶ einige Befehle wurden bereits teilweise ausgeführt, Resultate eventuell „ge-forwarded“
- alle Zwischenergebnisse müssen verworfen werden
  - ▶ inklusive aller Forwarding-Daten
  - ▶ Pipeline an korrekter Zieladresse neu starten
  - ▶ erfordert sehr komplexe Hardware
- jeder (ausgeführte) Sprung kostet enorm Performance

▶ Beispiel

## Lösungsmöglichkeiten für Steuerkonflikte

- ▶ „*Interlocking*“: Pipeline prinzipiell bei Sprüngen leeren
  - ineffizient: ca. 19% der Befehle sind Sprünge
- 1. Annahme: nicht ausgeführter Sprung („*untaken branch*“)
  - + kaum zusätzliche Hardware
  - im Fehlerfall
    - ▶ Pipeline muss geleert werden („*flush instructions*“)
- 2. Sprungentscheidung „vorverlegen“
  - ▶ Software: Compiler zieht andere Instruktionen vor  
Verzögerung nach Sprungbefehl („*delay slots*“)
  - ▶ Hardware: Sprungentscheidung durch Zusatz-ALU  
(nur Vergleiche) während Befehlsdecodierung (z.B. MIPS)

## 3. Sprungvorhersage („branch prediction“)

- ▶ Beobachtung: ein Fall tritt häufiger auf; Schleifendurchlauf, Datenstrukturen durchsuchen etc.
- ▶ mehrere Vorhersageverfahren; oft miteinander kombiniert
- + hohe Trefferquote: bis 90 %

### Statische Sprungvorhersage (softwarebasiert)


- ▶ Compiler erzeugt extra Bit in Opcode des Sprungbefehls
- ▶ Methoden: Codeanalyse, Profiling...

### Dynamische Sprungvorhersage (hardwarebasiert)

- ▶ Sprünge durch Laufzeitinformation vorhersagen:  
*Wie oft wurde der Sprung in letzter Zeit ausgeführt?*
- ▶ viele verschiedene Verfahren:  
History-Bit, 2-Bit Prädiktor, korrelationsbasierte Vorhersage, Branch History Table, Branch Target Cache...

- ▶ Schleifen abrollen / „Loop unrolling“
  - ▶ zusätzliche Maßnahme zu allen zuvor skizzierten Verfahren
  - ▶ bei statischer Schleifenbedingung möglich
  - ▶ Compiler iteriert Instruktionen in der Schleife (teilweise)
  - längerer Code
  - + Sprünge und Abfragen entfallen
  - + erzeugt sehr lange Codesequenzen ohne Sprünge
    - ⇒ Pipeline kann optimal ausgenutzt werden

# Beispiel: Steuerkonflikt



◀ Steuerkonflikte

- ▶ von-Neumann Zyklus auf separate Phasen aufteilen
- ▶ überlappende Ausführung von mehreren Befehlen
  - ▶ einfachere Hardware für jede Phase  $\Rightarrow$  höherer Takt
  - ▶ mehrere Befehle in Bearbeitung  $\Rightarrow$  höherer Durchsatz
  - ▶ 5-stufige RISC-Pipeline: IF $\rightarrow$ ID/OE $\rightarrow$ Exe $\rightarrow$ Mem $\rightarrow$ WB
  - ▶ mittlerweile sind 9...20 Stufen üblich
- ▶ Struktur-, Daten- und Steuerkonflikte
  - ▶ Lösung durch mehrfache/bessere Hardware
  - ▶ Data-Forwarding umgeht viele Datenabhängigkeiten
  - ▶ Sprungbefehle sind ein ernstes Problem
- ▶ Pipelining ist prinzipiell unabhängig von der ISA
  - ▶ einige Architekturen basieren auf Pipelining (MIPS)
  - ▶ Compiler/Tools/Programmierer sollten CPU Pipeline kennen

- [PH16a] D.A. Patterson, J.L. Hennessy: *Computer Organization and Design – The Hardware Software Interface: ARM Edition*. Morgan Kaufmann Publishers Inc., 2016.  
ISBN 978-0-12-801733-3
- [PH16b] D.A. Patterson, J.L. Hennessy: *Rechnerorganisation und Rechnerentwurf – Die Hardware/Software-Schnittstelle*. 5. Auflage, Oldenbourg, 2016. ISBN 978-3-11-044605-0
- [HP12] J.L. Hennessy, D.A. Patterson: *Computer architecture – A quantitative approach*. 5th edition, Morgan Kaufmann Publishers Inc., 2012.  
ISBN 978-0-12-383872-8

[BO15] R.E. Bryant, D.R. O'Hallaron:

*Computer systems – A programmers perspective.*

3rd global ed., Pearson Education Ltd., 2015.

ISBN 978-1-292-10176-7. [csapp.cs.cmu.edu](http://csapp.cs.cmu.edu)

[TA14] A.S. Tanenbaum, T. Austin: *Rechnerarchitektur –*

*Von der digitalen Logik zum Parallelrechner.*

6. Auflage, Pearson Deutschland GmbH, 2014.

ISBN 978-3-86894-238-5



1. Einführung
2. Digitalrechner
3. Moore's Law
4. Information
5. Ziffern und Zahlen
6. Arithmetik
7. Zeichen und Text
8. Logische Operationen
9. Codierung
10. Schaltfunktionen
11. Schaltnetze
12. Schaltwerke
13. Rechnerarchitektur





14. Instruction Set Architecture

15. Assembler-Programmierung

16. Pipelining

**17. Parallelarchitekturen**

Motivation

Amdahl's Gesetz

Superskalare Rechner

Klassifikation

Symmetric Multiprocessing

Literatur

18. Speicherhierarchie



- ▶ Simulationen, Wettervorhersage, Gentechnologie. . .
  - ▶ Datenbanken, Transaktionssysteme, Suchmaschinen. . .
  - ▶ Softwareentwicklung, Schaltungsentwurf. . .
  
  - ▶ Performance eines einzelnen Prozessors ist begrenzt
- ⇒ Verteilen eines Programms auf mehrere Prozessoren

## Vielfältige Möglichkeiten

- ▶ wie viele und welche Prozessoren?
- ▶ Kommunikation zwischen den Prozessoren?
- ▶ Programmierung und Software/Tools?

- ▶ **Antwortzeit:** die Gesamtzeit zwischen Programmstart und -ende, inklusive I/O-Operationen, Unterbrechungen etc. („wall clock time“, „response time“, „execution time“)

$$\text{performance} = \frac{1}{\text{execution time}}$$

- ▶ **Ausführungszeit:** reine CPU-Zeit

```
Unix time-Befehl: 597.07u 0.15s 9:57.61 99.9%
                  597.07 user CPU time [sec.]
                  0.15 system CPU time
                  9:57.61 elapsed time
                  99.9 CPU/elapsed [%]
```

- ▶ **Durchsatz:** Anzahl der bearbeiteten Programme / Zeit

- ▶ **Speedup:**  $s = \frac{\text{performance } x}{\text{performance } y} = \frac{\text{execution time } y}{\text{execution time } x}$

# Wie kann man Performance verbessern?

- ▶ Ausführungszeit =  $\langle \text{Anzahl der Befehle} \rangle \cdot \langle \text{Zeit pro Befehl} \rangle$
- ▶ weniger Befehle
  - ▶ gute Algorithmen
  - ▶ bessere Compiler
  - ▶ mächtigere Befehle (CISC)
- ▶ weniger Zeit pro Befehl
  - ▶ bessere Technologie
  - ▶ Architektur: Pipelining, Caches...
  - ▶ einfachere Befehle (RISC)
- ▶ parallele Ausführung
  - ▶ superskalare Architekturen, SIMD, MIMD



Möglicher Speedup durch Beschleunigung einer Teilfunktion?

1. **System** berechnet Programm  $P$ ,  
darin Funktion  $X$  mit Anteil  $0 < f < 1$  der Gesamtzeit
2. **System** berechnet Programm  $P$ ,  
Funktion  $X'$  ist schneller als  $X$  mit Speedup  $S_X$


Amdahl's Gesetz

Gene Amdahl, Architekt der IBM S/360, 1967

► Speedup 
$$S_{gesamt} = \frac{1}{(1 - f) + f/S_X}$$

Speedup  $S_{gesamt} = \frac{1}{(1-f) + f/S_X}$

- ▶ nur ein Teil  $f$  des Gesamtproblems wird beschleunigt



- ⇒ möglichst großer Anteil  $f$
- ⇒ Optimierung lohnt nur für relevante Operationen  
allgemeingültig: entsprechend auch für Projektplanung, Verkehr...

- ▶ ursprüngliche Idee: Parallelrechner mit  $n$ -Prozessoren

Speedup  $S_{gesamt} = \frac{1}{(1 - f) + k(n) + f/n}$

$n$  # Prozessoren als Verbesserungsfaktor

$f$  Anteil parallelisierbarer Berechnung

$1 - f$  Anteil nicht parallelisierbarer Berechnung


$k()$  Kommunikationsoverhead zwischen den Prozessoren

- ▶ Aufgaben verteilen
- ▶ Arbeit koordinieren
- ▶ Ergebnisse zusammensammeln


$S_X$	$f$	$S_{gesamt}$
10	0,1	$1/(0,9 + 0,01) = 1,1$
2	0,5	$1/(0,5 + 0,25) = 1,33$
2	0,9	$1/(0,1 + 0,45) = 1,82$
1,1	0,98	$1/(0,02 + 0,89) = 1,1$
4	0,5	$1/(0,5 + 0,125) = 1,6$
4536	0,8	$1/(0,2 + 0,0\dots) = 5,0$
9072	0,99	$1/(0,01 + 0,0\dots) = 98,92$

- ▶ Optimierung bringt nichts, wenn der nicht beschleunigte „serielle“ Anteil  $(1 - f)$  eines Programms überwiegt
- ▶  $n$ -Prozessoren (große  $S_X$ ) wirken *nicht linear*
- ▶ die erreichbare Parallelität in Hochsprachen-Programmen (z.B. Java) ist gering, typisch  $S_{gesamt} \leq 4$


# Amdahl's Gesetz: Beispiele (cont.)




# Amdahl's Gesetz: Beispiele (cont.)




# Amdahl's Gesetz: Beispiele (cont.)





[TA14]


- ▶ Befehl in kleinere, schnellere Schritte aufteilen ⇒ höherer Takt
- ▶ mehrere Instruktionen überlappt ausführen ⇒ höherer Durchsatz



[TA14]

- ▶ im Bild jeweils zwei Operationen pro Pipelinestufe
- ▶ parallele („superskalare“) Ausführung
- ▶ komplexe Hardware (Daten- und Kontrollabhängigkeiten)
- ▶ Beispiel: Pentium

- ▶ mehrere Rechenwerke (ALUs)
- ▶ Verwaltung über „Scoreboard“  
Erkennung von Datenabhängigkeiten



- ▶ sehr komplexe Hardware
- ▶ aber gute Performanz
- ▶ Beispiel: fast alle x86-Prozessoren seit Pentium II

[TA14]

- ▶ Superskalare CPUs besitzen mehrere Recheneinheiten: 4...10
  - ▶ in jedem Takt werden (dynamisch) mehrere Instruktionen eines konventionell linearen Instruktionsstroms abgearbeitet
- ⇒ ILP (**I**nstruction **L**evel **P**arallelism)
- ▶ Hardware verteilt initiierte Instruktionen auf Recheneinheiten
  - ▶ pro Takt kann *mehr als eine* Instruktion initiiert werden  
Die Anzahl wird dynamisch von der Hardware bestimmt:  
0... „*Instruction Issue Bandwidth*“
- + sehr effizient, alle modernen CPUs sind superskalar
- Abhängigkeiten zwischen Instruktionen sind der Engpass, das Problem der Hazards wird verschärft

## Datenabhängigkeiten

- ▶ RAW – **R**ead **A**fter **W**rite  
Instruktion  $I_x$  darf Datum erst lesen, wenn  $I_{x-n}$  geschrieben hat
- ▶ WAR – **W**rite **A**fter **R**ead  
Instruktion  $I_x$  darf Datum erst schreiben, wenn  $I_{x-n}$  gelesen hat
- ▶ WAW – **W**rite **A**fter **W**rite  
Instruktion  $I_x$  darf Datum erst überschreiben, wenn  $I_{x-n}$  geschrieben hat

## Datenabhängigkeiten superskalarer Prozessoren

- ▶ RAW: echte Abhängigkeit; Forwarding ist kaum möglich und in superskalaren Pipelines extrem aufwändig
- ▶ WAR, WAW: „*Register Renaming*“ als Lösung

## „Register Renaming“

- ▶ Hardware löst Datenabhängigkeiten innerhalb der Pipeline auf
- ▶ Zwei Registersätze sind vorhanden
  1. Architektur-Register: „logische Register“ der ISA
  2. viele Hardware-Register: „Rename Register“
    - ▶ dynamische Abbildung von ISA- auf Hardware-Register

## ▶ Beispiel

### ▶ Originalcode

```
tmp = a + b;  
res1 = c + tmp;  
tmp = d + e;  
res2 = tmp - f;
```


### nach Renaming

```
tmp1 = a + b;  
res1 = c + tmp;  
tmp2 = d + e;  
res2 = tmp2 - f;  
tmp = tmp2;
```

### ▶ Parallelisierung des modifizierten Codes

```
tmp1 = a + b;      tmp2 = d + e;  
res1 = c + tmp1;  res2 = tmp2 - f;    tmp = tmp2;
```


## Aufbau der superskalaren Pipeline



- ▶ lange Pipelines mit vielen Phasen: Fetch (Prefetch, Predecode), Decode / Register-Renaming, Issue, Dispatch, Execute, Retire (Commit, Complete / Reorder), Write-Back
- ▶ je nach Implementation unterschiedlich aufgeteilt
- ▶ entscheidend für superskalare Architektur sind die Schritte vor den ALUs: Issue, Dispatch  $\Rightarrow$  *out-of-order* Ausführung  
nach "-" : Retire  $\Rightarrow$  *in-order* Ergebnisse


# Superskalar – Pipeline (cont.)

- ▶ Dynamisches Scheduling
- ⇒ *out-of-order* Reihenfolge der Instruktionen



# Superskalar – Pipeline (cont.)

- ▶ Issue: globale Sicht
- Dispatch: getrennte Ausschnitte in „Reservation Stations“



- ▶ Reservation Station für jede Funktionseinheit
  - ▶ speichert: initiierte Instruktionen die auf Recheneinheit warten
  - ▶ –"– zugehörige Operanden
  - ▶ –"– ggf. Zusatzinformation
  - ▶ Instruktion bleibt blockiert, bis alle Parameter bekannt sind und wird dann an die zugehörige ALU weitergeleitet
- ▶ ggf. „Retire“-Stufe
  - ▶ Reorder-Buffer: erzeugt wieder *in-order* Reihenfolge
  - ▶ commit: „richtig ausgeführte“ Instruktionen gültig machen
  - ▶ abort: Instruktionen verwerfen, z.B. Sprungvorhersage falsch
- ▶ Dynamisches Scheduling: zuerst '67 in IBM 360 (R. Tomasulo)
  - ▶ Forwarding
  - ▶ Registerumbenennung und Reservation Stations

## Spezielle Probleme superskalarer Pipelines

- weitere Hazard-Möglichkeiten
  - ▶ die verschiedenen ALUs haben unterschiedliche Latenzzeiten
  - ▶ Befehle „warten“ in den Reservation Stations
- ⇒ Datenabhängigkeiten können sich mit jedem Takt ändern
- Kontrollflussabhängigkeiten:  
Anzahl der Instruktionen zwischen bedingten Sprüngen  
limitiert Anzahl parallelisierbarer Instruktionen
- ⇒ „*Loop Unrolling*“ besonders wichtig  
+ optimiertes (dynamisches) Scheduling: Faktor 3 möglich

Softwareunterstützung für Pipelining superskalärer Prozessoren  
„*Software Pipelining*“

- ▶ Codeoptimierungen beim Compilieren als Ersatz/Ergänzung zur Pipelineunterstützung durch Hardware
- ▶ Compiler hat „globalen“ Überblick

⇒ zusätzliche Optimierungsmöglichkeiten

## Interrupts, System-Calls und Exceptions

- ▶ Pipeline kann normalen Ablauf nicht fortsetzen
- ▶ Ausnahmebehandlung ist wegen der Vielzahl paralleler Aktionen und den Abhängigkeiten innerhalb der Pipelines extrem aufwändig
  - ▶ einige Anweisungen können verworfen werden
  - andere Pipelineaktionen müssen vollendet werden  
benötigt *zusätzliche Zeit* bis zur Ausnahmebehandlung
  - wegen Register-Renaming muss *viel mehr Information* gerettet werden als nur die ISA-Register

## Prinzip der Interruptbehandlung

- ▶ keine neuen Instruktionen mehr initiieren
- ▶ warten bis Instruktionen des Reorder-Buffers abgeschlossen sind
- ▶ Verfahren ist von der „Art“ des Interrupt abhängig
  - ▶ Precise-Interrupt: Pipelineaktivitäten komplett Beenden
  - ▶ Imprecise-Interrupt: wird als verzögerter Sprung (Delayed-Branching) in Pipeline eingebracht  
Zusätzliche Register speichern Information über Instruktionen die in der Pipeline nicht abgearbeitet werden können (z.B. weil sie den Interrupt ausgelöst haben)
- ▶ Definition: Precise-Interrupt
  - ▶ Programmzähler (PC) zur auslösenden Instruktion ist bekannt
  - ▶ alle Instruktionen bis zur PC-Instr. wurden vollständig ausgeführt
  - ▶ keine Instruktion nach der PC-Instr. wurde ausgeführt
  - ▶ Ausführungszustand der PC-Instruktion ist bekannt

- ▶ superskalare Architektur (mehrere ALUs)
- ▶ CISC-Befehle werden dynamisch in „ $\mu$ OPs“ (1...3) umgesetzt
- ▶ Ausführung der  $\mu$ OPs mit „Out of Order“ Maschine, wenn
  - ▶ Operanden verfügbar sind
  - ▶ funktionelle Einheit (ALU) frei ist
- ▶ Ausführung wird durch „Reservation Stations“ kontrolliert
  - ▶ beobachtet die Datenabhängigkeiten zwischen  $\mu$ OPs
  - ▶ teilt Ressourcen zu
- ▶ „Trace“ Cache
  - ▶ ersetzt traditionellen Anweisungscache
  - ▶ speichert Anweisungen in decodierter Form: Folgen von  $\mu$ OPs
  - ▶ reduziert benötigte Rate für den Anweisungsdecoder
- ▶ „Double pumped“ ALUs (2 Operationen pro Taktzyklus)

- ▶ große Pipelinelänge  $\Rightarrow$  sehr hohe Taktfrequenzen

## Basic Pentium III Processor Misprediction Pipeline

1	2	3	4	5	6	7	8	9	10
Fetch	Fetch	Decode	Decode	Decode	Rename	ROB Rd	Rdy/Sch	Dispatch	Exec

## Basic Pentium 4 Processor Misprediction Pipeline

1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16	17	18	19	20
TC	Nxt IP	TC	Fetch	Drive	Alloc	Rename	Que	Sch	Sch	Sch	Disp	Disp	RF	RF	Ex	Flgs	Br Ck	Drive	

- ▶ umfangreiches Material von Intel unter:  
[ark.intel.com](http://ark.intel.com), [techresearch.intel.com](http://techresearch.intel.com)

# Beispiel: Pentium 4 / NetBurst Architektur (cont.)

17.3 Parallelarchitekturen - Superskalare Rechner

64-040 Rechnerstrukturen





Figure 4: Pentium® 4 processor microarchitecture

Intel: Q1, 2001 [Intel]

# Beispiel: Core 2 Architektur



Intel Core 2 Architecture

- ▶ Taktfrequenzen  $> 10$  GHz nicht sinnvoll realisierbar
  - ▶ hoher Takt nur bei einfacher Hardware möglich
  - ▶ Stromverbrauch bei CMOS proportional zum Takt
  
- ⇒ mehrere Prozessoren  
Datenaustausch: „*Shared-memory*“ oder Verbindungsnetzwerk
  
- Overhead durch Kommunikation
- Programmierung ist ungelöstes Problem
- ▶ aktueller Kompromiss: bus-basierte „SMPs“ mit 2...16 CPUs



**SISD** „*Single Instruction, Single Data*“

- ▶ jeder klassische von-Neumann Rechner (z.B. PC)


**SIMD** „*Single Instruction, Multiple Data*“

- ▶ Vektorrechner/Feldrechner  
z.B. Connection-Machine 2: 65 536 Prozessoren
- ▶ Erweiterungen in Befehlssätzen: superskalare Recheneinheiten werden direkt angesprochen  
z.B. x86 MMX, SSE, VLIW-Befehle: 2...8 fach parallel

**MIMD** „*Multiple Instruction, Multiple Data*“

- ▶ Multiprozessormaschinen  
z.B. Compute-Cluster, aber auch Multi-Core CPU

**MISD** „*Multiple Instruction, Single Data*“ :-)



[TA14]



# SIMD: Vektorrechner Cray-1 (1976)

legendärer „Supercomputer“


- ▶ Prinzip: Anwendung eines Rechenbefehls auf alle Elemente von Vektoren/Matrizen
- ▶ Adressberechnung mit „Stride“
- ▶ „Chaining“ von Vektorbefehlen
- ▶ schnelle skalare Befehle
- ▶ ECL-Technologie, Freon-Kühlung
- ▶ 1662 Platinen (Module), über Kabel verbunden
- ▶ 80 MHz Takt, 136 MFLOPS



# SIMD: Feldrechner Illiac-IV (1964...1976)





- ▶ ein zentraler Steuerprozessor
- ▶ 64 Prozessoren/ALUs und Speicher,  $8 \times 8$  Matrix
- ▶ Befehl wird parallel auf allen Rechenwerken ausgeführt
- ▶ aufwändige und teure Programmierung
- ▶ oft schlechte Auslastung (Parallelität Algorithmus vs. #CPUs)




[TA14]

- ▶ mehrere Prozessoren, über Bus/Netzwerk verbunden
- ▶ gemeinsamer („shared“) oder lokaler Speicher
- ▶ unabhängige oder parallele Programme / Multithreading
- ▶ sehr flexibel, zunehmender Markterfolg




[TA14]

- ▶ mehrere CPUs, aber gemeinsamer Speicher
- ▶ jede CPU bearbeitet nur eine Teilaufgabe
- ▶ CPUs kommunizieren über den gemeinsamen Speicher
- ▶ Zuordnung von Teilaufgaben/Speicherbereichen zu CPUs




[TA14]


- ▶ jede CPU verfügt über eigenen (privaten) Speicher
- ▶ Kommunikation über ein Verbindungsnetzwerk
- ▶ Zugriff auf Daten anderer CPUs evtl. recht langsam




Stern



vollständige Vernetzung




Baum




Ring


[TA14]




Gitter



doppelter Torus




Würfel (Cube)



4-D-Hypercube


[TA14]

# Kreuzschienenverteiler („Crossbar Switch“)



[TA14]


- ▶ jede CPU kann auf jeden Speicher zugreifen
- ▶ hoher Hardwareaufwand:  $O(N^2)$  Schalter und Verbindungen
- ▶ Konflikte bei gleichzeitigem Zugriff auf einen Speicher



[TA14]



- ▶ Schalter „gerade“ oder „gekreuzt“:
- ▶ jede CPU kann auf jeden Speicher zugreifen
- ▶ aber nur bestimmte Muster, Hardwareaufwand  $O(N \ln N)$

CPU




Bus

busbasiert




gitterbasiert



[TA14]

Wie viele CPUs kann man an ein System anschliessen?

- ▶ Bus: alle CPUs teilen sich die verfügbare Bandbreite  
⇒ daher normalerweise nur 2...8 CPUs sinnvoll
- ▶ Gitter: verfügbare Bandbreite wächst mit Anzahl der CPUs



[TA14]

- ▶ Maß für die Effizienz einer Architektur / eines Algorithmus'
- ▶ wegen Amdahl's Gesetz maximal linearer Zuwachs
- ▶ je nach Problem oft wesentlich schlechter

- ▶ Programmierung: ein ungelöstes Problem
  - ▶ Aufteilung eines Programms auf die CPUs/Rechenknoten?
    - ▶ insbesondere bei komplexen Kommunikationsnetzwerken
- ▶ Programme sind nur teilweise parallelisierbar
  - ▶ Parallelität einzelner Programme: kleiner 8
    - gilt für Desktop-, Server-, Datenbankanwendungen etc.
  - ⇒ hochgradig parallele Rechner sind dann Verschwendung
- ▶ *Wohin mit den Transistoren aus „Moore's Law“?*
  - ⇒ SMP-/Mehrkern-CPU's (4...16 Proz.) sind technisch attraktiv
- ▶ Vektor-/Feld-Rechner für Numerik, Simulation ...
  - ▶ Grafikprozessoren (GPUs) sind Feld-Rechner
  - ▶ neben 3D-Grafik zunehmender Computing-Einsatz (OpenCL)
  - ▶ hohe Fließkomma-Rechenleistung (*single precision*)

- ▶ mehrere Prozessoren nutzen gemeinsamen Hauptspeicher
- ▶ Zugriff über Verbindungsnetzwerk oder Bus
- ▶ geringer Kommunikationsoverhead
- + Bus-basierte Systeme sind sehr kostengünstig
- aber schlecht skalierbar (Bus als Flaschenhals, s.o.)
- Konsistenz der Daten
  - ▶ lokale Caches für gute Performanz notwendig
  - ▶ Hauptspeicher und Cache(s): Cache-Kohärenz  
MESI-Protokoll und „*Snooping*“
- siehe Kapitel „18 Speicherhierarchie“
  - ▶ Registerinhalte: ? **problematisch**
- Prozesse wechseln CPUs: „*Hopping*“
  - ▶ Multi-Core Prozessoren sind „SMP on-a-chip“




15-Kern Xeon E7 v2 [Intel]



## Symmetric Multiprocessing

- ▶ alle CPUs gleichrangig, Zugriff auf Speicher und I/O
- ▶ Konsistenz: *Gleichzeitiger Zugriff auf eine Speicheradresse?*



⇒ „*Locking*“ Mechanismen und Mutexe

- ▶ spez. Befehle, atomare Operationen, Semaphore etc.
- ▶ explizit im Code zu programmieren



Cache für schnelle Prozessoren notwendig

- ▶ jede CPU hat eigene Cache (L1, L2 ...)
- ▶ aber gemeinsamer Hauptspeicher

Problem der *Cache-Kohärenz*


- ▶ Prozessor  $P_2$  greift auf Daten zu, die im Cache von  $P_1$  liegen
  - ▶  $P_2$  Lesezugriff:  $P_1$  muss seinen Wert  $P_2$  liefern
  - ▶  $P_2$  Schreibzugriff:  $P_1$  muss Wert von  $P_2$  übernehmen oder seinen Cache ungültig machen
  - ▶ *Was ist mit gleichzeitigen Zugriffen von  $P_1$ ,  $P_2$ ?*
- ▶ diverse Protokolle zur Cache-Kohärenz
  - siehe Kapitel „18 Speicherhierarchie“
  - ▶ z.B. MESI-Protokoll mit „*Snooping*“  
*Modified, Exclusive, Shared, Invalid*
  - ▶ Caches enthalten Wert, Tag und 2 bit MESI-Zustand



- ▶ MESI-Verfahren garantiert Cache-Kohärenz für Werte im Cache und im Hauptspeicher

**Vorsicht:** Was ist mit den Registern?

- ▶ Variablen in Registern werden von MESI nicht erkannt
- ▶ Compiler versucht, häufig benutzte Variablen soweit wie möglich in Registern zu halten
- ▶ globale/*shared*-Variablen niemals in Registern halten
- ▶ Java, C: Deklaration als *volatile*



# SMP: Erreichbarer Speedup (bis 32 Threads)




Figure 4. Maximum speedup achieved on up to 32 threads over single-threaded execution (black bars) and minimum number of threads at which the maximum speedup occurred (gray bars).

- [TA14] A.S. Tanenbaum, T. Austin: *Rechnerarchitektur – Von der digitalen Logik zum Parallelrechner*.  
6. Auflage, Pearson Deutschland GmbH, 2014.  
ISBN 978-3-86894-238-5
- [Tan06] A.S. Tanenbaum:  
*Computerarchitektur – Strukturen, Konzepte, Grundlagen*.  
5. Auflage, Pearson Studium, 2006. ISBN 3-8273-7151-1
- [Intel] Intel Corp.; Santa Clara, CA.  
[www.intel.com](http://www.intel.com) [ark.intel.com](http://ark.intel.com)
- [HP12] J.L. Hennessy, D.A. Patterson:  
*Computer architecture – A quantitative approach*.  
5th edition, Morgan Kaufmann Publishers Inc., 2012.  
ISBN 978-0-12-383872-8

- [PH16a] D.A. Patterson, J.L. Hennessy: *Computer Organization and Design – The Hardware Software Interface: ARM Edition*. Morgan Kaufmann Publishers Inc., 2016. ISBN 978-0-12-801733-3
- [PH16b] D.A. Patterson, J.L. Hennessy: *Rechnerorganisation und Rechnerentwurf – Die Hardware/Software-Schnittstelle*. 5. Auflage, Oldenbourg, 2016. ISBN 978-3-11-044605-0
- [Br<sup>+</sup>08] M.J. Bridges [u. a.]: *Revisiting the Sequential Programming Model for the Multicore Era*. in: *IEEE Micro* 1 Vol. 28 (2008), S. 12–20.



1. Einführung
2. Digitalrechner
3. Moore's Law
4. Information
5. Ziffern und Zahlen
6. Arithmetik
7. Zeichen und Text
8. Logische Operationen
9. Codierung
10. Schaltfunktionen
11. Schaltnetze
12. Schaltwerke
13. Rechnerarchitektur





14. Instruction Set Architecture

15. Assembler-Programmierung

16. Pipelining

17. Parallelarchitekturen

**18. Speicherhierarchie**

Speichertypen

Halbleiterspeicher

Festplatten

spezifische Eigenschaften

Motivation

Cache Speicher

Virtueller Speicher


Literatur



# Speicherhierarchie: Konzept

18 Speicherhierarchie

64-040 Rechnerstrukturen



[BO15]



Gesamtsystem kombiniert verschiedene Speicher

- ▶ wenige KByte Register (-bank) im Prozessor
- ▶ einige MByte SRAM als schneller Zwischenspeicher
- ▶ einige GByte DRAM als Hauptspeicher
- ▶ einige TByte Festplatte als nichtflüchtiger Speicher
- ▶ Hintergrundspeicher (CD/DVD/BR, Magnetbänder)
- ▶ das WWW und Cloud-Services


Kompromiss aus Kosten, Kapazität, Zugriffszeit

- ▶ Illusion aus großem schnellem Speicher
- ▶ funktioniert nur wegen räumlicher/zeitlicher Lokalität

- ▶ Register im Prozessor integriert
  - ▶ Program-Counter und Datenregister für Programmierer sichtbar
  - ▶ ggf. weitere Register für Systemprogrammierung
  - ▶ zusätzliche unsichtbare Register im Steuerwerk
- ▶ Flipflops oder Registerbank mit 6 Trans.-Speicherzellen
  - ▶ Lesen und Schreiben in jedem Takt möglich
  - ▶ ggf. mehrere parallele Lesezugriffe in jedem Takt
  - ▶ Zugriffszeiten ca. 100 ps
- ▶ typ. Größe einige KByte, z.B. 16 Register á 64-bit *x86-64*

# L1-L3: Halbleiterspeicher RAM

- ▶ „Random-Access Memory“ (RAM) aufgebaut aus Mikrochips
- ▶ Grundspeichereinheit ist eine Zelle (ein Bit pro Zelle)
- ▶ SRAM (6T-Zelle) oder DRAM (1T-Zelle) Technologie
- ▶ mehrere RAM Chips bilden einen Speicher




- ▶ dominierende Technologie für nichtflüchtigen Speicher
- ▶ hohe Speicherkapazität, derzeit einige TB
  - ▶ Daten bleiben beim Abschalten erhalten
  - ▶ aber langsamer Zugriff
  - ▶ besondere Algorithmen, um langsamen Zugriff zu verbergen
- ▶ Einsatz als Speicher für dauerhafte Daten
- ▶ Einsatz als erweiterter Hauptspeicher („*virtual memory*“)
- ▶ FLASH/SSD zunehmend als Ersatz für Festplatten
  - ▶ Halbleiterspeicher mit sehr effizienten multibit-Zellen
  - ▶ Verwaltung (derzeit) wie Festplatten
  - ▶ signifikant schnellere Zugriffszeiten




- ▶ enorme Speicherkapazität
- ▶ langsame Zugriffszeiten
  
- ▶ Archivspeicher und Backup für (viele) Festplatten
  - ▶ Magnetbänder
  - ▶ RAID-Verbund aus mehreren Festplatten
  - ▶ optische Datenspeicher: CD-ROM, DVD-ROM, BlueRay
  
- ▶ WWW und Internet-Services, Cloud-Services
  - ▶ Cloud-Farms ggf. ähnlich schnell wie L4 Festplatten, da Netzwerk schneller als der Zugriff auf eine lokale Festplatte
  
- ▶ in dieser Vorlesung nicht behandelt

# Speicherhierarchie: zwei Beispiele



(a) Memory hierarchy for server



(b) Memory hierarchy for a personal mobile device



## SRAM „statisches RAM“

- ▶ jede Zelle speichert Bit mit einer 6-Transistor Schaltung
- ▶ speichert Wert solange er mit Energie versorgt wird
- ▶ unanfällig für Störungen wie elektrische Brummspannungen
- ▶ schneller und teurer als DRAM

## DRAM „dynamisches RAM“

- ▶ jede Zelle speichert Bit mit 1 Kondensator und 1 Transistor
- ▶ der Wert muss alle 10-100 ms aufgefrischt werden
- ▶ anfällig für Störungen
- ▶ langsamer und billiger als SRAM


# SRAM vs. DRAM

	SRAM	DRAM
Zugriffszeit	5... 50 ns	60... 100 ns $t_{rac}$ 20... 300 ns $t_{cac}$ 110... 180 ns $t_{cyc}$
Leistungsaufnahme	200... 1300 mW	300... 600 mW
Speicherkapazität	< 72 Mbit	< 4 Gbit
Preis	10 €/Mbit	0,1 Ct./Mbit

	Tran. per bit	Access time	Persist?	Sensitive?	Cost	Applications
SRAM	6	1X	Yes	No	100x	cache memories
DRAM	1	10X	No	Yes	1X	Main memories, frame buffers

[BO15]


- ▶  $(d \times w)$  DRAM: organisiert als  $d$ -Superzellen mit  $w$ -bits



# Lesen der DRAM Zelle (2,1)

1.a „Row Access Strobe“ (RAS) wählt Zeile 2


1.b Zeile aus DRAM Array in Zeilenpuffer („Row Buffer“) kopieren




# Lesen der DRAM Zelle (2,1) (cont.)

2.a „Column Access Strobe“ (CAS) wählt Spalte 1

2.b Superzelle (2,1) aus Buffer lesen und auf Datenleitungen legen





- ▶ DRAM und SRAM sind flüchtige Speicher
  - ▶ Informationen gehen beim Abschalten verloren
- ▶ nichtflüchtige Speicher speichern Werte selbst wenn sie spannungslos sind
  - ▶ allgemeiner Name ist „Read-Only-Memory“ (ROM)
  - ▶ irreführend, da einige ROMs auch verändert werden können
- ▶ Arten programmierbarer ROMs
  - ▶ PROM: „Programmable ROM“
  - ▶ EPROM: „Eraseable Programmable ROM“ UV Licht Löschen
  - ▶ EEPROM: „Electrically Eraseable PROM“ elektrisch Löschen
  - ▶ Flash Speicher (hat inzwischen die meisten PROMs ersetzt)


## Anwendungen für nichtflüchtigen Speicher

- ▶ Firmware
- ▶ Programm wird in einem ROM gespeichert
  - ▶ Boot Code, BIOS („Basic Input/Output System“)
  - ▶ Grafikkarten, Festplattencontroller
  - ▶ **Eingebettete Systeme**

# Busysteme verbinden CPU und Speicher


- ▶ Bus: Bündel paralleler Leitungen
- ▶ es gibt mehr als eine Quelle  $\Rightarrow$  Tristate-Treiber
- ▶ Busse im Rechner
  - ▶ zur Übertragung von Adressen, Daten und Kontrollsignalen
  - ▶ werden üblicherweise von mehreren Geräten genutzt

## CPU chip




[BO15]

## 1. CPU legt Adresse A auf den Speicherbus



# lesender Speicherzugriff (cont.)

- 2.a Hauptspeicher liest Adresse A vom Speicherbus
- 2.b    --"          ruft das Wort x unter der Adresse A ab
- 2.c    --"          legt das Wort x auf den Bus




[BO15]

# lesender Speicherzugriff (cont.)


3.a CPU liest Wort x vom Bus

3.b –"– kopiert Wert x in Register %eax




# schreibender Speicherzugriff

- 1 CPU legt die Adresse A auf den Bus
- 2.b Hauptspeicher liest Adresse
- 2.c —" — wartet auf Ankunft des Datenworts



# schreibender Speicherzugriff (cont.)


## 3. CPU legt Datenwort $y$ auf den Bus



# schreibender Speicherzugriff (cont.)

4.a Hauptspeicher liest Datenwort  $y$  vom Bus

4.b —"— speichert Datenwort  $y$  unter Adresse  $A$




Store operation: `movl %eax, A`


[BO15]

## DMA – **D**irect **M**emory **A**ccess

- ▶ eigener Controller zum Datentransfer
- + Speicherzugriffe unabhängig von der CPU
- + CPU kann lokal (Register und Cache) weiterrechnen




- ▶ Platten mit jeweils zwei Oberflächen („surfaces“)
- ▶ Spuren als konzentrische Ringe auf den Oberflächen („tracks“),
- ▶ jede Spur unterteilt in Sektoren („sectors“), kurze Lücken („gaps“) dienen zur Synchronisierung



[BO15]

- ▶ untereinander liegende Spuren (mehrerer Platten) bilden einen Zylinder



[BO15]

- ▶ Kapazität: Höchstzahl speicherbarer Bits
- ▶ bestimmende technologische Faktoren
  - ▶ Aufnahmedichte [bits/in]: # Bits / 1-Inch Segment einer Spur
  - ▶ Spurdichte [tracks/in]: # Spuren / 1-Inch (radial)
  - ▶ Flächendichte [bits/in<sup>2</sup>]: Aufnahme- × Spurdichte
  - ▶ limitiert durch minimal noch detektierbare Magnetisierung
  - ▶ sowie durch Positionierungsgenauigkeit der Köpfe
- ▶ Spuren unterteilt in getrennte Zonen („recording zones“)
  - ▶ jede Spur einer Zone hat gleichviel Sektoren (festgelegt durch die Ausdehnung der innersten Spur)
  - ▶ jede Zone hat unterschiedlich viele Sektoren/Spuren

▶ Kapazität = Bytes/Sektor  $\times$   $\varnothing$  Sektoren/Spur  $\times$   
Spuren/Oberfläche  $\times$  Oberflächen/Platte  $\times$   
Platten/Festplatte

▶ Beispiel


- ▶ 512 Bytes/Sektor
- ▶ 300 Sektoren/Spuren (im Durchschnitt)
- ▶ 20 000 Spuren/Oberfläche
- ▶ 2 Oberflächen/Platte
- ▶ 5 Platten/Festplatte

$$\Rightarrow \text{Kapazität} = 512 \times 300 \times 20\,000 \times 2 \times 5 \\ = 30\,720\,000\,000 = 30,72 \text{ GB}$$

$\Rightarrow$  uraltes Modell


## ► Ansicht einer Platte

Umdrehung mit konstanter  
Geschwindigkeit



[BO15]

## ► Ansicht mehrerer Platten



Schreib/Lese Köpfe werden gemeinsam auf Zylindern positioniert

[BO15]




Durchschnittliche (avg) Zugriffszeit auf einen Zielsektor wird angenähert durch

$$\blacktriangleright T_{Zugriff} = T_{avgSuche} + T_{avgRotationslatenz} + T_{avgTransfer}$$

Suchzeit ( $T_{avgSuche}$ )

- ▶ Zeit in der Schreib-Lese Köpfe („heads“) über den Zylinder mit dem Targetsektor positioniert werden
- ▶ üblicherweise  $T_{avgSuche} = 8 \text{ ms}$



## Rotationslatenzzeit ( $T_{avgRotationslatenz}$ )

- ▶ Wartezeit, bis das erste Bit des Targetsektors unter dem Schreib-Lese-Kopf durchrotiert
- ▶  $T_{avgRotationslatenz} = 1/2 \times 1/RPMs \times 60 \text{ Sek}$
- ▶ RPM „rotations per minute“
  - ▶ typische Drehzahlen: 5400 .. 7200 .. 10000 .. 15000 RPM
  - ▶ Desktop .. Server
  - ▶ Tradeoff: Geschwindigkeit vs. Leistungsaufnahme, Geräusch etc.

⇒  $T_{avgRotation} \approx 5.5 \text{ ms} \dots 2.0 \text{ ms}$

## Transferzeit ( $T_{avgTransfer}$ )

- ▶ Zeit, in der die Bits des Targetsektors gelesen werden
- ▶  $T_{avgTransfer} = 1/RPM \times 1/(\varnothing \# \text{Sektoren}/\text{Spur}) \times 60 \text{ Sek}$

## Beispiel für Festplatten-Zugriffszeit

- ▶ Umdrehungszahl = 7 200 RPM („Rotations per Minute“)
- ▶ Durchschnittliche Suchzeit = 8 ms
- ▶ Durchschn. Anzahl Sektoren/Spur = 400

$$\Rightarrow T_{avgRotationslatenz} = 1/2 \times (60 \text{ Sek}/7\,200 \text{ RPM}) \times 1\,000 \text{ ms/Sek} = 4 \text{ ms}$$

$$\Rightarrow T_{avgTransfer} = 60/7\,200 \text{ RPM} \times 1/400 \text{ Sek/Spur} \times 1\,000 \text{ ms/Sek} = 0,02 \text{ ms}$$

$$\Rightarrow T_{avgZugriff} = 8 \text{ ms} + 4 \text{ ms} + 0,02 \text{ ms} \approx 12 \text{ ms}$$

## Fazit


- ▶ Zugriffszeit wird von Such- und Rotationslatenzzeit dominiert
- ▶ erstes Bit eines Sektors ist das „teuerste“, der Rest ist quasi umsonst
- ▶ typische Dauertransferraten aktueller Festplatten sind im Bereich 50 . . . 200 MB/s
  
- ▶ SRAM Zugriffszeit ist ca. 4 ns/64 bit, DRAM ca. 60 ns
- ▶ Kombination aus Zugriffszeit und Datentransfer
  - ▶ Festplatte ist ca. 40 000 mal langsamer als SRAM
  - ▶ 2 500 mal langsamer als DRAM
  
- ⇒ hoher Aufwand in Hardware und Betriebssystem, um dieses Problem (weitgehend) zu vermeiden



- ▶ abstrakte Benutzersicht der komplexen Sektorengeometrie
  - ▶ verfügbare Sektoren werden als Sequenz logischer Blöcke der Größe  $b$  modelliert  $(0,1,2,\dots,n)$
  - ▶ typische Blockgröße war jahrzehntelang  $b = 512$  Bytes
  - ▶ neuere Festplatten zunehmend mit  $b = 4096$  Bytes
- ▶ Abbildung der logischen Blöcke auf die tatsächlichen (physikalischen) Sektoren
  - ▶ durch Hard-/Firmware Einheit (Festplattencontroller)
  - ▶ konvertiert logische Blöcke zu Tripeln (Oberfläche, Spur, Sektor)
- ▶ Controller kann für jede Zone Ersatzzylinder bereitstellen
  - ⇒ Unterschied zwischen „formatierter-“ und „maximaler Kapazität“


## 1. CPU initiiert Lesevorgang von Festplatte

- ▶ schreibt auf Port (Adresse) des Festplattencontrollers:  
Befehl, logische Blocknummer, Zielspeicheradresse




# Lesen eines Festplattensektors (cont.)

2. Festplattencontroller liest den Sektor aus
3. —"— führt DMA-Zugriff auf Hauptspeicher aus



# Lesen eines Festplattensektors (cont.)


## 4. Festplattencontroller löst Interrupt aus



# Eigenschaften der Speichertypen


► Speicher	Vorteile	Nachteile	
Register	sehr schnell	sehr teuer	
SRAM	schnell	teuer, große Chips	
DRAM	hohe Integration	Refresh nötig, langsam	
Platten	billig, Kapazität	sehr langsam, mechanisch	
► Beispiel	Hauptspeicher	Festplatte	SSD
Latenz	8 ns	4 ms	0,2/0,4 ms
Bandbreite	≈ 25,6 GB/sec (pro Kanal, bis 4)	≈ 750 MB/sec typ.: < 300	500
Kosten/GB	5 €	4 ct. 1 TB, 40 €	70 ct.

# Prozessor-Memory Gap



## Motivation


- ▶ Geschwindigkeit der Prozessoren
- ▶ Kosten für den Speicherplatz
- ▶ permanente Speicherung
  - ▶ magnetisch
  - ▶ optisch
  - ▶ mechanisch




- ▶ schnelle vs. langsame Speichertechnologie  
schnell : hohe Kosten/Byte geringe Kapazität  
langsam : geringe Kosten/Byte hohe Kapazität
  - ▶ wachsender Abstand zwischen CPU und Speichergeschwindigkeit
    - ▶ Prozessor läuft mit einigen GHz Takt
    - ▶ Register können mithalten, aber nur einige KByte Kapazität
    - ▶ DRAM braucht 60...100 ns für Zugriff: 100 × langsamer
    - ▶ Festplatte braucht 10 ms für Zugriff: 1 000 000 × langsamer
  - ▶ Lokalität der Programme wichtig
    - ▶ aufeinanderfolgende Speicherzugriffe sind meistens „lokal“
    - ▶ gut geschriebene Programme haben meist eine gute Lokalität
- ⇒ Motivation für spezielle Organisation von Speichersystemen
- ## Speicherhierarchie



- ▶ Register  $\leftrightarrow$  Memory
  - ▶ Compiler
  - ▶ Assembler-Programmierer
- ▶ Cache  $\leftrightarrow$  Memory
  - ▶ Hardware
- ▶ Memory  $\leftrightarrow$  Disk
  - ▶ Hardware und Betriebssystem (Paging)
  - ▶ Programmierer (Files)



- ▶ „Memory Wall“: DRAM zu langsam für CPU




[PH16b]

- ⇒ Cache als schneller Zwischenspeicher zum Hauptspeicher


- ▶ technische Realisierung: SRAM
- ▶ transparenter Speicher
  - ▶ Cache ist für den Programmierer nicht sichtbar!
  - ▶ wird durch Hardware verwaltet
- ▶ ggf. getrennte Caches für Befehle und Daten
- ▶ enthält Hauptspeicherblöcke mit erhöhter Zugriffswahrscheinlichkeit
- ▶ basiert auf Prinzip der Lokalität von Speicherzugriffen durch ein laufendes Programm
  - ▶ ca. 80% der Zugriffe greifen auf 20% der Adressen zu
  - ▶ manchmal auch 90% / 10% oder noch besser
- ▶ <https://de.wikipedia.org/wiki/Cache>  
<https://en.wikipedia.org/wiki/Cache>

- ▶ CPU referenziert Adresse
  - ▶ parallele Suche in L1 (level 1), L2... und Hauptspeicher
  - ▶ erfolgreiche Suche liefert Datum, Abbruch laufender Suchen




[BO15]


# gemeinsamer Cache / „unified Cache“



# separate Instruction-/Data Caches




## ► First- und Second-Level Cache




## ▶ Virtueller Cache

- + Adressumrechnung durch MMU oft nicht nötig
- Cache leeren bei Kontextwechseln




## ► Physikalischer Cache

- + Cache muss nie geleert werden
- Adressumrechnung durch MMU immer nötig





- ▶ typische Cache Organisation
  - ▶ First-Level Cache: getrennte Instruktions- und Daten-Caches
  - ▶ Second-Level Cache: gemeinsamer Cache je Prozessorkern
  - ▶ Third-Level Cache: gemeinsamer Cache für alle Prozessorkerne
- ▶ bei mehreren Prozessoren / Prozessorkernen
  - ⇒ Cache-Kohärenz wichtig
    - ▶ gemeinsam genutzte Daten konsistent halten (s.u.)



Cachestrategie: *Welche Daten sollen in den Cache?*

Diejenigen, die bald wieder benötigt werden!

- ▶ *temporale Lokalität:*  
die Daten, die zuletzt häufig gebraucht wurden
- ▶ *räumliche Lokalität:*  
die Daten, die nahe den zuletzt gebrauchten liegen
- ▶ verschiedene Platzierungs-, Ersetzungs- und  
Rückschreibestrategien für den Cache

## Cacheperformanz

### ► Begriffe

Treffer (Hit)		Zugriff auf Datum, ist bereits im Cache
Fehler (Miss)		–"– ist nicht –"–
Treffer-Rate	$R_{Hit}$	Wahrscheinlichkeit, Datum ist im Cache
Fehler-Rate	$R_{Miss}$	$1 - R_{Hit}$
Hit-Time	$T_{Hit}$	Zeit, bis Datum bei Treffer geliefert wird
Miss-Penalty	$T_{Miss}$	zusätzlich benötigte Zeit bei Fehler


### ► Mittlere Speicherzugriffszeit = $T_{Hit} + R_{Miss} \cdot T_{Miss}$

### ► Beispiel

$$T_{Hit} = 1 \text{ Takt}, T_{Miss} = 20 \text{ Takte}, R_{Miss} = 5 \%$$

$$\Rightarrow \text{Mittlere Speicherzugriffszeit} = 2 \text{ Takte}$$

- ▶ Cache ist ein Array von Speicher-Bereichen („sets“)
- ▶ jeder Bereich enthält eine oder mehrere Zeilen
- ▶ jede Zeile enthält einen Datenblock
- ▶ jeder Block enthält mehrere Byte




Cache size:  $C = B \times E \times S$  data bytes

[BO15]


# Adressierung von Caches

- ▶ Adressteil  $\langle set\ index \rangle$  von  $A$  bestimmt Bereich („set“)
- ▶ Adresse  $A$  ist im Cache, wenn
  1. Cache-Zeile ist als gültig markiert („valid“)
  2. Adressteil  $\langle tag \rangle$  von  $A =$  „tag“ Bits des Bereichs



# Adressierung von Caches (cont.)

- ▶ Cache-Zeile („cache line“) enthält Datenbereich von  $2^b$  Byte
- ▶ gesuchtes Wort mit Offset  $\langle \text{block offset} \rangle$






- ▶ *Welchen Platz im Cache belegt ein Datum des Hauptspeichers?*
- ▶ drei Verfahren

**direkt abgebildet / direct mapped** jeder Speicheradresse ist genau eine Cache-Speicherzelle zugeordnet


**n-fach bereichsassoziativ / set associative**  
jeder Speicheradresse ist eine von  $E$  möglichen Cache-Speicherzellen zugeordnet

**voll-assoziativ** jeder Speicheradresse kann jede beliebige Cache-Speicherzelle zugeordnet werden



# Cache: direkt abgebildet / „direct mapped“


- ▶ jeder Adresse ist genau eine Speicherzelle im Cache zugeordnet



# Cache: direkt abgebildet / „direct mapped“ (cont.)

- ▶ verfügt über genau 1 Zeile pro Bereich

S Bereiche (**S**ets)




[BO15]

- + einfachste Cache-Art
- + große Caches möglich
- Effizienz, z.B. Zugriffe auf  $A, A + n \cdot S \dots$   
⇒ „Cache Thrashing“

# Cache: direkt abgebildet / „direct mapped“ (cont.)

## Zugriff auf direkt abgebildete Caches


### 1. Bereichsauswahl durch Bits (*set index*)



[BO15]

# Cache: direkt abgebildet / „direct mapped“ (cont.)


2.  $\langle valid \rangle$ : sind die Daten gültig?
3. „Line matching“: stimmt  $\langle tag \rangle$  überein?
4. Wortselektion extrahiert Wort unter Offset  $\langle block\ offset \rangle$



[BO15]


# Cache: direkt abgebildet / „direct mapped“ (cont.)

Prinzip




[Fur00]

# Direct mapped cache: Beispiel – leer




CPU


Cache



Memory




# Direct mapped cache: Beispiel – fetch miss




CPU

Cache




load r2, 8(r1)      fetch      cache miss (empty, all invalid)

Memory




# Direct mapped cache: Beispiel – fetch fill




CPU

Cache




load r2, 8(r1)      fetch      fill cache set s0 from memory

Memory




# Direct mapped cache: Beispiel – fetch



CPU

Cache




load r2, 8(r1)


fetch

load instruction into IR

Memory




# Direct mapped cache: Beispiel – execute miss




CPU

Cache




load r2, 8(r1)      fetch      load instruction into IR  
execute      cache miss

Memory




# Direct mapped cache: Beispiel – execute fill



CPU

1000 0048


Cache




load r2, 8(r1)

fetch      load instruction into IR  
execute     fill cache set s4 from memory

Memory



# Direct mapped cache: Beispiel – execute



CPU


Cache

	v	tag	b=3	b=2	b=1	b=0
s7						
s6						
s5						
s4	1	1000 00 0...	0001 001c	0000 0018	0000 0014	0000 0010
s3						
s2						
s1						
s0	1	a000 00 0...	load r6,-4(r1)	add r5,r2,r3	load r3,4(r1)	load r2,8(r1)




load r2, 8(r1)

fetch    load instruction into IR  
 execute    load value into r2

Memory




# Direct mapped cache: Beispiel – fetch hit



load r3, 4(r1)      fetch      cache hit, load instruction into IR

# Direct mapped cache: Beispiel – execute hit



CPU

Cache

	v	tag	b=3	b=2	b=1	b=0
s7						
s6						
s5						
s4	1	1000 00 0...	0001 001c	0000 0018	0000 0014	0000 0010
s3						
s2						
s1						
s0	1	a000 00 0...	load r6,-4(r1)	add r5,r2,r3	load r3,4(r1)	load r2,8(r1)

load r3, 4(r1)


fetch cache hit, load instruction into IR

execute cache hit, load value into r3

Memory


...		
a000 0022		
a000 0020		
...		
a000 0018		
...		
a000 0016		
add r7,r2,r6	a000 0010	
load r6,-4(r1)	a000 0008	
add r5,r2,r3	a000 0008	
load r3,4(r1)	a000 0000	
load r2,8(r1)	a000 0000	
...		
0004 0020	1000 0050	
0001 001c		
0000 0018	1000 0048	
0000 0014		
0000 0010	1000 0040	
0111 0000		
5678 abcd	1000 0038	
0000 1234		
cafe babe	1000 0030	
...		
beef 0000	0000 0004	
0000 aaaa	0000 0000	

# Direct mapped cache: Beispiel – fetch hit



CPU

Cache




add r5,r2,r3


fetch

cache hit, load instruction into IR

Memory



# Direct mapped cache: Beispiel – execute hit



CPU

Cache


s7						
s6						
s5						
s4	1	1000 00 0...	0001 001c	0000 0018	0000 0014	0000 0010
s3	1					
s2						
s1						
s0	1	a000 00 0...	load r6,-4(r1)	add r5,r2,r3	load r3,4(r1)	load r2,8(r1)
	v	tag	b=3	b=2	b=1	b=0

add r5,r2,r3


fetch cache hit, load instruction into IR

execute no memory access

Memory




# Direct mapped cache: Beispiel – fetch hit



CPU

Cache




load r6,-4(r1)



fetch

cache hit, load instruction into IR

Memory



# Direct mapped cache: Beispiel – execute miss







s7						
s6						
s5						
s4	1	1000 00 0...	0001 001c	0000 0018	0000 0014	0000 0010
s3						
s2						
s1						
s0	1	a000 00 0...	load r6,-4(r1)	add r5,r2,r3	load r3,4(r1)	load r2,8(r1)
	v	tag	b=3	b=2	b=1	b=0

load r6,-4(r1)      fetch      cache hit, load instruction into IR  
 execute            cache miss

Memory


...		
	a000 0022	
	a000 0020	
...		
...	a000 0018	
...		
add r7,r2,r6	a000 0010	
load r6,-4(r1)		
add r5,r2,r3	a000 0008	
load r3,4(r1)		
load r2,8(r1)	a000 0000	
...		
0004 0020	1000 0050	
0001 001c		
0000 0018	1000 0048	
0000 0014		
0000 0010	1000 0040	
0111 0000		
5678 abcd	1000 0038	
0000 1234		
cafe babe	1000 0030	
...		
beef 0000	0000 0004	
0000 aaaa	0000 0000	

# Direct mapped cache: Beispiel – execute fill



load r6,-4(r1)      fetch      cache hit, load instruction into IR  
 execute      fill cache set s3 from memory

# Direct mapped cache: Beispiel – execute




CPU

Cache


	v	tag	b=3	b=2	b=1	b=0
s7						
s6						
s5						
s4	1	1000 00 0...	0001 001c	0000 0018	0000 0014	0000 0010
s3	1	1000 00 0...	0111 0000	5678 abcd	0000 1234	cafe babe
s2						
s1						
s0	1	a000 00 0...	load r6, -4(r1)	add r5, r2, r3	load r3, 4(r1)	load r2, 8(r1)

load r6, -4(r1)      fetch      cache hit, load instruction into IR  
 execute      load value into r6

Memory




# Direct mapped cache: Beispiel – fetch miss



CPU

Cache




add r7,r2,r6


fetch

cache miss

Memory




# Direct mapped cache: Beispiel – fetch fill




CPU

Cache




Memory




add r7,r2,r6      fetch      fill cache set s1 from memory

# Direct mapped cache: Beispiel – fetch



CPU

Cache




add r7,r2,r6

fetch


load instruction into IR

Memory



# Cache: bereichsassoziativ / „set assoziative“

- ▶ jeder Speicheradresse ist ein Bereich  $S$  mit mehreren ( $E$ ) Cachezeilen zugeordnet
- ▶  $n$ -fach assoziative Caches:  $E=2, 4, \dots$   
„2-way set associative cache“, „4-way...“




[BO15]

# Cache: bereichsassoziativ / „set assoziativ“ (cont.)

## Zugriff auf n-fach assoziative Caches


### 1. Bereichsauswahl durch Bits $\langle set\ index \rangle$



[BO15]

# Cache: bereichsassoziativ / „set associative“ (cont.)


2.  $\langle \text{valid} \rangle$ : sind die Daten gültig?
3. „Line matching“: Cache-Zeile mit passendem  $\langle \text{tag} \rangle$  finden?  
dazu Vergleich aller „tags“ des Bereichs  $\langle \text{set index} \rangle$
4. Wortselektion extrahiert Wort unter Offset  $\langle \text{block offset} \rangle$



[BO15]

# Cache: bereichsassoziativ / „set associative“ (cont.)


Prinzip




[Fur00]



- ▶ jeder Adresse des Speichers kann jede beliebige Cachezeile zugeordnet werden
- ▶ Spezialfall: nur ein Cachebereich  $S$
- benötigt  $E$ -Vergleicher
- nur für sehr kleine Caches realisierbar



# Cache – Dimensionierung




[BO15]

- ▶ Parameter:  $S$ ,  $B$ ,  $E$
- ▶ Cache speichert immer größere Blöcke / „Cache-Line“
- ▶ Wortauswahl durch  $\langle block\ offset \rangle$  in Adresse




## Vor- und Nachteile des Cache

- + nutzt räumliche Lokalität aus Speicherzugriffe von Programmen (Daten und Instruktionen) liegen in ähnlichen/aufeinanderfolgenden Adressbereichen
- + breite externe Datenbusse, es werden ganze Bereiche übertragen
- + nutzt Burst-Adressierung des Speichers: Adresse nur für erstes Wort vorgeben, dann automatisches Inkrement
- + kürzere interne Cache-Adressen
- Hardwareaufwand und Kosten




## Cache- und Block-Dimensionierung




- ▶ Blockgröße klein, viele Blöcke
  - + kleinere Miss-Penalty
  - + temporale Lokalität
  - räumliche Lokalität
- ▶ Blockgröße groß, wenig Blöcke
  - größere Miss-Penalty
  - temporale Lokalität
  - + räumliche Lokalität

# Cache – Dimensionierung (cont.)



- ▶ Block-Size: 32... 128 Byte
- L1-Cache: 4... 256 KiByte
- L2-Cache: 256... 4 096 KiByte

# Cache – Dimensionierung: relative Performanz



[Fur00]



- ▶ **cold miss**
  - ▶ Cache ist (noch) leer
- ▶ **conflict miss**
  - ▶ wenn die Kapazität des Cache eigentlich ausreicht, aber unterschiedliche Daten in den selben Block abgebildet werden
  - ▶ Beispiel für „Trashing“ beim direct-mapped Cache mit  $S=8$ :  
abwechselnder Zugriff auf Blöcke 0, 8, 0, 8, 0, 8, ...  
ist jedesmal ein Miss
- ▶ **capacity miss**
  - ▶ wenn die Menge der aktiven Blöcke („working set“) größer ist als die Kapazität des Cache



*Wenn der Cache gefüllt ist, welches Datum wird entfernt?*

- ▶ zufällige Auswahl
- ▶ **LRU** (**L**east **R**ecently **U**sed):  
der „älteste“ nicht benutzte Cache Eintrag
  - ▶ echtes LRU als Warteschlange realisiert
  - ▶ Pseudo LRU mit baumartiger Verwaltungsstruktur:  
Zugriff wird paarweise mit einem Bit markiert,  
die Paare wieder zusammengefasst usw.
- ▶ **LFU** (**L**east **F**requently **U**sed):  
der am seltensten benutzte Cache Eintrag
  - ▶ durch Zugriffszähler implementiert





*Wann werden modifizierte Daten des Cache zurückgeschrieben?*


- ▶ **Write-Through:** beim Schreiben werden Daten sofort im Cache und im Hauptspeicher modifiziert
  - + andere Bus-Master sehen immer den „richtigen“ Speicherinhalt:  
*Cache-Kohärenz*
  - Werte werden unnötig oft in Speicher zurückgeschrieben
  
- ▶ **Write-Back:** erst in den Speicher schreiben, wenn Datum des Cache ersetzt werden würde
  - + häufig genutzte Werte (z.B. lokale Variablen) werden nur im Cache modifiziert
  - Cache-Kohärenz ist nicht gegeben
  - ⇒ spezielle Befehle für „Cache-Flush“
  - ⇒ „non-cacheable“ Speicherbereiche

- ▶ Daten zwischen Cache und Speicher konsistent halten
- ▶ notwendig wenn mehrere Einheiten (Bus-Master: Prozessor, DMA-Controller) auf Speicher zugreifen können:  
wichtig für „*Symmetric Multiprocessing*“
- ▶ Harvard-Architektur hat getrennte Daten- und Instruktions-Speicher
  - ▶ Instruktionen sind read-only
  - ⇒ einfacherer Instruktions-Cache
  - ⇒ kein Cache-Kohärenz Problem
- ▶ Cache-Kohärenz Protokolle und „*Snooping*“
  - ▶ alle Prozessoren ( $P_1, P_2, \dots$ ) überwachen alle Bus-Transaktionen  
Cache „schnüffelt“ am Speicherbus
  - ▶ Prozessor  $P_2$  greift auf Daten zu, die im Cache von  $P_1$  liegen  
 $P_2$  Schreibzugriff  $\Rightarrow P_1$  Cache aktualisieren / ungültig machen  
 $P_2$  Lesezugriff  $\Rightarrow P_1$  Cache liefert Daten
  - ▶ Was ist mit gleichzeitige Zugriffen von  $P_1, P_2$ ?



- ▶ viele verschiedene Protokolle: Hersteller- / Prozessor-spezifisch
  - ▶ SI („*Write Through*“)
  - ▶ MSI, MOSI,
  - ▶ MESI: *Modified, Exclusive, Shared, Invalid*
  - ▶ MOESI: *Modified (exclusive), Owned (Modified shared), Exclusive, Shared, Invalid*
  - ▶ ...


siehe z.B.: [en.wikipedia.org/wiki/Cache\\_memory](https://en.wikipedia.org/wiki/Cache_memory)



- ▶ Caches enthalten Wert, Tag und zwei Statusbits für die vier Protokollzustände
  - ▶ **Modified:** gültiger Wert, nur in diesem Cache, gegenüber Hauptspeicher-Wert verändert
  - ▶ **Exclusive:** gültiger Wert, nur in diesem Cache nicht verändert (unmodified)
  - ▶ **Shared:** gültiger Wert, in mehreren Caches vorhanden nicht verändert (unmodified)
  - ▶ **Invalid:** ungültiger Inhalt, Initialzustand
- ▶ alle Prozessoren überwachen alle Bus-Transaktionen
- ▶ bei Speicherzugriffen Aktualisierung des Status'
- ▶ Zugriffe auf „modified“-Werte werden erkannt:
  1. fremde Bus-Transaktion unterbrechen
  2. eigenen (=modified) Wert zurückschreiben
  3. Status auf shared ändern
  4. unterbrochene Bus-Transaktion neu starten

# MESI Protokoll (cont.)

- ▶ erfordert spezielle Snoop-Logik im Prozessor
- ▶ garantiert Cache-Kohärenz
- ▶ gute Performance, aber schlechte Skalierbarkeit
- ▶ Zustandsübergänge: MESI Protokoll




PowerPC 604 RISC Microprocessor  
User's Manual [Motorola / IBM]

## Bus Transactions

- RH = Read hit
  - RMS = Read miss, shared
  - RME = Read miss, exclusive
  - WH = Write hit
  - WM = Write miss
  - SHR = Snoop hit on a read
  - SHW = Snoop hit on a write or read-with-intent-to-modify
- ⊕ = Snoop push  
⊗ = Invalidate transaction  
⊕ = Read-with-intent-to-modify  
⊕ = Read

## ► „Snooping“ Beispiel



- ▶ Mittlere Speicherzugriffszeit =  $T_{Hit} + R_{Miss} \cdot T_{Miss}$
- ⇒ Verbesserung der Cache Performanz durch kleinere  $T_{Miss}$  am einfachsten zu realisieren
  - ▶ mehrere Cache Ebenen
  - ▶ Critical Word First: bei großen Cache Blöcken (mehrere Worte) gefordertes Wort zuerst holen und gleich weiterleiten
  - ▶ Read-Miss hat Priorität gegenüber Write-Miss  
⇒ Zwischenspeicher für Schreiboperationen (Write Buffer)
  - ▶ Merging Write Buffer: aufeinanderfolgende Schreiboperationen zwischenspeichern und zusammenfassen
  - ▶ Victim Cache: kleiner voll-assoziativer Cache zwischen direct-mapped Cache und nächster Ebene  
„sammelt“ verdrängte Cache Einträge
- ⇒ Verbesserung der Cache Performanz durch kleinere  $R_{Miss}$ 
  - ▶ größere Caches (– mehr Hardware)
  - ▶ höhere Assoziativität (– langsamer)



## ⇒ Optimierungstechniken

- ▶ Software Optimierungen
- ▶ Prefetch: Hardware (Stream Buffer)  
Software (Prefetch Operationen)
- ▶ Cache Zugriffe in Pipeline verarbeiten
- ▶ Trace Cache: im Instruktions-Cache werden keine Speicherinhalte, sondern ausgeführte Sequenzen (*trace*) einschließlich ausgeführter Sprünge gespeichert

Beispiel: NetBurst Architektur (Pentium 4)

# Cache Effekte bei Matrixzugriffen

```
public static double sumRowCol( double[][] matrix ) {  
    int rows = matrix.length;  
    int cols = matrix[0].length;  
    double sum = 0.0;  
    for( int r = 0; r < rows; r++ ) {  
        for( int c = 0; c < cols; c++ ) {  
            sum += matrix[r][c];  
        }  
    }  
    return sum;  
}
```



Matrix creation (5000×5000)

2105 msec.

Matrix row-col summation

75 msec.

Matrix col-row summation

383 msec.

⇒ 5 × langsamer


Sum = 600,8473695346258 / 600,8473695342268

⇒ andere Werte

# Cache Effekte bei Matrixzugriffen (cont.)

```
/* ijk */  
for (i=0; i<n; i++) {  
  for (j=0; j<n; j++) {  
    sum = 0.0;  
    for (k=0; k<n; k++)  
      sum += a[i][k] * b[k][j];  
    c[i][j] = sum;  
  }  
}
```

Inner loop:



## Misses per Inner Loop Iteration:

<u>A</u>	<u>B</u>	<u>C</u>
0.25	1.0	0.0

[BO15]

# Cache Effekte bei Matrixzugriffen (cont.)

```
/* kij */
for (k=0; k<n; k++) {
  for (i=0; i<n; i++) {
    r = a[i][k];
    for (j=0; j<n; j++)
      c[i][j] += r * b[k][j];
  }
}
```

Inner loop:



A

Fixed



B

Row-wise



C

Row-wise

## Misses per Inner Loop Iteration:

A  
0.0

B  
0.25


C  
0.25

[BO15]

# Cache Effekte bei Matrixzugriffen (cont.)

```
/* jki */  
for (j=0; j<n; j++) {  
  for (k=0; k<n; k++) {  
    r = b[k][j];  
    for (i=0; i<n; i++)  
      c[i][j] += a[i][k] * r;  
  }  
}
```

Inner loop:



## Misses per Inner Loop Iteration:

A  
1.0

B  
0.0

C  
1.0

[BO15]

# Cache Effekte bei Matrixzugriffen (cont.)

## ijk (& jik):

- 2 loads, 0 stores
- misses/iter = **1.25**

```
for (i=0; i<n; i++) {  
  for (j=0; j<n; j++) {  
    sum = 0.0;  
    for (k=0; k<n; k++)  
      sum += a[i][k] * b[k][j];  
    c[i][j] = sum;  
  }  
}
```

## kij (& ikj):

- 2 loads, 1 store
- misses/iter = **0.5**

```
for (k=0; k<n; k++) {  
  for (i=0; i<n; i++) {  
    r = a[i][k];  
    for (j=0; j<n; j++)  
      c[i][j] += r * b[k][j];  
  }  
}
```


## jki (& kji):

- 2 loads, 1 store
- misses/iter = **2.0**

```
for (j=0; j<n; j++) {  
  for (k=0; k<n; k++) {  
    r = b[k][j];  
    for (i=0; i<n; i++)  
      c[i][j] += a[i][k] * r;  
  }  
}
```

[BO15]

# Cache Effekte bei Matrixzugriffen (cont.)



[BO15]

## ARM7 / ARM10





Photo courtesy of Intel Corp.



© ARM Limited


- ▶ IBOX: Steuerwerk (instruction fetch und decode)
- EBOX: Operationswerk, ALU, Register (execute)
- IMMU/DMMU: Virtueller Speicher (instruction/data TLBs)
- ICACHE: Instruction Cache
- DCACHE: Data Cache

# Chiplayout (cont.)

## Intel Quad Core Nehalem

731 million transistors --- 8 MB L3 plus 4 x 256 kB L2 --- 3x64bit DDR3 bus  
2x Quick path I/O --- Single core size: ~24.4 mm<sup>2</sup> (excl L2)  
L2 cache tiles: 7.1 mm<sup>2</sup> / MB, L3 cache tiles: 5.7 mm<sup>2</sup> / MB (excl.tags)


Die size 246 mm<sup>2</sup> (incl. test circ.265 mm<sup>2</sup>)



# Chiplayout (cont.)

## AMD Quad Core Shanghai

~705 million transistors --- 6 MB L3 plus 4 x 512 kB L2 --- 128 bit DDR2/3 bus  
4x HyperTransport I/O --- Single core size: ~15.3 mm<sup>2</sup> (excl L2)  
L2 cache tiles: 7.5 mm<sup>2</sup> / MB, L3 cache tiles: 7.5 mm<sup>2</sup> / MB (excl.tags)  
Die size 243 mm<sup>2</sup> (incl. test circ.263 mm<sup>2</sup>)





Programmierer kann für maximale Cacheleistung optimieren

- ▷ Datenstrukturen werden fortlaufend alloziert
- 1. durch entsprechende Organisation der Datenstrukturen
- 2. durch Steuerung des Zugriffs auf die Daten
  - ▶ Geschachtelte Schleifenstruktur
  - ▶ Blockbildung ist eine übliche Technik


Systeme bevorzugen einen *Cache-freundlichen* Code

- ▶ Erreichen der optimalen Leistung ist plattformspezifisch
  - ▶ Cachegrößen, Zeilengrößen, Assoziativität etc.
- ▶ generelle Empfehlungen
  - ▶ „working set“ klein ⇒ zeitliche Lokalität
  - ▶ kleine Adressfortschaltungen („strides“) ⇒ räumliche Lokalität

- ▶ Wunsch des Programmierers
    - ▶ möglichst großer Adressraum, ideal  $2^{32}$  Byte oder größer
    - ▶ linear adressierbar
  
  - ▶ Sicht des Betriebssystems
    - ▶ verwaltet eine Menge laufender Tasks / Prozesse
    - ▶ jedem Prozess steht nur begrenzter Speicher zur Verfügung
    - ▶ strikte Trennung paralleler Prozesse
    - ▶ Sicherheitsmechanismen und Zugriffsrechte
    - ▶ read-only Bereiche für Code
    - ▶ read-write Bereiche für Daten
- ⇒ widersprüchliche Anforderungen
- ⇒ Lösung mit **virtuellem Speicher** und **Paging**


1. Benutzung der Festplatte als *zusätzlichen* Hauptspeicher
  - ▶ Prozessadressraum kann physikalische Speichergröße übersteigen
  - ▶ Summe der Adressräume mehrerer Prozesse kann physikalischen Speicher übersteigen
2. Vereinfachung der Speicherverwaltung
  - ▶ viele Prozesse liegen im Hauptspeicher
  - ▶ jeder Prozess mit seinem eigenen Adressraum (0...n)
  - ▶ nur *aktiver* Code und Daten sind tatsächlich im Speicher
    - ▶ bedarfsabhängige, dynamische Speicherzuteilung
3. Bereitstellung von Schutzmechanismen
  - ▶ ein Prozess kann einem anderen nicht beeinflussen
    - ▶ sie operieren in verschiedenen Adressräumen
  - ▶ Benutzerprozess hat keinen Zugriff auf privilegierte Informationen
  - ▶ jeder virtuelle Adressraum hat eigene Zugriffsrechte

# Festplatte „erweitert“ Hauptspeicher



- ▶ Vollständiger Adressraum zu groß  $\Rightarrow$  DRAM ist *Cache*
    - ▶ 32-bit Adressen:  $\approx 4 \cdot 10^9$  Byte 4 Milliarden
    - ▶ 64-bit Adressen:  $\approx 16 \cdot 10^{16}$  Byte 16 Quintillionen
  - ▶ Speichern auf Festplatte ist  $\approx 125 \times$  billiger als im DRAM
    - ▶ 1 TiB DRAM:  $\approx 5000$  €
    - ▶ 1 TiB Festplatte:  $\approx 40$  €
- $\Rightarrow$  kostengünstiger Zugriff auf große Datenmengen

# Ebenen in der Speicherhierarchie



	Register	Cache	Memory	Disk Memory
size:	64 B	32 KB-12MB	8 GB	2 TB
speed:	300 ps	1 ns	8 ns	4 ms
\$/Mbyte:		5€/MB	5€/GB	4 Ct./GB
line size:	16 B	64 B	4 KB	


larger, slower, cheaper



[BO15]

# Ebenen in der Speicherhierarchie (cont.)


- ▶ Hauptspeicher als Cache für den Plattenspeicher



- ▶ Parameter der Speicherhierarchie

	1st-Level Cache	virtueller Speicher
Blockgröße	16-128 Byte	4-64 KiByte
Hit-Dauer	1-2 Zyklen	40-100 Zyklen
Miss Penalty	8-100 Zyklen	70 000-6 000 000 Zyklen
Miss Rate	0,5-10 %	0,00001-0,001 %
Adressraum	14-20 bit	25-45 bit


# Ebenen in der Speicherhierarchie (cont.)



[BO15]

- ▶ DRAM vs. Festplatte ist extremer als SRAM vs. DRAM
  - ▶ Zugriffswartezeiten
    - ▶ DRAM  $\approx 10 \times$  langsamer als SRAM
    - ▶ Festplatte  $\approx 500\,000 \times$  langsamer als DRAM
- ⇒ Nutzung der räumlichen Lokalität wichtig
  - ▶ erstes Byte  $\approx 500\,000 \times$  langsamer als nachfolgende Bytes

- ▶ jeder Prozess besitzt seinen eigenen virtuellen Adressraum
- ▶ Kombination aus Betriebssystem und Hardwareeinheiten
- ▶ MMU – **M**emory **M**anagement **U**nit




- ▶ Umsetzung von virtuellen zu physikalischen Adressen, Programm-Relokation
- ▶ Umsetzungstabellen werden vom Betriebssystem verwaltet
- ▶ wegen des Speicherbedarfs der Tabellen beziehen sich diese auf größere Speicherblöcke (*Segmente* oder *Seiten*)



- ▶ Umgesetzt wird nur die Anfangsadresse, der Offset innerhalb des Blocks bleibt unverändert
- ▶ Blöcke dieses virtuellen Adressraums können durch Betriebssystem auf Festplatte ausgelagert werden
  - ▶ Windows: Auslagerungsdatei
  - ▶ Unix/Linux: swap Partition und -Datei(en)
- ▶ Konzepte zur Implementation virtuellen Speichers
  - ▶ *Segmentierung*
  - ▶ Speicherzuordnung durch *Seiten* („Paging“)
  - ▶ gemischte Ansätze (Standard bei: Desktops, Workstations. . . )

# Virtueller Speicher: Segmentierung

- ▶ Unterteilung des Adressraums in kontinuierliche Bereiche *variabler* Größe






- ▶ Idee: Trennung von Instruktionen, Daten und Stack

⇒ Abbildung von *Programmen* in den *Hauptspeicher*

- + Inhalt der Segmente: logisch zusammengehörige Daten
- + getrennte Zugriffsrechte, Speicherschutz
- + exakte Prüfung der Segmentgrenzen
- Segmente könne sehr groß werden
- Ein- und Auslagern von Segmenten kann sehr lange dauern
- Verschnitt / „*Memory Fragmentation*“

# Virtueller Speicher: Paging / Seitenadressierung

- ▶ Unterteilung des Adressraums in Blöcke *fester* Größe = Seiten  
Abbildung auf Hauptspeicherblöcke = Kacheln




[BO15]

- ⇒ Abbildung von *Adressen* in den *virtuellen Speicher*:  
Hauptspeicher + Festplatte
- + Programme können größer als der Hauptspeicher sein
- + Programme können an beliebige physikalischen Adressen geladen werden, unabhängig von der Aufteilung des physikalischen Speichers
- + feste Seitengröße: einfache Verwaltung in Hardware
- + Zugriffsrechte für jede Seite (read/write, User/Supervisor)
- + gemeinsam genutzte Programmteile/-Bibliotheken können sehr einfach in das Konzept integriert werden
  - ▶ Windows: `.dll`-Dateien
  - ▶ Unix/Linux: `.so`-Dateien


# Virtueller Speicher: Paging / Seitenadressierung (cont.)

- ▶ große Miss-Penalty (Nachladen von der Platte)
  - ⇒ Seiten sollten relativ groß sein: 4... 64 KiByte
- Speicherplatzbedarf der Seitentabelle  
viel virtueller Speicher, 4 KiByte Seitengröße
  - = sehr große Pagetable
  - ⇒ Hash-Verfahren (*inverted page tables*)
  - ⇒ mehrstufige Verfahren





# Virtueller Speicher: Segmentierung + Paging

aktuell = Mischung: Segmentierung und Paging (seit 1386)




- ▶ Seiten-Tabelleneintrag: Startadresse der virt. Seite auf Platte
- ▶ Daten von Festplatte in Speicher laden:  
Aufruf des „Exception handler“ des Betriebssystems
  - ▶ laufender Prozess wird unterbrochen, andere können weiterlaufen
  - ▶ Betriebssystem kontrolliert die Platzierung der neuen Seite im Hauptspeicher (Ersetzungsstrategien) etc.



[BO15]

## Behandlung des Seitenfehlers

1. Prozessor signalisiert DMA-Controller
  - ▶ lies Block der Länge  $P$  ab Festplattenadresse  $X$
  - ▶ speichere Daten ab Adresse  $Y$  in Hauptspeicher
2. Lesezugriff erfolgt als
  - ▶ Direct Memory Access (DMA)
  - ▶ Kontrolle durch I/O Controller
3. I/O Controller meldet Abschluss
  - ▶ Gibt Interrupt an den Prozessor
  - ▶ Betriebssystem lässt unterbrochenen Prozess weiterlaufen



[BO15]


# Separate virtuelle Adressräume

Mehrere Prozesse können im physikalischen Speicher liegen

- ▶ Wie werden Adresskonflikte gelöst?
- ▶ Was passiert, wenn Prozesse auf dieselbe Adresse zugreifen?

Linux x86

Speicherorganisation




[BO15]

# Separate virtuelle Adressräume (cont.)


## Auflösung der Adresskonflikte

- ▶ jeder Prozess hat seinen eigenen virtuellen Adressraum
- ▶ Betriebssystem kontrolliert wie virtuelle Seiten auf den physikalischen Speicher abgebildet werden




## ▶ Parameter

- ▶  $P = 2^p$  = Seitengröße (Bytes)
- ▶  $N = 2^n$  = Limit der virtuellen Adresse
- ▶  $M = 2^m$  = Limit der physikalischen Adresse



[BO15]

- ▶ virtuelle Adresse: Hit




[BO15]


- ▶ Programm greift auf virtuelle Adresse  $a$  zu
- ▶ MMU überprüft den Zugriff, liefert physikalische Adresse  $a'$
- ▶ Speicher liefert die zugehörigen Daten  $d[a']$

# Virtueller Speicher – Adressumsetzung (cont.)

- ▶ virtuelle Adresse: Miss




- ▶ Programm greift auf virtuelle Adresse  $a$  zu
- ▶ MMU überprüft den Zugriff, Adresse nicht in Hauptspeicher
- ▶ „page-fault“ ausgelöst, Betriebssystem übernimmt




[BO15]

# Seiten-Tabelle (cont.)



[BO15]

- ▶ separate Seiten-Tabelle für jeden Prozess
- ▶ VPN („Virtual Page Number“) bildet den Index der Seiten-Tabelle ⇒ zeigt auf Seiten-Tabelleneintrag
- ▶ Seiten-Tabelleneintrag liefert Informationen über die Seite
- ▶ Daten im Hauptspeicher: valid-Bit
  - ▶ valid-Bit = 1: die Seite ist im Speicher ⇒ benutze physikalische Seitennummer („Physical Page Number“) zur Adressberechnung
  - ▶ valid-Bit = 0: die Seite ist auf der Festplatte ⇒ Seitenfehler






## Schutzüberprüfung


- ▶ Zugriffsrechtefeld gibt Zugriffserlaubnis an
  - ▶ typischerweise werden zahlreiche Schutzmodi unterstützt
  - ▶ Unterscheidung zwischen Kernel- und User-Mode
  - ▶ z.B. read-only, read-write, execute-only, no-execute
  - ▶ no-execution Bits gesetzt für Stack-Pages: Erschwerung von Buffer-Overflow-Exploits
- ▶ Schutzrechteverletzung wenn Prozess/Benutzer nicht die nötigen Rechte hat
- ▶ bei Verstoß erzwingt die Hardware den Schutz durch das Betriebssystem („Trap“ / „Exception“)

# Zugriffsrechte (cont.)



[BO15]

# Integration von virtuellem Speicher und Cache



[BO15]

Die meisten Caches werden *physikalisch adressiert*


- ▶ Zugriff über physikalische Adressen
- ▶ mehrere Prozesse können, gleichzeitig Blöcke im Cache haben
- ▶ –"– sich Seiten teilen
- ▶ Cache muss sich nicht mit Schutzproblemen befassen
  - ▶ Zugriffsrechte werden als Teil der Adressumsetzung überprüft

Die Adressumsetzung wird vor dem Cache „Lookup“ durchgeführt

- ▶ kann selbst Speicherzugriff (auf den PTE) beinhalten
- ▶ Seiten-Tabelleneinträge können auch gecacht werden


Beschleunigung der Adressumsetzung für virtuellen Speicher

- ▶ kleiner Hardware Cache in MMU (Memory Management Unit)
- ▶ bildet virtuelle Seitenzahlen auf physikalische ab
- ▶ enthält komplette Seiten-Tabelleneinträge für wenige Seiten




[BO15]

# TLB / „Translation Lookaside Buffer“ (cont.)




[BO15]

- ▶ Gegeben
    - ▶ 4 KiB ( $2^{12}$ ) Seitengröße
    - ▶ 32-bit Adressraum
    - ▶ 4-Byte PTE („Page Table Entry“) Seitentableneintrag
  - ▶ Problem
    - ▶ erfordert 4 MiB Seiten-Tabelle
    - ▶  $2^{20}$  Bytes
- ⇒ übliche Lösung
- ▶ mehrstufige Seiten-Tabellen („multi-level“)
  - ▶ z.B. zweistufige Tabelle (Pentium P6)
    - ▶ Ebene-1: 1024 Einträge → Ebene-2 Tabelle
    - ▶ Ebene-2: 1024 Einträge → Seiten



[BO15]


# mehrstufige Seiten-Tabellen (cont.)



[BO15]


# Beispiel: Pentium und Linux

- ▶ 32-bit Adressraum
- ▶ 4 KiB Seitengröße
- ▶ L1, L2 TLBs
  - 4fach assoziativ
- ▶ Instruktionen TLB
  - 32 Einträge
  - 8 Sets
- ▶ Daten TLB
  - 64 Einträge
  - 16 Sets
- ▶ L1 I-Cache, D-Cache
  - 16 KiB
  - 32 B Cacheline
  - 128 Sets
- ▶ L2 Cache
  - Instr.+Daten zusammen
  - 128 KiB ... 2 MiB




[BO15]

# Beispiel: Pentium und Linux (cont.)



[BO15]

# Beispiel: Pentium und Linux (cont.)



[BO15]

## Cache Speicher

- ▶ dient nur zur Beschleunigung
- ▶ unsichtbar für Anwendungsprogrammierer und OS
- ▶ komplett in Hardware implementiert

## Virtueller Speicher

- ▶ ermöglicht viele Funktionen des Betriebssystems
  - ▶ größerer virtueller Speicher als reales DRAM
  - ▶ Auslagerung von Daten auf die Festplatte
  - ▶ Prozesse erzeugen („exec“ / „fork“)
  - ▶ Taskwechsel
  - ▶ Schutzmechanismen
- ▶ Implementierung mit Hardware und Software
  - ▶ Software verwaltet die Tabellen und Zuteilungen
  - ▶ Hardwarezugriff auf die Tabellen
  - ▶ Hardware-Caching der Einträge (TLB)

## Sicht des Programmierers

- ▶ großer „flacher“ Adressraum
- ▶ Programm „besitzt“ die gesamte Maschine
  - ▶ hat privaten Adressraum
  - ▶ bleibt unberührt vom Verhalten anderer Prozesse

## Sicht des Systems

- ▶ Adressraum von Prozessen auf Seiten abgebildet
  - ▶ muss nicht fortlaufend sein
  - ▶ wird dynamisch zugeteilt
  - ▶ erzwingt Schutz bei Adressumsetzung
- ▶ Betriebssystem verwaltet viele Prozesse gleichzeitig
  - ▶ jederzeit schneller Wechsel zwischen Prozessen
  - ▶ u.a. beim Warten auf Ressourcen (Seitenfehler)



- [BO15] R.E. Bryant, D.R. O'Hallaron:  
*Computer systems – A programmers perspective.*  
3rd global ed., Pearson Education Ltd., 2015.  
ISBN 978-1-292-10176-7. [csapp.cs.cmu.edu](http://csapp.cs.cmu.edu)
- [TA14] A.S. Tanenbaum, T. Austin: *Rechnerarchitektur – Von der digitalen Logik zum Parallelrechner.*  
6. Auflage, Pearson Deutschland GmbH, 2014.  
ISBN 978-3-86894-238-5
- [Fur00] S. Furber: *ARM System-on-Chip Architecture.*  
2nd edition, Pearson Education Limited, 2000.  
ISBN 978-0-201-67519-1

[HP12] J.L. Hennessy, D.A. Patterson:

*Computer architecture – A quantitative approach.*

5th edition, Morgan Kaufmann Publishers Inc., 2012.

ISBN 978-0-12-383872-8

[PH16a] D.A. Patterson, J.L. Hennessy: *Computer Organization and Design – The Hardware Software Interface: ARM Edition.*

Morgan Kaufmann Publishers Inc., 2016.

ISBN 978-0-12-801733-3

[PH16b] D.A. Patterson, J.L. Hennessy: *Rechnerorganisation und Rechnerentwurf – Die Hardware/Software-Schnittstelle.*

5. Auflage, Oldenbourg, 2016. ISBN 978-3-11-044605-0