# Prüfungsunterlagen zur Vorlesung

# PC-Technologie

### Norman Hendrich

Universität Hamburg Fachbereich Informatik Vogt-Kölln-Str. 30 D 22 527 Hamburg hendrich@informatik.uni-hamburg.de

INHALTSVERZEICHNIS

## Inhaltsverzeichnis

| Serielle Busse USB Ziele USB Archi USB Paket USB Desk FireWire .  Festplatten Platten-Tec Datenform IDE, ATAH SCSI SCSI-Beisj RAID Dateicache  | Bu                              | SMP-Multiprozessorsysteme SMP        | Speicherhierarchie Performance Gap DRAM SDRAM DDR-SDRAM Rambus Cache | SIMD-Erweiterungen MMX | D <u>i</u>   | <u>A</u>   |
|--|---------------------------------|--------------------------------------|--|------------------------|--|--|
| Serielle Bus USB Zia USB Ar USB Pa USB De FireWire FireWire Platten-' Datenfo IDE, AI SCSI-Be RAID Dateicae  | Bussysteme ISA ISA Plug PCI AGP | E M S P                              | eic<br>Pe<br>C<br>R<br>C<br>R  | IS 23 M M              | Befehlssatz Register Stack Adressierungsarte CISC vs. RISC Befehls-Schedulir superskalare Ausf x86-64 und IA64                         | Allgemeines Definition PC Archi Interrupt- Speicherl BIOS um Skalierur Literatur   |
| WSB Ziele USB Ziele   USB Architektur USB Architektur   USB Pakete USB Pakete   USB Deskriptoren USB Pakete   USB Deskriptoren USB Deskriptoren   Platten-Technologie USB Deskriptoren   Platten-Technologie USB Deskriptoren   SCSI USB Deskriptoren </th <th>ISA ISA Plug and Play PCI AGP</th> <th>IP-Multi<br/>SMP .<br/>MESI<br/>Exkurs:</th> <th>Performance G DRAM SDRAM DDR-SDRAM Rambus Cache IRAM</th> <th>MMX . 3Dnow! ISSE</th> <th>x86-Architektur Befehlssatz Register Stack Adressierungsarten CISC vs. RISC Befehls-Scheduling superskalare Ausführung x86-64 und IA64</th> <th>gemeines  Definition PC, Design-Guides PC Architektur  Interrupt-Controller  Speicherbereiche  BIOS und DOS  Skalierung  Literatur</th>  | ISA ISA Plug and Play PCI AGP   | IP-Multi<br>SMP .<br>MESI<br>Exkurs: | Performance G DRAM SDRAM DDR-SDRAM Rambus Cache IRAM                 | MMX . 3Dnow! ISSE      | x86-Architektur Befehlssatz Register Stack Adressierungsarten CISC vs. RISC Befehls-Scheduling superskalare Ausführung x86-64 und IA64 | gemeines  Definition PC, Design-Guides PC Architektur  Interrupt-Controller  Speicherbereiche  BIOS und DOS  Skalierung  Literatur |
| Bu Z Z Z Z Z Z Z Z Z Z Z Z Z Z Z Z Z Z Z   | Pl <sub>1</sub>                 |                                      | orn                              |                        | All Steel  | nit Arc Charles S u ier  |
| Ziele Architektur Pakete Deskriptore Wire  | Rg                              | :.                                   | nau <b>ier</b>   | · · · · •              | rch<br>ssa<br>ier<br>ier<br>s-S  | es ion   |
| nite  ce  ce  chickering  kritic  krit  kritic  kritic  kritic  kritic  kritic  kritic  kritic  kritic | an .                            | YSO                                  |  | : : : <b>it</b> e      | are ch   | l Po   |
| ekt  | H                               | CI-                                  | <u>A</u>   |                        | eki  |  |
| · · · · · · · · · · · · · · · · · · ·  | · ·                             | prozessor:                           | Chie Gap   |                        | turte  urte  ultir  64   | · · · De   |
| cttur  |                                 | id :                                 |  | : : : en               | · füh  |  |
|  |                                 | <b>/st</b>                           |  |                        |  |  |
| ati  |                                 | · · · · en                           |  |                        | ng   |  |
|  |                                 | ं ं त                                |  |                        |  |  |
|  |                                 |                                      |  |                        |  | $\cdot$  |
|  |                                 |                                      |  |                        |  |  |
|  |                                 |                                      |  |                        |  |  |
|  |                                 |                                      |  |                        |  |  |
|  |                                 |                                      |  |                        |  |  |
|  |                                 |                                      |  |                        |  |  |
|  |                                 |                                      |  |                        |  |  |
|  |                                 |                                      |  |                        |  |  |
|  |                                 |                                      |  |                        |  |  |
|  |                                 |                                      |  |                        |  |  |
|  |                                 |                                      |  |                        |  |  |
|  |                                 |                                      |  |                        |  |  |
|  |                                 |                                      |  |                        |  |  |
|  |                                 |                                      |  |                        |  |  |
|  |                                 |                                      |  |                        |  |  |
|  |                                 |                                      |  |                        |  |  |
|  |                                 |                                      |  |                        |  |  |
|  |                                 |                                      |  |                        |  |  |
|  |                                 |                                      |  |                        |  |  |
|  |                                 |                                      |  |                        |  |  |
|  |                                 |                                      |  |                        |  |  |
|  |                                 |                                      |  |                        |  |  |
|  |                                 |                                      |  |                        |  |  |
|  |                                 |                                      |  |                        |  |  |
|  |                                 |                                      |  |                        |  |  |
|  |                                 |                                      |  |                        |  |  |
|  |                                 |                                      |  |                        |  |  |
|  |                                 |                                      |  |                        |  |  |
|  |                                 |                                      |  |                        |  |  |
|  |                                 |                                      |  |                        |  |  |
|  |                                 |                                      |  |                        |  |  |
|  |                                 |                                      |  |                        |  |  |
| 91<br>92<br>93<br>93<br>96<br>98<br>101<br>101<br>105<br>1107<br>1108<br>11108<br>11110<br>11110<br>11110  | 78<br>80<br>83<br>86<br>90      | <b>69</b><br>70<br>71                | <b>51</b> 52 53 56 58 59 63  | 40<br>41<br>45<br>48   | 15<br>19<br>20<br>23<br>23<br>24<br>24<br>33<br>33<br>36<br>36   | 1<br>2<br>4<br>7<br>7<br>8<br>8<br>9<br>9  |

=:

|                              |                  |            |                | Mo            | Dir     |          |                | Gr                              |               |                    |        |                             | Audio |                   |                  |       |                |                              |                    |            | CD         |
|------------------------------|------------------|------------|----------------|---------------|---------|----------|----------------|---------------------------------|---------------|--------------------|--------|-----------------------------|-------|-------------------|------------------|-------|----------------|------------------------------|--------------------|------------|------------|
| Vernetzung: GSM, Bluetooth . | Vernetzung: IrDA | Displays . | Stromverbrauch | Mobile Geräte | DirectX | Trends . | Renderpipeline | <b>Graphik</b><br>Anforderungen | DirectSound . | Virtuelle Studios. | AC97 . | Digitale Signalverarbeitung | lio   | DVD-R und DVD-RAM | DVD Kopierschutz | DVD   | CD-R und CD-RW | Datenformate CD-DA, CD-ROM . | CD Fehlerkorrektur | CD Prinzip | CD und DVD |
| ξ<br>16.                     | ıg: Irl          | :          | braucl         | te            |         | :        | peline         | ıngen                           | ınd .         | Studio             | :      | ignal                       |       | nd D              | niersc)          | :     | 1 CD-          | nate (                       | rkorre             | ₽.         | <u> </u>   |
| SM, E                        | OA .             | :          | ь              |               |         | :        |                |                                 | :             | )S                 | :      | verar                       |       | VD-R              | hutz             | :     | RW             | TD-D                         | ektur              | ·<br>·     |            |
| 3luetc                       | :                |            | •              |               |         | :        |                |                                 | :             |                    | •      | beitui                      |       | AM                | :                |       |                | A, CI                        |                    |            |            |
| oth .                        |                  | •          | •              |               |         |          | •              |                                 | •             | •                  | •      | 1g .                        |       | •                 |                  |       | •              | )-R0                         | •                  |            |            |
|                              |                  |            |                |               |         |          |                |                                 |               |                    | :      |                             |       |                   |                  |       |                | Ζ.                           |                    |            |            |
|                              | :                | :          |                |               |         | :        |                |                                 | :             | :                  | :      | •                           |       |                   | :                | :     |                | :                            | •                  | ·<br>·     |            |
|                              | :                | :          | •              |               |         | :        |                |                                 | :             | :                  | :      | •                           |       | :                 | :                | :     | •              | :                            | •                  |            |            |
|                              | :                | :          | •              |               |         | :        | •              |                                 | :             | :                  | :      | :                           |       | :                 | :                | :     |                | :                            | :                  | ·<br>·     |            |
|                              | •                | :          | •              |               |         | :        |                |                                 | :             |                    | •      | •                           |       |                   |                  | :     |                | :                            |                    | ·<br>·     |            |
|                              |                  |            | •              |               |         | :        |                |                                 | :             |                    |        | ·<br>·                      |       |                   |                  |       |                |                              |                    |            |            |
|                              |                  |            |                |               |         | :        |                |                                 | :             |                    |        |                             |       |                   | :                |       |                |                              |                    |            |            |
|                              |                  | :          | •              |               |         | :        |                | :                               | :             |                    |        |                             |       | •                 |                  |       |                |                              |                    |            |            |
|                              |                  |            | •              |               |         |          | •              |                                 | •             | •                  | •      |                             |       | •                 |                  |       |                |                              | •                  |            |            |
|                              |                  |            | •              |               |         |          |                |                                 |               |                    | •      |                             |       | •                 |                  |       |                |                              |                    |            |            |
|                              |                  |            |                |               |         |          |                |                                 |               |                    |        |                             |       |                   |                  |       | •              |                              |                    |            |            |
|                              |                  |            |                |               |         |          |                |                                 |               | •                  |        |                             |       |                   |                  |       |                |                              | •                  |            |            |
| •                            | :                | •          | •              |               |         | •        | •              |                                 | •             | •                  |        | :                           |       | •                 | :                | •     | •              | •                            | •                  |            |            |
| •                            | :                | :          | •              |               |         | •        | :              | :                               | :             | :                  | :      |                             |       | •                 | :                | :     | :              | :                            | •                  | ·<br>·     |            |
| . 183                        | . 181            | . 178      | . 173          | 171           | 165     | . 163    | . 159          | . 156                           | . 153         | . 151              | . 149  | . 148                       | 146   | . 145             | . 143            | . 140 | . 135          | . 132                        | . 130              | . 127      | 127        |

### Vorlesung 18.215

### PC-Technologie

Norman Hendrich Universität Hamburg, Fachbereich Informatik, TECH

http://tech-www.informatik.uni-hamburg.de/lehre/pc-technologie/

PC-Technologie | SS 2001 | 18.214

### Motivation und Ziele

- Technologiefortschritt weiterhin exponentiell (Moore's Law)
- Marktdominanz der "Wintel-Plattform"
- => PCs haben Technologieführung übernommen
- => Plattform wird ständig weiterentwickelt
- => immer weitere Anwendungsgebiete Beispiel Audio: Software-Synthesizer

### Kennenlernen und Einschätzen von:

- Rechnerarchitektur PC
- Betriebssystemkonzepte
- aktuelle und zukünftige Entwicklungen



Themen

|   | Termine: |
|---|----------|
|   | 05.04    |
| <ul> <li>x86-Prozessoren</li> </ul>                                   | 12.04    |
| <ul> <li>MMX, 3DNow!, ISSE, IA64</li> </ul>                           | 19.04    |
| <ul> <li>Systemarchitektur, Speicher von EDO bis RDRAM</li> </ul>     | 26.04    |
|   | 03.05    |
| <ul> <li>Massenspeicher, IDE, SCSI, CDROM, DVD</li> </ul>             | 10.05    |
| <ul> <li>Datenübertragung und Busse, USB, Firewire, Modems</li> </ul> | 17.05    |
| <ul> <li>Medienverarbeitung, Audio, Video, 3D-Graphik</li> </ul>      | 24.05    |
|   | 31.05    |
| Betriebssystemkonzepte und Treiber                                    | 07.06    |
| <ul> <li>Altlasten: BIOS, MS-DOS, Win32</li> </ul>                    | (14.06   |
| DirectX   | 21.06    |
|   | 28.06    |
| Anforderungen für mobile Geräte                                       | 05.07    |
|   | 12.07    |

PC-Technologie | SS 2001 | 18.214

### Definition "PC"?

### Was ist überhaupt ein PC?

Das Original, IBM-PC 1981:
 "Aldi"-PC, 2000:
 Microsoft und Intel Spezifikation:
 PC98, PC99, PC2001, ...

- => gemeinsame Merkmale?!
- + x86-Prozessor, ISA-Bus (nur noch bis 2001)
- + Systemsoftware, BIOS, DOS, Windows (bzw: Linux)
- PDAs, Handhelds, WAP-Handy, ...
- Mac G4, Sun Enterprise 4/450, ...
- Playstation 2, ...

PC-Technologie | SS 2001 | 18.214 PC-Technologie | SS 2001 | 18.214

### Definition "Workstation" vs. "PC"

| "4M" | -Regel (ca. 1985):           | Apollo DN-3000 1988: | PC-AT 1988:     |
|------|------------------------------|----------------------|-----------------|
| 1    | MIPS                         | 4                    | 0.2             |
| 10   | MByte Hauptspeicher          | 8                    | 1               |
| 10   | MBit/sec. Netzwerk           | 10                   | -               |
| 10   | MPixel Farbgraphik           | 1024x800x8           | 640x480x4       |
|      | Multitasking/Multiuser       | ja/ja                | nein/nein       |
|      | Betriebssystem<br>Oberfläche | AEGIS (Unix)<br>GUI  | DOS 3.x<br>Text |
|      | Monitor                      | 19"                  | 15"             |
|      | Preis                        | DM 40.000            | DM 10.000       |

PC-Technologie | SS 2001 | 18.214


### Workstation vs. PC: Performance 03/2001

| SPEC CPU2000 Benchmarks (baseline): | SPECint | SPECfp |
|-------------------------------------|---------|--------|
| AMD Athlon 1.2 GHz                  | 443     | 387    |
| Intel Pentium-III 1.0 GHz (VC820)   | 407     | 284    |
| Intel Pentium-IV 1.5 GHz (VC850)    | 524     | 549    |
| Compaq Alphaserver 833 MHz          | 518     | 590    |
| HP 9000 j6000                       | 417     | 433    |
| Sun Blade 900 MHz                   | 438     | 482    |

- keine offiziellen Werte für PowerPC
- alle anderen RISC weit abgeschlagen
- Programme beanspruchen L1/L2-Cache + Hauptspeicher
- gleicher Speicher: sehr ähnliche Werte für alle Systeme

[www.spec.org/osg/cpu2000, Stand 03/2001]

### Timeline



PC-Technologie | SS 2001 | 18.214

### Definition PC: "Windows compatible"


"Windows-compatible" Logo von Microsoft:

- nur bei Einhalten aller Spezifikationen,
- Intel und Microsoft definieren Mindestanforderungen
- www.pcdesguide.org, PC98, PC99, PC2001, ...



- definiert auch verschiedene Einsatzgebiete:
   Office, Home, Workstation, Server, ...
- => garantiert Kompatibilität
- => garantiert "Rente" für Intel u. Microsoft durch notwendige Upgrades
- aktueller Trend: Verzicht auf "legacy"-Schnittstellen (serielle/parallele/Joystick/analoge Audio- Ports fallen weg!)

### Beispiel: PC98



PC-Technologie | SS 2001 | 18.214

### Beispiel: PC2001

Basic PC2001:

500 MHz 64 MByte, 128K L2

PCI, USB, 1394, no-ISA

keine "legacy" ports, keine Floppy

4 USB

1024x768x32 2D

1024x768x16 + Zbuffer 3D 1024x768 Video, optional DVD

digitaler Monitorausgang

siehe PC2001 Spezifikation

Mobile PC2001:

600 MHz

64 MByte, 128K L2


Workstation 2001:

700 MHz

128 MByte, > 512K L2

mehrprozessorfähig


### PC: Stückzahlen



Zwar steigen die PC-Verkäufe laut Dataquest weiter an, die Margen für die Hersteller sollen aber noch weiter sinken. [c't 08/2000 p.68]


PC-Technologie | SS 2001 | 18.214

### PC: Systemkosten



Geht es nach den amerikanischen Marktforschern, wird der Anteil von Rechnern, die einschließlich Monitor unter 1500 US-Dollar kosten, bald fast 80 Prozent der gesamten PC-Verkäufe ausmachen.

### ISA: PC/XT



- Intel 8088 mit Support-Chips (Takt, Timer, DMA, IRQ, ...)
- ein gemeinsamer 8-bit Bus für alle Komponenten

PC-Technologie | SS 2001 | 18.214

### ISA: PC/XT Eigenschaften


### Original-IBM PC:

• Intel 8088, 4.77 MHz

(Turbo-Versionen bis 10 MHz)


- real-mode, 1 MB Adressraum
- nutzt alle damals verfügbaren Support-Chips
- ein gemeinsamer Bus
- 20 bit Adressen (1MB), 8 bit Daten, diverse Steuerleitungen
- RAM / ROM mit am zentralen Bus
- RAM-Refresh über Timer und DMA
- 8 Interrupt-Quellen, 3 DMA-Kanäle frei
- weitere Peripherie (Grafik!) über Slots
- nur CPU und DMA als Busmaster

### PC: Prototyp des IBM PC



PC-Technologie | SS 2001 | 18.214

### ISA: PC/AT




- Intel 80286 mit passenden Support-Chips
- gemeinsamer Bus, 8/16-bit Transfers

### ISA: PC/AT Eigenschaften


- 80286/80287-Prozessor, plus passende Support-Chips
- 16-bit Daten, 24-bit Adressen
- real-mode oder protected-mode
- neue Slots, abwärtskompatibel für 8-bit XT-Karten
- eingeschränktes Busmastering möglich
- max. Bustakt 8.33 MHz ("ISA Standard")
- 15 Interrupt-Kanäle
- insgesamt 7 DMA-Kanäle, davon 4x 8-bit, 3x 16-bit

PC-Technologie | SS 2001 | 18.214

### PC: Pentium-PC




### PC: Pentium-IV, Intel 850



- Hierarchie von Bussen
- Chipsatz mit ähnlicher Komplexität wie Prozessor
- keine ISA-Unterstützung mehr

PC-Technologie | SS 2001 | 18.214

### PC: "Solano" Chipsatz, i815



PC-Technologie | SS 2001 | 18.214

### Hardware vs. Software . . .

Hardware = "fest, schwer zu ändern, . . . "

- dramatische Evolution der PC-Hardware
- 8088 mit 8-bit Bus zum Pentium-III
- alle Komponenten um Größenordnungen verbessert

Ausnahmen bedingt durch Softwarekompatibilität (!)

- originale Interrupt- und I/O-Architektur erhalten
- sogar Bugs müssen vererbt werden (A20-Gate usw.)
- immer noch Engpässe mit I/O-Adressen und Interrupts
- PC2001 fordert (endlich) Verzicht auf "legacy" Komponenten
- aber immer noch interrupt-sharing usw.

PC-Technologie | SS 2001 | 18.214

### PC: I/O-Konzept

- Trennung zwischen Speicher- und I/O-Bereichen
- nutzt die x86-Befehle f
  ür I/O-Transfers (inportb, outport, ...)
- nutzt das x86-Buskonzept:
  - o gemeinsame Daten- und Adressleitungen
  - separate Steuerleitungen für Speicher und I/O
  - o nur 64 KByte I/O-Adressraum
- 8086/8088 erlauben 1 MByte Adressraum f
  ür Speicher
- Aufteilung in 640 KByte RAM, oberhalb ROM und Graphik
- Interrupt-Architektur basiert auf dem Intel 8259 Controller
- zunächst nur acht Interruptebenen

### PC: I/O-Adressen im AT

| 000 - 01F | DMA controller 1        | 8237  |
|-----------|-------------------------|-------|
| 020 - 03F | Interrupt controller 1  | 8259  |
| 040 - 05F | Timer                   | 8254  |
| 060 - 06F | Keyboard controller     | 8041  |
| 070 - 07F | real-time clock         |       |
| 080 - 09F | DMA page register       |       |
| 0A0 - 0BF | Interrupt controller 2  | 8259  |
| 0c0 - 0DF | DMA controller 2        | 8237  |
|           |                         |       |
| 0F0       | coprocessor, clear busy | 80287 |
| 0F1       | coprocessor reset       |       |
| 0F8 - 0FF | coprocessor registers   |       |
|           |                         |       |
| 1F0 - 1F8 | hard disk               |       |
| 200 - 207 | game i/o                |       |
|           |                         |       |
| 278 - 27F | parallel printer port 2 |       |
| 2F8 - 2FF | serial port 2           |       |
| 300 - 31F | prototype card          |       |
| 360 - 36F | reserved                |       |
| 370 - 378 | parallel printer port 1 |       |
| 380 - 38F | sdlc bisynchronous 2    |       |
| 3A0 - 3AF | sdlc bisynchronous 1    |       |
| 3B0 - 3BF | monochrome graphics     |       |
| 3C0 - 3CF | reserved                |       |
| 3D0 - 3DF | CGA graphics adapter    |       |
| 3F0 - 3F7 | diskette controller     |       |
| 3F8 - 3FF | serial port 1           |       |
|           |                         |       |

nur 10 bit dekodiert ...

PC-Technologie | SS 2001 | 18.214

### PC: IO-Adressen, Beispiel



- I/O-Adressraum gesamt nur 64 KByte
- je nach Zahl der I/O-Geräte evtl. fast voll ausgenutzt
- eingeschränkte Autokonfiguration über PnP-BIOS

### PC: Interrupt-Konzept

### flexibles Interrupt-Konzept der 8086-Familie:

- ein Interrupt-Eingang am Prozessor
- zusätzlicher Eingang für NMI-Interrupt (non maskable)
- spezielle Buszyklen bei Reaktion auf INT-Signal
- Prozessor liest Interrupt-Nummer vom Bus
- 8259-Controller implementiert das zugehörige Busprotokoll
- oder Software-Interrupt auslösen
- eigene x86-Befehle (INTO, INT 3, INT n, BOUND)
- Interrupt-Nummer wird im AX-Register übergeben
- Standard-Mechanismus zum Aufruf von BIOS/DOS-Funktionen
- 256 Interrupt-Vektoren, ab Adresse 00000 im Hauptspeicher
- Vektornummer abhängig von IRQ-Quelle oder INT-Argument


PC-Technologie | SS 2001 | 18.214

### PC: 8259 Interrupt-Controller

### programmable interrupt controller Intel 8259

- Hilfsbaustein f
  ür die 8085/8086-Familie
- übernimmt Mapping von IRQ-Leitung zu Interrupt-Nummer
- Mapping per Software programmierbar
- kaskadierbar bis 8 Bausteine (56 Interrupt-Eingänge)
- nur ein Baustein im ursprünglichen PC
- zwei-Chip Kaskade seit PC/AT
- Hardware einfach erweiterbar, aber SW (DOS) leider nicht
- Multiprozessorsysteme erfordern verbesserten Controller (APIC)
- Details und INT-Sequenz: siehe 8259-Datenblatt (.pdf)


### PC: Interrupts im AT



- nur vier freie Interrupts ohne Sound, Graphik, ...
- weitere Kaskadierung wäre leicht möglich
- scheitert aber an Softwareunterstützung

PC-Technologie | SS 2001 | 18.214

### *x86: Interrupts im real-mode*



PC-Technologie | SS 2001 | 18.214


### PC: Speicherbereiche im PC

ursprüngliche IBM Entwurfsentscheidungen:

- 8086/8088 Adressraum ist 1 MByte
- für RAM, ROM, memory-mapped I/O
- zunächst 128 KB ROM am oberen Ende (wg. Reset)
- zunächst 640 KB RAM (ausgeliefert mit 64 KB)
- außerdem 128 KB Adressraum für Graphik
- Rest für spätere Erweiterungen reserviert
- entsprechende Aufteilung in DOS "hardkodiert"
- später diverse Erweiterungen auf "hohe" Speicherbereiche


PC-Technologie | SS 2001 | 18.214

### PC: Speicherbereiche im AT



- 80286 adressiert bis 16 MByte Speicher
- unterer Bereich bis 1 MB ist PC-kompatibel
- ROM wird an obere Adressen gespiegelt

### PC: Speicherbereiche, Beispiel



- Windows 9x erlaubt bis 4 GByte Adressraum
- Adressen 00000000h bis fffffffh
- Aufteilung 1 GB / 1 GB / 2 GB

PC-Technologie | SS 2001 | 18.214

Leerseite

### BIOS: Grundfunktionen

### BIOS / Betriebssystemfunktionen:

- realisiert über x86 INT Befehl
- Register AX enthält die Interrupt-"nummer"
- andere Register verwendet zur Parameterübergabe
- zugeordnete Nummern:

BIOS: 00h .. 1Fh z.B. 13h Disk-I/O

 DOS:
 20h .. 40h
 z.B. 23h CNTL-C Handler

 Anwender:
 40h .. FFh
 z.B. 4Fh SCSI, 6Fh Novell, ...

MOV AX, 05h ; Funktionsnummer nach AX

MOV DL, "a" ; Datenwerte nach DX, lower Byte

INT 21h ; Software-Interrupt

; gibt Zeichen "a" auf PRN aus

PC-Technologie | SS 2001 | 18.214

### BIOS: Funktionen


| 00h | divide error                    | 10h | graphic                    |
|-----|---------------------------------|-----|----------------------------|
| 01h | single-step, debugging          | 11h | bios get equipment list    |
| 02h | non-maskable interrupt          | 12h | bios get memory size       |
| 03h | breakpoint                      | 13h | disk I/O                   |
| 04h | into detected overflow          | 14h | serial ports               |
| 05h | print screen                    | 15h | tape recorder / extensions |
| 06h | invalid opcode (80286)          | 16h | keyboard I/O               |
| 07h | processor extension (reserved)  | 17h | printer I/O                |
| 08h | IRQ0, system timer              | 18h | diskless boot , ROM BASIC  |
| 09h | IRQ1, keyboard data ready       | 19h | system bootstrap loader    |
| 0ah | IRQ2, lpt2/ega/vga/ nested IRQ9 | 1ah | timer I/O                  |
| 0bh | IRQ3, com2                      | 1bh | keyboard break             |
| 0ch | IRQ4, com1                      | 1ch | system data (graphic)      |
| 0dh | IRQ5, harddisk, lpt2            | 1dh | system data (disc params)  |
|     |                                 |     |                            |

### DOS: Funktionen

| 20h | terminate program           |
|-----|-----------------------------|
| 21h | misc. functions             |
| 22h | program termination address |
| 23h | control-C / break handler   |
| 24h | critical error handler      |
| 25h | absolute disk read          |
| 26h | absolute disk write         |
|     |                             |
| 30h | far jmp instruction         |
| 33h | mouse                       |
| 34h | floating point emulation    |
| 0bh | IRQ3, com2                  |

PC-Technologie | SS 2001 | 18.214

### PC: 8086 Reset und DOS-Boot




Laufwerks-Urlader

DOS-Kern
SYSINIT (IO.SYS)
BIOS (IO.SYS)
Interrupt-Vektoren

- Resetvektor ist ffff0h, dort System-ROM (BIOS)
- ROM-Urlader ermittelt Boot-Laufwerk, lädt Bootsektor ins RAM
- Bootcode lädt IO.SYS (BIOS) und MSDOS.SYS


### PC: 8086 Reset und DOS-Boot



- DOS-Kern wird soweit nach unter verschoben wie möglich
- Dateipuffer und Treiber oberhalb des Kerns
- Anwendungsprogramme zwischen Puffern und Command.com

PC-Technologie | SS 2001 | 18.214

### PC: Windows 9x Speicherbereiche



- DOS-Bereich immer noch für Boot / Geräte (VGA) notwendig
- Kernel, Treiber, usw. im oberen 1 GB-Bereich

### PC-Technologie | SS 2001 | 18.214

### PC: Windows 2K Treiber

Figure 1.1 shows the major components of the Microsoft® Windows® 2000 operating system environment

[MS Win2K DDK]




Figure 1.1 Windows 2000 Component Overview

The Windows 2000 operating system environment includes some components that run in user mode and others that run in kernel mode. File system, intermediate, and lowest-level drivers are shown at the lower left, included with the kernel-mode I/O Manager


As Figure 1.1 shows, the Windows 2000 operating system includes a number of kernel-mode components with well-defined functionality isolated in each component. Those of most interest to kernel-mode driver writers are the Kernel, I/O Manager, Plug and Play Manager, Power Manager, Flardware Abstraction Layer (IAL), Configuration Manager, Memory Manager, Eventive Support, and Process Structure components. Additional components of interest to some driver writers include the Object Manager and Security Reference Monitor.

The Plug and Play (PnP) Manager and Power Manager are new components in Windows 2000. They support both Windows 2000-only drivers and WOM drivers. For more information about how Windows 2000 and WDM drivers use these new features of Microsoft operating systems, see the Setting, Plug and Play, and Power Management Design Guide and Reference in this Did in the Company of the Plug and Power Management Design Guide and Reference in this Did in the Company of the Company of the Plug and Power Management Design Guide and Reference in this Did in the Company of the Company of

PC-Technologie | SS 2001 | 18.214

PC-Technologie | SS 2001 | 18.214

### BIOS: Systemkomponenten



• Einstellung über PCI-Autokonfiguration bzw. die Treiber

### zukünftige Entwicklungen!?

- Planarprozeß ist massiv parallel
- Kosten fast unabhängig von der Anzahl einzelner Elemente
- => Moore's Law: exponentieller Anstieg des Integrationsgrades und damit exponentielles Wachstum von:
- CPU-Performance
- Speicherkapazität (DRAM, Festplatten)
- entsprechend komplexere Software


PC-Technologie | SS 2001 | 18.214

### Moore's Law

- Planarprozeß ist massiv parallel
- Kosten fast unabhängig von der Anzahl einzelner Elemente
- => Moore's Law: exponentieller Anstieg des Integrationsgrades
- mehr Funktionen bei gleichen Kosten (gleiche Chipfläche)
- oder gleiche Funktion bei geringeren Kosten
- · rein wirtschaftlich bedingt
- solange, bis Kapitalkosten für neue Technologie zu hoch


|   | Verbesserungen durch:                 | (relativer Anteil) |
|---|---------------------------------------|--------------------|
| • | feinere Lithographie                  | (50%)              |
| • | verbesserte Transistoren / Strukturen | (25%)              |
| • | bessere Rechnerarchitektur            | (25%)              |
|   |                                       |                    |

### Moore's Law: Lithographie, Hochintegration




PC-Technologie | SS 2001 | 18.214

### Moore's Law: Transistor-Skalierung



### Moore's Law: bessere Transistoren



- LT SOI - SOR - Cx + low & - Double gate -

Application of new structures and materials to continue the trend (dashed line) of exponential improvement in device performance vs. time. The transitor structures indicated are bulk 3 and double gate. The labels SOI and LT SOI refer to the use of siticon-omisuatior at room temperature of two temperature, with exterperature, while Cu + low & refers to the use of copper metal interconnections with low-dielectric-constant insulators.

### Evolution des MOS-Transistors:

"bulk"

"silicon on insulator". SOI

"ground plane"

"double gate"

dünnes Substrat. darunter Isolationsschicht

Transistor direkt im Si-Substrat

Substrat, Isolator, leitende Schicht: Spiegelladungen

optimale, symmetrische Anordnung

[IBM JR&D 44-3, 2000]

PC-Technologie | SS 2001 | 18.214

### Moore's Law: bessere Verdrahtung




Figure 2

Minimum wire pith used in IBM DRAM and CMOS logic stebedogles v. yer of introduction and extrapolation for accurate realing rend into the force. Modified from [16], with permission of The Electrochemical Society, inc.

-igure i Cross-sectional scanni


Cross-sectional scanning electron micrograph showing typical CMOS 7S interconnections with tungsten local interconnections and six levels of copper wiring. From [16], reproduced with permission of The Electrochemical Society, Inc.

[IBM JR&D 44-3, 2000]

# MM carrow

| MM carrow
| A SA Non-involved
|


x86: Halbleitertechnologien . . .




[intel IDF98]

PC-Technologie | SS 2001 | 18.214

### Moore's Law: Leistungsverbrauch




PC-Technologie | SS 2001 | 18.214



PC-Technologie | SS 2001 | 18.214


### *x86: Chiplayout Pentium (P54C)*



- ~ 40% Speicher
- ~ 60% Execute:
- ~ 15% FPU
- ~ 10% APIC/MP


[www.intel.com]


### Pentium III: ChipLayout



PC-Technologie | SS 2001 | 18.214

### AMD K6: Layout K6-2 vs. K6-III






- gleicher Prozessorkern, 32K I\$, 32K D\$, 256K L2
- ca. 30% bzw. über 50% Chipfläche für Speicher

Skalierung · 13

PC-Technologie | SS 2001 | 18.214

PC-Technologie | SS 2001 | 18.214

### x86: Halbleitertechnologien . . .



fintel IDF981

PC-Technologie | SS 2001 | 18.214

### Literatur: Bücher

| A.S.Tanenbaum                | Computerarchitektur, 4. Auflage                                  |
|------------------------------|--|
| J.L.Hennessy & D.A.Patterson | Computer Architecture, a Quantitative Approach, MKP 1996         |
|                              |  |
|                              |  |
| HP. Messmer                  | PC-Hardwarebuch, 6. Aufl., Addison-Wesley 2000                   |
| S. Mueller                   | PC-Hardware Superbibel, Markt&Technik 1999                       |
|                              |  |
| R. Hyde                      | http://webster.cs.ucr.edu/Page_asm/ArtofAssembly/pdf/AoAPDF.html |
| R. Duncan                    | MS-DOS für Fortgeschrittene, Vieweg 1987                         |
| S.P.Dandamudi                | Introduction to Assembly Language Programming, Springer 1998     |
|                              |  |
| Intel                        | diverse Datenbücher (siehe developer.intel.com)                  |
| Commodore                    | PC-AT Service Manual (vollständige AT-Schaltpläne)               |
|                              |  |

### Literatur: URLs

www.microsoft.com/hwdev developer.intel.com

www.sandpile.org

bwrc.eecs.berkeley.edu/CIC www.computerhistory.org

www.x86.org

www.tomshardware.com www.pcdesguide.org

www.amd.com/swdev

www.usb.org www.pcisig.org

PC-Technologie | SS 2001 | 18.214

### Literatur: ausgewählte c't Artikel

| A.S.Tanenbaum                   | Computerarchitektur, 4. Auflage                            |
|---------------------------------|--|
| J.L.Hennessy & D.A.Patterson    | Computer Architecture, a Quantitative Approach, MKP 1996   |
|                                 |  |
| PCI-Bus, Interrupts             | 11/2000, 258ff   |
| ACPI, Powermanagement           | 20/1998, 166ff   |
| DVD Übersicht                   | 20/1888, 101 ff, CSS: 08/2000, 221                         |
|                                 |  |
| Übersicht Intel/AMD Prozessoren | 14/2000, 88ff  |
| Speicher-Einmaleins             | 19/2000, 180ff   |
| 3D-Graphik                      | 08/2000, 202ff, progressive Polygonmodelle: 16/1998, 166ff |
| USB, Firewire                   | 02/1997, 284ff   |
| Dateisysteme (FAT)              | 06/2000, 116ff   |
| LCD, Projektoren                | 12/2000, 170ff   |
|                                 |  |

PC-Technologie | SS 2001 | 18.214 PC-Technologie | SS 2001 | 18.214

### x86 Prozessoren: Inhalt

### Architektur der Intel x86-Familie:

Historie 8008 -> Pentium III

Register

Befehlssatz nur Übersicht

• Speichermodell real / protected / virtual 8086 / ...

Programmbeispiele

RISC vs. CISC - Debatte

Instruction Level Parallelism

Aktuelle Implementation AMD Athlon

Ausblick auf IA-64 und AMD x86-64

PC-Technologie | SS 2001 | 18.214

### x86: Hardware-Evolution

8086, 80286, 80386: serielle Befehlsausführung

80486: Integer-Pipeline, interner 8KB-Cache
Pentium: doppelte Pipeline, 8+8 KB Cache

Pentium MMX: doppelte Pipeline, 16+16 KB, SIMD MMX

K5, K6, 6x86, Athlon, superskalar, out-of-order, SIMD, ...

Pentium Pro .. Pentium IV: 16 .. 64 KB L1, typ. 256 KB L2

Duron: 64 KB L1, 64 KB non-exclusive L2

- (aufwendige) Befehlsdekodierung von x86 in "μOps"
- anschließend RISC-artige Rechenwerke/Pipeline
- kaum Nachteile gegenüber superskalaren RISC-Prozessoren

### x86: Evolution ...


| Intel<br>Processor          | Date of<br>Product<br>Intro-<br>duction | Perform<br>-ance_<br>in MIPs <sup>1</sup> | Max. CPU<br>Frequency<br>at Intro-<br>duction | No. of<br>Transis<br>-tors on<br>the Die | Main<br>CPU<br>Register<br>Size <sup>2</sup> | Extern.<br>Data<br>Bus<br>Size <sup>2</sup> | Max.<br>Extern.<br>Addr.<br>Space | Caches<br>in CPU<br>Pack-<br>age <sup>3</sup> |
|-----------------------------|---|---|---|--|--|---|-----------------------------------|---|
| 8086                        | 1978                                    | 0.8                                       | 8 MHz   | 29 K                                     | 16   | 16  | 1 MB                              | None  |
| Intel 286                   | 1982                                    | 2.7                                       | 12.5 MHz                                      | 134 K                                    | 16   | 16  | 16 MB                             | Note 3  |
| Intel386™<br>DX             | 1985                                    | 6.0                                       | 20 MHz  | 275 K                                    | 32   | 32  | 4 GB                              | Note 3  |
| Intel486™<br>DX             | 1989                                    | 20  | 25 MHz  | 1.2 M                                    | 32   | 32  | 4 GB                              | 8KB L1  |
| Pentium®                    | 1993                                    | 100                                       | 60 MHz  | 3.1 M                                    | 32   | 64  | 4 GB                              | 16KB L1                                       |
| Pentium <sup>®</sup><br>Pro | 1995                                    | 440                                       | 200 MHz                                       | 5.5 M                                    | 32   | 64  | 64 GB                             | 16KB L1;<br>256KB or<br>512KB L2              |
| Pentium II®                 | 1997                                    | 466                                       | <u>266</u>                                    | 7 M                                      | 32   | 64  | 64 GB                             | 32KB L1;<br>256KB or<br>512KB L2              |
| Pentium®<br>III             | <u>1999</u>                             | 1000                                      | <u>500</u>                                    | 8.2 M                                    | 32 GP<br>128<br>SIMD-FP                      | 64  | 64 GB                             | 32KB L1;<br>512KB L2                          |

[Intel Pentium-III databook]

PC-Technologie | SS 2001 | 18.214

### x86: Intel Roadmap Q3/00

### Intel PentiumIII and Pentium4 Processor and Chip Set Roadmap



PC-Technologie | SS 2001 | 18.214 PC-Technologie | SS 2001 | 18.214

### x86: Pentium-Klasse


| Тур                       | Pentium                   | P6   | K86                 | M1                  | Nx586               |
|---------------------------|---------------------------|--|---------------------|---------------------|---------------------|
| Hersteller                | Intel                     | Intel                                      | AMD                 | Cyrix               | NexGen              |
| Interner Takt             | 100 MHz                   | 133 MHz                                    | 100 MHz             | 100 MHz             | 93 MHz              |
| Daten-Cache               | 8 KByte                   | 8 KByte                                    | 16 KByte            | 16 KByte            | 16 KByte            |
| Befehls-Cache             | 8 KByte                   | 8 KByte                                    | 8 KByte             | unified             | 16 KByte            |
| L2-Cache-Interface        | -                         | ja   |                     |                     | ja                  |
| L2-Cache                  |                           | 256 KByte                                  | k - Granden         |                     |                     |
| Dispatcher-Rate           | 2 Befehle                 | 3 Befehle                                  | 2-3 Befehle         | 2 Befehle           | 2 Befehle           |
| Parallele Einheiten       | 3 Einheiten               | 5 Einheiten                                | 7 Einheiten         | 2 Einheiten         | 3 Einheiten         |
| Out-of-Order              | - 4 A - 4                 | 40 Befehle                                 | 16 Befehle          |                     |                     |
| Renaming-Register         |                           | 40 Register                                | 16 Register         | 32 Register         | -                   |
| IC-Prozeß                 | 0,6 μ BiCMOS              | 0,6 μ BiCMOS                               | 0,5 µ CMOS          | 0,65 µ CMOS         | 0,5 µ BiCMOS        |
| Metall-Layer              | 4                         | 4  | 3                   | 3                   | 4                   |
| Logic Transistoren        | 2,4 Millionen             | 4,5 Millionen                              | 2,4 Millionen       | 2,1 Millionen       | 2,4 Millionen       |
| Transistoren f. L1        | 0,9 Millionen             | 1,0 Millionen                              | 1,9 Millionen       | 0,9 Millionen       | 0,9 Millionen       |
| Transistoren f. L2        | 90 <del>-</del> 1100 - 11 | 15 Millionen                               | • 4 - 6 (40)        |                     |                     |
| Alle Transistoren         | 3,3 Millionen             | 20,5 Mill.                                 | 4,3 Millionen       | 3,0 Millionen       | 3,3 Millionen       |
| Fassungstyp               | CPGA                      | CPGA                                       | CPGA                | CPGA                | CPGA                |
| Anzahl Pins               | 296 Pins                  | 387 Pins                                   | 296 Pins            | 296 Pins            | 463 Pins            |
| Die Size                  | 163 mm <sup>2</sup>       | 306 mm <sup>2</sup><br>202 mm <sup>2</sup> | 225 mm <sup>2</sup> | 394 mm <sup>2</sup> | 196 mm <sup>2</sup> |
| Herstellungskosten        | 120\$                     | 350 \$ 1                                   | 170\$               | 340\$               | 200\$               |
| Leistungsaufnahme         | 10 Watt                   | 20 Watt 2                                  | 12 Watt             | 10 Watt             | 16 Watt             |
| Verfügbarkeit             | 2Q94                      | 3Q95                                       | 3Q95                | 3Q95                | 3Q94                |
| SPECint92                 | 113                       | 200  | 130                 | 120                 | 110                 |
| SPECfp92                  | 82                        | 200  | 75                  | 70                  |                     |
| Quelle: Microprozessor Re | eport                     |  |                     |                     |                     |
| Ohne L2-Cache             |                           |  |                     |                     |                     |

- fünf Designs, vier Firmen
- alle superskalar
- dispatch 2-5X
- execute 3-7X
- Herstellungskosten (!)

[c't 05/95 122]

PC-Technologie | SS 2001 | 18.214


### x86: Pentium-Klasse: Verlustleistung ...



- CMOS-Technologie: Leistung ~ (f/Hz) \* (U/Volt) ²
- Kühltechnologie begrenzt auf < 50 W</li>

[c't 10/99 176]

### x86: Pentium-II/400 Package




Intel Verpackungstechnologie Q1/1999:

- CPU/FPU mit 16KB/16KB I+D Cache im Plastikgehäuse
- zwei externe SRAM-Chips für 512KB L2-Cache
- "Slot-1" Einsteckkarte (Busprotokoll patentiert)

PC-Technologie | SS 2001 | 18.214

Leerseite

### *x86: Performance 1999...*



- Performance ~ Taktfrequenz, Architekturdifferenzen irrelevant (10%)
- K6-2 ohne L2-Cache, Celeron ohne ISSE/3Dnow!

[c't 10/99 176]

PC-Technologie | SS 2001 | 18.214


### *x86: Performance* 2000 . . .

|          |                           |              |           |       | Windows 98 SE - BAPC | o SYSmark2000             |                       | PovRay 3.1g        | Linux-Kernel |
|----------|---------------------------|--------------|-----------|-------|----------------------|---------------------------|-----------------------|--------------------|--------------|
| 7381     | Prozessor                 | FSB [MHz]    | Speicher  | Board | SYSmark              | Internet Content Creation | Office Productivity   | PPS                | sec          |
|          |                           |              |           |       | besser >             | besser >                  | besser »              | beser >            | ∢ besser     |
| Fliegeng | rwicht                    | S BELL       |           |       |                      |                           |                       |                    |              |
| AMD      | K6·2/550                  | 100          | PC100-222 | P5A   | 78                   | 69                        | 85                    | 240                | 246          |
| ntel     | PII 450 MHz               | 100          | PC100-222 | P3B-F | 93                   | 86                        | 98                    | 265                | 252          |
| AMD      | K6-III/450                | 100          | PC100-222 | P5A   | 88                   | 75                        | 98                    | 257                | 212          |
| ntel     | Celeron 500               | 66           | PC66-222  | P3B-F | 94                   | 89                        | 97                    | 313                | 245          |
| Mittelge | vicht                     |              |           |       |                      |                           |                       | SHOUSE SHOULD BE A |              |
| ntel     | FC-PGA-Celeron 600        | 66           | PC66-222  | P3B-F | 112                  | 114                       | 111                   | 385                | 206          |
| ntel     | Pentium III 600 (Katmai)  | 100          | PC100-222 | P3B-F | 124                  | 124                       | 124                   | 353                | 202          |
| ntel     | FC-PGA-Celeron 700        | 66           | PC100-222 | CUV4X | 123                  | 126                       | 120                   | 433                | 184          |
| MMD      | Arhlon-600                | 100          | PC133-333 | K7V   | 129                  | 128                       | 130                   | 468                | 173          |
| MMD      | Duron-650                 | 100          | PC133-333 | KT133 | 132                  | 134                       | 131                   | 515                | 174          |
| MMD      | Duron-700                 | 100          | PC133-333 | KT133 | 139                  | 141                       | 137                   | 556                | 166          |
| chwerg   | pwicht                    | S TO SERVICE |           | KE EN |                      |                           | City and Section 1965 |                    | 100          |
| ntel     | Pentium III 800           | 133          | PC133-333 | D1184 | 167                  | 167                       | 167                   | 556                | 122          |
| MD       | Athlon-800                | 100          | PC133-222 | K7V   | 155                  | 159                       | 152                   | 614                | 138          |
| ntel     | Pentium III 1000          | 133          | PC133-333 | CUV4X | 185                  | 189                       | 182                   | 698                | 102          |
| AMD      | Athlon-1000 (Thunderbird) | 100          | PC133-333 | K7V   | 186                  | 187                       | 186                   | 800                | 103          |
| ntel     | Pentium III 1000 (Rambus) | 133          | PC800-45  | VC820 | 197                  | 198                       | 197                   | 698                | 101          |

- alle Prozessoren mit integriertem L2-Cache (außer K6-2 und Athlon)
- Performance weitgehend proportional zum Takt
- keine signifikanten Vorteile für Intel oder AMD


[c't 14/00 098]

### Pentium III




PC Technologie | SS 2001 | 18.214

### Pentium IV




PC-Technologie | SS 2001 | 18.214 PC Technologie | SS 2001 | 18.214

### Athlon (Thunderbird)




PC Technologie | SS 2001 | 18.214

### Benchmarks: Pentium IV vs. Athlon




### Benchmarks: Pentium IV vs. Pentium III



PC Technologie | SS 2001 | 18.214

### Benchmarks: DivX/Quake



PC Technologie | SS 2001 | 18.214 PC Technologie | SS 2001 | 18.214

### x86: Probleme der x86-Architektur

"Insgesamt betrachtet, läßt sich die Lage der IA-32 mit dem Zustand der Himmelsmechanik kurz vor Kopernikus vergleichen. Die damalige Theorie, die Erde stünde fest verankert und bewegungslos im Raum, während die Planeten in Epizyklen um sie kreisen, beherrschte die Astronomie. Als jedoch die Beobachtungen immer besser wurden, kamen immer mehr Epizyklen dazu, bis das ganze Modell wegen seiner internen Komplexität in sich zusammenstürzte.

Intel befindet sich heute in einer ähnlichen Klemme..." [Tanenbaum 99]

### Zukunft der x86-Architektur?!

noch eine Erweiterung: AMD x86-64 Architektursauberer Neubeginn: Intel IA-64 Itanium

PC-Technologie | SS 2001 | 18.214

### x86: Befehlssatz

Datenzugriff mov, xchg

Stack-Befehle push, pusha, pop, popa

• Typumwandlung cwd, cdq, cbw (byte->word), movsx, . . .

Binärarithmetik add, adc, inc, sub, sbb, dec, cmp, neg, . . .

mul, imul, div, idiv,

• Dezimalarithmetik packed / unpacked BCD: daa, das, aaa, aas, . . .

Logikoperationen and, or, xor, not, sal, shr, shr, . . .

Sprungbefehle jmp, call, ret, int, iret, loop, loopne, . . .


String-Operationen movs, cmps, scas, load, stos, . . .
 "high-level" enter (create stack frame), . . .

diverses
 lahf (load AH from flags), . . .

Segment-Register far call, far ret, lds (load data pointer)


=> CISC zusätzlich diverse Ausnahmen/Spezialfälle

### x86: Datentypen: CISC...



PC-Technologie | SS 2001 | 18.214

### *x86: Byteorder*



"little endian": LSB eines Wortes bei der kleinsten Adresse

### Byteorder x86:




Figure 3-3. Bytes, Words, Doublewords and Quadwords in Memory

Speicher ist voll byte-adressierbar

PC-Technologie | SS 2001 | 18.214

### *x86*: Befehlsformate: CISC . . .

### außergewöhnlich komplexes Befehlsformat:

1) prefix (repeat / segment override / etc.)

2) opcode (eigentlicher Befehl) 3) register specifier (Ziel / Quellregister) address mode specifier (diverse Varianten) scale-index-base (Speicheradressierung)

displacement (Offset)

7) immediate operand

- ausser dem Opcode alle Bestandteile optional
- unterschiedliche Länge der Befehle, von 1 .. 37 Byte
- => extrem aufwendige Dekodierung

### Modifier *x86*:

alle Befehle können mit "Modifiern" ergänzt werden:

Addr. aus angewähltem Segmentregister segment override

Umschaltung 16/32-bit address size operand size Umschaltung 16/32-bit

für Stringoperationen repeat

Operation auf allen Elementen ausführen

Speicherschutz für Multiprozessoren lock

PC-Technologie | SS 2001 | 18.214

### x86: Register

| 31   |     | 15 | C  |                       |      |            |
|------|-----|----|----|-----------------------|------|------------|
| EAX  | AX  | AH | AL | accumulator           |      | 8086       |
| ECX  | CX  | СН | CL | count: String, Loop   |      | Exx ab 386 |
| EDX  | DX  | DH | DL | data, multiply/divide |      |            |
| EBX  | вх  | ВН | BL | base addr             |      |            |
| ESP  | SP  |    |    | stackptr              |      |            |
| EBP  | ВР  |    |    | base of stack segment | 79   | 0          |
| ESI  | SI  |    |    | index, string src     | FPR0 |            |
| EDI  | DI  |    |    | index, string dst     |      |            |
|      | CS  |    |    | code segment          |      |            |
|      | SS  |    |    | stack segment         |      |            |
|      | DS  |    |    | data segment          |      |            |
|      | ES  |    |    | extra data segment    |      |            |
|      | FS  |    |    |                       | EDD7 |            |
|      | GS  |    |    |                       | FPR7 |            |
| EIP  | IP  |    |    | PC                    |      | FP Status  |
| EFLA | AGS |    |    | status                |      |            |


### x86: Register

| 31     |    | 15 | 0  |  |
|--------|----|----|----|--|
| EAX    | AX | АН | AL |  |
| ECX    | СХ | СН | CL |  |
| EDX    | DX | DH | DL | <ul> <li>sehr wenig Register</li> </ul>    |
| EBX    | вх | ВН | BL | <ul> <li>alle Register haben S</li> </ul>  |
| ESP    | SP |    |    | <ul> <li>aber EAX EDI auch</li> </ul>      |
| EBP    | BP |    |    |  |
| ESI    | SI |    |    | <ul> <li>viele Speicherzugriffe</li> </ul> |
| EDI    | DI |    |    | <ul> <li>komplexe Segmentad</li> </ul>     |
|        | cs |    |    |  |
|        | SS |    |    |  |
|        | DS |    |    |  |
|        | ES |    |    |  |
|        | FS |    |    | FP-Register als Stack                      |
|        | GS |    |    | <ul> <li>schwer optimierbar</li> </ul>     |
| EIP    | IP |    |    |  |
| EFLAGS |    |    |    |  |
|        |    |    |    |  |

PC-Technologie | SS 2001 | 18.214

- r haben Spezialaufgaben
- EDI auch als GP Register
- erzugriffe
- egmentadressierung
- als Stack organisiert
- nierbar

### x86: EFLAGS Register



Leerseite PC-Technologie

Leerseite

### *x*86: *CISC*: *Vergleichsbefehle*

Table 4-3. Conditional Jump Instructions

| Mnemonic                   | Flag States              | Description                |  |  |  |
|----------------------------|--------------------------|----------------------------|--|--|--|
| Unsigned Conditional Jumps |                          |                            |  |  |  |
| JA/JNBE                    | (CF or ZF)=0             | Above/not below nor equal  |  |  |  |
| JAE/JNB                    | CF=0                     | Above or equal/not below   |  |  |  |
| JB/JNAE                    | CF=1                     | Below/not above nor equal  |  |  |  |
| JBE/JNA                    | (CF o•r ZF)=1            | Below or equal/not above   |  |  |  |
| JC+                        | CF=1                     | Carry                      |  |  |  |
| JE/JZ                      | ZF=1                     | Equal/zero                 |  |  |  |
| JNC                        | CF=0                     | Not carry                  |  |  |  |
| JNE/JNZ                    | ZF=0                     | Not equal/not zero         |  |  |  |
| JNP/JPO                    | PF=0                     | Not parity/parity odd      |  |  |  |
| JP/JPE                     | PF=1                     | Parity/parity even         |  |  |  |
|                            | Signed Conditional Jumps | •                          |  |  |  |
| JG/JNLE                    | ((SF xor OF) or ZF) =0   | Greater/not less nor equal |  |  |  |
| JGE/JNL                    | (SF xor OF)=0            | Greater or equal/not less  |  |  |  |
| JL/JNGE                    | (SF xor OF)=1            | Less/not greater nor equal |  |  |  |
| JLE/JNG                    | ((SF xor OF) or ZF)=1    | Less or equal/not greater  |  |  |  |
| JNO                        | OF=0                     | Not overflow               |  |  |  |
| JNS                        | SF=0                     | Not sign (non-negative)    |  |  |  |
| JO                         | OF=1                     | Overflow                   |  |  |  |
| JS                         | SF=1                     | Sign (negative)            |  |  |  |

PC-Technologie | SS 2001 | 18.214

### x86: CISC: "enter" instruction

The ENTER instruction can be used in two ways: nested and non-nested. If the lexical level is 0, the non-nested form is used. The non-nested form pushes the contents of the EBP register on the stack, copies the contents of the ESP register into the EBP register, and subtracts the first operand from the contents of the ESP register to allocate dynamic storage. The non-nested form differs from the nested form in that no stack frame pointers are copied. The nested form of the ENTER instruction occurs when the second parameter (lexical level) is not zero.

The following pseudo code shows the formal definition of the ENTER instruction. STORAGE is the number of bytes of dynamic storage to allocate for local variables, and LEVEL is the lexical nesting level.

```
PUSH EBP;
FRAME_PTR ← ESP;
IF LEVEL > 0
THEN
DO (LEVEL - 1) times
EBP ← EBP - 4;
PUSH Pointer(EBP); (* doubleword pointed to by EBP *)
OD;
PUSH FRAME_PTR;
FI;
EBP ← FRAME_PTR;
ESP ← ESP - STORAGE;
```

The main procedure (in which all other procedures are nested) operates at the highest lexical level, level 1. The first procedure it calls operates at the next deeper lexical level, level 2. A level 2 procedure can access the variables of the main program, which are at fixed locations specified by the compiler. In the case of level 1, the ENTER instruction allocates only the requested dynamic storage on the stack because there is no previous display to copy.

• volle Stackverwaltung für geschachtelte Funktionsaufrufe :-)


### x86: Assembler-Beispiel

| addr | opcode    | assembler              | c quellcode             |
|------|-----------|------------------------|-------------------------|
|      |           | .file "hello.c"        |                         |
|      |           | .text                  |                         |
| 0000 | 48656C6C  | .string "Hello x86!\n" |                         |
|      | 6F207838  |                        |                         |
|      | 36210A00  |                        |                         |
|      |           | .text                  |                         |
|      |           | print:                 |                         |
| 0000 | 55        | pushl %ebp             | void print( char* s ) { |
| 0001 | 89E5      | movl %esp, %ebp        |                         |
| 0003 | 53        | pushl %ebx             |                         |
| 0004 | 8B5D08    | movl 8(%ebp),%ebx      |                         |
|      | 803B00    | cmpb \$0,(%ebx)        | while( *s != 0 ) {      |
| 000a | 7418      | je .L18                |                         |
|      |           | .align 4               |                         |
|      |           | .L19:                  |                         |
|      | A10000000 |                        | putc( *s, stdout );     |
| 0011 |           | pushl %eax             |                         |
|      | OFBE03    |                        |                         |
| 0015 |           | pushl %eax             |                         |
|      | E8FCFFFF  | call _IO_putc          |                         |
|      | FF        |                        |                         |
| 001b |           | incl %ebx              | s++;                    |
|      | 83C408    |                        | 1 }                     |
|      | 803B00    | cmpb \$0,(%ebx)        |                         |
| 0022 | 75E8      | jne .L19               |                         |
|      |           | .L18:                  |                         |
|      | 8B5DFC    | movl -4(%ebp),%ebx     | }                       |
|      | 89EC      | movl %ebp,%esp         |                         |
| 0029 |           | popl %ebp              |                         |
| 002a | C3        | ret                    |                         |
|      |           |                        |                         |

### x86: Assembler-Beispiel (2)


```
addr opcode
               assembler
                                        c quellcode
               .Lfe1:
               .Lscope0:
002b 908D7426 .align 16
     00
               main:
0030 55
                 pushl %ebp
                                        | int main( int argc, char** argv ) {
0031 89E5
                 movl %esp, %ebp
0033 53
                 pushl %ebx
0034 BB00000000
                 movl $.LCO, %ebx
                                        | print( "Hello x86!\n" );
0039 803D0000
                 cmpb $0,.LC0
     000000
0040 741A
                  je .L26
0042 89F6
                  .align 4
               .T.24:
0044 A100000000
                 movl stdout, %eax
0049 50
                 pushl %eax
004a 0FBE03
                 movsbl (%ebx), %eax
004d 50
                 pushl %eax
004e E8FCFFFFFF
                 call _IO_putc
0053 43
                 incl %ebx
                 addl $8,%esp
0054 83C408
0057 803B00
                  cmpb $0,(%ebx)
005a 75E8
                  jne .L24
               .L26:
005c 31C0
                 xorl %eax, %eax
                                        | return 0;
005e 8B5DFC
                 movl -4(%ebp),%ebx
0061 89EC
                 movl %ebp, %esp
0063 5D
                 popl %ebp
0064 C3
                  ret
```

### *x86: Stack-Layout*



PC-Technologie | SS 2001 | 18.214

### *x86*: Stack: near/far Calls



### Stack-Verwaltung bei Interrupts *x*86:

If no stack switch occurs, the processor does the following when calling an interrupt or exception handler (refer to Figure 4-5):

- 1. Pushes the current contents of the EFLAGS, CS, and EIP registers (in that order) on the
- 2. Pushes an error code (if appropriate) on the stack.
- Loads the segment selector for the new code segment and the new instruction pointer (from the interrupt gate or trap gate) into the CS and EIP registers, respectively.
- 4. If the call is through an interrupt gate, clears the IF flag in the EFLAGS register.
- 5. Begins execution of the handler procedure at the new privilege level.




Figure 4-5. Stack Usage on Transfers to Interrupt and Exception Handling Routines

PC-Technologie | SS 2001 | 18.214

### *x86*: Adressierungsarten

displacement

base

base + displacement

(index\*scale) + displacement

base + index + displacement

base + (index\*scale) + displacement

immediate

### *x86: Modi*

real mode: 8086+

- segmentierte Adressierung, kein Speicherschutz
- direkte Hardwarezugriffe, z.B. Interrupt-Vektoren

protected mode: 80286+

- Segmentdeskriptoren, Speicherschutz: Ring 0 .. 3
- Hardwareunterstützung für Multitasking, Call Gates, ...

enhanced mode: 80386+

- 32-bit Register und Operanden
- Segmentierung und Paging, MMU, ...

viritual 8086 mode: 80386+

Adressierung / Zugriff wie 8086, aber anschliessend Paging

PC-Technologie | SS 2001 | 18.214

### x86: real mode

real mode := Speicherkonzept des 8086 Prozessors

• 20-bit Adressen, aber nur 16-bit Register



Adressüberlauf möglich, wenn Segmentselektor zu groß:

- nur 20 Adressleitungen am 8086: wrap around
- ab 80286 Problem mit Adressen 100000h 10FFFEh (A20 Gate)

### x86: protected mode

protected mode := Speicherzugriff mit Gültigkeitsprüfung

- Segment-Adressierung (ab 286)
- vier (sechs) Segmentregister
- Adresse = Segment-Basisadresse + Offset im Segment
- Überprüfung von Segmentgrenzen und rechten
- Paging (ab 386)
- · extrem flexibles Konzept für virtuellen Speicher
- · Paging ist mit Segmentierung kombinierbar

PC-Technologie | SS 2001 | 18.214

### x86: Segment-Adressierung




Figure 11-5. Segment Translation

- "far pointer": 16 bit Segment-Selektor, 32 bit Offset
- Deskriptortabelle enthält Basisadresse und Zugriffsrechte

### x86: Segment-Adressierung




Figure 11-3. Multisegment Model

- sechs Segmentregister, bis zu 16383 Segmente a 4 GByte
- individuell einstellbare Zugriffsrechte pro Segment

PC-Technologie | SS 2001 | 18.214

### x86: Segmentdeskriptor




Figure 11-8. Segment Descriptors

- 32 bit Basisadresse und 20 bit Segmentlänge
- diverse Flags f
  ür Zugriffsrechte usw.

### x86: "flat addressing"




Figure 11-1. Flat Model

- alle Segmentregister enthalten dieselben Werte
- flacher 32-bit Adressraum (mit Range-Checks)

PC-Technologie | SS 2001 | 18.214

### *x86:* "protected flat addressing"




Figure 11-2. Protected Flat Model

- separates Code-Segment (evtl. mit Wraparound)
- kein Zusatzaufwand für Überprüfung von Speicher/Stackzugriffen

### *x86:* 32 vs. 16 bit Code ...

### 8086 aufwärts: "16-bit Code":

- segmentierte Adressierung (real- oder protected mode)
- 16-bit Arithmetik, kein Zugriff auf die erweiterten Register
- Segmentgröße maximal 64 KB
- daher Probleme mit Code/Daten größer 64 KB, insbesondere Arrays
- ständiges Neuladen der Segmentregister

### ab 80386: "32-bit Code":

- Zugriff auf die vollen 32-bit EAX .. EDI Register
- EAX .. EDI auch als 8 Universalregister nutzbar
- 32-bit Arithmetik

PC-Technologie | SS 2001 | 18.214

### x86: 32 vs 16 bit Code: Addition

```
; 32 bit add in 16 bit Code
mov ax, word ptr a
                             ; niederwertiger Teil von a
mov dx, word ptr a+2
                             ; höherwertiger Teil von a
add ax, word ptr b
                             ; addiere b, setzt Carry
adc dx, word ptr b+2
                             ; addiere mit Carry,
mov word ptr c, ax
                             ; niederwertiger Teil der Summe
mov word ptr c+2, dx
                             ; höherwertiger Teil der Summe
                             ; 32 bit add in 32 bit Code
mov eax, a
add eax, b
mov c, eax
```

### x86: 32 vs. 16 bit Code: Arrayzugriff

```
LONG countBlack( BYTE __huge *lpBits, LONG nbits ) {
   LONG result = 0; LONG i;
   for( i=0; i < nbits; ++i ) {
      if (!lpBits[i]) ++result;
   return result;
                                             ; 32 bit Code für lpBits[i]:
                                              mov eax, DWORD PTR i
     ; 16 bit Code für lpBits[i]
                                              mov ecx, DWORD PTR lpBits
     mov ax, WORD PTR i
                                              xor edx, edx
     mov dx, WORD PTR i+2
                                              mov dl, BYTE PTR [eax+ecx]
     mov cx, WORD PTR lpBits
      mov bx, WORD PTR lpBits+2
      add ax, cx
      adc dx, 0
      mov cx, OFFSET __AHSHIFT; Wert 3: (i/65536)*8
      shl dx, cl
                               ; Siehe Oney, Win95 Prog., S.99
      add dx, bx
     mov bx, ax
     mov es, dx
                               ; lädt Segmentregister ...
     mov al, BYTE PTR es:[bx]
```

PC-Technologie | SS 2001 | 18.214

Leerseite

### *x86:* Segmente und Pages




Figure 11-16. Combined Segment and Page Address Translation

PC-Technologie | SS 2001 | 18.214

### x86: Page Tables

### 11.3.3. Page Tables

A page table is an array of 32-bit entries. A page table is itself a page, and contains 4096 bytes of data or at most 1K 32-bit entries. Four kilobyte pages, including page directories and page tables, are aligned to 4K-byte boundaries. Two levels of tables are used to address a page of memory. At the highest level is a page directory. A page directory holds up to 1K entries that address page tables of the second level. A page table of the second level addresses up to 1K pages in physical memory. All the tables addressed by one page directory, therefore, can address 1M (2<sup>20</sup>) four-Kbyte pages. If each page contains 4K (2<sup>12</sup>) bytes, the tables of one page directory can span a linear address space of four gigabytes (2<sup>20</sup> × 2<sup>12</sup> = 2<sup>23</sup>). For information on support of page sizes larger than 4K, see Appendix H.





Figure 11-13. Page Translation


### x86: erweiterter Adressraum



- Erweiterung auf 64 bit physikalische Adressen
- weiterhin < 4 GB pro Task</li>


PC-Technologie | SS 2001 | 18.214

### x86: Pagesizes: 4 KB vs. 4 MB



- kleine Pages erlauben feine Granularität
- aber evtl. viele TLB-Misses
- große Pages günstig für Betriebssystem / Framebuffer

### x86: Pentium II Lesezugriff...




Cachezugriffe: L1 typ. 1..2 Takte, L2 typ. 2..10 Takte

Speicherzugriffe: ca. 100 Takte

PC-Technologie | SS 2001 | 18.214

### *x86*: Pentium II Schreibzugriff . . .



- MemoryTypeRangeRegister: schnelle I/O, z.B. Graphikkarte
- weitere Stufen (z.B. AGP GART) im Chipsatz ...

### *x86*: Deskriptor-Tabellen




Figure 11-10. Descriptor Tables

Prüfung von Zugriffsrechten und Adressgrenzen

PC-Technologie | SS 2001 | 18.214

### *x86*: Pentium Datenstrukturen




Figure 4-3. Protection Rings

- x86 unterstützt vier (!) getrennte Prioritätsstufen
- sehr feine Steuerung von Zugriffsrechten möglich

PC-Technologie | SS 2001 | 18.214

PC-Technologie | SS 2001 | 18.214

### x86: I/O permission mask

### 10.5.2. I/O Permission Bit Map

The I/O permission bit map is a device for permitting limited access to I/O ports by less privileged programs or tasks and for tasks operating in virtual-8086 mode. The I/O permission bit map is located in the TSS (refer to Figure 10-2) for the currently running task or program. The address of the first byte of the I/O permission bit map is given in the I/O map base address field of the TSS. The size of the I/O permission bit map and its location in the TSS are variable.




Figure 10-2. I/O Permission Bit Map

• Kontrolle der Zugriffsrechte für jede einzelne I/O-Adresse

Leerseite

PC-Technologie

Leerseite

### INTn INT3 BOUND *x*86:

### INT n, INTO, INT 3, and BOUND Instructions

The INT n, INTO, INT 3, and BOUND instructions allow a program or task to explicitly call an interrupt or exception handler. The INT n instruction uses an interrupt vector as an argument, which allows a program to call any interrupt handler.

The INTO instruction explicitly calls the overflow exception (#OF) handler if the overflow flag (OF) in the EFLAGS register is set. The OF flag indicates overflow on arithmetic instructions, but it does not automatically raise an overflow exception. An overflow exception can only be raised explicitly in either of the following ways:

- Execute the INTO instruction.
- Test the OF flag and execute the INT n instruction with an argument of 4 (the vector number of the overflow exception) if the flag is set.

Both the methods of dealing with overflow conditions allow a program to test for overflow at specific places in the instruction stream.

The INT 3 instruction explicitly calls the breakpoint exception (#BP) handler.

wichtigster Mechanismus zum Aufruf von OS-Funktionen

PC-Technologie | SS 2001 | 18.214


### *x86*: Interrupt/exception vectors

| Table 4-1. Exceptions and Interrupts |          |  |   |  |  |
|--------------------------------------|----------|--|---|--|--|
| Vector No.                           | Mnemonic | Description                                | Source  |  |  |
| 0                                    | #DE      | Divide Error                               | DIV and IDIV instructions.  |  |  |
| 1                                    | #DB      | Debug                                      | Any code or data reference.   |  |  |
| 2                                    |          | NMI Interrupt                              | Non-maskable external interrupt.                                    |  |  |
| 3                                    | #BP      | Breakpoint                                 | INT 3 instruction.  |  |  |
| 4                                    | #OF      | Overflow                                   | INTO instruction.   |  |  |
| 5                                    | #BR      | BOUND Range Exceeded                       | BOUND instruction.  |  |  |
| 6                                    | #UD      | Invalid Opcode (UnDefined Opcode)          | UD2 instruction or reserved opcode.1                                |  |  |
| 7                                    | #NM      | Device Not Available (No Math Coprocessor) | Floating-point or WAIT/FWAIT instruction.                           |  |  |
| 8                                    | #DF      | Double Fault                               | Any instruction that can generate an exception, an NMI, or an INTR. |  |  |
| 9                                    |          | CoProcessor Segment Overrun<br>(reserved)  | Floating-point instruction. <sup>2</sup>                            |  |  |
| 10                                   | #TS      | Invalid TSS                                | Task switch or TSS access.  |  |  |
| 11                                   | #NP      | Segment Not Present                        | Loading segment registers or accessing<br>system segments.          |  |  |
| 12                                   | #SS      | Stack Segment Fault                        | Stack operations and SS register loads.                             |  |  |
| 13                                   | #GP      | General Protection                         | Any memory reference and other protection checks.                   |  |  |
| 14                                   | #PF      | Page Fault                                 | Any memory reference.   |  |  |
| 15                                   |          | (Intel reserved. Do not use.)              |   |  |  |
| 16                                   | #MF      | Floating-Point Error (Math Fault)          | Floating-point or WAIT/FWAIT instruction.                           |  |  |
| 17                                   | #AC      | Alignment Check                            | Any data reference in memory.3                                      |  |  |
| 18                                   | #MC      | Machine Check                              | Error codes (if any) and source are model dependent. <sup>4</sup>   |  |  |
| 19                                   | #XF      | Streaming SIMD Extensions                  | SIMD floating-point numeric exceptions. <sup>6</sup>                |  |  |
| 20-31                                |          | (Intel reserved. Do not use.)              |   |  |  |
| 32-255                               |          | Maskable Interrupts                        | External interrupt from INTR pin or INT n instruction.              |  |  |

- 1. The UD2 instruction was introduced in the Pentium® Pro processo
- IA processors after the Intel386™ processor do not generate this exception
   This exception was introduced in the Intel486™ processor.
- 4. This exception was introduced in the Pentium® processor and enhanced in the Pentium® Pro processor


PC-Technologie | SS 2001 | 18.214

### *Interrupts im real-mode*



PC-Technologie | SS 2001 | 18.214

### Interrupts im enhanced mode



- Register IDTR: Basisadresse + Größe der Deskriptortabelle
- spezielle Befehle LIDT / SIDT
- Interrupt Deskriptortabelle irgendwo im Hauptspeicher
- mehrere Tabellen möglich: Umladen von IDTR

PC-Technologie | SS 2001 | 18.214


### DOS: Tastaturzugriff

### direkter Zugriff auf alle Geräte:

- real-mode Adressierung
- kein Speicherschutz
- direkte I/O Portzugriffe
- Interruptcontroller 8259
- DMA-Controller, ...


### direkte BIOS-Aufrufe

- => Multitasking sehr problematisch
- => "Virtual 8086 Mode"



PC-Technologie | SS 2001 | 18.214

### Win9x: "Software-Virtualisierung"



• Interrupt abfangen, Register anpassen, Mode umschalten, ...


### Win9X: "virtuelle Hardware"

### virtuelle Maschinen für

- DOS-Anwendungen
- (veraltete) real-mode Treiber
- Abfangen aller direkten I/O-Hardwarezugriffe
- Überprüfung, ob Zugriff zulässig
- wenn ja, Zugriff ausführen
- nutzt 386+ Virtual 8086 Mode
- real-mode Adressierung (20 bit) plus Paging (32 bit)

PC-Technologie | SS 2001 | 18.214

### Win9X: virtueller Tastaturzugriff



PC-Technologie | SS 2001 | 18.214

PC-Technologie | SS 2001 | 18.214

### x86: CPUID, Beispiel AMD K6-III)

| Instruction              | Returns              | Value                       |  |
|--------------------------|----------------------|-----------------------------|--|
| 🌽 Processor Speed Test   | 399 Mhz              |                             |  |
| g - CPU ID (0)           | Vendor ID            | "AuthenticAMD"              |  |
| <u>ф</u> -■ CPU ID (1)   | Processor & Features |                             |  |
| 由- ☐ CPU ID (80000000)   | Extended Functions   |                             |  |
| ġ- ₹ CPU ID (80000001)   | Processor & Features |                             |  |
| B-A EAX<br>B-A EDX       | Processor:           | 0x691                       |  |
| Ė-⋥ EDX                  | Feature Flags:       | 0x808029BF                  |  |
| <b>Z</b> ∏ bit 0         | Floating-Point Unit  | yes                         |  |
| <b>⊒1</b> Ы:1            | Virtual Mode Ext     | yes                         |  |
| bit 2                    | Debugging Ext        | yes                         |  |
| <b>⊒</b> bit 3           | Page Size Ext        | yes                         |  |
| ⊒i bit 4                 | Time Stamp Counter   | yes                         |  |
| <b>[7]</b> bit 5         | Model Specific Regs  | yes                         |  |
| <b>□</b> bit 7           | Machine Check Ext    | yes                         |  |
| ⊒ bit8                   | CMPXCHG8 Instruct    | yes                         |  |
| <b>⊒</b> 1 bit11         | Fast System Call     | yes                         |  |
| <b>21</b> bit 13         | Global Paging Ext    | yes                         |  |
| bit 23                   | MMX Technology       | yes                         |  |
| <b>21</b> bit 31         | 3D Now!              | yes                         |  |
| ∰- ДП СРŪ ID (800000024) | Processor Name       | "AMD-K6(tm) 3D + Processor" |  |
| Ē- ₹ CPU ID (80000005)   | L1 Cache information |                             |  |
| B- (1 EBX<br>B- (1 ECX   | TLB Info             | 0x02800140                  |  |
| in a ECX                 | L1 Data Cache        | 0x20020220                  |  |
| T bits 31-24             | size                 | 0x20 (32 Kbytes)            |  |
| bits 23-16               | associativity        | 0x02                        |  |
| Dits 15-8                | lines/tag            | 0x02                        |  |
| <b>1</b> bits 7-0        | line size            | 0x20 (32 bytes)             |  |
| ⊕-Z∏ EDX                 | L1 Instr Cache       | 0x20020220                  |  |
| Ġ ☐ CPU ID (800000006)   | L2 Cache information |                             |  |
| B-D ECX                  | L2 Cache             | 0:01004220                  |  |
| bits 31-16               | size                 | 0x0100 (256 Kbytes)         |  |
| bits 15-12               | associativity        | 0x04                        |  |
| Dits 11-8                | lines/tag            | 0x02                        |  |
|                          | line size            | 0x20                        |  |

PC-Technologie | SS 2001 | 18.214

### x86: Appendix H

### APPENDIX H ADVANCED FEATURES

Some non-essential information regarding the Pentium processor are considered Intel confidential and proprietary and have not been documented in this publication. This information is provided in the Supplement to the Pentium® Processor Developer's Manual and is available with the appropriate non-disclosure agreements in place. Please contact Intel Corporation for details.

The Supplement to the Pentium® Processor Developer's Manual contains Intel confidential information on architecture extensions to the Pentium processor which are non-essential for standard applications. This includes low-level registers that provide access to such features as page size extensions, virtual mode extensions, testing and performance monitoring.


This information is specifically targeted at writers of the following types of software:

- · Operating system kernels
- · Virtual memory managers
- BIOS software

If you are writing software that does not fall into one of these categories, this information is non-essential and all required programming details are contained in the publicly available <code>Pentium® Processor Developer's Manual</code>, three-volume set.

• Details zum Pentium: nur per non-disclosure agreement (NDA)

### *x86: A20-Gate* . . .



- 8086 Bug: Überlauf der real-mode Adressen möglich, z.B.:
   0ffffh + ffff0h = 10fffeh, aber nur 20 Adressleitungen: x0fffeh
- von Microsoft für DOS-Funktionen benutzt :-(
- Spezialbehandlung des Adressbereichs in Chipsatz oder Prozessor
- Umschaltung mühsam über Tastaturcontroller-Interrupt. . .

PC-Technologie | SS 2001 | 18.214

Leerseite

## RISC vs. CISC: Motivation

- Rechner möglichst schnell, klein, sparsam, ..., aber billig
- sehr vielfältige Lösungen möglich
- Modeerscheinungen z.B. "high-level instruction sets"
- => Rechnerarchitektur ist eine "Kunst"
- => gute Lösungen abhängig von HW/SW-Technologie

Ausgangsbasis für CISC: VAX, x86, 68000, ...

- Assemblerprogrammierung, schlechte Compiler
- Microcode schneller als Hauptspeicher
- Hardware f
  ür Rechenwerke vergleichsweise teuer
- => viele spezielle Maschinenbefehle
- => einmal eingeführte Befehle müssen später mitgeschleppt werden

PC-Technologie | SS 2001 | 18.214

## RISC: die IBM 801

John Cocke et.al., IBM, 1975:

- warum CISC? Cache-Zugriffe genauso schnell wie Microcode...
- => Compiler-geeignete Rechnerarchitektur
- => ausschließlich Hochsprache "PL.8": auch für OS und Treiber
- => nur wenige, reguläre Maschinenbefehle
- => aber diese schnell: Pipeline, CPI ~= 1
- => separate I/D-Caches
- => 32 Universal-Register
- 801 vs. S/370: 801 in allen Aspekten besser
- sehr guter Compiler
- wenig publiziert

## RISC: RISC-I und Mips

ca 1980: 801-Nachfolgeprojekte:

Berkeley RISC-I "reduced instruction set computer"

Stanford MIPS "microprocessor w/o interlocked pipeline stages"

Compiler-gerechte Architektur

single-Chip VLSI-Implementierung

#### bessere Performance als 8086/68000:

| • | sauberer Befehlssatz                     | RISC          |
|---|--|---------------|
| • | "hardwired" Controller statt Microcode   |               |
| • | Pipeline                                 |               |
| • | viele Register, weniger Speicherzugriffe | auch für CISC |
| • | gut optimierende Compiler                | möglich!      |
| • | Caches, insbesondere I-Cache             |               |
|   |  |               |

PC-Technologie | SS 2001 | 18.214

## RISC: Designphilosophie

- minimaler, regulärer Befehlssatz
- optimale VLSI-Implementierung
- · Compiler erledigt den Rest
- Berücksichtigung von Amdahl's Gesetz
- umfangreiche Performance-Simulationen (Benchmarks)

#### ursprüngliche RISC Entwurfsentscheidungen:

- + 32-bit Prozessor, 4 GByte Adressraum
- + 32 Universalregister (ausser RISC/SPARC)
- + 32-bit Befehlsworte, wenig Formate
- Pipeline-Abhängigkeiten (delayed branches)
- Spezialregister (MIPS mult/div)

PC-Technologie | SS 2001 | 18.214

## Loop: Instruction Scheduling

HW/SW-Interaktion auf Prozessoren mit Pipeline:

- Daten/Kontrollabhängigkeiten
- Wartezyklen (stalls), bis Vorgängerstufen fertig
- => sinnvolle Anordnung der Befehle notwendig
- => große Bedeutung optimierender Compiler
- Beispiel-Latenzen: DLX single-issue RISC aus [H&P]

| instruction producing | instruction<br>using result | latency<br>[clocks] |
|-----------------------|-----------------------------|---------------------|
| FP ALU op.            | FP ALU op.                  | 3                   |
| FP ALU op.            | FP STORE FP ALU op.         | 1                   |
| FP LOAD               | FP STORE                    | 0                   |

1d R3, R2(0); wait 1 add R4, R4, R3; wait 3 add R5, R5, R4

PC-Technologie | SS 2001 | 18.214

## Loop: Vektor = Vektor + Skalar

typisches Programmbeispiel: Vektor = Vektor + Skalar

```
int i; double s, x[];
...
for( i=1; i<=1000; i++) {
   x[i] = x[i] + s;
}</pre>
```

nicht optimierter Code (am Beispiel DLX):

```
Loop: LD F0, 0 (R1) ; F0 = array element ADDD F4, F0, F2 ; add scalar in F2 SD 0 (R1), F4 ; store result SUBI R1, R1, 8 ; decrement pointer BNEZ R1, Loop ; branch R1!=zero
```

## Loop: ohne Scheduling

```
Loop: LD F0,0(R1) ; F0 = array element
ADDD F4,F0,F2 ; add scalar in F2
SD 0(R1),F4 ; store result
SUBI R1,R1,#8 ; decrement pointer
BNEZ R1, Loop ; branch R1!=zero
```

• Ausführung auf der Pipeline:

```
F0, 0(R1)
Loop: LD
                              ; 1 (F0 laden)
       stall
                              ; 2
                              ; 3
       ADDD
                F4,F0,F2
                                    (F0 geladen)
       stall
                              ; 4
       stall
                              ; 5
       SD
                0(R1),F4
                              ; 6
                                   (F4 fertig)
       SUBI
                R1,R1,#8
                              ; 7
                                              int i; double s, x[];
       BNEZ
                R1, Loop
                              ; 8
       stall
                              ; 9
                                              for( i=1; i<=1000; i++) {
                                               x[i] = x[i] + s;
9 Takte / Iteration
```

PC-Technologie | SS 2001 | 18.214

## Loop: mit Scheduling

```
Loop: LD
               F0, 0(R1)
                            ; 1
       stall
                            ; 2
      ADDD
               F4,F0,F2
                            ; 3
      stall
                            ; 4
                            ; 5
       stall
       SD
               0(R1),F4
                            ; 6
       SUBI
               R1.R1.#8
                            ; 7
      BNEZ
               R1, Loop
                            ; 8
       stall
                            ; 9
```

Ausnutzen des "branch delay slot": 6 Takte / Iteration

```
Loop: LD
                F0, 0(R1)
                              ; 1
       stall
                              ; 2
       ADDD
                F4,F0,F2
                              ; 3
                R1,R1,#8
       SUBI
                              ; 4
       BNEZ
                R1, Loop
                              ; 5
       SD
                8 (R1), F4
                              ; 6
                 offset geändert!
```

```
int i; double s, x[];
...
for( i=1; i<=1000; i++) {
    x[i] = x[i] + s;
}
...</pre>
```

## Loop: Unrolling

```
; solange R1 >= 3:
                              ; element 0
Loop: LD
                F0, 0(R1)
                F4,F0,F2
       ADDD
                              ;
                0(R1),F4
       SD
       LD
                F6, -8 (R1)
                              ; element 1
       ADDD
                F8, F6, F2
                -8(R1),F8
       LD
                F10,-16(R1); element 2
                F12,F10,F2
       ADDD
       SD
                -16(R1),F12
       LD
                F14,-24(R1); element 3
       ADD
                F16,F14,F2
       SD
                -24 (R1), F16
                                                 int i; double s, x[];
       SUBI
                R1, R1, #32
       BNEZ
                R1, Loop
                                                 for( i=1; i<=1000; i++) {
                                                  x[i] = x[i] + s;

    noch kein Scheduling

    6.8 Takte / Iteration
```

PC-Technologie | SS 2001 | 18.214

## Loop: Unrolling, mit Scheduling

```
; solange R1 >= 3:
              F0, 0(R1) ; element 0
Loop: LD
             F6,-8(R1); element 1
      LD
             F10,-16(R1); element 2
      LD
      LD
             F14,-24(R1) ; element 3
      ADDD
             F4,F0,F2
      ADDD
             F8.F6.F2
      ADDD
             F12,F10,F2
      ADDD
             F16,F14,F2
      SD
              0(R1),F4
      SD
              -8 (R1),F8
      SD
              -16(R1),F12
      SUBI
             R1, R1, #32
      BNEZ
             R1, Loop
              8 (R1),F16
                         ; 8-32 = -24
```

- 3.5 Takte / Iteration
- dreimal schneller als "triviale" Version!

jeweils drei Takte Latenz eingehalten, aber Pipeline läuft weiter!

```
int i; double s, x[];
...
for( i=1; i<=1000; i++) {
    x[i] = x[i] + s;
}
...</pre>
```

## Loop: Diskussion

- optimierte Loop 3X schneller
- guter Compiler essentiell

#### aber:

- Optimierungen/Compiler nicht trivial
- maschinenspezifisch wegen Latenzen/Abhängigkeiten
- · Loop-Unrolling erfordert viele Register
- erst recht für superskalare Maschinen

#### x86 hat zu wenig Register:

- => Compiler kann nicht optimieren
- => Register-Renaming / Tomasulo's Algorithmus

PC-Technologie | SS 2001 | 18.214

## Loop: Register Renaming

```
; solange R1 >= 3:
                F0, 0 (R1)
                              ; nur F0,F2,F4 verfügbar:
       ADDD
       SD
                              ; => zusätzliche Abhängigkeiten
       LD
                F0,-8(R1)
       ADDD
                F4/EQ, F2
       SD
                F0,-16(R1)
F4,F2,F2
       LD
       ADDD
       LD
                     24 (R1)
       ADDD
```

- x86-Compiler hat nicht genug Register zur Auswahl
- viele zusätzliche "Name-Dependencies"
- => "Register Renaming" zur Laufzeit im Prozessor (!)
- => ~100 Register mit "Scoreboard" zur Kontrolle der Abhängigkeiten Athlon: bis zu 72 Befehle aktiv ...

## superskalar: Register Renaming

| R3 = R0 * R1        |              |              |              |
|---------------------|--------------|--------------|--------------|
| R4 = R0 + R2        |              |              |              |
| R5 = R0 + R1        |              |              |              |
| R6 = R1 + R4        |              |              |              |
| R7 = R1 * R2        | R7 = R1 * R2 | R7 = B1 * R2 | S1 = R0 - R2 |
| R1 <b>≪</b> R0 − R2 | S1 = R0 - R2 | R1 = R4 + R4 | R3 = R3 * 51 |
| R3 = R3 * 21        | R3 = R3 * S1 |              |              |
| R1 = R4 + R4        | R1 = R4 + R4 |              |              |
|                     |              |              |              |

- Compiler darf nur "definierte" Register verwenden
- auch für Zwischenergebnisse
- dadurch zusätzliche, unnötige RAW/WAR/WAW-Konflikte
- Auflösen der Konflikte durch Einsatz "interner" Register
- Verwaltung automatisch durch den Prozessor: Scoreboard

PC-Technologie | SS 2001 | 18.214

## superskalare Prozessoren: Scoreboard

|    |   |            |     |     | Ge | lese | ne l | Regi | iste |   |          |   | Beschriebene Register |   |           |           |          |          |          |   |
|----|---|------------|-----|-----|----|------|------|------|------|---|----------|---|-----------------------|---|-----------|-----------|----------|----------|----------|---|
| Zу | # | Dekodiert  | Iss | Ret | 0  | 1    | 2    | 3    | 4    | 5 | 6        | 7 | 0                     | 1 | 2         | 3         | 4        | 5        | 6        | 7 |
| 1  | 1 | R3=R0 * R1 | 1   |     | 1  | 1    |      | Г    | Г    |   |          |   |                       |   | Г         | 1         | Г        |          |          | Г |
|    | 2 | R4=R0 + R2 | 2   |     | 2  | 1    | 1    |      |      |   |          |   |                       |   |           | 1         | 1        |          |          |   |
| 2  | 3 | R5=R0 + R1 | 3   |     | 3  | 2    | 1    | Г    | Г    |   |          |   |                       |   |           | 1         | 1        | 1        |          | r |
|    | 4 | R6=R1 + R4 |     |     | 3  | 2    | 1    |      |      |   |          |   |                       |   |           | 1         | 1        | 1        |          |   |
| 3  |   |            |     |     | 3  | 2    | 1    |      |      |   |          |   |                       |   |           | 1         | 1        | 1        |          | T |
| 4  |   |            |     | 1   | 2  | 1    | 1    |      |      |   |          |   |                       |   |           |           | 1        | 1        |          | r |
|    |   |            |     | 2   | 1  | 1    |      |      |      |   |          |   |                       |   |           |           |          | 1        |          |   |
|    |   |            |     | 3   |    |      |      |      |      |   |          |   |                       |   |           |           |          |          |          |   |
| 5  |   |            | 4   |     |    | 1    |      |      | 1    |   |          |   |                       |   |           |           |          |          | 1        | Г |
|    | 5 | R7=R1 * R2 | 5   |     |    | 2    | 1    |      | 1    |   |          |   |                       |   |           |           |          |          | 1        | 1 |
| 6  | 6 | R1=R0 - R2 | -   |     |    | 2    | 1    | Г    | 1    |   |          |   |                       |   |           |           |          |          | 1        | 1 |
| 7  |   |            |     | 4   |    | 1    | 1    |      |      |   |          |   |                       |   |           |           |          |          |          | 1 |
| 8  |   |            |     | 5   |    |      |      |      |      |   |          |   |                       |   |           |           |          |          |          | r |
| 9  |   |            | 6   |     | 1  |      | 1    |      |      |   |          |   |                       | 1 |           |           |          |          |          | Т |
|    | 7 | R3=R3 * R1 | 7   |     | 1  | 1    | 1    | 1    |      |   |          |   |                       | 1 |           | 1         |          |          |          |   |
| 10 |   |            |     |     | 1  | 1    | 1    | 1    |      |   |          |   |                       | 1 |           | 1         |          |          |          | Т |
| 11 |   |            |     | 6   |    | 1    |      | 1    |      |   |          |   |                       |   |           | 1         |          |          |          | Г |
| 12 |   |            |     | 7   |    |      |      |      |      |   |          |   |                       |   |           |           |          |          |          | _ |
| 13 | 8 | R1=R4 + R4 | 8   |     |    |      |      |      | 2    |   |          |   |                       | 1 |           |           |          |          | _        | _ |
| 14 |   |            |     |     |    |      |      |      | 2    |   |          |   |                       | 1 | $\exists$ | $\exists$ |          |          | _        | _ |
| 15 |   |            |     | 8   |    |      |      |      |      |   | $\dashv$ |   |                       | - | -         | -         | $\dashv$ | $\dashv$ | $\dashv$ | _ |

Befehlsausführung superskalar, in-order execution (15 Takte)

Abb. 4.43: Operation einer superskalaren CPU mit Ausgabe und Fertigstellung von Instruktionen entsprechend ihrer Reihenfolge

[Tanenbaum 99]

## superskalare Prozessoren: Scoreboard

|    |   |            |     |     | Ge | lese | ne F | legi: | ster |   |   |   | Be | schi | iebe | ene : | Reg | iste | r |   |
|----|---|------------|-----|-----|----|------|------|-------|------|---|---|---|----|------|------|-------|-----|------|---|---|
| Zy | # | Dekodiert  | Iss | Ret | 0  | 1    | 2    | 3     | 4    | 5 | 6 | 7 | 0  | 1    | 2    | 3     | 4   | 5    | 6 | 7 |
| 1  | 1 | R3=R0 * R1 | 1   |     | 1  | 1    |      |       |      |   |   |   |    |      |      | 1     |     |      |   |   |
|    | 2 | R4=R0 + R2 | 2   |     | 2  | 1    | 1    |       |      |   |   |   |    |      |      | 1     | 1   |      |   |   |
| 2  | 3 | R5=R0 + R1 | 3   |     | 3  | 2    | 1    |       |      |   |   |   |    |      |      | 1     | 1   | 1    |   |   |
|    | 4 | R6=R1 + R4 | -   |     | 3  | 2    | 1    |       |      |   |   |   |    |      |      | 1     | 1   | 1    |   | L |
| 3  | 5 | R7=R1 * R2 | 5   |     | 3  | 3    | 2    |       |      |   |   |   |    |      |      | 1     | 1   | 1    |   | 1 |
|    | 6 | S1=R0 - R2 | 6   |     | 4  | 3    | 3    |       |      |   |   |   |    |      |      | 1     | 1   | 1    |   | 1 |
|    |   |            |     | 2   | 3  | 3    | 2    |       |      |   |   |   |    |      |      | 1     |     | 1    |   | 1 |
| 4  |   |            | 4   |     | 3  | 4    | 2    |       | 1    |   |   |   |    |      |      | 1     |     | 1    | 1 | 1 |
|    | 7 | R3=R3 * S1 | -   |     | 3  | 4    | 2    |       | 1    |   |   |   |    |      |      | 1     |     | 1    | 1 | 1 |
|    | 8 | S2=R4 + R4 | 8   |     | 3  | 4    | 2    |       | 3    |   |   |   |    |      |      | 1     |     | 1    | 1 | 1 |
|    |   |            |     | 1   | 2  | 3    | 2    |       | 3    |   |   |   |    |      |      |       |     | 1    | 1 | 1 |
|    |   |            |     | 3   | 1  | 2    | 2    |       | 3    |   |   |   |    |      |      |       |     |      | 1 | 1 |
| 5  |   |            |     | 6   | П  | 2    | 1    |       | 3    |   |   |   |    | 1    |      |       |     |      | 1 | 1 |
| 6  |   |            | 7   |     | Π  | 2    | 1    | 1     | 3    |   |   |   |    | 1    |      | 1     |     |      | 1 | 1 |
|    | 1 |            |     | 4   |    | 1    | 1    | 1     | 2    |   |   |   |    | 1    |      | 1     |     |      |   | 1 |
|    |   |            |     | 5   |    |      |      | 1     | 2    |   |   |   | 1  | 1    |      | 1     |     |      |   |   |
|    |   |            |     | 8   |    |      |      | 1     |      |   |   |   |    |      |      | 1     |     |      |   |   |
| 7  |   |            |     |     |    |      |      | 1     |      |   |   |   |    |      |      | 1     |     |      |   |   |
| 8  |   |            |     |     |    |      |      | 1     |      |   |   |   | Γ  | Γ    | Γ    | 1     |     |      | Γ | Γ |
| 9  |   |            |     | 7   | Т  | Т    |      |       |      |   |   |   | Т  | Г    |      | Г     | Γ   | Г    | Г | T |

Befehlsausführung superskalar, out-of-order execution (9 Takte)

Abb. 4.44: Operation einer superskalaren CPU mit Ausgabe und Fertigstellung von Instruktionen außer der Reihe [Tanenbaum 99]

PC-Technologie | SS 2001 | 18.214

## superskalare Prozessoren

VLSI-Technologie erlaubt immer mehr Transistoren/Chip

größere Caches?

komplexere Prozessoren?

CPI

klassischer CISC: einfacher RISC:

serieller Befehlszyklus Pipeline, 1 Befehl/Takt 5.. 15 ~ 1

superskalar:

mehrere Befehle/Takt

< 1

I-Cache muss mehrere Befehle pro Takt liefern

Daten/Kontrollabhängigkeiten berücksichtigen

Ressourcen-Konflikte, Scoreboarding

extreme Komplexität

=> Speicherzugriffe sind das Nadelöhr:

1 GHz, 4 Befehle/Takt, 100 ns Latenz:

400 Befehle idle


## superskalare Prozessoren

| ,                                      |   |   |
|--|---|---|
| komplexe Befehlsdekodierung            |   | • |
| mehrfache Funktionseinheiten           | • | • |
| komplexes Steuerwerk (Scoreboard etc.) | • | • |
| out-of-order execution                 | • | • |
| große on-chip Caches                   | • | • |
| Speicherzugriffe sind das Nadelöhr     | • | • |


- => extreme Komplexität für RISC und CISC
- Marktbedeutung der IA-32 erlaubt große Investitionen
- bessere Chiptechnologie zuerst für x86 (Intel, AMD)
- alle x86-Prozessoren seit Pentium sind superskalar
- vgl. AMD K7 Präsentation (extern)
- K7 verwaltet bis zu 72 "instructions in flight"

PC-Technologie | SS 2001 | 18.214

## Pentium III




## Pentium IV



PC Technologie | SS 2001 | 18.214

## Athlon (Thunderbird)



PC Technologie | SS 2001 | 18.214 PC Technologie | SS 2001 | 18.214

RISC


CISC

#### AMD x86-64 x86:

64-bit Erweiterung der IA-32

[www.amd.com]

- voll abwärtskompatibel
- gute Performance für 32-bit Applikationen
- 64-bit Register und Programmzähler
- flacher 64-bit Adressraum
- 8 zusätzliche Universalregister
- 8 zusätzliche ISSE-Register, ISSE2 Funktionen
- diverse Betriebsmodi (64-bit / compatibility-64 / legacy-32)
- Trick: neuer Befehlsprefix "REX" für die 64-bit Befehle



PC-Technologie | SS 2001 | 18.214

#### *x*86: *AMD x86-64: Modi*

alle 64-bit Erweiterungen 64-bit mode:


compatibility mode: für 16/32-bit Applikationen unter 64-bit OS

legacy mode: Pentium-kompatibel

|      | hoge           | 05 tequited  | ) PQP.1 | zompile<br>*zatre | se bits<br>Operat | id size | e te te le sioné | idit |
|------|----------------|--------------|---------|-------------------|-------------------|---------|------------------|------|
| long | 64-bit<br>mode | new          | yes     | 64                | 32                | yes     | 64               |      |
| mode | compatibiliy   | 64-bit OS    | no      | 32                | 32                | no      | 32               |      |
|      | mode           |              | 110     | 16                | 32                | 110     | 32               |      |
| loc  | raay mada      | legacy       |         | 32                | 32                |         | 32               |      |
| iec  | gacy mode      | 32/16-bit OS | no      | 16                | 16                | no      | 32               |      |

#### AMD x86-64 *x86*:

- fast doppelte Anzahl der Register gegenüber IA-32
- erstmals wirkliche Universalregister




PC-Technologie | SS 2001 | 18.214

#### *x86*: Intel IA-64

- völlig neue 64-bit Architektur
- basiert auf 64-bit RISC, vor allem HP PA-RISC
- Load/Store Architektur, 64-bit Register, 64-bit Adressen
- ein Befehlsformat: 41 bit mit Opcode und 3-Registeradressen
- viele parallele Funktionseinheiten
- sehr viele Register (mehr als 300 im Merced)
- Bündelung: je drei Befehle in zwei Speicherworten, "Maske"
- parallele Ausführung der Befehlsbündel (sofern möglich)
- Compiler verantwortlich für effiziente Bündelung
- "explicitly parallel instruction computing", EPIC
- Prädikation
- zusätzlicher Emulations-Modus für x86-Programme

## *IA64:* Registersatz (und IA32-Modus)



PC-Technologie | SS 2001 | 18.214

## x86: IA-64 "predication"

- bedingte Sprünge behindern das Pipelining
- effiziente Sprungvorhersage notwendig (BTB, BTC, ...)
- oft genügt "bedingte Ausführung" statt eines Sprunges:

if (R1 == 0) { CMP R1, 0 CMOVZ R2, R3, R1 
$$R2 = R3; \\ NOV R2, R3 \\ L1: \dots$$
 ; conditional move

- · allgemein: Bedingung setzt Flag in einem Register
- then-Zweig arbeitet mit CMOV, else-Zweig mit CMOVN
- keine Sprungbefehle, Pipeline wird nicht behindert

| if (R  | 1 == 0) { |      | CMP  | R1, | 0  | ${\tt CMOVZ}$ | R2,R3,R1 |
|--------|-----------|------|------|-----|----|---------------|----------|
| R2 =   | = R3;     |      | BNE  | L1  |    | ${\tt CMOVZ}$ | R4,R5,R1 |
| R4 =   | = R5;     |      | MOV  | R2, | R3 | CMOVN         | R6,R7,R1 |
| } else | ≘ {       |      | MOV  | R4, | R5 | CMOVN         | R8,R9,R1 |
| R6 =   | = R7;     |      | BR I | 12  |    |               |          |
| R8 =   | = R9;     | L1:  | MOV  | R6, | R7 |               |          |
| }      |           |      | MOV  | R7, | R8 |               |          |
|        |           | T.2: |      |     |    |               |          |

## x86: IA-64 load

- Speicherzugriffe sind langsam
- erst recht bei Cache-Misses oder Multiprozessorsystemen
- precise exceptions f
  ür Speicherzugriffe sind problematisch

#### "spekulatives Laden":

- Compiler verschiebt Leseoperationen möglichst nach vorne
- Zielregister der Ladeoperation wird als "dirty" markiert
- Speicher/Cachezugriffe werden "auf Probe" durchgeführt
- Resultat steht (hoffentlich) rechtzeitig zur Verfügung

#### wenn nicht:

- Compiler erzeugt CHECK-Befehle vor Lesen des Zielregisters
- Wartezyklen / Exception nur dann, wenn "dirty" noch gesetzt

PC-Technologie | SS 2001 | 18.214

## x86: IA-64 vs. AMD x86-64

#### Marktbedeutung der IA-64 kaum abschätzbar:

- Unterstützung durch alle grossen Firmen angekündigt
- erste Versionen von Compiler und Tools verfügbar
- aber Hardware ("Merced") verspätet und zu langsam
- Rolle der AMD x86-x64 noch unsicherer:
- Notlösung, falls IA-64 "durchfällt" ?!
- erstmal neue IA-32 Prozessoren: Pentium-IV, K7-Ultra, ...
- siehe Intel IA-64 Präsentation (EPIC-Konzept, Merced, Tools)
- siehe AMD Roadmap und x86-64 Präsentation

## SIMD: Media processing

#### "Media processing" mit dem PC ?!

- steigende Anforderungen für Audio, Video, Image, 3D
- grosse Datenmengen
- aber oft mit geringer Genauigkeit (8 bit .. 16 bit, 32 bit FP)
- x86-FPU ausgereizt
- => Trick: vorhandene ALUs/Datenpfade für SIMD verwenden

#### Befehlssatzerweiterungen:

| • | MMX     | "multimedia extension"              | 1996 |
|---|---------|-------------------------------------|------|
| • | 3Dnow!  |                                     | 1998 |
| • | ISSE    | "internet SIMD streaming extension" | 1999 |
| • | AltiVec | (PowerPC G4, Macintosh)             | 1999 |
| • | ISSE2   |                                     | 2000 |

PC-Technologie | SS 2001 | 18.214

## SIMD: Flynn-Klassifikation

SISD "single instruction, single data"

=> jeder klassische PC

SIMD "single instruction, multiple data"

=> Feldrechner/Parallelrechner

=> z.B. Connection-Machine 2: 64K Prozessoren => eingeschränkt: MMX&Co: 2-8 fach parallel

MIMD "multiple instruction, multiple data"

=> Multiprozessormaschinen

=> z.B. vierfach PentiumPro-Server

MISD

:-)

SIMD: Literatur

MMX: "The MMX technology page has been removed"

- developer.intel.com/drg/mmx/manuals/
- developer.intel.com/drg/mmx/appnotes/
- Linux "parallel-processing-HOWTO"
- IEEE Micro 8/96 S.42, c't 01/97 S.228ff

ISSE: Intel website:

- developer.intel.com/software/idap/resources/technical\_collateral/pentiumiii/
- © 104/00 S.314 (ISSE/3Dnow/Altivec)

3D Now! AMD website:

- www.amd.com/K6/K6docs/, www.amd.com/swdev/
- c't 15/98 S.186 ff
- IEEE Micro 3/4-99 S.37ff

PC-Technologie | SS 2001 | 18.214

## Amdahl's Gesetz

"Speedup" durch Parallelisierung?

[Gene Amdahl, 1967]

berechnet Funktion X, zeitlicher Anteil 0<F<1 System 1: System 2: Funktion X' ist schneller als X mit "speedup" SX:

SX = Zeitbedarf( X ) / Zeitbedarf( X')


Amdahl's Gesetz: S gesamt = (1-F) + F/SX

Optimierung lohnt nur für häufige Operationen!!

=> Beispiele:

```
SX = 10, F = 0.1, Sgesamt = 1/(0.9 + 0.01) = 1.09
SX = 2, F = 0.5, Sgesamt = 1/(0.5 + 0.25) = 1.33
SX = 2, F = 0.9, Sqesamt = 1/(0.1 + 0.45) = 1.82
SX = 1.1, F = 0.98, Sgesamt = 1/(0.02 + 0.89) = 1.10
```

## Befehlspipeline: in order / out of order




- a) serielle Befehlsbearbeitung
- b) pipeline, out-of-order completion
- c) in-order-completion

PC-Technologie | SS 2001 | 18.214


PC-Technologie | SS 2001 | 18.214

## Superskalar, SIMD




## MMX: Grundidee

- 32/64-bit Datenpfade sind "overkill"
- ALUs aber leicht parallel nutzbar:
- carry-chain auftrennen



- => Performance 2x .. 8x für MMX Ops
- => Performance 1.5x .. 2x für Apps



32 bit ALU

- MMX press release 03.05.1996
- Pentium-MMX zusätzlich mit größeren Caches als Pentium
- MMX nur in wenigen Applikationen wirklich genutzt

PC-Technologie | SS 2001 | 18.214

## x86: Register

| 31     | 1    | 5  | 0  |                       |      |            |
|--------|------|----|----|-----------------------|------|------------|
| EAX    | AX [ | АН | AL | accumulator           |      | 8086       |
| ECX    | cx[  | СН | CL | count: String, Loop   |      | Exx ab 386 |
| EDX    | DX [ | DH | DL | data, multiply/divide |      |            |
| EBX    | вх   | ВН | BL | base addr             |      |            |
| ESP    | SP   |    |    | stackptr              |      |            |
| EBP    | BP [ |    |    | base of stack segment | 79   | 0          |
| ESI    | SI [ |    |    | index, string src     | FPR0 |            |
| EDI    | DI [ |    |    | index, string dst     |      |            |
|        | cs   |    |    | code segment          |      |            |
|        | ss   |    |    | stack segment         |      |            |
|        | DS   |    |    | data segment          |      |            |
|        | ES   |    |    | extra data segment    |      |            |
|        | FS   |    |    |                       | FPR7 |            |
|        | GS   |    |    |                       | FPR/ |            |
| EIP    | IP [ |    |    | PC                    |      | FP Status  |
| EFLAGS |      |    |    | status                |      |            |

## MMX: Entwurfsentscheidungen


## Kompatibilität zu alten Betriebssystemen / Apps:

- keine neuen Register möglich
- keine neuen Exceptions
- bestehende Datenpfade nutzen
- möglichst wenig neue Opcodes
- alte Prozessoren und neue Software
- Test-Applikationen: (audio/image/MPEG-1/3D-Graphik/...)
- keine Tools
- optimierte Libraries verfügbar

- => FP-Register nutzen
- => Überlauf ignorieren
- => saturation arithmetic
- => 64 bit
- => Code doppelt
- => MMX DLLs
- => 16 bit dominiert
- => Assembler

PC-Technologie | SS 2001 | 18.214

## MMX: Register



## MMX: Datenformate

## 64-bit Register, 4 Datentypen:

- packed byte \*8 / packed word \*4 / packed doubleword \*2 / quadword
- Zugriff abhängig vom Befehl

| 63 |    |    |    | 15 8 | 3 7 0 |  |  |  |
|----|----|----|----|------|-------|--|--|--|
| b7 |    |    | b2 | b1   | b0    |  |  |  |
| 63 | 32 | 31 | 16 |      |       |  |  |  |
| w3 | w2 | W  | w0 |      |       |  |  |  |
| 63 |    |    |    |      |       |  |  |  |
| d  | 1  | d0 |    |      |       |  |  |  |
| 63 |    |    |    |      | 0     |  |  |  |
|    | (  | q  |    |      |       |  |  |  |


PC-Technologie | SS 2001 | 18.214

## MMX: Befehlssatz

| EMMS (FS   | AV /   | FRESTOR)       | clear MMX state (handle FP regs)      |
|------------|--------|----------------|---------------------------------------|
| MOVD n     | mm1,   | mm2/mem32      | move 32 bit data                      |
| MOVQ n     | mm1,   | mm2/mem64      | move 64 bit data                      |
| PACKSSWB n | mm1,   | mm2/mem64      | pack 8*16 into 8*8 signed saturate    |
| PUNPCKH n  | mm1,   | mm2/mem64      | fancy unpacking (see below)           |
| PACKSSDW n | mm1,   | mm2/mem64      | pack 4*32 into 4*16 signed saturate   |
| PAND n     | mm1,   | mm2/mem64      | mm1 AND mm2/mem64 / auch OR/XOR/NAND  |
| PCMPEQB n  | mm1,   | mm2/mem64      | 8*a==b, create bit mask / auch GT     |
| PADDB n    | mm1,   | mm2/mem64      | 8*add 8 bit data                      |
| PSUBD n    | mm1,   | mm2/mem64      | 2*sub 32 bit data / signed wrap       |
| PSUBUSD n  | mm1,   | mm2/mem64      | 2*sub 32 bit data / unsigned saturate |
| PSLL n     | mm1, n | nm2/mem64/imm8 | shift left mm1 / auch PSRA/PSRL       |
| PMULL/HW n | mm1,   | mm2/mem64      | 4*mul 16*16 store low/high 16 bits    |
| PMADDWD n  | mm1,   | mm2/mem64      | MAC 4*16 -> 2*32                      |
| insgesamt  | 57 E   | Sefehle        | (Varianten B/W/D S/US)                |

PC-Technologie | SS 2001 | 18.214 PC-Technologie | SS 2001 | 18.214

#### Interaktion mit Betriebssystem / Taskwechsel:



- FP-Register nur bei Bedarf sichern
- vorhandene FP INT7 Routine funktioniert auch für MMX
- keine Anpassung des Betriebssystems notwendig

PC-Technologie | SS 2001 | 18.214


## MMX: "Saturation Arithmetic"


was soll bei einem Überlauf passieren?

wrap-around ..., 125, 126, 127, -128, -127, ...



- saturation ..., 125, 126, 127, 127, 127, ...
- Zahlenkreis "aufgeschnitten"
- gut für DSP-Anwendungen





#### paddw (wrap around):

|   | a3    | a2    | a1    | 7FFFh |
|---|-------|-------|-------|-------|
|   | +     | +     | +     | +     |
|   | b3    | b2    | b1    | 0004h |
| _ |       |       |       |       |
|   | a3+b3 | a2+b2 | a1+b1 | 8003h |

#### paddusw (saturating):

|   | a3    | a2    | a1    | 7FFFh |  |
|---|-------|-------|-------|-------|--|
|   | +     | +     | +     | +     |  |
|   | b3    | b2    | b1    | 0003h |  |
| _ |       |       |       |       |  |
|   |       |       |       |       |  |
|   | a3+b3 | a2+b2 | a1+b1 | 7FFFh |  |

## MMX: "packed multiply add word"

#### für Skalarprodukte:



pmaddwd

```
vector_x_matrix_4x4( MMX64* v, MMX64 *m ) {
 MMX64 v0101, v2323, t0, t1, t2, t3;
 v0101 = punpckldq( v, v ); // unpack v0/v1
 v2323 = punpckhdq(v, v); // unpack v2/v3
       = pmaddwd( v0101, m[0] ); // v0|v1 * first 2 rows
       = pmaddwd( v2323, m[1] ); // v2|v3 * first 2 rows
       = pmaddwd( v0101, m[2] ); // v0|v1 * last 2 rows
       = pmaddwd( v2323, m[3] ); // v2|v3 * last 2 rows
                                 // add
       = paddd(
                  t0, t1 );
       = paddd(
                  t2, t3);
                                 //
       = packssdw(t0, t2);
                                 // pack 32->16, saturate
```

PC-Technologie | SS 2001 | 18.214

#### *MMX*: "packed compare"

#### Vergleiche / Sprungbefehle:

- schlecht parallelisierbar
- Pipeline-Abhängigkeiten
- keine Sprungbefehle in MMX
- compare-Operationen setzen Bitmasken
- Bitmasken für logische Ops verwendbar
- Beispiel: chroma-keying


#### pcmpqtw:

| P P 3 |    |    |    |
|-------|----|----|----|
| 23    | 45 | 16 | 34 |
| >     | >  | >  | >  |
| 31    | 7  | 16 | 67 |
|       |    |    |    |

| 0000h FFFFh |
|-------------|
|-------------|

## MMX: packssdw/punpckhbw


packssdw: pack with saturation 32 -> 16 signed data:



PC-Technologie | SS 2001 | 18.214

## MMX: pmulllw/pmullhw

pmull[lh]w: multiply 4 words, write low/high byte of results:




mit Packbefehlen kombinieren, wenn 32-bit Resultate gewünscht

## MMX: Chroma Keying (1)

#### "Wetterbericht":


- MMX berechnet 4 Pixel / Takt
- keine Branch-Befehle
- Schritt 1: Maske erstellen (high-color: 16 bit/pixel)



[Intel MMX appnote]

PC-Technologie | SS 2001 | 18.214

## MMX: Chroma Keying (2)




## MMX: Zufallszahlen

- PMULLW latency 3, throughput 1 (on Pentium)
- bis zu vier Zufallszahlen pro Takt (U/V pipelines genutzt)

PC-Technologie | SS 2001 | 18.214

## *MMX:* toLowerCase()



## 3Dnow! Motivation

- stark wachsende Bedeutung von 3D-Spielen
- 32-bit Gleitkommaoperationen nötig für Geometrie-Transformationen
- FPU im AMD K6 vergleichsweise langsam
- MMX unterstützt nur Integer-Datentypen
- => SIMD-Befehle für 32-bit float Datentypen
- schnelle Add/Mult/MAC/Sqrt-Befehle
- muß ohne OS-Unterstützung nutzbar sein
- MMX-Register verwenden
- MMX zwei-Operanden Adressierung
- je zwei float-Datenwerte pro MMX-Register
- => 3Dnow! Spezifikation (vergleiche Motorola Altivec / Intel ISSE)

PC-Technologie | SS 2001 | 18.214

## 3Dnow! Entscheidungen

#### SIMD-Befehle für 32-bit float Datentypen:

- MMX-Register verwenden, zwei Datenworte pro Register
- zwei-Adress-Befehle
- keine Status-Flags, keine Exceptions
- MMX-Befehle nutzbar (logische, Vergleiche, ...)
- belegt nur einen einzigen x86 Opcode (0F0F ... subobcode)

#### möglichst wenig Chipfläche:

- keine Unterstützung für NaN/INF/...
- nur round-to-nearest-even Modus. +- 1LSB
- Saturation-Arithmetik statt Überlauf
- Approximation f
  ür Division und Quadratwurzel

## 3Dnow! Befehlssatz

Table 2. 3DNow!™ Floating-Point Instructions

| Operation | Function  | Opcode<br>Suffix |
|-----------|---|------------------|
| PAVGUSB   | Packed 8-bit Unsigned Integer Averaging                                       | BFh              |
| PFADD     | Packed Floating-Point Addition  | 9Eh              |
| PFSUB     | Packed Floating-Point Subtraction   | 9Ah              |
| PFSUBR    | Packed Floating-Point Reverse Subtraction                                     | AAh              |
| PFACC     | Packed Floating-Point Accumulate  | AEh              |
| PFCMPGE   | Packed Floating-Point Comparison, Greater or Equal                            | 90h              |
| PFCMPGT   | Packed Floating-Point Comparison, Greater                                     | A0h              |
| PFCMPEQ   | Packed Floating-Point Comparison, Equal                                       | B0h              |
| PFMIN     | Packed Floating-Point Minimum   | 94h              |
| PFMAX     | Packed Floating-Point Maximum   | A4h              |
| PI2FD     | Packed 32-bit Integer to Floating-Point Conversion                            | 0Dh              |
| PF2ID     | Packed Floating-Point to 32-bit Integer                                       | 1Dh              |
| PFRCP     | Packed Floating-Point Reciprocal Approximation                                | 96h              |
| PFRSQRT   | Packed Floating-Point Reciprocal Square Root Approximation                    | 97h              |
| PFMUL     | Packed Floating-Point Multiplication  | B4h              |
| PFRCPIT1  | Packed Floating-Point Reciprocal First Iteration Step                         | A6h              |
| PFRSQIT1  | Packed Floating-Point Reciprocal Square Root First Iteration Step             | A7h              |
| PFRCPIT2  | Packed Floating-Point Reciprocal/Reciprocal Square Root Second Iteration Step | B6h              |
| PMULHRW   | Packed 16-bit Integer Multiply with rounding                                  | B7h              |

PC-Technologie | SS 2001 | 18.214

## 3Dnow! Prefetch

#### Speicherzugriffe in Multimedia-Applikationen:

- reguläre Speicherzugriffsmuster
- ungewöhnliche Lokalität
- viele Daten werden (pro Frame) nur einmal benötigt
- aber regelmässig (in jedem Frame)
- Performance stark von optimaler Cache-Ausnutzung abhängig
- => prefetch-Befehl
- quasi normaler Ladebefehl, aber ohne Zielregister
- gewünschte Daten werden in L1/L2-Cache geladen
- löst keine Exceptions / Page Faults aus
- => "memory streaming"
- => auch für andere Anwendung gut nutzbar (etwa Numerik)

## 3Dnow! Division / Quadratwurzel

- Rechenwerk f
  ür Division / Sqrt ist sehr aufwendig
- möglichst wenig Chipfläche für 3Dnow!
- teilweise nur geringe Genauigkeit benötigt
- etwa Shading/Beleuchtungsberechnung für 3D-Graphik
- => Division und Quadratwurzel per Approximation
- erster Befehl liefert 14/15 bit Approximation
- aus Lookup-Table und Interpolation
- mit vollem Takt
- zusätzliche Befehle für Newton-Iteration
- quadratische Konvergenz: zwei Iterationsschritte für volle Genauigkeit
- wenig Hardwareaufwand
- voll in Pipeline integriert, maximaler Durchsatz

PC-Technologie | SS 2001 | 18.214

## 3Dnow! Division / Quadratwurzel

- Hardware-Dividierer ist sehr aufwendig
- oft wird nicht die volle Genauigkeit benötigt,
  - $z.B. \ Beleuchtungsberechnung \ bei \ 3D\text{-}Graphik$
- Iteration zur Berechnung von 1/b:

$$x' = x * (2 - b*x)$$

| (14-Bit Precision) | MOVD<br>PFRCP<br>MOVQ<br>PFMUL                    | MMO,<br>MMO,<br>MM2,<br>MM2,                         | [mem]<br>MMO<br>[mem]<br>MMO                      | : | 0<br>1/w<br>y<br>y/w                    |  | w<br>1/w<br>x<br>x/w                    | (approx.)   |
|--------------------|---|--|---|---|---|--|---|---|
| (24-Bit Precision) | MOVD PFRCP PUNPCKLDQ PFRCPIT1 MOVQ PFRCPIT2 PFMUL | MMO,<br>MM1,<br>MMO,<br>MMO,<br>MM2,<br>MMO,<br>MM2, | [mem]<br>MMO<br>MMO<br>MM1<br>[mem]<br>MM1<br>MMO |   | 0<br>1/w<br>w<br>1/w<br>y<br>1/w<br>y/w |  | w<br>1/w<br>w<br>1/w<br>x<br>1/w<br>x/w | <pre>(approx.) (MMX instruction) (intermed.) (full prec.)</pre> |

## 3Dnow! Quadratwurzel

Iteration zur Berechnung von 1/sqrt(b):

```
x' = 0.5 * x * (3 - b*x^2)
```


- separate Befehle zur ersten Schätzung (14 bit)
- zwei weitere Befehle zur ersten und zweiten Iteration
- · Resultat mit 24-bit Genauigkeit
- abschließende Multiplikation f
  ür sqrt(x) statt 1/sqrt(x)

#### (24-Bit Precision)

```
MMO, [mem] ;
PERSORT
        MM1. MMO
                  ; 1/(sqrt a) | 1/(sqrt a) (approx.)
DVOM
         MM2. MM1
                   ; X_0 = 1/(sqrt a)
                                            (approx.)
PFMUL
        MM1, MM1
                   ; X_0 * X_0 | X_0 * X_0
                                            step 1
PUNPCKLDQ MMO, MMO
                                            (MMX instr.)
                             a | a
PFRSQIT1 MM1, MM0
                         (intermediate)
                                            step 2
                  ; 1/(sqrt a) (full prec.) step 3
PFRCPIT2 MM1, MM2
PFMUL MMO, MM1
                   ; (sqrt a) | (sqrt a)
```

PC-Technologie | SS 2001 | 18.214

## 3Dnow! Div/Sqrt-Applet



## 3D Now! Apfelmännchen

PC-Technologie | SS 2001 | 18.214

## 3D Now! Apfelmännchen

```
Quadriere (A + jB)**2 = A**2 - B**2 + j 2*A*B
                                 ; A
   Entry MM0
           MM1
                                             | -1
           MM2
           MOVO
                  MM3,MM0
                                 ; MM3=A
                                              I B
           MOVQ
                  MM4,MM0
                                  ; oh weh
                  MM3,32
                                 ; das Vertauschen ist
           PSRLO
                  MM4.32
                                 : sehr mühsam ...
           POR
                  MM3,MM4
                                  ; MM3=B
           PFMIII.
                  MM3,MM0
                                  ;MM3= A*B | A*B
           PFMUL
                  MMO, MMO
                                  ; MM0= A**2 | B**2
           PFMUL
                  MMO,MM1
                                 ; MM0= A**2 | -B**2
           PFACC
                                 :MM0= A**2 - B**2 | A*B+A*B
                  MMO,MM3
                                 ; MM0= A**2 - B**2 + R | 2*A*B+I
           PFADD MM0.MM2
                                 ; = A(n+1) | = B(n+1)
           PF2ID MM4,MM0
                                 ; iA = INT(A) | iB = Int(B)
           MOVQ iA,MM4
; Sieh nach, ob A oder B > GRENZE ist
           dec
                  CX
                                  ; iteration counter
           jnz loop
```

## ISSE: Entwurfsentscheidungen

- Markt fordert 3D
- mindestens doppelte FP-Performance notwendig

2-fach oder 4-fach SIMD?


- 128-bit machbar (FP bereits 80-bit)
- bereits 2 64-bit ALUs auf dem Prozessor
- => 4-fach SIMD


"already register-starved IA32 architecture"


- => neue Register, 128-bit
- => erfordert OS-Unterstützung
- 70 neue Befehle
- sowohl "packed" als auch "scalar ISSE instructions"


PC-Technologie | SS 2001 | 18.214

## ISSE: Register










## ISSE: Register Viewing Tool



#### Softwareentwicklung für MMX / ISSE / 3Dnow:

- nur rudimentäre Compiler- und Tool-Unterstützung
- oft handoptimierter Assembler wg. bester Performance

PC-Technologie | SS 2001 | 18.214

## ISSE: "Streaming"

#### typisch für Medienverarbeitung:

- hohe Datenmenge / Datenrate
- geringe Lokalität: viele Daten (Pixel) werden nur 1x benötigt

=> Cache-"Pollution"

- => herkömmliche Cache-Strategien nutzlos
- => ALUs müssen auf die Daten warten

Performance leidet (extrem)

1GHz, 8x SIMD, 100 nsec Speicher: 800 OPs / 1 Zugriff

#### Streaming:

- Cache-Nutzung anpassen
- · Prefetch: Daten rechtzeitig anfordern
- · Speicherlatenz fast perfekt versteckt

(für Media-Apps.)

#### PREFETCHh-Prefetch Data Into Caches

| ı | Opcode   | Instruction    | Description   |
|---|----------|----------------|---|
| ı | 0F 18 /1 | PREFETCHT0 m8  | Move data from m8 closer to the processor using T0 hint.  |
| ı | 0F 18 /2 | PREFETCHT1 m8  | Move data from m8 closer to the processor using T1 hint.  |
| ı | 0F 18 /3 | PREFETCHT2 m8  | Move data from m8 closer to the processor using T2 hint.  |
| ı | 0F 18 /0 | PREFETCHNTA m8 | Move data from m8 closer to the processor using NTA hint. |

Fetches the line of data from memory that contains the byte specified with the source operand to a location in the cache hierarchy specified by a locality hint:

- . T0 (temporal data)-prefetch data into all cache levels.
- . T1 (temporal data with respect to first level cache)-prefetch data in all cache levels except 0th cache level
- . T2 (temporal data with respect to second level cache)-prefetch data in all cache levels, except 0th and 1st cache levels.
- NTA (non-temporal data with respect to all cache levels)—prefetch data into non-temporal cache structure. (This hint can be used to minimize pollution of caches.)

The source operand is a byte memory location. (The locality hints are encoded into the machine level instruction using bits 3 through 5 of the ModR/M byte. Use of any ModR/M value other than the specified ones will lead to unpredictable behavior.)

If the line selected is already present in the cache hierarchy at a level closer to the processor, no data movement occurs. Prefetches from uncacheable or WC memory are ignored.

The PREFETCHh instruction is merely a hint and does not affect program behavior. If executed, this instruction moves data closer to the processor in anticipation of future use.

PC-Technologie | SS 2001 | 18.214

## ISSE: Programmierung

Intel VTune Performance Enhancement Environment:

optimierender Compiler mit ISSE-Unterstützung:

Intrinsics C-Funktionen, Compiler inlining Vector Class Library Klassen, inlining durch Compiler

Vectorization optimierender Compiler

- Intel Performance Library Suite
- erfordert 16-Byte Alignment aller Datentypen
- umfangreiche Profiling-Tools
- sehr teuer

## ISSE: Programmierung mit "Intrinsics"

```
float xa[SIZE], xb[SIZE], xc[SIZE];
float q;
void do_c_triad() {
 for ( int j=0; j < SIZE; j++ ) {
   xa[j] = xb[j] + q*xc[j];
```

#### ISSE-Programmierung mit "Intrinsics" und VTUNE:

```
#define VECTOR_SIZE 4
_declspec(align(16)) float xa[SIZE], xb[SIZE], xc[SIZE]; float q;
void do_intrin_triad() {
  __m128 tmp0, tmp1;
  tmp1 = _mm_set_ps1(q);
for( int j=0; j < SIZE; j+= VECTOR_SIZE) {</pre>
   tmp0 = __mm_mul_ps( *((__m128 *) &xc[j]), tmp1 );
    *(__m128 *) &xa[j] =
                     _mm_add_ps(tmp0, *((__m128 *) &xb[j];
```

PC-Technologie | SS 2001 | 18.214

## ISSE: AoS / SoA


#### Array of Structures:

- Daten lokal
- Anordnung schlecht für SIMD

#### Structure of Arrays:


- Anordnung optimal für SIMD
- aber im Speicher "verstreut"
- => Hybrid SoA SIMD

```
struct
  float A[8],B[8],C[8];
} Hybrid_data[125];
```




struct

float A, B, C; } AoS\_data[1000];



PC-Technologie | SS 2001 | 18.214

## ISSE2: mux1-Befehl (IA64)



PC-Technologie | SS 2001 | 18.214


## ISSE2: psad1-Befehl (IA64)

#### Parallel Sum of Absolute Difference


Format: (qp) psad1  $r_1 = r_2, r_3$ 

**Description:** The unsigned 8-bit elements of GR  $r_2$  are subtracted from the unsigned 8-bit elements of GR  $r_3$ . The absolute value of each difference is accumulated across the elements and placed in GR  $r_1$ .

Figure 7-36. Parallel Sum of Absolute Difference Example



## ISSE2: pavg2-Befehl (IA64)



PC-Technologie | SS 2001 | 18.214

## ISSE: FIR-Filter

#### Nutzen von MMX/ISSE für Filter?

- MMX und ISSE für 16-bit Integer
- ISSE f
  ür 32-bit Gleitkommawerte
- maximal vierfache Leistung gegenüber skalarem Code


#### aber:

- erfordert Operanden-Alignment (16-Byte Grenzen)
- z.B. durch Duplizierung der Daten/Koeffizienten-Arrays
- Arraygrößen Vielfache von 4
- Multiplikation parallel, aber Akkumulation schwierig
- => siehe Intel Appnote "32-bit FP FIR Filter implemented using SSE"

## Speicher: Übersicht

- Motivation: "performance gap" zwischen CPU und Speicher
- DRAM Grundlagen
- Speicherhierarchie, Cache
- SDRAM, Rambus
- IRAM

PC-Technologie | SS 2001 | 18.214



## Speicher: Literatur

[IEEE Micro 3/97] IRAM

[IEEE Micro11/97] Advanced Memory Technology: Übersicht, RAMBUS, SLDRAM

[Hennessy & Patterson] Kapitel 5, Speicherhierarchie

[c't 07/96 p.158] "SIMMsalabim"

[c't 10/97 p.298] "Schnelle Speicherkäfer"
[c't 96-2000 ] diverse Testberichte

www.rambus.com alle RAMBUS Docs


www.jedec.org Standards


developer.intel.com Memory homepage, Chipsätze

[[Cvetanivic/Bhandarkar ISCA 96] Performance-Analyse Alpha-21164

PC-Technologie | SS 2001 | 18.214

## SIMM / DIMM: 72/168 polig 32/64 bit






- DRAM-Kapazität: 60% / Jahr, Latenz: 7% / Jahr
- Prozessor-Performance: 55% / Jahr
- Kluft vergrößert sich ständig
- => Speicherhierarchie mit Caches notwendig

PC-Technologie | SS 2001 | 18.214

## DRAM: Performance Gap: Was tun?

schnellerer Speicher notwendig ...

- aber DRAM inhärent langsam
- SRAM sehr teuer
- => DRAM besser ausnutzen
- SDRAM, SDRAM-DDR
- RAMBUS, SLDRAM
- => Speicherhierarchie
- größere, schnellere Caches
- bessere Cache-Organisation
- Prefetch-Optimierungen
- => neue Konzepte?
- IRAM



"Cache: a safe place for hiding or storing things" Websters dictionary

# DRAM: Performance gap: Beispiel

• Zeit für L2-Cache-Miss (# idle instructions):

Alpha 21064 (7000):340ns / 5.0ns68 clocks x 2 = 136Alpha 21164 (8400):266ns / 3.3ns80 clocks x 4 = 320Alpha 21264 (est.):180ns / 1.7ns108 clocks x 6 = 648


. . .

- Caches essentiell notwendig, um DRAM-Latenz zu verstecken
- Problem wird mit jeder Prozessorgeneration schlimmer
- Beispiel: Analyse für Alpha 21164 [ISCA'96]
- CPU mit idealem Speicher:

Performance durch Verlustleistung limitiert (ca. 50Watt)

PC-Technologie | SS 2001 | 18.214

## DRAM: Alpha 21164




PC-Technologie | SS 2001 | 18.214

PC-Technologie | SS 2001 | 18.214

52 · Performance Gap

## DRAM vs. SRAM




- 6 Xtors/bit
- statisch (kein refresh)
- schnell
- 10 .. 50X DRAM-Fläche

wordline


- 1 Xtor/bit
- C=10fF: ~200.000 Elektronen
- langsam (charge-sharing)
- minimale Fläche

PC-Technologie | SS 2001 | 18.214

## DRAM: Stack / Trench-Kondensator




- "stacked capacitors" [Siemens 1Gb DRAM Prototyp 96]
- C=10fF: ~200.000 Elektronen



"trench capacitors" [IBM CMOS-6X embedded DRAM]

## DRAM: Trench-Kondensator




Bauform Trench: Platten vertikal am Rand eines Grabens

Bauform Stack: mehrere horizontale Schichten


PC-Technologie | SS 2001 | 18.214

## DRAM: Layout




PC-Technologie | SS 2001 | 18.214 PC-Technologie | SS 2001 | 18.214

## DRAM: Organisation / Bandbreite



PC-Technologie | SS 2001 | 18.214

## DRAM: Ansteuerung (asynchron)



## DRAM: Funktion

#### Read:

• /RAS = 0: Auswahl der Wordline, Aktivierung der Bitlines

Auslesen und Auswertung der selektierten Zellen

• /CAS = 0: Auswahl der Bitline, Ausgabe der Daten

Zurückschreiben der gelesenen Daten (!)

• /RAS = 1: Precharge der Bitlines

Write:


• /CAS = 0: Zurückschreiben der gelesenen + neuer Daten


SDRAM: zusätzliche Register, diverse Burst-Modi

Refresh: alle 16 .. 32 ms notwendig

PC-Technologie | SS 2001 | 18.214

## DRAM: Floorplan (IBM 4Mbit)





- Größenvergleich zwischen I/O, Col/Row-Decoder, Array
- Konfiguration nach Marktlage links: 4 Mbit, oben: 16 Mbit
- Redundanz für besseren Yield: links: 4.0/4.5 Mbit Kapazität/brutto [IBM JR&D 1995]

PC-Technologie | SS 2001 | 18.214 PC-Technologie | SS 2001 | 18.214

## DRAM: Trend und Dilemma

- Preisverfall: 16Mb: 50\$ @ 1/96 -> 10\$ @ 12/96 -> 4\$ @ 12/97
- Anzahl DRAMs / Computer sinkt:
  - Kapazität steigt mit 50% 60% / Jahr
  - Software benötigt 33% / Jahr
  - Mindestanzahl gegeben durch Busbreite vs. DRAM-Breite (4bit)
- überhaupt ein Markt für große DRAMs? (256Mb, 1Gb, ...)

| # Chips | '86<br>1Mb   | '89<br>4Mb | '92<br>16Mb | '96<br>64Mb | '99<br>256Mb | '02<br>1Gb |
|---------|--------------|------------|-------------|-------------|--------------|------------|
| 4 MB    | 32           | 8          |             |             | 60% / Jal    | nr —       |
| 8 MB    |              | 16 —       | 4           |             |              |            |
| 16 MB   |              |            | 8 -         | 2           |              |            |
| 32 MB   |              |            | 16 -        | 4 -         | 1            |            |
| 64 MB   | 33% / Jah    | •          |             | 8 —         | 2            |            |
| 128 MB  | 33 /6 / Jaii | ļ.         |             |             | 4 -          | - 1        |
| 256 MB  | •            |            |             |             | 8 -          | - 2        |


PC-Technologie | SS 2001 | 18.214

## DRAM: der Halbleitermarkt

DRAM als Standardbauteile: erfordert standardisierte Schnittstelle

- Markt (1995): DRAMs 37 Mrd. \$, μPs 20 Mrd. \$
- hohe Stückzahlen, viele Lieferanten, wenig Profit
- 'quadratische' Speichermatrix mit N\*N Bits, extern 1/4/16 Bits
- Architekturverbesserungen minimal: PM, EDO, SDRAM, DDR, ...
- Generationen: 64 Kb, 256 Kb, 1Mb, 4Mb, 16Mb, 256Mb, ... (1 Gb)
- "kleine" Anwendungen müssen bestehendes Angebot nutzen
- spezielle Varianten bei entsprechender Stückzahl (z.B. N64, PSX2)
- PC-Markt bestimmt die Marschrichtung
- Integration von DRAM und Logik zunehmend aktuell (IRAM &Co)

## DRAM: Halbleitermarkt



PC-Technologie | SS 2001 | 18.214

## DRAM: Bauformen SIMM/DIMM/RIMM



EDO-SIMM 60ns. 72p.



SDRAM-100 DIMM 168p.

RAMBUS-PC800 RIMM 168p



PC-Technologie | SS 2001 | 18.214 PC-Technologie | SS 2001 | 18.214

## SDRAM:

SDRAM: synchrone Ansteuerung für bessere Performance:

- interner Aufbau wie asynchrone DRAMs
- getaktete I/O-Register
- Wertekombination auf CD/nRD/nWE/... wird als Befehl interpretiert
- mehrere Burst Read/Write Modi
- Mode-Register, etwa Auswahl Burstlength 1/2/4/8
- übliche Taktraten 66 MHz / 100 MHz / 133 MHz
- PC-66 / und PC-100 Spezifikationen von Intel
- PC-133 Spezifikation zuerst von VIA / von Intel übernommen
- diverse Varianten (SGRAM / double data rate "DDR" / ...)
- Marktbedeutung <=> Patentstreitigkeiten (u.a. mit Rambus, Inc.)

[developer.intel.com/memory]

PC-Technologie | SS 2001 | 18.214

## SDRAM: Commands

CKE CKE


#### Command Truth Table

| Function                           | Symbol  | n-1 | CKE | CS# | RAS# | CAS# | WE# | A11 | A10 | BA(0:1) | A9-A0 |
|------------------------------------|---------|-----|-----|-----|------|------|-----|-----|-----|---------|-------|
| Device<br>deselect                 | DSEL    | Н   | х   | н   | х    | х    | х   | х   | х   | х       | х     |
| No<br>Operation                    | NOP     | н   | х   | L   | н    | н    | н   | х   | х   | х       | х     |
| Read                               | READ    | Н   | х   | L   | Н    | L    | Н   | ٧   | L   | V       | ٧     |
| Read w/ auto<br>precharge          | READAP  | н   | х   | L   | н    | L    | Н   | v   | н   | v       | ٧     |
| Write                              | WRIT    | Н   | х   | L   | Н    | L    | L   | ٧   | L   | V       | ٧     |
| Write w/<br>auto<br>precharge      | WRITEAP | н   | х   | L   | н    | L    | L   | v   | н   | v       | v     |
| Bank<br>Activate                   | ACT     | Н   | х   | L   | L    | н    | Н   | ٧   | ٧   | v       | v     |
| Precharge<br>select bank           | PRE     | н   | х   | L   | L    | н    | L   | v   | L   | v       | х     |
| Precharge all<br>banks             | PALL    | н   | х   | L   | L    | н    | L   | х   | н   | ×       | ×     |
| Auto refresh                       | CBR     | Н   | н   | L   | L    | L    | Н   | Х   | х   | х       | х     |
| Self refresh<br>entry from<br>IDLE | SLFRSH  | н   | L   | L   | L    | L    | н   | х   | х   | ×       | x     |
| Self refresh<br>exit               | SLFRSHX | L   | н   | н   | х    | х    | х   | х   | х   | х       | х     |
| Power<br>Down entry<br>from IDLE   | PWRDN   | н   | L   | x   | x    | х    | х   | ×   | ×   | ×       | х     |
| Power<br>Down exit                 | PWRDNX  | L   | н   | н   | х    | х    | х   | х   | х   | х       | х     |
| Mode<br>register set               | MRS     | н   | х   | ٦   | L    | L    | ٦   | L   | L   | ٧       | ٧     |

#### steigende Taktflanke:

- nCS
- nRAS
- nCAS
- nWE
- => SDRAM-Befehl

## SDRAM: SPD EEPROM Daten





"serial presence detect":

- EEPROM mit allen Timing-Daten
- volle Autokonfiguration
- typ. Zeiten 20 .. 50 nsec.


PC-Technologie | SS 2001 | 18.214

Leerseite

PC-Technologie | SS 2001 | 18.214

- 1. At least one NOP cycle will be issued after the 1msec device deselect.
- 2. A minimum pause of 200usec will be provided after the NOP.
- 3. A precharge all (PALL) will be issued to the SDRAM.
- 4. 8 Auto refresh (CBR) refresh cycles will be provided.
- A mode register set (MRS) cycle will be issued to program the SDRAM parameters (e.g., Burst length, CAS# latency etc.).
- 6. After MRS the device should be ready for full functionality within 3 clocks after T<sub>mrd</sub> is met.


#### Power Up Initialization Sequence



PC-Technologie | SS 2001 | 18.214


## SDRAM: Read / Write Bursts

#### Read and Write Commands (Burst Length 4 Shown)



## SDRAM: "Ping Pong Read"

#### Two Bank Ping Pong Read



PC-Technologie | SS 2001 | 18.214


Leerseite

 $ORAM \cdot 57$ 

#### SDRAM: DDR Read

#### **Burst Read Operation**

The burst read operation in DDR SDRAM is done in the same manner as the current SDRAM. The burst read command is issued by asserting  $\overline{\text{CS}}$  and  $\overline{\text{CAS}}$  Low while holding  $\overline{\text{RAS}}$  and  $\overline{\text{WE}}$  High at the rising edge of the clock (CLK) after  $T_{RCD}$  from the bank activation. The address inputs determine the starting address for the burst. The mode register sets the type of burst (sequential or interleave) and the burst length (2, 4, 8). The first output data is available after the  $\overline{\text{CAS}}$  latency from the read command, and the consecutive data are presented on the falling and rising edge of DQS until the burst length is completed.




PC-Technologie | SS 2001 | 18.214

## SDRAM: DDR Write

#### **Burst Write Operation**

The burst write command is issued by having  $\overline{CS}$ ,  $\overline{CAS}$  and  $\overline{WE}$  Low while holding  $\overline{RAS}$  High at the rising edge of the clock (CLK). The address inputs determine the starting column address. There is no write latency relative to DQS required for burst write cycle. The first data of a burst write cycle must be applied on the DQ pins  $T_{DS}$  (data-in setup time) prior to data strobe edge. The data strobe signal is enabled after  $T_{DQSS}$  from the rising edge of CLK issued by the WRITE command. The remaining data inputs must be supplied on each subsequent falling and rising edge of Data Strobe until the burst length is completed. When the burst has been finished, any additional data supplied to the DQ pins will be ignored.



SDRAM: DDR Controller





Figure 8: State Machine Diagram

An overview of the State Machine is shown in Figure 8. The dashed lines indicate an automatic sequence.

[Xilinx appnote]

PC-Technologie | SS 2001 | 18.214

## SDRAM: DDR Datenpfad



PC-Technologie | SS 2001 | 18.214

## RAMBUS: Motivation

- steigende Anforderungen (etwa f
   ür 3D-Apps.)
- immer mehr Speicherbandbreite erforderlich
- sinkende Anzahl einzelner DRAM-Chips
- Bustakt (133 MHz) kaum weiter zu steigern
- breitere Busse als 64 bit sehr teuer
- Boards sollen minimale/maximale Bestückung vertragen
- DDR problematisch, da Verzögerungen bereits ausgereizt
- => konventionelle Speichertechnik "am Anschlag"
- => RAMBUS


• timing-optimierter Bus (266 .. 400 MHz DDR)

wenige Leitungen (18 data + 8 cmd + 4 clock + vcc + gnd)

flexible Bestückung (N64/PSX2: nur je 2 Chips)


PC-Technologie | SS 2001 | 18.214

## Rambus: Prinzip



[ct 03/2000]


## RAMBUS: Konzept



- 8-bit Adressen. 16+2 bit Daten
- gespiegelte Taktleitungen transmit/return f
  ür Read/Write (!)
- chipintern 128/144 bit @ 10 nsec
- flexibel: Timing angepaßt an Anzahl / Lage der Chips

PC-Technologie | SS 2001 | 18.214


## RAMBUS: Read/Write



Zugriff auf hintere Chips ist langsamer

PC-Technologie | SS 2001 | 18.214

## RAMBUS: signal delay matching




- Leitungslängen angepasst für einheitliche Laufzeiten
- 800 MHz / 1.25 nsec / ~ 18 cm


 $0.5 \, \text{nsec} / \sim 7 \, \text{cm}$ 

PC-Technologie | SS 2001 | 18.214

## RAMBUS: Asus P3C (i820)



## RAMBUS: basic read / write transactions



PC-Technologie | SS 2001 | 18.214

## RAMBUS: basic read/write transactions




Figure 8: Simultaneous Pipelined Transaction

- separate Steuerleitungen f
   ür Row / Column-Select
- ermöglicht Pipelining von Lese- und Schreibzugriffen
- Datenleitungen im Idealfall fast 100 % ausgelastet
- aber nur mit geeigneten Zugriffen (32-Byte Ausrichtung)
- Performance Compiler-abhängig

## RAMBUS: Read




Figure 15: Read Transaction Example

- tRCD / tCC / tCAC abhängig vom Modul (PC-800 / PC-700 / usw.)
- zusätzliche Latenztakte für "hintere" Module
- zusätzliche Latenztakte zur Temperaturregelung
- (1 Chip reicht für volle Datenrate => höhere Belastung als bei SDRAM)

PC-Technologie | SS 2001 | 18.214

PC-Technologie | SS 2001 | 18.214

## RAMBUS: Write




Figure 16: Write Transaction Example

- tRCD / tCC / tCAC abhängig vom Modul (PC-800 / PC-700 / usw.)
- zusätzliche Latenztakte für "hintere" Module
- zusätzliche Latenztakte zur Temperaturregelung
- (1 Chip reicht f
  ür volle Datenrate => h
  öhere Belastung als bei SDRAM)

## RAMBUS: Interleaved Write





Figure 20: Interleaved Write Transaction with Two Dualoct Data Length


- entsprechend komplexe Zyklen auch f
  ür Read
- zusätzliche Buszyklen für Refresh / Powermanagement / usw.

PC-Technologie | SS 2001 | 18.214

## RAMBUS: vs. SDRAM / SDRAM-DDR



## RAMBUS: c't memcopy



- starke Streuung selbst bei gleichem Chipsatz
- single-channel RAMBUS nicht überragend

[c't 24/99/118]

PC-Technologie | SS 2001 | 18.214

## RAMBUS: Office Benchmark




- OfficeBench Word 2000 RDRAM 31 SDRAM 29 Excel 2000 RDRAM = 21 SDRAM = 17 RDRAM = 19 RDRAM gemessen mit parallel laufendem Laplink Word 2000 RDRAM Excel 2000 RDRAM SDRAM 42 RDRAM 38 SDRAM 29 RDRAM SDRAM
- Speicher überhaupt gefordert ?!
- SDRAM 133 besser als RDRAM ?!

[www.tomshardware.com]

[c't / www.dell.com]

## RAMBUS: SPECint 2000 / SPECfp 2000



PC-Technologie | SS 2001 | 18.214

## RAMBUS: Fazit...

lohnt die neue, teure Technik?

- interessantes und flexibles Konzept
- ein Chip reicht für volle Datenrate: geeignet für 1Gbit Generation
- volle Autokonfiguration und adaptives Bustiming
- widersprüchliche Benchmark-Ergebnisse
- single-channel RDRAM-800 kaum besser als SDRAM-133
- dual-channel RDRAM-800 teuer aber gut
- Rolle von SDRAM-DDR ?!
- derzeit nur Markenmodule, keine "no name" Billigware
- Preise bisher nicht konkurrenzfähig
- neueste Intel-Roadmap "unklar" (developer forum, Feb'00)
   RDRAM (desktop) + SDRAM (mobile, server) + advanced DRAM


## Cache: Motivation

- DRAM langsam, SRAM teuer
- Lokalität: Daten mehrfach genutzt / benachbarte Daten genutzt
- => "Cache"
- kleiner SRAM-Zwischenspeicher
- Cache-Treffer laufen mit SRAM-Performance
- · aber Overhead: Misses langsamer als ohne Cache

| Parar | meter:       | Beispiel        |
|-------|--------------|-----------------|
| •     | Grösse       | 64 KByte        |
| •     | hit-time     | 1 clk           |
| •     | miss-time    | 50 clk          |
| •     | miss-rate    | 1%              |
| •     | Organisation | voll-assoziativ |

PC-Technologie | SS 2001 | 18.214

## Cache: Prinzip



- write-through / -back / -allocate
- · Vergleich der Tags, abhängig davon Cache- oder Speicherzugriff

## Cache: Parameter...

Gesamtgröße, Blockgröße, Zugriffszeit, Miss-Zeit, ...

Organisation: wo kann ein Block platziert werden? (direct-mapped)
 Zugriff: wie wird ein Block gefunden? (tags, valid bit)
 Ersetzung: welcher Block wird beim Miss ersetzt? (random, LRU)
 Schreib-Strategie: write back / write through / ... (dirty bit, ...)
 Architektur: separate I/D oder unified Cache?

größere Blocks (weniger Verdrängung, aber geringere Kapazität)

höhere Assoziativität (aber komplexere Verwaltung)

Victim-Caches (billig und effizient)

• HW-Prefetching (z.B. instruction prefetch / branch prediction)

• Compiler-Prefetching (bei bekannten Zugriffsmustern)

critical word first (x86: von Intel patentiert)
 write buffer (alle aktuellen Prozessoren)
 nonblocking caches (effizient, aber komplex)

PC-Technologie | SS 2001 | 18.214

## Cache: AlphaServer 8200 (300MHz 21164)

| memory type | size   | location |        | latency | bandwidth |
|-------------|--------|----------|--------|---------|-----------|
|             | KB     |          | ns     | cycles  | MB/s      |
| I-Cache     | 8K     | on chip  | 6.6    | 2       | 4800      |
| D-Cache     | 8K     | on chip  | 6.6    | 2       | 4800      |
| L2-Cache    | 96K    | on chip  | 20.0   | 6       | 4800      |
| L3-Cache    | ~ 4M   | off chip | 26.0   | 8       | 960       |
| main memory | 64M 4G | off chip | 253.0  | 76      | 1200      |
| single DRAM | 16M    | off chip | ~ 60.0 | 18      | 30100     |

|           | misses / 1000 instr. |    |    |     | % time spent in |      |      |      |      |      |
|-----------|----------------------|----|----|-----|-----------------|------|------|------|------|------|
| Program   | CPI                  | -1 | D  | L2  | L3              | μР   | - 1  | D    | L2   | L3   |
| SPECint92 | 1.2                  | 7  | 25 | 11  | 0               | 0.78 | 0.03 | 0.13 | 0.05 | 0.00 |
| SPECfp92  | 1.2                  | 2  | 47 | 12  | 0               | 0.68 | 0.01 | 0.23 | 0.06 | 0.02 |
| database  | 3.6                  | 97 | 82 | 119 | 13              | 0.23 | 0.16 | 0.14 | 0.20 | 0.27 |
| sparse    | 3.0                  | 0  | 38 | 36  | 23              | 0.27 | 0.00 | 0.08 | 0.07 | 0.58 |

[Patterson 97]

PS Mikroprozessoren | SS 2001 | 18.057

# PC-Technologie

## Cache: Missrate

Missrate Beispiele:

(SPEC 92, R2000, direct-mapped, 32-byte blocks)

| Size | Instruction | Data   | Unified |
|------|-------------|--------|---------|
| 1K   | 3.06%       | 24.61% | 13.34%  |
| 2K   | 2.26%       | 20.57% | 9,78%   |
| 4K   | 1.78%       | 15.94% | 7.24%   |
| 8K   | 1.10%       | 10.19% | 4.57%   |
| 16K  | 0.64%       | 6.47%  | 2.87%   |
| 32K  | 0.39%       | 4.82%  | 1.99%   |
| 64K  | 0.15%       | 3.77%  | 1.35%   |
| 128K | 0.02%       | 2.88%  | 0.95%   |

- Werte sehr stark programmabhängig
- CPU / Multiuser-Auslastung / Messzeit / ...

[H&P p.384]

PC-Technologie | SS 2001 | 18.214

## Cache: Missrate: Beispiel

Speicherzugriffe: 75% Instruction, 25% Data

avg. memory access time
 hit time + (miss rate \* miss penalty)

cache hit: 1 clockcache miss: 50 clocks

| Size | Instruction | Data   | Unified |
|------|-------------|--------|---------|
| 1K   | 3.06%       | 24.61% | 13.34%  |
| 2K   | 2.26%       | 20.57% | 9,78%   |
| 4K   | 1.78%       | 15.94% | 7.24%   |
| 8K   | 1.10%       | 10.19% | 4.57%   |
| 16K  | 0.64%       | 6.47%  | 2.87%   |
| 32K  | 0.39%       | 4.82%  | 1.99%   |
| 64K  | 0.15%       | 3.77%  | 1.35%   |
| 128K | 0.02%       | 2.88%  | 0.95%   |

#### 16K I + 16K D Cache:

miss rate: (75% \* 0.64%) + (25% \* 6.47%) = 2.10%
 tmac: 75%\*(1+0.64%\*50) + 25%\*(1+6.47%\*50) =

(75%\*1.32) + (25%\*4.235) = 2.05

32K unified Cache: load/store hit: 1 extra cycle (one port only)

• miss rate: 1.99%

• tmac: 75%\*(1+1.99%\*50) + 25%\*(1+1+1.99%\*50) =

 $(75\%^*1.995) + (25\%^*2.995) = 2.24$ 

[H&P p.385]

=> split I/D Cache ist schneller (für dieses Beispiel)

## Cache: Compulsory / Capacity / Conflict

#### 3 Arten Cache-Misses:

compulsory (cold start / first reference)
 erster Zugriff auf einen Block

• capacity Cache zu klein für alle benötigten Blöcke;

Blöcke müssen ausgetauscht werden

=> Cache vergrössern

• conflict (collision misses / interference misses)

bei direct mapped / set associative Caches: mehrere Blöcke im gleichen Set benötigt => Organisation verbessern, etwa 4fach assoz.

=> victim buffers

PC-Technologie | SS 2001 | 18.214

## Cache: direct-mapped conflict misses

```
static void filterF(char* in1, char* out1)
   register int i0, i1, i2;
   register int x, int y;
   register char *in, *out;
   in = in1:
   out = out1;
   for( y=0; y < YRES; y++ ) {
       i0 = (int)in[0];
       i1 = (int) in[1];
       /* ignore boundary pixels, over/underflow for this benchmark */
       for ( x=1; x < XRES-1; x++ ) {
           i2 = (int)in[x+1];
          out[x] = (char)((i0 + (2*i1) + i2) / 4);
          i0 = i1; i1 = i2;
       in += XRES;
                           - read a byte from one array, compute, store result in
       out += XRES;
                            second array, a byte at a time.
                          - If the arrays line up on top of each other in a
} /*filterF*/
                            direct-mapped cache, there is massive cache-thrashing.
execution time via array size: [comp.arch posting]
SYS
      511
               512
                     513
                              1023
                                     1024
                                             1025
                                                     2047
                                                            2048
                                                                    2049
CRIM
                               0.8
                                              0.9
                                                             33.4*
                                                                     3.4 D
INDIGO4K 0.2
                                      9.4*
                                                      3.2
                                                            37.9*
IN4K-fix 0.2
                               0.8
                                      0.8
                                                      3.3
HP 720 0.3
               0.7
                      0.3
                              1.1
                                      2.7*
                                             1.0
                                                      4.2
                                                            10.8*
                                                                     4.2 D
HP 735
               0.6*
                                      2.7*
                                                      2.4
                                                            11.1*
        0.1
                       0.1
                               0.6
                                              0.6
                                                                     2.6 D
HP 735 0.1
               0.7*
                                      2.7*
                                                      2.2
                       0.1
                               0.6
                                              0.6
                                                            10.8*
                                                                     2.2 D
Gwy486-66 0.3
               0.3
                               1.3
                                      1.4
                                                      5.5
                                                             5.5
                                                                     5.5 SA?
```

## x86: Pentium III Caches. . .

| Cache or Buffer                                  | Characteristics   |
|--|---|
| L1 Instruction<br>Cache <sup>1</sup>             | - P6 family and Pentium® processors: 8 or 16 KBytes, 4-way set associative, 32-byte cache line size; 2-way set associative for earlier Pentium® processors Intel486™ processor: 8 or 16 KBytes, 4-way set associative, 16-byte cache line size, Instruction and data cache combined.  |
| L1 Data Cache <sup>1</sup>                       | - P6 family processors: 16 KBytes, 4-way set associative, 32-byte cache line size; a KBytes, 2-way set associative for earlier P6 family processors Pentium* processors: 16 KBytes, 4-way set associative, 32-byte cache line size; 8 KBytes, 2-way set associative for earlier Pentium* processors Intel486™ processors (see 11 instruction cache. |
| L2 Unified Cache <sup>2,3</sup>                  | - P6 family processors: 128 KBytes, 256 KBytes, 512 KBytes, 1 MByte, or 2 MByte, 4-way set associative, 32-byte cache line size. Pentium* processor: System specific, typically 256 or 512 KBytes, 4-way set associative, 32-byte cache line size. httl> - Intel486** "processor: System specific.  |
| Instruction TLB (4-<br>KByte Pages) <sup>1</sup> | - P6 family processors: 32 entries, 4-way set associative, fully set associative from Forestors 32 entries, 4-way set associative, fully set associative forentium processors with MMX** technology Intel486*** processor: 32 entries, 4-way set associative, instruction and data TLB combined.  |
| Data TLB (4-KByte<br>Pages) <sup>1</sup>         | Pentium® and P6 family processors: 64 entries, 4-way set associative; fully set associative for Pentium® processors with MMX™ technology.     Intel486™ processor: (see Instruction TLB).   |
| Instruction TLB<br>(Large Pages)                 | - P6 family processors: 2 entries, fully associative<br>- Pentium <sup>®</sup> processor: Uses same TLB as used for 4-KByte pages.<br>- Intel486™ processor: None (large pages not supported).  |
| Data TLB (Large<br>Pages)                        | - P6 family processors: 8 entries, 4-way set associative Pentium® processor: 8 entries, 4-way set associative, uses same TLB as used for 4-KByte pages in Pentium® processors with MMX™ technology Intel486™ processor: None (large pages not supported).   |
| Write Buffer                                     | - P6 family processors: 12 entries Pentium® processor: 2 buffers, 1 entry each (Pentium® processors with MMX™ technology have 4 buffers for 4 entries) Intel486™ processor: 4 entries.  |

PC-Technologie | SS 2001 | 18.214


## x86: Pentium III Cache-Modi

| Caching Method       | P6 Family<br>Processors | Pentium® Processor | Intel486™ Processor |
|----------------------|-------------------------|--------------------|---------------------|
| Uncacheable (UC)     | Yes                     | Yes                | Yes                 |
| Write Combining (WC) | Yes <sup>1</sup>        | No                 | No                  |
| Write Through (WT)   | Yes                     | Yes <sup>2</sup>   | Yes <sup>2</sup>    |
| Write Back (WB)      | Yes                     | Yes <sup>2</sup>   | No                  |
| Write Protected (WP) | Yes <sup>1</sup>        | No                 | No                  |

#### NOTES:

- 1. Requires programming of MTRRs to implement.
- 2. Speculative reads not supported.
- Write Combining (WC)—System memory locations are not cached (as with uncacheable memory) and coherency is not enforced by the processor's bus coherency protocol. Speculative reads are allowed. Writes may be delayed and combined in the write buffer to reduce memory accesses. The writes may be delayed until the next occurrence of a buffer or processor serialization event, e.g., CPUID execution, a read or write to uncached memory, interrupt occurrence, LOCKed instruction execution, etc. if the WC buffer is partially filled. This type of cache-control is appropriate for video frame buffers, where the order of writes is unimportant as long as the writes update memory so they can be seen on the graphics display. See Section 9.3.1., "Buffering of Write Combining Memory Locations", for more information about caching the WC memory type. The preferred method is to use the new SFENCE (store fence) instruction introduced in the Pentium<sup>®</sup> III processor. The SFENCE instruction ensures weakly ordered writes are written to memory in order, i.e., it serializes only the store operations.


## x86: ctkurve




- Messung der Cache-Transferrate vs. Blockgröße (random)
- Caches deutlich sichtbar: Pentium 16K/256K, Athlon 64K/512K

PC-Technologie | SS 2001 | 18.214

## x86: AMD Duron: Cache






AMD Duron "exclusive" L2-Cache:

=> val. "victim buffer"

- L1-Cache: wie im Athlon (32KB + 32KB)
- L2-Cache: nur 64 KB statt 256 KB
- wäre bei herkömmlicher Verwaltung sinnlos (alle Daten doppelt)
- daher: L2-Cache speichert nur Daten, die nicht im L1 sind
- nur ca. 10% Performanceverlust

## x86: Pentium II Lesezugriff...




• Cachezugriffe: L1 typ. 1..2 Takte, L2 typ. 2..10 Takte

Speicherzugriffe: ca. 100 Takte

PC-Technologie | SS 2001 | 18.214

## x86: Pentium II Schreibzugriff . . .



- MemoryTypeRangeRegister: schnelle I/O, z.B. Graphikkarte
- weitere Stufen (z.B. AGP GART) im Chipsatz ...

## Speicherhierarchie: Übersicht, typ. Werte

|                      | TLB    | L1-Cache | L2-Cache | Virtueller Speicher |
|----------------------|--------|----------|----------|---------------------|
| size / byte          | 32 8K  | 1 128K   | 256K 16M | 16M 8G              |
| block size / byte    | 48     | 432      | 32256    | 4K16K               |
| hit time / clk       | 1      | 12       | 615      | 10100               |
| miss penalty / clk   | 1030   | 866      | 30200    | 700K6M              |
| miss rate / %        | 0.1- 2 | 0.5 20   | 15 30    | 0.000001 0.001      |
| backup               | L1     | L2       | DRAM     | Disks               |
| block placement      | FA     | DM       | DM / SA  | FA                  |
| block identification | tags   | tags     | tags     | table               |
| block replacement    | random | -        | random   | ~ LRU               |
| write strategy       | flush  | WT / WB  | WB       | WB                  |

FA/SA/DM = full/set associative/direct mapped WB/WT = write back/write through

[H&P p.471]

PC-Technologie | SS 2001 | 18.214

## Speicherhierarchie: Fazit

- performance gap wächst und wächst
- DRAM inhärent langsam
- => Speicherhierarchie wird immer wichtiger
- größere, tiefere Caches
- komplexere Caches: voll assoziativ, non-blocking, etc.
- aber Nutzen nur für "einfache" Anwendungen
- => wichtige Forschungsaufgaben:
- intelligenteres Cache-Management
- Prefetching
- computational RAM / IRAM / . . .

#### IRAM: Konzept / "Vision"

IRAM :=  $\mu P + DRAM + I/O$  auf einem Chip

• Performance gap CPU/Speicher schließen: Latenz 5-10x

20ns statt 200ns


Bandbreite 100x TB/s

• Speicherorganisation anpassen: beliebig wählbar: #bits, Busbreite, ...

• Energieverbrauch senken:

kein DRAM-Bus: 2-4x

• Platzverbrauch senken: CPU passt auf DRAM: 2-4x



PC-Technologie | SS 2001 | 18.214

#### IRAM: Motivation

#### mehrfache Motivation:

- Stromverbrauch, Platzbedarf insbesondere für mobile Geräte
- Anpassung von Speicherbedarf und -organisation
- Performance gap zwischen Prozessor und DRAM schließen, minimale Latenz, maximale On-chip Bandbreite
- neue Marktstrategie für DRAM-Produzenten (wegen Preisverfall)

#### Alternativen?

• neue, revolutionäre Chip-Packaging Technologien

- unwahrscheinlich

komplexere CPUs (out-of-order, multiple-issue, ...)

- schwierig

• neue DRAM Standards (SDRAM, RAMBUS, ...)

- nicht in Sicht

## IRAM: performance gap "Tax"

Caches: kein Wert an sich, nur zum Schließen des performance gap

%Fläche %Transistoren I\$ CPU D\$ Beispiele: (~Kosten) (~Leistung) Alpha 21164 37% 77% ARM SA110 61% 94% D Pentium Pro 88% 64%

Patterson: performance gap "tax"

PC-Technologie | SS 2001 | 18.214

## IRAM: Architektur?

1G Transistoren möglich, aber welche Rechnerarchitektur?

- ein Prozessor + DRAM:
  - Nutzen fraglich, evtl. langsamer als optimierte CPU + Cache + DRAM
  - verschenkt hohe on-chip Bandbreite, da #issues < 8
  - wenig innovativ
- SIMD oder MIMD Parallelrechner?
  - viele Prozessoren, aber nur wenig RAM / Prozessor
  - -Programmierung ist ungelöstes Problem
  - alle bisherigen Varianten gescheitert
- Graphikprozessoren bereits am Markt und etabliert

I-VRAM := DRAM + RISC + Vektorrechner

[Berkeley IRAM group]

L2\$

☐ Bus ☐

Μ

R

PC-Technologie | SS 2001 | 18.214

PC-Technologie | SS 2001 | 18.214

## IRAM: "vanilla" approach?!

vorhandenen Rechner (Alpha 21164) in DRAM Technologie implementieren

- gleiche Architektur: gleiche Caches, einfaches DRAM, ...
- übliche Benchmarks simulieren

Logik in DRAM Prozeß? Faktoren: (optimistisch - pessimistisch)

Logik langsamer
 SRAM (Caches) langsamer
 DRAM schneller
 1.3 - 2.0
 1.1 - 1.3
 1.0 - 5.0


SPEC92 0.8 - 0.6 langsamer!
 Database 1.1 - 0.9 gleich
 Sparse matrix 1.8 - 1.2 schneller

Performance nicht überzeugend, aber Leistung/Platzbedarf/Kosten besser

PC-Technologie | SS 2001 | 18.214


## IRAM: V-IRAM 2

0.18 μm, fast logic, 1 GHz, 96 MByte DRAM
 16 GFLOPS (64b), 128 GOPS (8b)



## IRAM: V-IRAM 2 Floorplan

- 0.18 μm, 1G Transistoren: 80% DRAM, 4% Vector, 3% CPU
- Größe und Redundanz wie 1Gb DRAM



PC-Technologie | SS 2001 | 18.214

## IRAM: Zusammenfassung

Moore's Law: 1% / Woche

- Engpaß ist Performance gap zwischen CPU und DRAM
- radikal neue Speichertechnologien zunächst unwahrscheinlich
- Technologie ermöglicht CPU und DRAM auf einem Chip ab 1998/1999

#### **IRAM Potential**

- Bandbreite 100x, Latenz 5-10x, Leistung 2-4x
- V-IRAM als Technologiedemo? (Graphikchips bereits lieferbar!)
- V-IRAM: 25-100MB Speicher @ 20ns, 4-16 GFLOPS, serielle I/O
- V-IRAM: 1 TB/s Bandbreite, Smart-SIMMs = TFLOPS

dramatische Auswirkungen auf Halbleiter-Markt

wer liefert DRAM, wer liefert Mikroprozessoren?

### Parallelrechner: Motivation

immer höhere Performance gefordert

- => schnellere Einzelprozessoren aber Takte oberhalb von 10 GHz unrealistisch
- => mehrere Prozessoren
- diverse Architekturkonzepte
- shared-memory vs. message-passing
- Overhead durch Kommunikation
- Programmierung ist ungelöstes Problem

derzeit beliebtester Kompromiss:

bus-basierte SMPs mit 2-16 Prozessoren

PC-Technologie | SS 2001 | 18.214


# Parallelrechner: Literatur

Tanenbaum, Computerarchitektur (4. Auflage) Hennessy & Patterson, computer architecture

Messmer, PC-Hardwarebuch
Intel Pentium Manual

Intel ITJ (ASCI red)
diverse c't-Artikel, insbesondere Benchmarks

# Parallelrechner: Klassifikation




PC-Technologie | SS 2001 | 18.214

### Parallelrechner:

- Programmierung ist ungelöstes Problem
- Aufteilung der Programme auf CPUs/nodes?
- insbesondere bei komplexen Kommunikationsnetzwerken
- Parallelität typischer Programme (gcc, spice, ...): kleiner 8
- massiv parallele Rechner sind dann Verschwendung
- aber SMP-Lösungen mit 4..16 Prozessoren attraktiv
- Datenbankanwendungen oft gut parallelisierbar
- z.B. je ein Thread/Prozeß pro Anfrage
- Vektor/Feld-Rechner f
  ür Numerik, Simulation
- Supercomputer derzeit nur für Numerik / Militär
- ansonsten "kleine" SMP-basierte Rechner

# SMP: "Symmetric multiprocessing"

- mehrere Prozessoren teilen gemeinsamen Hauptspeicher
- Zugriff über Verbindungsnetzwerk oder Bus
- geringer Kommunikationsoverhead
- bus-basierte Systeme sind sehr kostengünstig
- aber schlecht skalierbar (Bus wird Flaschenhals)
- lokale Caches für gute Performance notwendig
- MESI-Protokoll und Snooping für Cache-Kohärenz



PC-Technologie | SS 2001 | 18.214


### SMP: Eigenschaften ...

"symmetric multiprocessing":

- alle CPUs gleichrangig, Zugriff auf Speicher und I/O
- gleichzeitiger Zugriff auf eine Speicheradresse?
- strikte / sequentielle / Prozessor- / schwache Konsistenz




### SMP: dual Pentium-Board (1998)



PC-Technologie | SS 2001 | 18.214

# SMP: Pentium II (Compaq Profusion)



### SMP: Cache-Kohärenz.

aus Performancegründen:

- jeder Prozessor hat seinen eigenen Cache (L1, L2, ...)
- aber gemeinsamer Hauptspeicher
- => Problem: "Cache-Kohärenz"

Prozessor X greift auf Daten zu, die im Cache von Y liegen

1) Lesezugriff von X: Y muß seinen Wert liefern

2) Schreibzugriff von X: Y muß Wert von X übernehmen

was soll bei gleichzeitigem Zugriff passieren?!
 (vgl. Java synchronized Konzept)

- => MESI-Protokoll mit Snooping
- Caches enthalten Wert, Tag, und 2-bit MESI-Zustand

PC-Technologie | SS 2001 | 18.214

### SMP: MESI Konzept

MESI := modified, exclusive, shared, invalid

- jede Cache-Speicherstelle wird um 2 Statusbits erweitert
- alle Prozessoren überwachen die Zugriffe anderer Prozessoren
- entsprechende Aktualisierung der Statusbits

| Zustand:  | Bedeutung (grob):   |
|-----------|---|
| invalid   | Wert ist ungültig (z.B. noch nie geladen)   |
| exclusive | gültiger Wert, nur in diesem Cache vorhanden  |
| modified  | gültiger Wert, nur in diesem Cache vorhanden,<br>gegenüber Hauptspeicher-Wert verändert |
| shared    | gültiger Wert, in mehreren Caches vorhanden   |


### SMP: MESI Zustände

| MESI-<br>Zustand | Cache-Eintrag<br>gültig? | Wert im<br>Speicher<br>gültig? | Kopien in<br>anderen<br>Caches? | Zugriff<br>betrifft |
|------------------|--------------------------|--------------------------------|---------------------------------|---------------------|
| М                | ja                       | nein                           | nein                            | Cache               |
| E                | ja                       | ja                             | nein                            | Cache               |
| S                | ja                       | ja                             | möglich                         | Speicher            |
| I                | nein                     | unbekannt                      | möglich                         | Speicher            |

- Cache-Strategie: write-back, kein write-allocate
- Schreibzugriffe auf M führen nicht zu Bus-Transaktionen
- Werte in E stimmen mit Hauptspeicherwerten überein
- Werte in S sind aktuell, Lesezugriff ohne Bus-Transaktion
- Schreibzugriff auf S: lokal S, fremde auf I, Wert abspeichern
- mit write-through Caches: Zustände S/I, kein M/E

PC-Technologie | SS 2001 | 18.214

# SMP: MESI Übergänge



# SMP: MESI Snooping

### Snooping := "schnüffeln"

- alle Prozessoren überwachen alle Bus-Transaktionen
- Zugriffe auf "modified"-Werte werden erkannt:
  - 1. fremde Bus-Transaktion unterbrechen
  - 2. eigenen (=modified) Wert zurückschreiben
  - 3. Status auf shared ändern
  - 4. unterbrochene Bus-Transaktion neu starten
- erfordert spezielle Snoop-Logik im Prozessor
- garantiert Cache-Kohärenz aller Prozessoren
- optimale Performance

Beispiel: siehe nächste Folie


[PC-Hardwarebuch]

PC-Technologie | SS 2001 | 18.214

# SMP: MESI Snooping: Beispiel


|                           | MESI-Status Wert A:                           | CPU1   | CPU2 |
|---------------------------|---|--------|------|
| CPU 1 CPU 2 Hasptopoider  | CPU 1 lädt Wert A                             | Е      | I    |
| CPU1, Hasptopeicher       | CPU 1 modifiziert A                           | М      | I    |
| CPU 1 CPU 2 Hauptopointer | CPU 2 lädt A (aber Wert modified)             | -      | -    |
| CPU 2 Hougespecial        | CPU 1 SNOOP!<br>(CPU2 read gestoppt)          | -<br>- | -    |
| CPU 1 CPU 2 Hauginpender  | CPU 1 schreibt A<br>(CPU2 read gestoppt)      | E      | I    |
| CPU 2 Hauptopeicher       | CPU 2 lädt A<br>(CPU2 read restart, A shared) | S      | S    |

### SMP: Pentium



PC-Technologie | SS 2001 | 18.214

### SMP: Pentium Pro



### SMP: MESI Pentium

### D-Cache Tags:

### Daten-Cache Werte:



### I-Cache Tags:



- 32-Byte Cache-Lines
- D-Cache untersützt MESI, I-Cache nur SI
- externe Signale zeigen MESI-Übergänge an

[PC-Hardwarebuch]

PC-Technologie | SS 2001 | 18.214

### SMP: Interrupts


spezielle Interrupt-Behandlung in SMP-Rechner notwendig:

- welcher Prozessor soll einen Interrupt bearbeiten?
- statisch, z.B. immer der erste Prozessor
- der am wenigsten ausgelastete
- round-robin, oder ähnliche Strategien

Interrupt-Maskierung


externe Folie

### SMP: Pentium APIC



PC-Technologie | SS 2001 | 18.214

### SMP: Pentium APIC



### x86: locked atomic operations

### 7.1. LOCKED ATOMIC OPERATIONS

The 32-bit Intel Architecture processors support locked atomic operations on locations in system memory. These operations are typically used to manage shared data structures (such as semaphores, segment descriptors, system segments, or page tables) in which two or more processors may try simultaneously to modify the same field or flag. The processor uses three interdependent mechanisms for carrying out locked atomic operations:

- · Guaranteed atomic operations.
- . Bus locking, using the LOCK# signal and the LOCK instruction prefix.
- Cache coherency protocols that insure that atomic operations can be carried out on cached data structures (cache lock). This mechanism is present in the P6 family processors.

These mechanisms are interdependent in the following ways. Certain basic memory transactions (such as reading or writing a byte in system memory) are always guaranteed to be handled atomically. That is, once started, the processor guarantees that the operation will be completed before another processor or bus agent is allowed access to the memory location. The processor also supports bus locking for performing selected memory operations (such as a read-modify-write operation in a shared area of memory) that typically need to be handled atomically, but are not automatically handled this way. Because frequently used memory locations are often cached in a processor's L1 or L2 caches, atomic operations can often be carried out inside a processor's caches without asserting the bus lock. Here the processor's cache coherency protocols insure that other processors that are caching the same memory locations are managed properly while atomic operations are performed on cached memory locations.

Note that the mechanisms for handling locked atomic operations have evolved as the complexity of Intel Architecture processors has evolved. As such, more recent Intel Architecture processors (such as the P6 family processors) provide a more refined locking mechanism than earlier Intel Architecture processors, as is described in the following sections.

notwendig f
ür Multiprozessorsysteme

PC-Technologie | SS 2001 | 18.214

### SMP: x86 Memory Type Range Registers


Table 9-6. MTRR Memory Types and Their Properties


| rubic o-o. mirror momery types and their repetites |                        |                                     |                        |                                |                                   |  |  |  |
|--|------------------------|-------------------------------------|------------------------|--------------------------------|-----------------------------------|--|--|--|
| Mnemonic   | Encoding in MTRR       | Cacheable in<br>L1 and L2<br>Caches | Writeback<br>Cacheable | Allows<br>Speculative<br>Reads | Memory Ordering<br>Model          |  |  |  |
| Uncacheable<br>(UC)                                | 0                      | No                                  | No                     | No                             | Strong Ordering                   |  |  |  |
| Write Combining<br>(WC)                            | 1                      | No                                  | No                     | Yes                            | Weak Ordering                     |  |  |  |
| Write-through<br>(WT)                              | 4                      | Yes                                 | No                     | Yes                            | Speculative<br>Processor Ordering |  |  |  |
| Write-protected (WP)                               | 5                      | Yes for reads,<br>no for writes     | No                     | Yes                            | Speculative<br>Processor Ordering |  |  |  |
| Writeback (WB)                                     | 6                      | Yes                                 | Yes                    | Yes                            | Speculative<br>Processor Ordering |  |  |  |
| Reserved<br>Encodings*                             | 2, 3,<br>7 through 255 |                                     |                        |                                |                                   |  |  |  |

### NOTE:

- \* Using these encoding result in a general-protection exception (#GP) being generated.
  - Register (Pentium+) zur Einstellung des Cache-Verhaltens
  - Vorsicht mit aggressiven Optimierungen. . .

### SMP: Windows NT Benchmarks






- fast kein Gewinn für die BAPCo
- Verwaltungsoverhead ~ 10%
- 3D-Studio Max doppelte Perf.

PC-Technologie | SS 2001 | 18.214

### SMP: Quake3, Linux make

| Mainboard Frazessoren |                            |                    |                 |                  |                       | Grafiktorie Gefaire,<br>32 MByle DDR-SDRAM |                       |  |
|-----------------------|----------------------------|--------------------|-----------------|------------------|-----------------------|--|-----------------------|--|
|                       |                            |                    |                 | Demo001, fastest | Demo001, high quality | Demo001, fastest                           | Demo001, high quality |  |
|                       |                            |                    |                 | beser in         | besser#-              | besser p                                   | bever#                |  |
| Asus P2B-D            | 1 × 800 MHz                | 1 × 128 MByte DIMM | Win 2000, 5.22  | 98,3             | 45,2                  | 119,5                                      | 94,4                  |  |
| Asus P2B-D            | $2 \times 800 \text{ MHz}$ | 1 x 128 MByte DIMM | Win 2000, 5.22  | 139,3            | 45,1                  | 130,7                                      | 78,4                  |  |
| Intel OR840           | 1 × 800 MHz                | 2 × 128 MByte RIMM | Win 98 SE, 3.68 | 104.5            | 48.9                  | 128.4                                      | 98.1                  |  |
| Intel OR840           | 1 × 800 MHz                | 2 × 128 MByte RIMM | Win 2000, 5.22  | 106.2            | 45.3                  | 131.4                                      | 98.7                  |  |
| Intel OR840           | 2 × 800 MHz                | 2 × 128 MByte RIMM | Win 2000, 5.22  | 161.2            | 45.1                  | 149.8                                      | 81.4                  |  |



- Nutzen nur für geeignete Apps.
- evtl. seltsame Effekte (Quake)
- beträchtlicher OS-Overhead (in Win2K, Linux 2.4 besser)
- gut für Server-Aufgaben siehe Compaq "Piranha"

Exkurs: ASCI-Red · 75

### ASCI: Motivation

"Accelerated Strategic Computing Initiative", DOE seit ~1996

- Überalterung der Kernwaffenbestände
- Simulation notwendig wegen Teststopp-Verträgen ...
- und außerdem die "grand challenge" Anwendungen (QM, Wettervorhersage, finite-elements, ...)
- => Realisierung mehrerer Prototypen-Rechner für 1 TFlop
- => Bau eines 100 TFlops Rechners bis ca. 2002

"option red" Intel, Sandia NL 9400 Prozessoren (PentiumPro/200), PC-Standardkomponenten


IBM, LLNL "pacific blue"

"mountain blue" SGI, Los Alamos NL


[www.sandia.gov/ASCI/]

PC-Technologie | SS 2001 | 18.214

# ASCI: Roadmap



### ASCI red: (Intel 1997)




9216 P6-CPUs 594 GB RAM 1 TB Disk 1.0GB/s I/O 1.8 TFLOPS

PC-Technologie | SS 2001 | 18.214

# ASCI red: Photo



### ASCI red: Architektur




Topologie: Netz mit 38 \* 32 \* 2 compute nodes

Figure 5: Logical System Block Diagram for the ASCI Option Red Supercomputer. This system uses a split-plane mesh topology and has 4 partitions: System, Service, I/O and Compute. Two different kinds of node boards are used and described in the text: the Eagle node and the Kestrel node. The operators console (the SFS station) is connected to mitspendent etherant network that its together path any paper boards conseads card cage.

PC-Technologie | SS 2001 | 18.214

# ASCI red: "compute node"



2 Nodes mit je 2 PentiumPro/200, i82453 Chipsatz, 128 MB / node

Figure 3: The ASCI Option Red supercomputer Kestrel Board. This board includes two compute nodes chained together through their NIC's. One of the NIC's connects to the MRC on the backplane through the ICF Link.

### ASCI red: I/O-Node




Figure 2: The ASCI Option Red Supercomputer I/O and system Node (Eagle Board). The NIC connects to the MRC on the backplane through the ICF Link.

PC-Technologie | SS 2001 | 18.214

# ASCI red: "interconnection node"




Figure 4: ASCI Option Red Supercomputer 2 Plane Interconnection Facility (ICF). Bandwidth figures are given for NIC-MRC and MRC-MRC communication. Bi-directional bandwidths are given on the left side of the figure while directional bandwidths are given on the night side. In both cases, sustainable (as opposed to peak) numbers are given in parentheses.

# ASCI red: Performance

200 MHZ PentiumPro: 200 MFLOPs peak9200x: 1.8 TFLOPs peak

- Weltrekord am 07.12.1996: 1 TFLOP erreicht
  - handoptimierter Assemblercode
  - handoptimierter Algorithmus (LRU blocked, pivoting)
  - Maschine 80% vollständig => ca. 140 MFLOPs/node
  - 75% der Maximalleistung erreicht (!)

Speicherlimitierte Programme
 Compilierte Programme
 20 MFLOPs / node
 20 .. 80 MFLOPs / node

- 640 Disks, 1540 Netzteile, 616 ICF-Backplanes . . .
- MTBF > 50 hours (bzw. 97% nodes aktiv für > 4 Wochen)

[Intel ITJ Q1/98]

PC-Technologie | SS 2001 | 18.214

Leerseite

Leerseite

PC-Technologie

Leerseite

PC-Technologie

PC-Technologie

# Bus: Agenda


- Motivation f
  ür Busse
- ISA-Bus im PC/XT und PC/AT
- ISA Plug and Play
- EISA, MCA, VLB
- PCI-Bus
- AGP

PC-Technologie | SS 2001 | 18.214


### Bus: Motivation

Komponenten direkt verbinden:

- viele Signale
- irreguläre Struktur



### Bus:



- n-Signale plus Steuersignale
- erfordert Arbitrierung

### Bus: Literatur

• allgemein, ISA:

Tanenbaum, Computerarchitektur

Hans Peter Messmer, PC-Hardwarebuch


www.ieee.org IEEE Standards, z.B. VME-Bus, ISA-Bus, ...

PCI und AGP:

developer.intel.com
www.pcisig.org
www.webopedia.com/TERM/P/PCI.html
www.techfest.com/hardware/
www.pcguide.org/ref/mbsys/buses/

PC-Technologie | SS 2001 | 18.214

### Bus: Timeline



PC-Technologie | SS 2001 | 18.214

Datenübertragung

Datenrate, Bandbreite

• Anzahl der Geräte

Arbitrierung

Speicherzugriff vs. messages


seriell / parallel (#bits)

# bit / sec.

# master, # slave

single / multi master

round-robin, ...



PC-Technologie | SS 2001 | 18.214

# Bus: Peripherie

| Anforderungen:                               | Bytes / sec.  | Anschluss an:  |
|--|---------------|----------------|
| <ul> <li>Speicher (PC800)</li> </ul>         | 1.600.000.000 | separat        |
| • 3D (AGPx4)                                 | 1.000.000.000 | AGP / PCI      |
| <ul> <li>Video (800x600x16bx50)</li> </ul>   | 48.000.000    | AGP / PCI      |
| <ul> <li>Festplatte</li> </ul>               | 20.000.000    | PCI (IDE/SCSI) |
| <ul> <li>Netzwerk (100TP)</li> </ul>         | 10.000.000    | PCI            |
| <ul> <li>Audio (Synth 64x48Kx24b)</li> </ul> | 9.000.000     | PCI            |
| <ul> <li>Audio (CD: 2x44Kx16b)</li> </ul>    | 176.000       | PCI / ISA      |
| <ul><li>Floppy</li></ul>                     | 100.000       | ISA            |
| <ul><li>Modem</li></ul>                      | > 10.000      | ISA / USB      |
| <ul> <li>Terminal (25x80 Zeichen)</li> </ul> | 2.000         | USB / ser.     |
| Maus   | 150           | USB / ser.     |
| Tastatur                                     | < 20          | USB / ser.     |
|  |               |                |

=> Hierarchie von Bussen

Leerseite


PC-Technologie

Leerseite

PC-Technologie | SS 2001 | 18.214

PC-Technologie

### ISA: PC/XT



- x86 mit diversen Support-Chips
- ein gemeinsamer Bus für alle Komponenten

PC-Technologie | SS 2001 | 18.214

### ISA: PC/XT Eigenschaften


### Original-IBM PC:

• Intel 8088, 4.77 MHz

(Turbo-Versionen bis 10 MHz)


- real-mode, 1 MB Adressraum
- nutzt alle verfügbaren Support-Chips
- ein gemeinsamer Bus
- 20 bit Adressen (1MB), 8 bit Daten, diverse Steuerleitungen
- RAM / ROM mit am zentralen Bus
- RAM-Refresh über Timer und DMA
- 8 Interrupt-Quellen, 3 DMA-Kanäle frei
- weitere Peripherie (Grafik!) über Slots
- nur CPU und DMA als Busmaster

# ISA: PC/XT Slot / Signale



PC-Technologie | SS 2001 | 18.214

### ISA: PC/AT




- 286 mit passenden Support-Chips
- gemeinsamer Bus, 8/16-bit Transfers

### ISA: PC/AT Eigenschaften

- 80286/80287-Prozessor, plus passende Support-Chips
- 16-bit Daten, 24-bit Adressen
- real-mode oder protected-mode
- neue Slots, abwärtskompatibel für 8-bit XT-Karten
- eingeschränktes Busmastering möglich
- max. Bustakt 8.33 MHz ("ISA Standard")
- 15 Interrupt-Kanäle
- insgesamt 7 DMA-Kanäle, davon 4x 8-bit, 3x 16-bit

PC-Technologie | SS 2001 | 18.214

# ISA: PC/AT Slot / Signale



AT-Bus: XT-Bus + 36 neue Kontakte
XT Karten passen weiterhin


obere 8 Datenleitungen SD08..SD15 weitere Adressleitungen neue DMA/IRQ-Leitungen

0WS (B8): 0 Wartezyklen nötig
REF (B19): Speicherrefresh (dack0)
SBHE: system bus high enable

IRQ1x: Interrupt-Inputs


DRQ/DACK: DMA request / acknoledge
Master: Busmaster-Anforderugn
SMEM/MEM: Zugriffe 0..1M, 1M ..16M

# ISA: PC/AT read/write, 0 wait




PC-Technologie | SS 2001 | 18.214

### ISA: PC/AT read/write




# PC-Technologic

# *ISA: PC/AT* read/write (ready)




PC-Technologie | SS 2001 | 18.214

### ISA: PC/AT DMA-Zyklen



### ISA: PC/AT Busmaster-Zyklen



PC-Technologie | SS 2001 | 18.214

Leerseite

PC-Technologie

### *ISA:* Plug and Play

- ISA-Karten benutzerkonfiguriert: Jumper
- viele Hersteller, keine einheitliche Konfiguration
- beschränkte Ressourcen (I/O, IRQ, DMA)
- => häufig Probleme durch Konflikte
- => Abhilfe durch Autokonfiguration der Karten

### Plug and Play ISA Specification:

- automatische Erkennung von PnP-Karten
- Konfiguration durch PnP-BIOS und PnP-OS (=Windows 9x)
- entwickelt von Microsoft und Intel, 1993-1994

www.roestock.demon.co.uk/isapnptools/ www.microsoft.com/hwdev/respec/pnpspecs.htm

PC-Technologie | SS 2001 | 18.214

### ISA: Plug and Play

### essentielle Funktionen des ISA-PnP:

• Erkennung der PnP-Karten (isolate)


Auslesen der Konfigurationsdaten (identify)

- Setzen gültiger Konfigurationsdaten
- Laden geeigneter Kartentreiber

### Vorteile:

- PnP-Karten sind kompatibel zu alten ISA-Karten
- keine Änderung des PCs / Motherboards notwendig
- System voll autokonfigurierbar, solange nur PnP-Karten
- "ease of use for the end user"

### ISA: Plug and Play: Sequenz



PC-Technologie | SS 2001 | 18.214

### PnP: I/O-Ports

Three 8-bit ports are used by the software to access the configuration space on each Plug and Play ISA card. The ports are listed in table 1. The configuration space is implemented as a set of 8-bit registers. These registers are used by the Plug and Play software to issue commands, check status, access the resource data information, and configure the Plug and Play hardware.

The ports have been chosen so as to avoid conflicts in the installed base of ISA functions, while at the same time minimizing the number of ports needed in the ISA I/O space.

Table 1. Auto-configuration Ports

| Port Name  | Location                              | Туре       |
|------------|---------------------------------------|------------|
| ADDRESS    | 0x0279 (Printer status port)          | Write-only |
| WRITE_DATA | 0x0A79 (Printer status port + 0x0800) | Write-only |
| READ_DATA  | Relocatable in range 0x0203 to 0x03FF | Read-only  |

The ADDRESS and WRITE\_DATA ports are located at fixed addresses. The WRITE\_DATA port is located at an address alias of the ADDRESS port. All three auto-configuration ports use a 12-bit ISA address decode.

The READ\_DATA port is relocatable within the I/O range from 0x0203h to 0x03FFh. This is the only readable auto-configuration port.

### ISA: Plug and Play Isolate

Isolate: Erkennen der PnP-Karten auf dem ISA-Bus

• drei I/O-Adressen: ADDRESS 0x0279 write

WRITE\_DATA 0x0A79 write
READ DATA 0x0203..0x03FF read

• initiation: write 0x00, 0x00

write initiation key (LFSR)

isolation: repeat

isolate one card


if (ISA conflict) relocate READ\_DATA

until (no more cards found)

identify

PC-Technologie | SS 2001 | 18.214

### PnP: Isolation-Protocol



### 3.3.2. Software Protocol

Software-Protocol

The Plug and Play software sends the initiation key to all Plug and Play cards to place them into configuration mode. The software is then ready to perform the isolation protocol.

The Plug and Play software generates 72 pairs of I/O read cycles from the READ\_DATA port. The software checks the data returned from each pair of I/O reads for the 0x55 and 0xAA driven by the hardware. If both 0x55 and 0xAA are read back, then the software assumes that the hardware had a "1" bit in that position. All other results are assumed to be a "0."

During the first 64 bits, software generates a checksum using the received data. The checksum is compared with the checksum read back in the last 8 bits of the sequence.

There are two other special considerations for the software protocol. During an iteration, it is possible that the 0x55 and 0xAA combination is never detected. It is also possible that the checksum does not match. If either of these cases occur on the first iteration, it must be assumed that the READ\_DATA port is in conflict. If a conflict is detected, then the READ\_DATA port is relocated. The above process is repeated until a non-conflicting location for the READ\_DATA port is found. The entire range between 0x200 and 0x3FF is available, however in practice it is expected that only a few locations will be tried before software determines that no Plug and Play cards are present.

During subsequent iterations, the occurrence of either of these two special cases should be interpreted as the absence of any further Plug and Play cards (i.e. the last card was found in the previous iteration). This terminates the isolation protocol.

### PnP: Hardware-Protocol

### 3.3.1. Hardware Protocol

The isolation protocol can be invoked by the Plug and Play software at any time. The initiation key, described earlier, puts all cards into configuration mode. The hardware on each card expects 72 pairs of I/O read accesses to the READ\_DATA port. The card's response to these reads depends on the value of each bit of the serial identifier which is being examined one bit at a time, in the sequence shown in figure 5.

If the current bit of the serial identifier is a  $_{\rm a}$ 1", then the card will drive the data bus to 0x55 to complete the first 1/O read cycle. If the bit is  $_{\rm a}$ 0", then the card puts its data bus driver into high impedance. All cards in high impedance will check the data bus during the 1/O read cycle to sense if another card is driving D[1.0] to  $_{\rm a}$ 01." During the second 1/O read, the card(s) that drove the 0x55, will now drive a DxAA. All high impedance cards will check the data bus to sense if another card is driving D[1.0] to  $_{\rm a}$ 10."

If a high impedance card sensed another card driving the data bus with the appropriate data during both cycles, then that card ceases to participate in the current iteration of card isolation. Such cards, which lose out, will participate in future iterations of the isolation protocol.

NOTE: During each read cycle, the Plug and Play hardware drives the entire 8-bit data bus, but only checks the lower 2 bits.

If a card was driving the bus or if the card was in high impedance and did not sense another card driving the bus, then it should prepare for the next pair of 1/O reads. The card shifts the serial identifier by one bit and uses the shifted bit to decide its response.

The above sequence is repeated for the entire 72-bit serial identifier.

At the end of this process, one card remains. This card is assigned a handle referred to as the Card Select Number (CSN) that will be used later to select the card. Cards which have been assigned a CSN will not participate in subsequent iterations of the isolation protocol. Cards must be assigned a CSN before they will respond to the other commands defined in the specification.

PC-Technologie | SS 2001 | 18.214

*PnP*:

### PnP: Architektur der Steckkarten




Figure 3. Logic Flow for Auto-configuration

- diverse Konfigurationsregister, spezielles LFSR
- ansonsten "normale" ISA-Karte

PC-Technologie | SS 2001 | 18.214

# PnP: Configuration space




Figure 7. Serial Identifier and Resource Data

• Details siehe ISAPNP-Spezification

Leerseite

PC-Technologie

Leerseite

PC-Technologie | SS 2001 | 18.214

PC-Technologie

### PCI: Motivation

### ISA-Bus:

- zu langsam f
  ür Video und 3D
- Autokonfiguration problematisch
- kein effizientes Busmastering
- => neuer Bus erforderlich
- => aber Platzbedarf und Kosten ähnlich wie ISA

PCI: "Peripheral Component Interconnect", 1992:


- 32-bit Bus mit Option auf 64-bit
- Bandbreite 132 MB/sec @ 33 MHz
- weitgehende Autokonfiguration
- entwickelt, patentiert, freigegeben von Intel
- PCI Special Interest Group, www.pcisig.org

PC-Technologie | SS 2001 | 18.214

# PCI: Übersicht


- universelles Bussystem
- ausreichend schnell für fast alle Anwendungen
- diverse Varianten (33/66 MHz, 32/64 Bit, 3.3/5 V, PCI-X)
- volle Autokonfiguration aller Devices
- flexibles Busmaster- und Interrupt-Konzept
- Burst-Transfers f
  ür hohe Bandbreite
- kaskadierbar über PCI-PCI-Bridges
- seit ca. 1994 in allen PC-Chipsätzen integriert
- teilweise direkt als Prozessorkomponente, etwa UltraSPARC IIi
- erstaunlicher Markterfolg, über 800 Hersteller
- hat fast alle proprietären Busse verdrängt
- eingeführt 1992, Version 2.0 seit 1993, derzeit 2.1

### PCI: Hierarchie mit mehreren Bussen



PC-Technologie | SS 2001 | 18.214

### PCI: Signale




• A/D multiplex, insgesamt 120 / 184 Pins

PC-Technologie | SS 2001 | 18.214

### *PCI*: Takt

Taktfrequenz:


33 MHz (Standard) / 66 MHz (Option)



- jeweils ein Takt für Adress/Daten/Wait-Zyklus
- niedrigere Frequenzen sind erlaubt
- PC-Motherboards: PCI-Takt meistens an Systemtakt gekoppelt
- Übertakten problematisch

PC-Technologie | SS 2001 | 18.214

### PCI: "reflected waves"



- nutzt Reflektionen am Ende des Busses ...
- Platinenlayout kritisch, kurze Leitungen
- besondere Eingangsschaltungen in den PCI-Geräten
- kein statischer Stromverbrauch (anders als SCSI)

### *PCI*: Stecker

Varianten:

3.3V / 5V Signale 33 MHz / 66 MHz 32 Bit / 64 Bit

Position des Stegs im Stecker Signal M66EN auf GND/VCC einfacher / langer Stecker



PCI, 5V, 32 bit


PCI, 5V, 64 bit

ISA, 16 bit

- 66 MHz nur dann, wenn alle Karten es erlauben
- narrensicher

PC-Technologie | SS 2001 | 18.214

### *PCI*: Transfer



- FRAME signaliert Start und Ende eines Transfers
- je ein Warte-Takt (\$) zur Umschaltung Read/Write
- Transfer beendet wenn TRDY & IRDY

PC-Technologie | SS 2001 | 18.214

### PCI: Befehle / Transfers


| C/BE | 3 | 2 | 1 | 0 |   |
|------|---|---|---|---|---|
|      | 0 | 0 | 0 | 0 | Interrupt Acknowledge                                 |
|      | 0 | 0 | 0 | 1 | Special Cycle (broadcast, data contains message type) |
|      | 0 | 0 | 1 | 0 | I/O Read  |
|      | 0 | 0 | 1 | 1 | I/O Write   |
|      | 0 | 1 | 0 | 0 | reserved  |
|      | 0 | 1 | 0 | 1 | reserved  |
|      | 0 | 1 | 1 | 0 | Memory Read   |
|      | 0 | 1 | 1 | 1 | Memory Write  |
|      | 1 | 0 | 0 | 0 | reserved  |
|      | 1 | 0 | 0 | 1 | reserved  |
|      | 1 | 0 | 1 | 0 | Configuration Read                                    |
|      | 1 | 0 | 1 | 1 | Configuration Write                                   |
|      | 1 | 1 | 0 | 0 | Memory Read Multiple                                  |
|      | 1 | 1 | 0 | 1 | Dual Address Cycle                                    |
|      | 1 | 1 | 1 | 0 | Memory Read Line                                      |
|      | 1 | 1 | 1 | 1 | Memory Write And Invalidate                           |

• I/O: Byte-Adressen, keine Bedingungen (Nebenwirkungen)

Memory: 4-Byte Adressen, Lesen liefert zuletzt geschriebenen Wert

PC-Technologie | SS 2001 | 18.214

### PCI: Arbitrierung



- ein zentraler Arbiter (normalerweise im Chipsatz)
- Anforderung mit REQ, Erlaubnis mit GNT
- gilt für eine Transaktion beliebiger Burst-Länge
- Arbiter kann GNT entziehen, um Transaktion zu beenden

### PCI: PCI-BIOS

- PCI definiert auch Standard-Programmierschnittstelle
- als Menge von x86 Software-Interrupts
- als "Gast" (Erweiterung) des Uhren-Interrupts 1Ah
- PCI 2.1 definiert 12 Funktionen, Übergabe per AL-Register

```
boolean PCI_BIOS_Present() {
  int AX = 0xB101; // "magic" PCI 2.1 defined function number
  interrrupt( 0x1A );
  boolean pci_bios_present = (AH==0) && (DX==0x4350);
  int number_of_busses = CL;
  int pci_version = BX;
  int config_version = AL;

return pci_bios_present;
}
```

### PCI: PCI-BIOS Funktionen

- PCI definiert auch Standard-Programmierschnittstelle
- Beispielprogramme (Turbo-Pascal) z.B. in [ct 02-96-266ff]

```
PCI_BIOS_present

find_PCI_device

find_PCI_class_code

generate_special_cycle (shutdown, halt, x86)

read_configuration_xxx

write_configuration_xxx

get_PCI_interrupt_routing_options

set_PCI_IRQ
. . . .
```

# PCI · 8

### PCI: Configuration Space


|             |   |                  |                |            | mandatory |  |
|-------------|---|------------------|----------------|------------|-----------|--|
| 63          | 32  | 31               |                | 0          |           |  |
| DEVICE      | E ID  | VENDOR ID        |                | 00h        |           |  |
| STATUS re   | gister  | COMMAND register |                | 04h        |           |  |
| class o     | ode   |                  | revision ID    | 08h        |           |  |
| reserved    | reserved header type prim. latency timer cach |                  |                |            |           |  |
|             | base ad                                       | ldress 0         |                | 0ch<br>10h |           |  |
|             | base address 1                                |                  |                |            |           |  |
|             | base address 2                                |                  |                |            |           |  |
|             | base address 3                                |                  |                |            |           |  |
|             | base ad                                       | ldress 4         |                | 1ch<br>20h |           |  |
|             | base ad                                       | ldress 5         |                | 24h        |           |  |
|             | cardbus C                                     | IS pointer       |                | 28h        |           |  |
| subsyste    | em ID   | subsystem        | vendor ID      | 2ch        |           |  |
|             | expansion ROM base address                    |                  |                |            |           |  |
|             | rese  | rved             |                | 30h<br>34h |           |  |
|             | rese  | rved             |                | 38h        |           |  |
| max latency | min GNT                                       | interrupt pin    | interrupt line | 3ch        |           |  |

256 Byte (64 DWORD) Configuration Space pro PCI Gerät:

- eindeutige Hersteller / Geräte-ID
- Status- und Befehlsregister
- Identifikation der Karten erlaubt Autokonfiguration

PC-Technologie | SS 2001 | 18.214

### PCI: Interrupts



- Chipsatz setzt INTA .. INTD auf IRQxx um
- jede Karte darf alle Interrupts benutzen

### Interrupt-Handler "chaining"

- Handler sucht nach auslösendem Gerät
- nicht immer perfekt implementiert :-(
- oft nur INTA benutzt: "krumme" Verdrahtung = weniger Konflikte
- manchmal hilft "Karten umstecken"

### PCI: Interrupt Chaining

```
/* irg handler with irg chaining - from AMCC S5933 databook */
void interrupt handler ( void )
 byte status;
 /* read AMCC S5933 chip status */
 status = inportb( REG_BASE_ADDR + AMCC_REG_INTCSR + 2 );
 if ((status & ANY_S5933_INT) != 0) { /* handle interrupt */
   /* disable bus mastering */
   outportb ( REG_BASE_ADDR + AMCC_REG_MCSR+1, 0x11 );
   /* identify interrupt source(s) */
   if ((status & READ_TC_INT) != 0)
      /* read TC interrupt code goes here */
   if ((status & WRITE_TC_INT) != 0)
      /* write TC interrupt code goes here */
   /* clear interrupt enables */
   outportb( REG_BASE_ADDR + AMCC_REG_INTCSR+1, 0 );
   outportb ( REG_BASE_ADDR + AMCC_REG_INTCSR+2, status );
 else { /* not an $5933 interrupt, dispatch to next handler */
   chain intr( oldhandler );
 /* end of interrupt handler: clear in-service bits */
 outportb( 0x20, 0x60|(interrupt_line&0x07));
```


PC-Technologie | SS 2001 | 18.214

### AGP:

### "Accelerated Graphics Port"

- basiert auf der 66 MHz PCI-Spezifikation
- nur zwei Geräte, Punkt-zu-Punkt Verbindung statt Bus
- pipeline-read/write Zugriffe
- daher keine Blockierung wegen Speicherlatenz
- spez. Transfermodi (Direktzugriff auf Hauptspeicher)
- separate Daten/Adressleitungen (sideband addressing)
- AGP 1x Transfers wie PCI-66
- AGP 2x "double data rate" Transfers
- AGP 4x niedrigere Spannungen, vierfache Datenrate Bandbreite bis 1 GB/s
- developer.intel.com

# AGP: Konzept



- Chipsatz unterstützt sowohl AGP als auch PCI
- spezielle AGP-Transfers f
  ür Direktzugriff auf Hauptspeicher
- dazu Adressumsetzung im Chipsatz
- sehr komplizierte Details (siehe AGP specification)

PC-Technologie | SS 2001 | 18.214

# AGP: vs. PCI



- PCI-Bus erlaubt keine "split-transactions":
- jede Transaktion muß Latenzzeiten voll abwarten
- AGP definiert Dutzende spezieller Transfermodi
- Hostrechner oder Graphikkarte als Initiator
- split-transactions zum Verdecken der Speicher-Latenzzeiten

# AGP: AGP-4x Transfer




Figure 3-31: 4x Read Data - No Delay

PC-Technologie | SS 2001 | 18.214


# AGP: Performance, vs. PCI

|                              | 3D Mark99<br>MAX, Racing | 3D Mark99<br>MAX, 1st Person | Expendable/16 | Expendable/32   | Quake II,<br>Crusher / 16 | Quake II,<br>Crusher /32 | Quake 3,<br>q3demo1 /16 | Quake 3,<br>q3demo1 /32 |
|------------------------------|--------------------------|------------------------------|---------------|-----------------|---------------------------|--------------------------|-------------------------|-------------------------|
|                              | beser >                  | besser >                     | besser 🕨      | besser <b>»</b> | besser)•                  | beser 🕨                  | besser 🏲                | beser≱                  |
| INT-PCI-Grafik               | 38                       | 44                           | 35            | <b>2</b> 0      | 27                        | 21                       | <b>18</b>               | <b>1</b> 4              |
| TNT-AGP-Grafik               | 42                       | 46                           | 35            | 23              | 31                        | 23                       | 21                      | <b>1</b> 4              |
| INT2-PCI-Grafik              | 50                       | 45                           | 45            | 39              | 36                        | 29                       | 33                      | 25                      |
| INT2-AGP-Grafik <sup>T</sup> | 50                       | 44                           | 45            | 39              | 36                        | _2                       | _2                      | _2                      |
| Alle Tests liefen unter      |                          |                              |               |                 |                           |                          |                         |                         |

- achtfache Bandbreite von AGP4x gegenüber Standard-PCI
- Texturdaten im Hauptspeicher möglich
- wird aber von aktuellen Apps/Spielen noch nicht genutzt
- Vorteile nur bei Benchmarks / großen Texturen

### Serielle Busse: Agenda

- Motivation f
  ür serielle Busse
- USB Architektur
- USB Treiber
- IEEE 1394 (FireWire)





PC-Technologie | SS 2001 | 18.214

### Serielle Busse: Motivation

### warum neue Busse?

- Schnittstellengewirr des "legacy"-PC
- Überwinden der lästigen IRQ/DMA/IO Resourcenkonflikte
- Autokonfiguration
- Hot-Plugging
- Plattformunabhängige Standards (PC/Audio/Video/...)

### warum serielle Busse?

- so billig wie möglich, nicht schneller als nötig
- möglichst lange Kabel
- Probleme mit Übersprechen/Skew bei paralleler Übertragung
- Chips sind billig, Kupfer ist teuer
   NE2000-Karte ca. DM 20.00, U2W-SCSI Kabel DM 300.00

### Serielle Busse: Literatur

www.usb.org

developer.intel.com

www.microsoft.com/hwdev/usb/

Kelm (Hrsg). USB, Universal Serial Bus, Franzis Verlag, 1999

usb.sourceforge.net (USB for Linux homepage)
www.emsys.de/usb (Hardware-Übersicht)

Don Anderson Universal Serial Bus System Architecture, MindShare, 1997

www.mindshare.com

www.1394.org

www.microsoft.com/hwdev/1394

www.firewire.org (=www.apple.com) www.apple.com/firewire/firewireproducts.html

Don Anderson FireWire System Architecture, MindShare, 1999

1394.sourceforge.net (FireWire for Linux)
Mike Teener, 1394 overview www.zayante.com

PC-Technologie | SS 2001 | 18.214

Serielle Busse: USB vs. 1394

welcher Bus für welche Anwendung?

(Microsoft unterstützt beide)

• USB: ausgerichtet auf PC und PC-Peripherie

Single-Master-Architektur

• FireWire: eigenständige Multimediageräte

Audio/Video-Protokolle etabliert kein PC als Master notwenig

| Bus       | Geschwindigkeit | Host-Komplexität  | Peripherie-Komp.  |
|-----------|-----------------|-------------------|-------------------|
| IEEE 1394 | 400 Mb/sec.     | 12000-20000 gates | 5000 - 7000 gates |
| USB 1.1   | 12 Mb/sec       | 10000 gates       | 2500 - 3000 gates |

### USB:

entwickelt seit ~1990 von


- Compag DEC IBM Intel Microsoft NEC Northern Telecom
- große Ähnlichkeit zu Apples FireWire/IEEE 1394
- aber Ausrichtung auf PC und PC-Peripherie
- serieller, billiger Bus, bis zu 127 Geräte
- low/full speed mit 1.5 Mb/s und 12 Mb/s
- volle Autokonfiguration mit Hot-Plugging
- Geräte identifizieren sich für das Betriebssystem
- isochrone Transfers f
  ür Media-Processing

USB 1.0 Q1 / 1996USB 1.1 Q3 / 1998

• USB 2.0 Q1 / 2000 (480 Mb/s)

PC-Technologie | SS 2001 | 18.214

# USB: Intel IDF Demo



- 1996 nur wenige Geräte verfügbar
- seit HX/PIIX3 in jedem Intel Chipsatz
- mittlerweile etabliert
- Gerätevielfalt

### USB: Ziele

preisgünstig (Stecker/Kabel/ASICs)
 einheitliche Stecker und Kabel (4 Pins, Typ A/B, max. 5m)
 unverwechselbare Stecker (Hub Typ A, Client Typ B)
 sehr viele Geräte (max. 127 Geräte)

Hot-Plugging (Anstecken im Betrieb)
 zwei Geschwindigkeiten (1.5 Mb/s und 12 Mb/s)
 flexible Datenübertragung (4 Transferarten)

Stromversorgung über das Kabel (5V, max. 500 mA)
 benötigt keine ISA-Ressourcen (IRQ/DMA/IO-Ports)
 Schlafzustand der Geräte (suspend nach 3 msec.)

USB 2.0 deutlich schneller (bis 480 Mb/s)

PC-Technologie | SS 2001 | 18.214

### USB: Gerätespektrum...

bisherige Schnittstelle:
Tastaturen, Mäuse (PS/2, seriell)
Joysticks, Gamepads (force feedback) (gameport)

Monitore mit integrierten Hubs

Drucker, Scanner (SCSI/parallel)
Digitalkameras (seriell)

Modems, ISDN-Adapter, USB-Netze (seriell)
 Wechselplatten, CDROM, ... (SCSI/parallel)

Audio-Geräte (analog audio in/out)
MIDI-Geräte (Tonstudios) (seriell)
Kopierschutz-Adapter (seriell/parallel)

• ...

- - -


PC-Technologie | SS 2001 | 18.214

### *USB:* Aufgaben der Host-SW:

- detect attachment and removal of USB devices
- managing control flow between host and USB devices
- managing data flow between host and USB devices
- · collecting status and activity statistics
- providing power to attached USB devices
- · device enumeration and configuration
- isochronous data transfers
- asynchronous data transfers
- power management
- · device and bus management information

PC-Technologie | SS 2001 | 18.214

### USB: Architektur




physikalische Struktur:

Baum, Host an der Wurzel

logische Topologie:

Stern, Host steuert alles

# USB: Software-Architektur



USB-Device-Driver

• USB-Driver

Host-Controller-Driver


Client Requests -> IO request packets

IRPs -> Transactions

Frame List, Scheduling

PC-Technologie | SS 2001 | 18.214

### USB: Host-Controller und Root-Hub



- alle USB-Transfers unter Kontrolle der Host-Software
- Varianten: Open/Universal-HC
- Erzeugen der Bus-Transaktionen
- Abfolge der Transaktionen (Scheduling)
- De-/Serialisierung der Daten
- Steuerung der Stromzufuhr
- Freischalten/Sperren der Ports
- Dis-/Connect-Erkennung
- Status-Verwaltung der Ports

### USB: Transferarten

### vier separate Datentransfers:

• Control-Transfer Host sendet Befehle an die Clients

10% Bandbreite garantiert

Interrupt-Transfer
 Host fragt Clients nacheinander per Polling

ob "Interrupt"-Ereignisse vorliegen

Bulk-Transfer eigentliche Datenübertragung ohne

Latenz / Echtzeitanforderungen

• Isochronous-Transfer Datenübertragung mit garantierter

Latenz / Bandbreite, etwa für Audiodaten.


90% Bandbreite für Interrupt/Isochron. Bulk-Transfers nur wenn Bus frei


PC-Technologie | SS 2001 | 18.214

### USB: Pipe / Endpoint


### USB-"Pipe" :=


- einzelner logischer Datenkanal
- als Verbindung zwischen Endpoints an Root und "Function"
- bis zu 16 Endpoints pro Function
- Adressierung: 7-bit Function-ID, 4-bit EP-ID, Richtung
- Endpoints werden im Device-Deskriptor definiert
- EP0 ist immer Control






### USB: Kabel und Stecker






- möglichst billige Kabel / mit Stromversorgung
- max. 30 nsec. Laufzeit pro Kabelsegment
- Kabellängen von 0.8 .. 5.0 m je nach Querschnitt
- Typ A/B-Stecker verhindert Zyklen und Kurzschlüsse
- low-speed Geräte haben festes Kabel (< 3m)




PC-Technologie | SS 2001 | 18.214

### USB: Stecker



### USB: Pegel / Kodierung



- Hin- und Rückrichtung über dieselben Leitungen
- Störsicherheit durch differentielle Signale
- NRZI-Kodierung und Bit-Stuffing


Differential "1": (D+) - (D-) > 200 mVDifferential "0": (D+) - (D-) < -200 mV




PC-Technologie | SS 2001 | 18.214

### USB: NRZI und Bitstuffing


- NRZI-Kodierung ("non return to zero inverted")
- 0-Datenbit: Signalwechsel, 1-Datenbit: kein Signalwechsel



• Bit-Stuffing nach 6 Einsen zur Taktrückgewinnung:



### USB: Connect / Disconnect



kein Gerät am Hub: (D+) 0.0 V, (D-) 0.0 V (2x pulldown)

FS-Gerät am Hub (D+) 3.3 V, (D-) 0.0 V FS-Gerät am Hub (D+) 0.0 V, (D-) 3.3 V

Hub misst (D+)/(D-)
 Connect/Disconnect wird erkannt

PC-Technologie | SS 2001 | 18.214

### USB: J/K-Zustände

Bus inaktiv: (D+)/(D-) nicht aktiv angesteuert:

• FS/LS-Erkennung über die Pullups

• aber unterschiedliche Spannungen

Bus aktiv: Hub oder Function treibt (D+)/(D-)

PS USB Da LS USB Transcolver D. Ls USB Trans

• differentielle Kodierung, kein Unterschied zwischen FS/LS

|            | Zu | stand    | D+   | D-   | differentiell |
|------------|----|----------|------|------|---------------|
| low-speed  | J  | (idle)   | low  | high | 0             |
|            | K  | (resume) | high | low  | 1             |
| full-speed | J  | (idle)   | high | low  | 1             |
|            | K  | (resume) | bow  | high | 0             |

# USB: Synchronisation


Synchronisation von Hub und Functions:

• inaktiver Bus wird nicht getrieben:


• SOP (start of packet)

EOP (end of packet)

RESET




J-Zustand Wechsel in K-Zustand (D+)/(D-) beide  $0, < 2.5 \mu s$ (D+)/(D-) beide  $0, > 2.5 \mu s$ 



PC-Technologie | SS 2001 | 18.214


# USB: Frames und Packets



- 1-ms Zeitabschnitte (=: Frames)
- (12.000 bit/frame FS)
- Frame beginnt mit SOF-Token inkl. 11-bit Frame-Nummer
- Suspend-Mode, wenn keine SOF-Token
- besondere Verwaltung von low-speed Geräten
- SOF-Token:

| SYNC                         | SOF  | Frame # | CRC5 | EOP                   | idle        |
|------------------------------|------|---------|------|-----------------------|-------------|
| 00000001                     | 0xA5 | 0x7EE   | 0x1D | *0*                   | 11964 Takte |
| NRZI: sieben<br>Wertewechsel |      |         |      | (D+)/(D-)<br>beide Nu |             |

### USB: leerer full-speed Bus



PC-Technologie | SS 2001 | 18.214

### USB: Paket-Typen

| PID-Name | PID (30) | PID (hex) | Gruppe    |
|----------|----------|-----------|-----------|
| SOF      | 0101b    | 0xA5      | Token     |
| SETUP    | 1101b    | 0x2D      | Token     |
| IN       | 1001b    | 0x69      | Token     |
| OUT      | 0001b    | 0xE1      | Token     |
| DATA0    | 0011b    | 0xC3      | Daten     |
| DATA1    | 1011b    | 0x4B      | Daten     |
| ACK      | 0010b    | 0xD2      | Handshake |
| NAK      | 1010b    | 0x5A      | Handshake |
| STALL    | 1110b    | 0x1D      | Handshake |
| PRE      | 1100b    | 0x39      | Special   |
|          |          |           |           |

- 10 verschiedene USB Paket-Typen
- PID 7..4 = NOT (PID 3..0)
- Auswahl der Target-Function über Adresse und Endpoint (abhängig vom PID)

# USB: Paket-Beispiele

| SYNC     | SOF   | Frame # | # CRC | 5 EOP |     | Start-of-Frame |
|----------|-------|---------|-------|-------|-----|----------------|
| 00000001 | 0xA5  | 0x7FD   | 0x1F  | *0*   |     |                |
|          |       |         |       |       |     | 1              |
| SYNC     | SETUP | ADDR    | EP    | CRC5  | EOP | Setup-Token    |
| 00000001 | 0x2D  | 0x01    | 0x00  | 0x17  | *0* | ·              |
|          |       |         |       |       |     |                |
| SYNC     | IN    | ADDR    | EP    | CRC5  | EOP | In-Token       |
| 0000001  | 0x69  | 0x03    | 0x01  | 0x07  | *0* |                |
|          |       |         |       |       |     | _              |
| SYNC     | OUT   | ADDR    | EP    | CRC5  | EOP | Out-Token      |

| SYNC    | DATA0 | data                    | CRC16  | EOP |
|---------|-------|-------------------------|--------|-----|
| 0000001 | 0xC3  | 00 11 22 33 44 55 66 77 | 0xCBA8 | *0* |

0x02

0x01

PC-Technologie | SS 2001 | 18.214

00000001

# USB: 3-Phasen Datentransfer

0xE1

0x02

| Token | Sender Token-Phase | Sender Daten-Phase | Sender Handshake-Phase |
|-------|--------------------|--------------------|------------------------|
| SETUP | Host               | Host               | Function               |
| OUT   | Host               | Host               | Function               |
| IN    | Host               | Function           | Host                   |

### Beispiel: Host sendet Daten, Function quittiert (ACK oder NAK)

| PC | idle  | SYNC    | OUT   | ADDR | EP       | CRC5     | EOP   |        |    |
|----|-------|---------|-------|------|----------|----------|-------|--------|----|
|    |       | 0000001 | 0xE1  | 0x02 | 0x02     | 0x01     | **    |        |    |
|    |       |         |       |      |          |          |       |        |    |
| PC | idle  | SYNC    | DATA0 |      | data     |          |       | CRC16  | EO |
|    |       | 0000001 | 0xC3  |      | 00 11 22 | 33 44 55 | 66 77 | 0xCBA8 | ** |
|    |       |         |       |      |          |          |       |        |    |
|    | 1.01. | 0)/1/0  | 401/  | FOR  | 1        |          |       |        |    |

0xD2

00000001

# USB: Datentransfer


| PC        | idle  | SYNC     | SOF   | Fran | ne#                     | CRC5   | EOP |        |     |
|-----------|-------|----------|-------|------|-------------------------|--------|-----|--------|-----|
| PG        | 11966 | 0000001  | 0xA5  | 0x0  | 002                     | 0x15   | :   |        |     |
|           |       |          |       |      |                         |        |     |        |     |
| PC        | idle  | SYNC     | IN    | ADDR | EP                      | CRC5   | EOP |        |     |
|           | 4     | 00000001 | 0x69  | 0x02 | 0x02                    | 0x01   | **  |        |     |
|           |       |          |       |      |                         |        |     |        |     |
| Maus      | idle  | SYNC     | DATA0 |      |                         | data   |     | CRC16  | EOP |
| waus      | 5     | 00000001 | 0xC3  |      | 00 11 22                | 0xCBA8 | **  |        |     |
|           |       |          |       |      | 1                       |        |     |        |     |
| <b>DO</b> | idle  | SYNC     | ACK   | EOP  |                         |        |     |        |     |
| PC        | 3     | 00000001 | 0xD2  | **   |                         |        |     |        |     |
|           |       |          |       |      |                         |        |     |        |     |
| PC        | idle  | SYNC     | SOF   | Fran | Frame #                 |        | EOP |        |     |
| PC        | 11804 | 00000001 | 0xA5  | 0x0  | 0x003                   |        | *   |        |     |
|           |       |          |       |      |                         |        |     |        |     |
| PC        | idle  | SYNC     | IN    | ADDR | EP                      | CRC5   | EOP |        |     |
|           | 4     | 00000001 | 0x69  | 0x02 | 0x02                    | 0x01   | *   |        |     |
|           |       |          |       |      |                         |        |     |        |     |
|           | idle  | SYNC     | DATA1 |      |                         | data   |     | CRC16  | EOP |
| Maus      | 5     | 00000001 | 0x4B  | ε    | 88 99 AA BB CC DD EE FF |        |     | 0x8705 | **  |
|           |       |          |       |      |                         |        |     |        |     |
|           | idle  | SYNC     | ACK   | EOP  |                         |        |     |        |     |
| PC        | 3     | 00000001 | 0xD2  | **   |                         |        |     |        |     |
|           |       |          |       |      |                         |        |     |        |     |

PC-Technologie | SS 2001 | 18.214

### USB: Timeout

Datenübertragung zwischen Sender und Empfänger

- Mindestzeit bis zur Antwort / Handshake des Empfängers ?
- Bus-Turn-Around-Zeit:



- Empfänger hat 7 Takte Zeit für Antwort / Handshake: max. 16 Takte
- Timeout nach 18 Takten

Maus

# USB: Deskriptoren

### Plug and Play:

- Host muß alle USB-Functions identifizieren können
- wie findet der Host die benötigten Treiber?

| => | Deskriptoren:            | Code |                      |
|----|--------------------------|------|----------------------|
| •  | Device Descriptor        | 0x01 |                      |
| •  | Configuration Descriptor | 0x02 | (jeweils eine aktiv) |
| •  | String Descriptor        | 0x03 | (optional)           |
| •  | Interface Descriptor     | 0x04 |                      |
| •  | Endpoint Descriptor      | 0x05 | (FIFO-Größe etc.)    |

Protokoll definiert Transfers zum Auslesen der Deskriptoren

PC-Technologie | SS 2001 | 18.214

# USB: Device Descriptor

| Name               | Offset | Länge | Beschreibung              | Beispielwert |
|--------------------|--------|-------|---------------------------|--------------|
| bLength            | 0      | 1     | Größe in Bytes            | 0x12         |
| bDescriptorType    | 1      | 1     | = Device-Descriptor       | 0x01         |
| bcdUSB             | 2      | 2     | USB-Version (1.0,1,1.2.0) | 0x0001       |
| bDeviceClass       | 4      | 1     | Klassen-Code              | 0x00         |
| bDeviceSubClass    | 5      | 1     | Subklassen-Code           | 0x00         |
| bDeviceProtocol    | 6      | 1     | Protokoll-Code            | 0x00         |
| bMaxPacketSize0    | 7      | 1     | EP0-FIFO in Byte          | 0x08         |
| idVendor           | 8      | 2     | Vendor-ID                 | 0x3C05       |
| idProduct          | 10     | 2     | Produkt-ID (etwa 0x9084)  | 0x9084       |
| bcdDevice          | 12     | 2     | Versions-Nr. (1.02)       | 0x0102       |
| iManufacturer      | 14     | 1     | String-Index für          | 0x01         |
| iProduct           | 15     | 1     | Hersteller / Produkt      | 0x02         |
| iSerialNumber      | 16     | 1     | Seriennummer              | 0x03         |
| bNumConfigurations | 17     | 1     | # Konfigurationen         | 0x01         |

• Vendor-ID wird vom USB Implementers Forum vergeben

# USB: Configuration Descriptor

| Name                | Offset | Länge | Beschreibung                | Beispielwert |
|---------------------|--------|-------|-----------------------------|--------------|
| bLength             | 0      | 1     | Größe in Bytes              | 0x09         |
| bDescriptorType     | 1      | 1     | = Config-Descriptor         | 0x02         |
| wTotalLength        | 2      | 2     | Länge aller Desr. (zB 34)   | 0x0022       |
| bNumInterfaces      | 4      | 1     | Interface pro Konfiguration | 0x01         |
| bConfigurationValue | 5      | 1     | Nummer der Konfiguration    | 0x01         |
| iConfiguration      | 6      | 1     | String-Index                | 0x04         |
| bmAttributes        | 7      | 1     | z.B. Bus-powered, wakeup    | 0xA0         |
| maxPower            | 8      | 1     | in 2 mA Schritten           | 0x32         |

- Host liest Configuration-D. mitsamt allen Interface/Endpoint-D.
- SetConfiguration(0) deaktiviert das Gerät ("unkonfiguriert")
- weitere Datendefinitionen für Interfaces / Endpoints / Strings

PC-Technologie | SS 2001 | 18.214

### USB: Device-States

| • | -          | nicht mit dem Bus verbunden               |
|---|------------|---|
| • | attached   | angeschlossen, Hub benachrichtigt Host    |
| • | powered    | Hub aktiviert Versorgung, noch kein Reset |
| • | default    | nach Reset, Device reagiert an Adresse 0  |
| • | address    | nach SetAdress()                          |
| • | configured | nach SetConfiguration() etc.              |
|   |            | das Gerät kann jetzt benutzt werden       |
| • | suspended  | Stromsparen, wenn 3 ms keine Busaktivität |
|   |            |   |

### USB: Request-Codes

| bRequest          | Code |
|-------------------|------|
| GET_STATUS        | 0    |
| CLEAR_FEATURE     | 1    |
| reserved          | 2    |
| SET_FEATURE       | 3    |
| reserved          | 4    |
| SET_ADDRESS       | 5    |
| GET_DESCRIPTOR    | 6    |
| SET_DESCRIPTOR    | 7    |
| GET_CONFIGURATION | 8    |
| SET_CONFIGURATION | 9    |
| GET_INTERFACE     | 10   |
| SET_INTERFACE     | 11   |
| SYNC_FRAME        | 12   |

- Control-Transfers
- auf EP0 Control-Pipe

PC-Technologie | SS 2001 | 18.214

### USB: Enumeration

Plug and Play erfordert automatische Erkennung aller Geräte:


- 0 Hub erkennt Connect/Disconnect elektrisch
- 1 meldet dies beim n\u00e4chsten Interrupt-Transfer
- 2 Host sendet Standard-Device-Request auf Adresse 0
- 3 Function antwortet mit seinem Device-Descriptor
- 4 Host sendet Reset an das Gerät
- 5 Host sendet SetAddress an das Gerät (noch auf Adresse 0)
- 6 Host fragt vollen Device-Descriptor ab
- 7 Host sucht geeigneten Treiber für Vendor-ID und Product-ID
- 8 Host fragt nach Configuration- und Device-Descriptor
- 9 Host konfiguriert das Gerät

[siehe Kelm: USB S94ff]

### USB: Enumeration-Init


### Erkennung aller Geräte beim Einschalten:

- alle Hub-Downstream-Ports zunächst deaktiviert
- Host sieht nur je ein Gerät pro Root-Hub Port
- Host kann oberstes Gerät konfigurieren
- Downstream-Ports aller Hubs werden nacheinander konfiguriert
- wahlweise Tiefen/Breitensuche



PC-Technologie | SS 2001 | 18.214

### USB: Hub



- Hub-Controller ist eigenständige USB-Function
- Diagramm Downstream-Port-FSM
- Funktionalität zur Ansteuerung von low-speed functions

### USB: Device-Klassen

### USB-Klasse :=

- Gruppe von Geräten/Interfaces mit gemeinsamen Eigenschaften
- z.B. gleiche Datenformate, Kommunikationsverhalten, ...
  - o Human-Interface-Device
  - Audio-Device
  - Communication-Device
  - Printer-Device
  - o Monitor-Device
  - Power-Device
  - Mass-Storage-Device
  - · . . .
- Betriebssystem benötigt nur einen Treiber pro Klasse
- Treibersuche über Device/Config-Descriptor-Infos


PC-Technologie | SS 2001 | 18.214

### USB: Human Interface Device Class

### Human-Interface-Device Class:


- Tastatur, Maus
- Schalter und Regler am PC
- Spielkomponenten wie Joystick, Datenhandschuh, Pedale, ...
- Geräte ohne menschliche Interaktion, aber mit ähnlichen Datenformaten:
   Barcode-Leser, Thermometer, Voltmeter, ...
- Definition eines universellen Protokollformats
- Report- und Physical-Descriptor www.usb.org/developers/data/hidpage.htm
- besondere Behandlung von Tastatur und Maus (für Systemboot)

### USB: Java USB: API



PC-Technologie | SS 2001 | 18.214

### USB: Java USB Browser



- USB-Wrapper in Java, für Linux 2.4
- alpha-Status, fast keine Gerätetreiber

jusb.sourceforge.net


**FireWire** 

### FireWire:

- entwickelt von Apple seit 1986
- IEEE Standard 1394-1995
- komplexer und schneller als USB: 100/200/400 Mb/s
- volle Autokonfiguration, kein zentraler Host insbesondere: kein PC notwendig
- derzeit ca. 40 Geräte (www.apple.com)
- etabliert für digitales Video (8 Kanäle MPEG2: <120 Mb/s)
- diverse Erweiterungen / Zusatzprotokolle, zum Beispiel:
- Audio and Music Transmission Protocol
- IP over 1394
- Lizenzprobleme (derzeit 0.25\$ / Gerät)
- Microsoft: "IP-Landmines"

PC-Technologie | SS 2001 | 18.214

### FireWire: Homepage





### FireWire: Architektur


### FireWire-System:

- bis 1023 separate Busse
  - bis 63 Geräte pro Bus (bis 64.449 Geräte)
- 64-bit Adressraum (10 Bus, 6 Gerät, 48 bit pro Gerät)
- volle Autokonfiguration, keine Jumper/Terminatoren/...
- asynchrone und isochrone Nachrichten (@8KHz)
- bis 16 Kabelverbindungen (Hops) pro Bus
- Kabellängen bis 500m (gesamt)
- Kabel 6-adrig, 2x Daten differentiell, Versorgungsspannung
- 400 Mb/s bis 10m Kabellänge
- Peer-to-Peer Verbindungen (statt Master-Slave)
- Beispiel: direktes Drucken von Digitalkamera auf 1394-Drucker


PC-Technologie | SS 2001 | 18.214

### FireWire: Adressraum






# 1394: Peer-to-peer transfers




andere Busse: fast immer zentrale Steuerung via Master

PC-Technologie | SS 2001 | 18.214

### 1394: Daten- und Taktsignal



# 1394: Beispiel Datenpaket



aber geringe Effizienz f
ür sehr kurze Pakete

PC-Technologie | SS 2001 | 18.214

# FireWire: Arbitrierung

- kein zentraler Bus-Master
- direkte Kommunikation aller Geräte
- verteilte Arbitrierung, Fairness-Garantien




nach jedem Anstecken/Abnehmen eines Geräts:

Bus-Reset (80 .. 300 ms)
 Tree-Identification (10 .. 166 μs)
 Self-Identification (70 μs)


- ermittelt neuen Root-Node
- sofern zyklenfrei
- Bus automatisch wieder betriebsbereit

# 1394: Tree Identification (1)




PC-Technologie | SS 2001 | 18.214

### 1394: Tree Identification (2)




### *1394: Arbitration (1)*




PC-Technologie | SS 2001 | 18.214

### *1394: Arbitration* (2)




### *1394: Arbitration (4)*




PC-Technologie | SS 2001 | 18.214

### *1394: Arbitration (5)*



### 1394: Fairness



• andere Busse: fast immer zentrale Steuerung via Master

PC-Technologie | SS 2001 | 18.214

Leerseite

# Disks: Agenda

- Festplatten
- IDE Schnittstelle
- SCSI
- RAID
- Filecache/ OS-Strategien



PC-Technologie | SS 2001 | 18.214

# Disks: "iron oxide valley"

"I think Silicon Valley was misnamed. If you look back at the dollars shipped in products in the last decade there has been more revenue from magnetic disks than from silicon.

They ought to rename the place Iron Oxide Valley"

Al Hoagland, One of the Pioneers of Magnetic Disks (1982) [Hennessy & Patterson, Computer Architecture, 6.2]

### Disks: IBM Microdrive



• 340 MB, kleiner als PCMCIA-II Karte, 16 Gramm

PC-Technologie | SS 2001 | 18.214

## Disks: Literatur

Friedhelm Schmidt: SCSI-Bus und IDE-Schnittstelle, Addison-Wesley 93

H.-P. Messmer PC-Hardwarebuch, Addison-Wesley 97

c't Plattenkarussell

c't SCSI-Einführung, Hefte 17/98/184, 18/98/144, 19/98/264

ATA-1 bis ATAPI-5 Spezifikationen SCSI-1 bis SCSI-3 Spezifikationen SCSI-3 MMC Spezifikation

www.seagate.com, www.quantum.com, www.storage.ibm.com

PC-Technologie | SS 2001 | 18.214 PC-Technologie | SS 2001 | 18.214

# atten


# Disks: Plattenkarussell

|  | Kopozitět | Decharah | Coche   | Boulom   | Random    | Dowerfron      | female         | Gewichteter Mittelwert | Interface           | louigesä   | wich       |
|--|-----------|----------|---------|----------|-----------|----------------|----------------|------------------------|---------------------|------------|------------|
|  |           |          |         |          | Access    | Lesen          | Scholben       | (Halbonch)             |                     | Luke       | Betrieb    |
|  |           |          |         |          |           | min/mittel/max | min/mittel/max |                        |                     |            |            |
|  | [MByte]   | [U/min]  | [KByte] | [Zoll]   | пв        | [MByte/s]      | [MByte/s]      | [MByle/s]              |                     | [dBA/Sone] | [dBA/Sone] |
|  |           |          |         |          |           |                |                | beuer >                |                     |            |            |
| Septiment of the septim |           |          |         |          |           |                |                |                        |                     |            |            |
| ST31621A <sup>33</sup>   | 1548      | 3600     | 64 4    | 3,5/1    | 23,0/18,6 | 1,47/2,89/4,01 | 1,47/2,69/3,97 | 2,22                   | 4                   | 33,5/1,5   | 47,8/4,7   |
| ST317242A Medalist 17242   | 16447 12  | 5400     | 512     | 3,5/1    | 13,2/8,1  | 8,93/12,4/15,5 | 8,88/12,4/15,5 | 7,58                   | 4, U4               | 36,1/1,7   | 42,0/3,1   |
| ST32122A Medalist <sup>5</sup>   | 2014      | 4500     | 1284    | 3,5/1    | 19,9/15,7 | 3,54/5,35/6,62 | 3,54/5,35/6,62 | 3,63                   | 4, U2               | 37,7/2,0   | 47,7/4,7   |
| ST32140A <sup>20</sup>   | 2015      | 5400     | 128     | 3,5/1    | 19,1/14,6 | 2,56/3,81/4,86 | 2,52/3,75/4,86 | 2,81                   | 4                   | 41,8/2,8   | 47,5/4,6   |
| ST34321A Medalist4321 17   | 4103      | 5400     | 128     | 3,5/1    | 15,0/11,2 | 5,58/7,79/9,63 | 5,19/7,36/9,38 | 5,32                   | 4, U2               | 33,8/1,3   | 38,9/2,4   |
| ST34342A Medalist <sup>10</sup>  | 4103      | 4500     | 128     | 3,5/1    | 20,7/15,5 | 3,26/5,40/6,82 | 3,21/5,38/6,82 | 3,68                   | 4, U2               | 39,1/2,7   | 49,0/5,6   |
| ST36450A MedalistPro 15  | 6149      | 5400     | 448     | 3,5/1    | 16,7/11,1 | 5,08/6,90/8,65 | 4,69/6,72/8,65 | 4,68                   | 4                   | 38,4/2,1   | 45,5/4,1   |
| ST36451A MedalistPro 6451 <sup>5</sup>   | 6149      | 5400     | 448     | 3,5/1    | 16,5/11,2 | 5,04/6,85/8,59 | 5,04/6,85/8,59 | 4,91                   | 4, U2               | 36,0/1,9   | 46,2/4,3   |
| ST36530A MedalistPro 6530 11   | 6208      | 7200     | 448     | 3,5/1    | 14,3/9,2  | 6,51/11,8/14,0 | 6,50/11,8/14,0 | 7,23                   | 4, U2               | 35,8/1,9   | 47,9/4,3   |
| ST36531A Medalist 6531 17  | 6204      | 5400     | 128     | 3,5/1    | 14,7/10,6 | 5,00/7,77/9,62 | 4,93/7,70/9,62 | 5,43                   | 4, U2               | 34,0/1,5   | 43,1/3,4   |
| ST366GA [OEM HP] 1   | 520       | 3800     | 120     | 3,5/1    | 24,9/24,7 | 1,11/1,79/2,22 | 1,17/1,79/2,22 | <b>1</b> ,31           | 3                   | 40,7/2,8   | 48,3/5,2   |
| ST38421A U4 8421   | 8056 12   | 5400     | 256     | 3,5/1    | 13,6/9,4  | 8,89/12,9/16,0 | 8,80/12,9/16,0 | 7,47                   | 4, U4               | 30,5/1,1   | 42,3/3,4   |
| ST38641A Medalist8641 17   | 8207 12   | 5400     | 128     | 3,5/1    | 15,3/10,7 | 5,07/7,83/9,59 | 4,96/7,72/9,59 | 5,40                   | 4, U2               | 35,1/1,6   | 42,7/3,3   |
| ST39140A MedalistPro 9140 11   | 8693 12   | 7200     | 448     | 3,5/1    | 14,4/8,9  | 3,40/11,3/14,0 | 3,59/11,4/14,0 | 7,62                   | 4, U2               | 36,8/2,1   | 50,7/5,1   |
| ST51270A 20  | 1223      | 5400     | 128     | 3,5/0,75 | 19,7/16,4 | 2,34/3,65/4,62 | 2,26/3,58/4,61 | 2,61                   | 4                   | 38,6/2,5   | 43,1/3,3   |
| ST52520A MedalistPro 2.5 <sup>2</sup>  | 2446      | 5400     | 112     | 3,5/0,75 | 16,0/12,0 | 4,45/6,74/8,56 | 4,63/6,74/8,56 | 4,64                   | 4                   | 35,6/1,8   | 46,1/3,9   |
| Western Digital  |           |          |         |          |           |                |                |                        |                     |            |            |
| AC11200L Coviar <sup>6</sup>   | 1222      | 5200     | 256     | 3,5/1    | 18,6/15,3 | 4,79/7,06/9,11 | 4,10/7,03/9,13 | 4,72                   | - 4                 | 34,1/1,3   | 40,5/2,5   |
| AC21200 Caviar <sup>20</sup>   | 1222      | 5200     | 128     | 3,5/1    | 18,4/15,1 | 3,15/4,78/6,03 | 2,72/4,72/6,03 | 3,15                   | 4                   | 37,4/2,1   | 48,5/4,1   |
| AC21600 Caviar <sup>14</sup>   | 1549      | 5200     | 128     | 3,5/1    | 18,3/14,8 | 4,01/5,68/7,22 | 2,85/4,79/6,79 | 3,39 31                | 4                   | 36,8/1,9   | 49,4/4,0   |
| AC22100 Caviar <sup>21</sup>   | 2014      | 5200     | 128     | 3,5/1    | 18,4/13,8 | 4,10/6,19/7,90 | 3,49/5,71/7,89 | 3,48                   | 4                   | 38,1/2,2   | 49,2/4,4   |
| AC22500L Caviar <sup>6</sup>   | 2441      | 5200     | 256     | 3,5/1    | 18,5/13,6 | 4,85/7,15/9,23 | 4,62/7,08/9,24 | 4,69                   | 4                   | 38,8/1,6   | 48,9/3,6   |
| AC23200L Caviar <sup>©</sup>   | 3098      | 5400     | 256     | 3,5/1    | 16.7/11.9 | 5,70/8,26/9,85 | 5,71/8,18/9,85 | 4.56                   | 4. U2               | 36.6/1.4   | 48,7/4,0   |
| AC24300L Caviar <sup>7</sup>   | 4112      | 5400     | 256     | 3,5/1    | 16,6/11,3 | 5,70/8,27/9,84 | 3,75/4,75/5,57 | 4,24                   | 4, U2               | 37,2/2,0   | 42,9/3,2   |
| AC26400B Carriar <sup>Q</sup>  | 6149      | 5400     | 512     | 3,5/1    | 16,4/10,5 | 7,57/10,5/12,3 | 7,57/10,5/12.3 | 5.62                   | 4, U2               | 32,5/1,1   | 45,7/3,4   |
| AC28400R Caviar <sup>22</sup>  | 8064 12   | 5400     | 512     | 3,5/1    | 14,8/10,3 | 8,14/11,3/13,1 | 8,14/11,3/13,1 | 6.94                   | 4, U4 <sup>35</sup> | 31,5/1,1   | 47,2/3,7   |
| AC29100D Expert 13   | 8693 12   | 7200     | 1966    | 3,5/1    | 13,3/9,1  | 10,3/14,3/17,0 | 10,1/14,3/17,0 | 10.5                   | 4, U4               | 41,0/2,5   | 44,1/3,5   |
| AC310100B Caviar <sup>Q</sup>  | 9671 12   | 5400     | 512     | 3,5/1    | 16,4/10,3 | 7,57/10,8/12,7 | 7,57/10,8/12,7 | 573                    | 4, U2               | 33,8/1,3   | 48,9/4,1   |
| AC313000R Caviar <sup>22</sup>   | 12417 12  | 5400     | 512     | 3,5/1    | 15,0/10,0 | 7,84/11,2/13,1 | 7,84/11,2/13,1 | 7,29                   | 4, U4 <sup>35</sup> | 33,6/1,5   | 48,2/3,5   |

PC-Technologie | SS 2001 | 18.214

# Disks: einige Wechselplatten





- diverse aktuelle Wechselplatten, magnetisch/magnetooptisch
- Kapazität vs. Performance vs. Kosten vs. Kosten/MB
- MO bietet extreme Datensicherheit, aber schlechtere Performance

Leerseite


PC-Technologie

Leerseite

PC-Technologie | SS 2001 | 18.214


PC-Technologie

# Disks: Trend




PC-Technologie | SS 2001 | 18.214

# Disks: MR-Lesekopf: Aufbau




- Schreiben mit "normaler" Spule
- magnetoresistiver Lesekopf (MR)

# Disks: MR-Lesekopf: Prinzip




PC-Technologie | SS 2001 | 18.214

# Disks: FM/MFM Aufzeichnung (Floppy)



- Flusswechsel möglichst eng für hohe Speicherkapazität
- begrenzt durch Material, Lesekopf, oder Elektronik
- Frequenzmodulation verwendet Takt- und Datenimpulse
- MFM doppelte Kapazität
- Festplatten: Lauflängenkodierung (RLL) für höhere Kapazität


### Disks: MFM Sektorformat




- keine separate Taktspur: selbsttaktend, spurführend
- muß Drehzahlschwankungen ausgleichen
- hohe Redundanz, spez. Taktmuster, CRC-Fehlerkorrektur
- Index-Markierungen für Spur/Sektornummer
- wird beim Formatieren erzeugt (nur Floppy)

PC-Technologie | SS 2001 | 18.214

# Disks: Floppy-Sektorlayout



### Disks: Partitionssektor



Selbsttest ab Adresse 0000, verzweigt zum Bootsektor


PC-Technologie | SS 2001 | 18.214

### Disks: Bootsektor

|          |   |         | Adresse   |
|----------|---|---------|---|
| _        | e9xxxxh oder ebxx90h                      | 3 Bytes | 00h / 0   |
|          | OEM-Name und Nummer                       | 8 Bytes | 03h / 3   |
|          | Bytes pro Sektor                          | 2 Bytes | 0bh / 11  |
|          | Sektoren pro Cluster                      | 1 Byte  | 0dh / 13  |
|          | reservierte Sektoren (boot record)        | 2 Bytes | 0eh / 14  |
|          | Anzahl der FATs                           | 1 Byte  | 10h / 16 / Of8h Festplatte                        |
|          | Einträge im Root-Verzeichnis              | 2 Bytes | 11h / 17 / 016h restpiatte 016h 3.5", 720 KB      |
|          | Anzahl der logischen Sektoren             | 2 Bytes | 13h / 19 / 0f9h 3.5", 1.2 MB<br>0fah 3.5", 320 KB |
|          | Medium-Desktriptor-Byte                   | 1 Byte  | 15h / 21 , 0fbh 5.25", 640KB                      |
|          | Sektoren pro FAT                          | 2 Bytes | 16h / 22  |
|          | Sektoren pro Spur                         | 2 Bytes | 18h / 24  |
|          | Anzahl der Köpfe                          | 2 Bytes | 1ah / 26  |
|          | Anzahl der verborgenen Sektoren           | 2 Bytes | 1ch / 28  |
| <b>\</b> | Programm zum Laden des<br>Betriebssystems | Rest    | 1eh / 30<br>xxh : Start des Urladers              |

- erster Sektor der Partition (Kopf 0, Spur 0, Sektor 1)
- "Medium Descriptor Table" von 0bh .. 1eh
- ebxxxx: near jump xxxx / e9xx90: short jump xx nop

### File Allocation Table (FAT) Disks:



PC-Technologie | SS 2001 | 18.214

PC-Technologie | SS 2001 | 18.214


### Disks: File Allocation Table

| FAT-12           | FAT-16              | FAT-32                             | Bedeutung   |
|------------------|---------------------|------------------------------------|---|
| 000h<br>ff0hff6h | 0000h<br>fff0hfff6h | 0000 0000h<br>0fff fff0h0fff fff6h | frei<br>reserviert                                  |
| ff7h             | fff7h               | Offf fff7h                         | defekter Sektor                                     |
| ff8hfffh<br>xxxh | fff8hffffh<br>xxxxh | Offf fff8hOfff ffffh<br>Oxxx xxxxh | Ende der Clusterkette<br>nächster Cluster der Datei |
| 4077             | 65517               | 2^28 = 256M                        | max. Anzahl der Cluster                             |

- geringe Anzahl der Cluster in FAT-16 führt zu riesigen Clustern:
- ungeeignet für große Platten / Vielzahl von kleinen Dateien


| Kapazität   | Clustergröße (FAT-16) |
|-------------|-----------------------|
| 16128 MB    | 2 KB (4 Sektoren)     |
| 128256 MB   | 4 KB (8 Sektoren)     |
| 256512 MB   | 8 KB (16 Sektoren)    |
| 5121024 MB  | 16 KB (32 Sektoren)   |
| 10242048 MB | 32 KB (64 Sektoren)   |

### DOS-Verzeichnisstrutkur Disks:



PC-Technologie | SS 2001 | 18.214

### DOS-Verzeichniseintrag Disks:





### Dateiname:

- 8 Zeichen ASCII, 3 Zeichen Erweiterung
- Name '2eh' bzw. '.' bedeutet Verzeichnis, ".." das Stammverzeichnis
- Name 'e5h' bedeutet "gelöscht"

### Disks: Zonenmessung

### Anordnung der logischen Blöcke auf der Platte?






- c't-Messung: R/W-Transferraten als Funktion der Blockadresse
- viele Varianten möglich
- schnellste Zone (außen) meistens bei Adresse 0
- gibt es ein "optimales" Mapping?

PC-Technologie | SS 2001 | 18.214

### Disks: BIOS/CHS/LBA-Adressierung



Adressierung von Daten auf einer Platte:

- · CHS: Cylinder, Head, Sektor
- LBA, logical block addressing (fortlaufend ab 0)
- DOS/BIOS zu wenig Bits: Probleme bei 504M, 2G, 8G, ...
- herstellerspezifisches Mapping LBA Sektor der Platte
- "Zonenmessung"

### PC-Technologie | SS 2001 | 18.214 PC-Technologie | SS 2001 | 18.214

### BIOS: 528 MByte Grenze (int13h)

### 3.2 The 528-megabyte barrier

BIOSs provide Int 13h services for accessing ATA drives from DOS. For conventional Int 13h the Cylinder-Head-Sector (CHS) values supplied to the Int 13h interface were passed to the drive without modification. This method of access allows "Ill-behaved" applications to successfully access the drive, bypassing the BIOSs Int 13h interface. ATA drives support more than 1024 cylinders but the Int 13h interface is limited to 1024, this prevents the BIOS from accessing the full media by passing CHS values directly to the drive. Table 1 illustrates the limitations caused by the differences between the Int 13h and ATA maximum geometries.

Table 1 - Disk drive min/max

|                   | BIOS   | ATA      | Limit  |
|-------------------|--------|----------|--------|
| Max sectors/track | 63     | 255      | 63     |
| Max heads         | 256    | 16       | 16     |
| Max cylinders     | 1024   | 65536    | 1024   |
| Capacity          | 8.4 GB | 136.9 GB | 528 MB |

This table illustrates how the conventional Int 13h interface with an 8.4 GB limit is restricted to 528 MB (63 \* 16 \* 1024 \* 512). One solution to this problem is to address the drive using the Int 13h Extensions described in this technical report. Another solution is to create a false geometry that "fifs" within Int 13h limitations, and also uses the full capacity of the drive. This capability is called geometric or drive translation. The translated geometry is applied in a manner that causes all sectors to maintain the same physical location on the media as when the drive is used in an untranslated environment. The Int 13h interface only has 10 bits for the cylinder, therefore Int 13h Fn 08h always returns the altered geometry information. This allows all DOS applications to function normally. Windows™ 3.11 and below functions normally when 32-bit disk access mode is disabled. A Windows™ driver which supports the geometry reported by Int 13h Fn 08h is required for 32-bit protected disk access mode.

PC-Technologie | SS 2001 | 18.214

### BIOS: bit shifting

A simple bit-shift mapping scheme may create altered drive geometries. This method has the advantage of working with all ATA drives, including those drives which do not support LBA. A second advantage is that operation is fast and the code is small. The disadvantage of this method is that it lacks the flexibility to translate all geometries reported by a drive with a capacity less than 8.4 GB. However, drives which are ATA-2 (X3.279-1996) and above compatible will report geometries that may be translated. Annex D of ATA-2 or Annex B of ATA-3 and ATA/ATAPI-4 place limits on geometries for drives with less than an 8.4 GB capacity. The bit-shift method of translation manipulates the head and cylinder part of the geometry, but not the sectors per track. Table 2 describes the bit-shift translation capability:

Table 2 - Bit Shift Translation

| Table E - Dit Shift Translation  |  |                     |                  |                |  |  |
|--|--|---------------------|------------------|----------------|--|--|
| Actual cylinders   | Actual<br>heads  | Altered<br>cylinder | Altered<br>heads | Approx. size   |  |  |
|  |  |                     | (see note)       |                |  |  |
| 1 <c≤1024< td=""><td>1<h≤16< td=""><td>C=C</td><td>H=H</td><td>528 MB</td></h≤16<></td></c≤1024<>            | 1 <h≤16< td=""><td>C=C</td><td>H=H</td><td>528 MB</td></h≤16<>       | C=C                 | H=H              | 528 MB         |  |  |
| 1024 <c≤2048< td=""><td>1<h≤16< td=""><td>C=C/2</td><td>H=H*2</td><td>1 GB</td></h≤16<></td></c≤2048<>       | 1 <h≤16< td=""><td>C=C/2</td><td>H=H*2</td><td>1 GB</td></h≤16<>     | C=C/2               | H=H*2            | 1 GB           |  |  |
| 2048 <c≤4096< td=""><td>1<h≤16< td=""><td>C=C/4</td><td>H=H*4</td><td>2.1 GB</td></h≤16<></td></c≤4096<>     | 1 <h≤16< td=""><td>C=C/4</td><td>H=H*4</td><td>2.1 GB</td></h≤16<>   | C=C/4               | H=H*4            | 2.1 GB         |  |  |
| 4096 <c≤8192< td=""><td>1<h≤16< td=""><td>C=C/8</td><td>H=H*8</td><td>4.2 GB</td></h≤16<></td></c≤8192<>     | 1 <h≤16< td=""><td>C=C/8</td><td>H=H*8</td><td>4.2 GB</td></h≤16<>   | C=C/8               | H=H*8            | 4.2 GB         |  |  |
| 8192 <c≤16384< td=""><td>1<h≤16< td=""><td>C=C/16</td><td>H=H*16</td><td>8.4 GB</td></h≤16<></td></c≤16384<> | 1 <h≤16< td=""><td>C=C/16</td><td>H=H*16</td><td>8.4 GB</td></h≤16<> | C=C/16              | H=H*16           | 8.4 GB         |  |  |
| 16384 <c≤32768< td=""><td>1<h≤8< td=""><td>C=C/32</td><td>H=H*32</td><td>8.4 GB</td></h≤8<></td></c≤32768<>  | 1 <h≤8< td=""><td>C=C/32</td><td>H=H*32</td><td>8.4 GB</td></h≤8<>   | C=C/32              | H=H*32           | 8.4 GB         |  |  |
| 32768 <c≤65536< td=""><td>1<h≤4< td=""><td>C=C/64</td><td>H=H*64</td><td>8.4 GB</td></h≤4<></td></c≤65536<>  | 1 <h≤4< td=""><td>C=C/64</td><td>H=H*64</td><td>8.4 GB</td></h≤4<>   | C=C/64              | H=H*64           | 8.4 GB         |  |  |
| NOTE – Value ca  | n not be grea  | ater than 255 i     | n some Oper      | ating Systems. |  |  |

Beispiel FAT ·

### BIOS: LBA translation

Table 3 - LBA assist translation

| Range   | Sectors | Heads | Cylinders  |  |  |
|---|---------|-------|------------|--|--|
| 1 <x≤1,032,192< td=""><td>63</td><td>16</td><td>X/(1,008)</td></x≤1,032,192<>             | 63      | 16    | X/(1,008)  |  |  |
| 1,032,192 <x≤2,064,384< td=""><td>63</td><td>32</td><td>X/(2,016)</td></x≤2,064,384<>     | 63      | 32    | X/(2,016)  |  |  |
| 2,064,384 <x≤4,128,768< td=""><td>63</td><td>64</td><td>X/(4,032)</td></x≤4,128,768<>     | 63      | 64    | X/(4,032)  |  |  |
| 4,128,768 <x≤8,257,536< td=""><td>63</td><td>128</td><td>X/(8,064)</td></x≤8,257,536<>    | 63      | 128   | X/(8,064)  |  |  |
| 8,257,536 <x≤16,450,560< td=""><td>63</td><td>255</td><td>X/(16,065)</td></x≤16,450,560<> | 63      | 255   | X/(16,065) |  |  |
|   |         |       |            |  |  |

NOTE - X is the capacity of the drive, calculated by multiplying words 1, 3, and 6 of the IDENTIFY DEVICE data. This number may be different than the drive size reported by IDENTIFY DEVICE words 60 and 61.

These two translation methods yield similar geometries in many cases. The difference between the two translations methods becomes apparent when a drive reports less than 63 sectors per track. The LBA assisted method always assigns a geometry with 63 sectors per track. The bit-shift method uses the sectors returned by

- evtl. andere Resultate als "bit-shifting"-Technik
- beide Varianten: bis max. 16 GByte
- beide Varianten: Platte nach BIOS-Wechsel evtl. nicht mehr lesbar

PC-Technologie | SS 2001 | 18.214

### BIOS: extended BIOS translation

|        |             | Table 8 – Device address packet   |  |  |  |
|--------|-------------|---|--|--|--|
| Offset | Туре        | Description   |  |  |  |
| 0      | Byte        | Packet size in bytes. Shall be 16 (10h) or greater. If the packet size is less than 16 the request is rejected with CF=1h and AH=01h. Packet sizes greater than 16 are not rejected, the additional bytes beyond 16 shall be ignored.   |  |  |  |
| 1      | Byte        | Reserved, must be 0   |  |  |  |
| 2      | Byte        | Number of blocks to transfer. This field has a maximum value of 127 (7Fh).<br>A block count of 0 means no data is transferred. If a value greater than 127<br>is supplied the request is rejected with CF=1 and AH=01.  |  |  |  |
| 3      | Byte        | Reserved, must be 0   |  |  |  |
| 4      | Double word | Address of transfer buffer. The is the buffer which Read/Write operations will use to transfer the data. This is a 32-bit address of the form Seg:Offset.   |  |  |  |
| 8      | Quad word   | Starting logical block address, on the target device, of the data to be transferred. This is a 64 bit unsigned linear address. If the device supports LBA addressing this value should be passed unmodified. If the device does not support LBA addressing the following formula holds true when the address is converted to a CHS value: |  |  |  |
|        |             | LBA = (C <sub>1</sub> * H <sub>0</sub> + H <sub>1</sub> ) * S <sub>0</sub> + S <sub>1</sub> - 1   |  |  |  |
|        |             | Where:  C <sub>1</sub> = Selected Cylinder Number  H <sub>0</sub> = Number of Heads (Maximum Head Number + 1)  H <sub>1</sub> = Selected Head Number  S <sub>2</sub> = Maximum Sector Number  S <sub>3</sub> = Selected Sector Number   |  |  |  |
|        |             | For ATA compatible drives, with less than or equal to 15,482,880 logical sectors, the H <sub>2</sub> and S <sub>2</sub> values are supplied by WORDS 3 and 6 of the IDENTIFY DEVICE command.  |  |  |  |

lineare 64-bit LBA-Adressierung

PC-Technologie | SS 2001 | 18.214

### extended read/write commands BIOS:

### 4.2.2 Extended read

```
Entry:
        AH - 42h
        DL - Drive number
        DS:SI - Disk address packet
        carry clear
              AH - 0
        carry set
```

This function transfer sectors from the device to memory. In the event of an error, the block count field of the disk address packet contains the number of good blocks read before the error occurred.

### 4.2.3 Extended write

```
Entry:
        AH - 43h
        AL - 0 or 1, write with verify off
                2, write with verify on
         DL - Drive number
         DS:SI - Disk address packet
Exit:
        carry clear
                AH - 0
        carry set
                AH - error code
```

This function transfer sectors from memory to the device. If write with verify is not supported, this function rejects the request with AH=01h, CF=1. Function 48h is used to detect if write with verify is supported. In the event of an error, the block count field of the disk address packet contains the number of blocks written before the error occurred. AL also contains the values 0, 1, or 2. This function rejects all other values with AH=01h,

PC-Technologie | SS 2001 | 18.214

### BIOS: extended BIOS detection

### 4.2.1 Check extensions present

```
Entry:
       AH - 41h
       BX - 55AAh
       DL - Drive number
        carry clear
               AH - Version of extensions
               AL - Internal use only
BX - AA55h
               CX - Interface support bit map (seeTable 9)
               AH - error code (01h, Invalid Command)
```

Table 9 - Extension result buffer

| Bit  | Description                            |
|------|--|
| 0    | 1 - Fixed disk access subset           |
| 1    | 1 - Drive locking and ejecting subset  |
| 2    | 1 - Enhanced disk drive support subset |
| 3-15 | Reserved, must be 0                    |

This function is used to check for the presence of Int 13h extensions. If the carry flag is returned set, the extensions are not supported for the requested drive. If the carry flag is returned cleared, BX shall be checked for the value AA55h to confirm that the extensions are present. If BX is AA55h, the value of CX is checked to determine what subsets of this interface are supported for the requested drive. At least one subset must be supported. The version of the extensions is 21h. This indicates that the Int 13h extensions are compliant with this

lineare 64-bit LBA-Adressierung

# BIOS: extended BIOS device parameters

Table 4 - Standard device parameter table

| Byte  | Туре | Description                                     |
|-------|------|---|
| 0-1   | Word | Physical number of cylinders                    |
| 2     | Byte | Physical number of heads                        |
| 3     | Byte | Not Axh signature, indicates untranslated table |
| 4     | Byte | Reserved  |
| 5-6   | Word | Precompensation (obsolete)                      |
| 7     | Byte | Reserved  |
| 8     | Byte | Drive control byte                              |
| 9-10  | Word | Reserved  |
| 11    | Byte | Reserved  |
| 12-13 | Word | Landing zone (obsolete)                         |
| 14    | Byte | Sectors per track                               |
| 15    | Byte | Reserved  |

Table 5 - Translated device parameter table

| Byte     | Туре         | Description  |  |  |  |
|----------|--------------|--|--|--|--|
| 0-1      | Word         | Logical cylinders, limit 1024                                    |  |  |  |
| 2        | Byte         | ogical heads, limit 256 (see note)                               |  |  |  |
| 3        | Byte         | Axh signature, indicates translated table                        |  |  |  |
| 4        | Byte         | Physical sectors per track, limit 63                             |  |  |  |
| 5-6      | Word         | Precompensation (obsolete)                                       |  |  |  |
| 7        | Byte         | Reserved   |  |  |  |
| 8        | Byte         | Drive control byte   |  |  |  |
| 9-10     | Word         | Physical cylinders, limit 65536 (see note)                       |  |  |  |
| 11       | Byte         | Physical heads , limit 16 (see note)                             |  |  |  |
| 12-13    | Word         | Landing zone (obsolete)  |  |  |  |
| 14       | Byte         | Logical sectors per track, limit 63                              |  |  |  |
| 15       | Byte         | Checksum, 2's complement of the 8 bit unsigned sum of bytes 0-14 |  |  |  |
| NOTE - 0 | indicates th | ne maximum value. See table 2.                                   |  |  |  |

siehe "extended BIOS" specification

PC-Technologie | SS 2001 | 18.214

# Disks: IDE-Schnittstelle


IDE "integrated drive electronics"

EIDE "enhanced IDE"
ATA "AT attachment"

ATAPI AT attachment packet interface

- Anschluss von Festplatten an den AT-Bus
- minimaler Hardwareaufwand des Interfaces (=billig)
- registerkompatible Variante eines WD ST506 Controllers
- vollständiger ST506-Controller in der Platte integriert (=IDE)
- mittlerweile standardisiert (ATA-1, 2, 3, 4, ATAPI, MMC, ...)
- Anschluss f
   ür Fest- und Wechselplatten, CD-Laufwerke, usw.
- derzeit fast immer im PC-Chipsatz integriert
- siehe ATAPI-5 Spezifikation

### Disks: ST506 vs. SCSI vs. ATAPI



• IDE/ATA-Platte enthält kompletten Controller und Adapter

PC-Technologie | SS 2001 | 18.214

# ATAPI: Signale

Table A.3 – 40-pin I/O connector interface signals

Connector Conductor Connector Sign

| Signal name                | Connector<br>contact | Cond | uctor | Connector contact | Signal name         |
|----------------------------|----------------------|------|-------|-------------------|---------------------|
| RESET-                     | 1                    | 1    | 2     | 2                 | Ground              |
| DD7                        | 3                    | 3    | 4     | 4                 | DD8                 |
| DD6                        | 5                    | 5    | 6     | 6                 | DD9                 |
| DD5                        | 7                    | 7    | 8     | 8                 | DD10                |
| DD4                        | 9                    | 9    | 10    | 10                | DD11                |
| DD3                        | 11                   | 11   | 12    | 12                | DD12                |
| DD2                        | 13                   | 13   | 14    | 14                | DD13                |
| DD1                        | 15                   | 15   | 16    | 16                | DD14                |
| DD0                        | 17                   | 17   | 18    | 18                | DD15                |
| Ground                     | 19                   | 19   | 20    | 20                | (keypin)            |
| DMARQ                      | 21                   | 21   | 22    | 22                | Ground              |
| DIOW-:STOP                 | 23                   | 23   | 24    | 24                | Ground              |
| DIOR-:HDMARDY-<br>:HSTROBE | 25                   | 25   | 26    | 26                | Ground              |
| IORDY:DDMARDY-<br>:DSTROBE | 27                   | 27   | 28    | 28                | CSEL                |
| DMACK-                     | 29                   | 29   | 30    | 30                | Ground              |
| INTRQ                      | 31                   | 31   | 32    | 32                | Obsolete (see note) |
| DA1                        | 33                   | 33   | 34    | 34                | PDIAG-:CBLID-       |
| DA0                        | 35                   | 35   | 36    | 36                | DA2                 |
| CS0-                       | 37                   | 37   | 38    | 38                | CS1-                |
| DASP-                      | 39                   | 39   | 40    | 40                | Ground              |

• billiges 40-pol. Flachbandkabel

- Signale praktisch identisch mit den ISA-Bus Signalen
- seit kurzem auch 80-pol. Kabel für Ultra-DMA Modi

[ATAPI-5 Spec.]

# ATAPI: ATA-Register

|      | 4 – Reg<br>Ad | dresse | \$  |     | Fund                    | tions          |  |  |  |  |
|------|---------------|--------|-----|-----|-------------------------|----------------|--|--|--|--|
| CS0- | CS1-          | DA2    | DA1 | DA0 | Read (DIOR-)            | Write (DIOW-)  |  |  |  |  |
| N    | N             | х      | х   | х   | Released Not used       |                |  |  |  |  |
|      |               |        |     |     | Control block registers |                |  |  |  |  |
| N    | Α             | N      | х   | х   | Released                | Not used       |  |  |  |  |
| N    | Α             | Α      | N   | х   | Released                | Not used       |  |  |  |  |
| N    | Α             | Α      | Α   | N   | Alternate Status        | Device Control |  |  |  |  |
| N    | Α             | Α      | Α   | Α   | Obsolete(see note)      | Not used       |  |  |  |  |
|      |               |        |     |     | Command bl              | ock registers  |  |  |  |  |
| Α    | N             | N      | N   | N   | Data                    | Data           |  |  |  |  |
| Α    | N             | N      | N   | Α   | Error                   | Features       |  |  |  |  |
| Α    | N             | N      | Α   | N   | Sector Count            | Sector Count   |  |  |  |  |
| Α    | N             | N      | Α   | Α   | Sector Number           | Sector Number  |  |  |  |  |
| Α    | N             | Α      | N   | N   | Cylinder Low            | Cylinder Low   |  |  |  |  |
| Α    | N             | Α      | N   | Α   | Cylinder High           | Cylinder High  |  |  |  |  |
| Α    | N             | Α      | Α   | N   | Device/Head             | Device/Head    |  |  |  |  |
| Α    | N             | Α      | Α   | Α   | Status                  | Command        |  |  |  |  |
|      | Α             | х      | х   | х   | Released                | Not used       |  |  |  |  |

Host schreibt Parameter in Register 1-6

[ATAPI-5 Spec.]

[ATAPI-5 Spec.]

- Befehl starten durch Schreiben auf Register 7
- Datenübergabe nacheinander über das Data-Register 0

PC-Technologie | SS 2001 | 18.214

# ATAPI: Register für Packet-Command

Table F.5 – Register functions and selection addresses for PACKET and SERVICE commands

|                 | A           | ddresse     | s        |          | Funct                           | tions           |
|-----------------|-------------|-------------|----------|----------|---------------------------------|-----------------|
| CS0-            | CS1-        | DA2         | DA1      | DA0      | Read (DIOR-)                    | Write (DIOW-)   |
| Ν               | N           | х           | х        | х        | Released                        | Not used        |
|                 |             |             |          |          | Control bloc                    | k registers     |
| N               | Α           | N           | х        | х        | Released                        | Not used        |
| Ν               | Α           | Α           | N        | х        | Released                        | Not used        |
| Ν               | Α           | Α           | Α        | N        | Alternate Status                | Device Control  |
| N               | Α           | Α           | Α        | Α        | Obsolete(see note)              | Not used        |
|                 |             |             |          |          | Command blo                     | ock registers   |
| Α               | N           | N           | N        | N        | Data                            | Data            |
| Α               | N           | N           | N        | Α        | Error                           | Features        |
| Α               | N           | N           | Α        | N        | Interrupt reason                |                 |
| Α               | N           | N           | Α        | Α        |                                 |                 |
| Α               | N           | Α           | N        | N        | Byte count low                  | Byte count low  |
| Α               | N           | Α           | N        | Α        | Byte count high                 | Byte count high |
| Α               | N           | Α           | Α        | N        | Device select                   | Device select   |
| Α               | N           | Α           | Α        | Α        | Status                          | Command         |
| Α               | Α           | х           | х        | x        | Released                        | Not used        |
| Key:<br>A = sig | nal assert  | ed          | N        | = signa  | I negated x = do                | n't care        |
| NOTE -          | - This regi | ister is ol | bsolete. | A device | should not respond to a read of | this address.   |

• CD/CDR/DVD haben andere Organisation als Festplatten


- Packet-Command definiert neue Bedeutung der Register
- Datentransfer wie bei normalen ATA-Befehlen

# ATAPI: Befehle (Ausschnitt)

| Command Name                 | Op Code | Туре | Sub-clause |
|------------------------------|---------|------|------------|
| BLANK                        | Alh     |      | 6.1.1.     |
| CLOSE TRACK/SESSION          | 5Bh     |      | 6.1.2.     |
| FORMAT UNIT                  | 04h     |      | 6.1.3.     |
| INQUIRY                      | 12h     | М    | SPC        |
| LOAD/UNLOAD C/DVD            | A6h     | 0    | 6.1.5.     |
| MECHANISM STATUS             | BDh     | М    | 6.1.6.     |
| MODE SELECT (6)              | 15h     | М    | SPC        |
| MODE SENSE (10)              | 5Ah     | М    | SPC        |
| MODE SENSE (6)               | 1Ah     | M    | SPC        |
| PAUSE/RESUME                 | 4Bh     | A    | 6.1.7.     |
| PLAY AUDIO (10)              | 45h     | A    | 6.1.8.     |
| PLAY AUDIO (12)              | A5h     | A    | 6.1.9.     |
| PLAY AUDIO MSF               | 47h     | A    | 6.1.10.    |
| PLAY C/DVD                   | BCh     | 0    | 6.1.11.    |
| PREVENT/ALLOW MEDIUM REMOVAL | 1Eh     | М    | SPC        |
| READ (10)                    | 28h     | M    | SPC        |
| READ BUFFER CAPACITY         | 5Ch     |      | 6.1.12.    |
| READ C/DVD                   | BEh     | 0    | 6.1.13.    |
| READ C/DVD MSF               | B9h     | 0    | 6.1.14.    |
| READ C/DVD RECORDED CAPACITY | 25h     | М    | 6.1.15.    |
| READ DISC INFORMATION        | 51h     |      | 6.1.16.    |
| READ DVD STRUCTURE           | ADh     |      | 6.1.17.    |
| READ HEADER                  | 44h     | М    | 6.1.18.    |
| READ MASTER CUE              | 59h     |      | 6.1.19.    |
| READ SUB-CHANNEL             | 42h     | M    | 6.1.21.    |

PC-Technologie | SS 2001 | 18.214

# ATAPI: Prinzip PIO-Lesezugriff



Laufwerk liest/schreibt jeweils ganzen Sektor

PIO Host liest/schreibt jedes Datenwort einzeln
 DMA Datentransfer via DMA mit vollem Handshake

# PC-recimologie

### ATAPI: PIO-Modi 0 .. 4

|                 | Table 49 –  | PIO data | a transfer | to/from d | evice  |        |      |     |
|-----------------|---|----------|------------|-----------|--------|--------|------|-----|
|                 | PIO timing parameters   | Mode 0   | Mode 1     | Mode 2    | Mode 3 | Mode 4 | Note |     |
|                 |   |          | ns         | ns        | ns     | ns     | ns   |     |
| to              | Cycle time  | (min)    | 600        | 383       | 240    | 180    | 120  | 1,4 |
| t <sub>1</sub>  | Address valid to DIOR-/DIOW-<br>setup   | (min)    | 70         | 50        | 30     | 30     | 25   |     |
| t <sub>2</sub>  | DIOR-/DIOW-   | (min)    | 165        | 125       | 100    | 80     | 70   | 1   |
| t <sub>2i</sub> | DIOR-/DIOW- recovery time   | (min)    | -          | -         | -      | 70     | 25   | 1   |
| t <sub>3</sub>  | DIOW- data setup  | (min)    | 60         | 45        | 30     | 30     | 20   |     |
| t,              | DIOW- data hold   | (min)    | 30         | 20        | 15     | 10     | 10   |     |
| t <sub>s</sub>  | DIOR- data setup  | (min)    | 50         | 35        | 20     | 20     | 20   |     |
| t <sub>e</sub>  | DIOR- data hold   | (min)    | 5          | 5         | 5      | 5      | 5    |     |
| t <sub>ez</sub> | DIOR- data tristate   | (max)    | 30         | 30        | 30     | 30     | 30   | 2   |
| t <sub>o</sub>  | DIOR-/DIOW- to address valid hold   | (min)    | 20         | 15        | 10     | 10     | 10   |     |
| t <sub>RD</sub> | Read Data Valid to IORDY active<br>(if IORDY initially low after t <sub>A</sub> ) | (min)    | 0          | 0         | 0      | 0      | 0    |     |
| t <sub>A</sub>  | IORDY Setup time  |          | 35         | 35        | 35     | 35     | 35   | 3   |
| t <sub>B</sub>  | IORDY Pulse Width   | (max)    | 1250       | 1250      | 1250   | 1250   | 1250 |     |
| tc              | IORDY assertion to release  | (max)    | 5          | 5         | 5      | 5      | 5    |     |


[ATAPI-5 Spec.]

- NOTES -
- 1 t<sub>b</sub> is the minimum total cycle time, t<sub>b</sub> is the minimum DIOR-/DIOW- assertion time, and t<sub>b</sub> is the minimum DIOR-/DIOW- negation time. A host implementation shall lengthen t<sub>b</sub> and/or t<sub>b</sub> to ensure that t<sub>b</sub> is equal to or greater than the value reported in the devices IDENTIFY DEVICE data. A device implementation shall support any local host implementation.
- 2 This parameter specifies the time from the negation edge of DIOR- to the time that the data bus is released by the device.
- 3 The delay from the activation of DIOR or DIOW- until the state of IORDY is first sampled. If IORDY is inactive then the host shall wait until IORDY is active before he PIO cycle is completed. If the device is not driving IORDY negated at the 4 fart the activation of DIOR- or DIOW, then 4 shall be met and to is not applicable. If the device is driving IORDY negated at the time t<sub>n</sub> after the activation of DIOR- or DIOW, then 4 shall be met and to so not applicable.
- I Mode may be selected at the highest mode for the device if CS(1:0) and AD(2:0) do not change between read or write cycles or selected at the highest mode supported by the slowest device if CS(1:0) or AD(2:0) do change between read or write cycles.
- Protokoll/Handshake immer gleich, unterschiedliche Wartezeiten

PC-Technologie | SS 2001 | 18.214

PC-Technologie | SS 2001 | 18.214

# ATAPI: PIO Waveforms



[ATAPI-5 Spec.]

Host kontrolliert und initiiert alle Transfers

### ATAPI: Ultra-DMA

- aktuelles, derzeit schnellstes Übertragungsverfahren
- Ultra-DMA/66 bis 66 MB/s
- Sender (Host/Platte) schickt Daten und Strobe-Impulse
- reduziertes Handshake
- dafür CRC-Fehlerkorrektur
- erfordert neues 80-pol. Kabel
- Anordnung abwechselnd Daten/Masseleitung



[ATAPI-5 Spec.]

PC-Technologie | SS 2001 | 18.214

# ATAPI: Ultra-DMA Waveforms




Figure 50 - Sustained Ultra DMA data-in burst

kein Handshake, jeweiliger Sender steuert Daten und Strobe

# ATA: Marktbedeutung

# **126 Million Units and 87%** ATA must be doing something right!

Mobile+Desktop represent 126 MU in '98 and 87% of shipments. Category dominated by ATA.

Projections do not forecast any substantial change in the mix

Disk Drive Unit Shipments\*\* (in thousands)

|                      |                | S <u>hipment</u> s |                | Fore    | cast   |        |
|----------------------|----------------|--------------------|----------------|---------|--------|--------|
|                      |                | 1998               | 1999           | 2000    | 2001   | 2002   |
|                      | Mobile Drives  | 17846              | 20990          | 24340   | 28215  | 32600  |
|                      | Desktop Drives | 108628             | 125646         | 143780  | 163180 | 184200 |
|                      | Server Drives  | 18493              | 21718          | 25700   | 30550  | 36130  |
| Develope             | Total<br>r     | 144967             | 168354         | 193820  | 221945 | 252930 |
| Forum-<br>Spring 200 |                | k/Trend report     | at IIST Lk. Ar | rowhead | Inte   | Labs   |


PC-Technologie | SS 2001 | 18.214

### ATA: Serial-ATA

parallele Datenübertragung problematisch:

- teure Kabel
- Skew-Probleme
- höhere Taktraten als 100 MHz schwierig
- => Umstellung auf serielle Datenübertragung "Serial-ATA"
- Beibehalten des ATAPI-Befehlssatzes
- volle Kompatibilität
- Unterstützung durch alle großen Hersteller
- bei Bedarf "Dongles" zur Parallel/Seriell-Umwandlung

### ATA: Serial-ATA Dongles




- bei Bedarf "Dongles" zur Parallel/Seriell-Umwandlung
- alte Hardware kann weiter genutzt werden, einfache Migration

PC-Technologie | SS 2001 | 18.214

# ATA: Serial-ATA Roadmap

# **Another Driving Factor**



PC-Technologie | SS 2001 | 18.214 PC-Technologie | SS 2001 | 18.214


### SCSI: Übersicht

### SCSI := Small Computer Systems Interface

- hervorgegangen aus "Shugart Associates SI"
- standardisiert als SCSI-I, SCSI-II, SCSI-III
- Einsatz in PCs (Server), Mac, Workstations
- keine reine Festplattenschnittstelle
- sondern universeller Bus für Peripheriegräte ("Targets")
- z.B. Bandlaufwerke, Scanner, Musiksynthesizer, ...
- 8-bit parallel (wide-SCSI mit 16-/32-bit)
- "Hostadapter" steuert den Bus
- komplexe Befehle und Arbitrierung
- flexibler, aber auch teuer und komplexer als EIDE/ATAPI
- Praxistips in der Artikelserie in ct 17-19/98

PC-Technologie | SS 2001 | 18.214


# SCSI: Grundlagen



- Bus mit 8 Geräten (LUN 0..7), inklusive Controller
- Gerätenummer per Schalter eingestellt (nicht automatisch!)
- komplexe Regeln zur Verkabelung (Terminierung, Abstände)
- parallele Datenübertragung, 8-bit oder (wide) 16/32-bit
- aufwendiges Busprotokoll mit Arbitrierung und split-transactions
- Geräte handeln die jeweils bestmögliche Geschwindigkeit aus
- langsame Geräte stören schnelle Geräte nicht

### SCSI: Varianten

- Befehlssätze: SCSI-1, SCSI-2, SCSI-3
- Busbreite: normal 8-bit, wide-SCSI 16-bit und 32-bit
- Bustiming: SCSI-1 bis 5 MB/s, Fast 10 MB/s, Ultra 20 MB/s
- alle Kombinationen, z.B. U2W = Ulta-Wide SCSI-2
- alle Gerätevarianten miteinander kombinierbar
- insbesondere auch normale und wide-SCSI Geräte




PC-Technologie | SS 2001 | 18.214

# SCSI: Signale

|          | 1 | Cor  | nec | ctor |    |      |        | I Co | nne | ctor  |    |         |   |
|----------|---|------|-----|------|----|------|--------|------|-----|-------|----|---------|---|
| i        | i | cont | act | numb | er | Ca   | ble    | cont | act | numbe | er |         |   |
| Signal   | 1 |      |     |      |    | cond | luctor |      |     |       |    | Signal  |   |
| name     | 1 | Set  | 2   | Set  | 1  | num  | ber    | Set  | 1   | Set   | 2  | name    |   |
| GROUND   | 1 | 1    |     | 1    |    | 1    | 2      | 2    |     | 26    |    | -DB(0)  |   |
| GROUND   | 1 | 2    |     | 3    |    | 3    | 4      | 4    |     | 27    |    | -DB(1)  |   |
| GROUND   | 1 | 3    |     | 5    |    | 5    | 6      | 6    |     | 28    |    | -DB(2)  |   |
| GROUND   | 1 | 4    |     | 7    |    | 7    | 8      | 8    |     | 29    |    | -DB(3)  |   |
| GROUND   | 1 | 5    |     | 9    |    | 9    | 10     | 10   |     | 30    |    | -DB(4)  |   |
| GROUND   | 1 | 6    |     | 11   |    | 11   | 12     | 12   |     | 31    |    | -DB(5)  |   |
| GROUND   | i | 7    |     | 13   |    | 13   | 14     | 14   |     | 32    |    | -DB(6)  |   |
| GROUND   | i | 8    |     | 15   |    | 15   | 16     | 16   |     | 33    |    | -DB(7)  |   |
| GROUND   | 1 | 9    |     | 17   |    | 17   | 18     | 18   |     | 34    |    | -DB(P)  |   |
| GROUND   | 1 | 10   |     | 19   |    | 19   | 20     | 20   |     | 35    |    | GROUND  |   |
| GROUND   | i | 11   |     | 21   |    | 21   | 22     | 22   |     | 36    |    | GROUND  |   |
| RESERVED | 1 | 12   |     | 23   |    | 23   | 24     | 24   |     | 37    |    | RESERVE | D |
| OPEN     | 1 | 13   |     | 25   |    | 25   | 26     | 26   |     | 38    |    | TERMPWR |   |
| RESERVED | 1 | 14   |     | 27   |    | 27   | 28     | 28   |     | 39    |    | RESERVE | D |
| GROUND   | i | 15   |     | 29   |    | 29   | 30     | 30   |     | 40    |    | GROUND  |   |
| GROUND   | i | 16   |     | 31   |    | 31   | 32     | 32   |     | 41    |    | -ATN    |   |
| GROUND   | 1 | 17   |     | 33   |    | 33   | 34     | 34   |     | 42    |    | GROUND  |   |
| GROUND   | i | 18   |     | 35   |    | 35   | 36     | 36   |     | 4.3   |    | -BSY    |   |
| GROUND   | i | 19   |     | 37   |    | 37   | 38     | 38   |     | 44    |    | -ACK    |   |
| GROUND   | i | 20   |     | 39   |    | 39   | 40     | 40   |     | 45    |    | -RST    |   |
| GROUND   | i | 21   |     | 41   |    | 41   | 42     | 42   |     | 46    |    | -MSG    |   |
| GROUND   | i | 22   |     | 43   |    | 43   | 44     | 44   |     | 47    |    | -SEL    |   |
| GROUND   | i | 23   |     | 45   |    | 45   | 46     | 46   |     | 48    |    | -C/D    |   |
| GROUND   | i | 24   |     | 47   |    | 47   | 48     | 48   |     | 49    |    | -REQ    |   |
| GROUND   | i | 25   |     | 49   |    | 49   | 50     | 50   |     | 50    |    | -1/0    |   |

8-bit SCSI, entsprechend mehr Datenleitungen für Wide-SCSI


# SCSI: Signale und Terminierung



- 8-bit SCSI hat 18 Signale auf 50-poligem Kabel
- Signale active-low mit open-Collector Schaltung: kurzschlußfest (!)
- ausgeschaltete Geräte stören den Bus nicht (!)
- Terminator zieht die Leitung auf "inaktiven" high-Pegel
- Terminierung nur an den beiden Endes des Busses

PC-Technologie | SS 2001 | 18.214


# SCSI: aktive Terminierung



- höhere Übertragungsrate erfordert Unterdrückung von Reflektionen
- geforderte Leitungsimpedanz 100..132 Ohm
- mit Spannungsregler / Konstantstromquelle

### SCSI: Protokoll

· kompliziertes Mehrphasen-Busprotokoll:



- jeder Datentransfer erfordert die Arbitration-Phasen
- Datenphase erlaubt effiziente Burst-Transfers
- trotzdem beträchtlicher Overhead (H&P: 1 ms pro Transfer)
- mit gleicher Platte langsamer als ATAPI (aber flexibler)
- Arbitrierung/Befehlsübertragung immer 8-bit, asynchron
- Details siehe SCSI Spezifikation

PC-Technologie | SS 2001 | 18.214

### SCSI: SCSI-Befehlssatz

Table N.3 - Commands Common to all SCSI Devices

| Command Name                    | Operation Code |      | SCSI-3  |  |  |  |
|---------------------------------|----------------|------|---------|--|--|--|
|                                 |                | Type | Ref Std |  |  |  |
| CHANGE DEFINITION               | 40h            | 0    |         |  |  |  |
| COMPARE                         | 39h            | 0    |         |  |  |  |
| COPY                            | 18h            | 0    |         |  |  |  |
| COPY AND VERIFY                 | 3Ah            | 0    |         |  |  |  |
| INQUIRY                         | 12h            | M    |         |  |  |  |
| LOCK/UNLOCK CACHE               | 36h            | 0    |         |  |  |  |
| LOG SELECT                      | 4Ch            | 0    |         |  |  |  |
| LOG SENSE                       | 4Dh            | 0    |         |  |  |  |
| MODE SELECT (10)                | 55h            | 0    |         |  |  |  |
| MODE SELECT (6)                 | 15h            | м    |         |  |  |  |
| MODE SENSE (10)                 | 5Ah            | M    |         |  |  |  |
| MODE SENSE (6)                  | IAh            | M    |         |  |  |  |
| PREFETCH                        | 34h            | 0    |         |  |  |  |
| PREVENT/ALLOW MEDIUM<br>REMOVAL | 1Eh            | м    |         |  |  |  |
| READ (10)                       | 28h            | М    |         |  |  |  |
| READ (12)                       | A8h            | 0    |         |  |  |  |
| READ (6)                        | 08h            | 0    |         |  |  |  |
| READ BUFFER                     | 3Ch            | 0    |         |  |  |  |
| READ LONG                       | 3Eh            | 0    |         |  |  |  |
| RECEIVE DIAGNOSTIC RESULTS      | 1Ch            | 0    |         |  |  |  |
| RELEASE (10)                    | 57h            | М    |         |  |  |  |
| RELEASE(6)                      | 17h            | 0    |         |  |  |  |
| REQUEST SENSE                   | 03h            | М    |         |  |  |  |
| RESERVE(10)                     | 56h            | М    |         |  |  |  |
| RESERVE(6)                      | 16h            | 0    |         |  |  |  |
| SEEK (10)                       | 2Bh            | М    |         |  |  |  |
| SEEK (6)                        | 0Bh            | M    |         |  |  |  |
| SEND DIAGNOSTIC                 | 1Dh            | М    | 1       |  |  |  |
| SET LIMITS (10)                 | 33h            | 0    | 1       |  |  |  |
| SET LIMITS (12)                 | B3h            | 0    | 1       |  |  |  |
| START/STOP UNIT                 | 1Bh            | м    | 1       |  |  |  |

Lev: M = command implementation is mandatory

• für alle SCSI-Geräte

• zusätzliche Erweiterungen

für Platten, Scanner, ...

Standard: SCSI-3 MMC

"multi media commands"

[SCSI-3 MMC spec]

O = command implementation is mandato O = command implementation is optional

PC-Technologie | SS 2001 | 18.214

### SCSI: SCSI-3 MMC

### "MultiMedia Command Set"

- standardisierte Befehlssatzerweiterung f
   ür SCSI
- insbesondere f
  ür CD/CDR/DVD/DVDR-Ger
  äte:
  - digitales Auslesen von Audio-Tracks ("grabbing")
  - Ansteuerung von digitalen Audio-Ausgängen
  - o Ansteuerung / Kalibrierung von CDR/DVD-Brennern
  - Unterstützung für das CSS-Kryptverfahren auf DVDs
- MMC-Befehle auch für ATAPI-Geräte definiert
- erlaubt gemeinsame Treiber für SCSI- und ATAPI-Geräte
- in aktuellen Geräten (etwa CD-Brenner) implementiert

PC-Technologie | SS 2001 | 18.214

### SCSI: MMC-Befehlssatz

| Command Name              | Operation Code | MMC Type | Sub-clause |
|---------------------------|----------------|----------|------------|
| BLANK Command             | A1h            | 0        | 6.1.1.     |
| CLOSE TRACK/SESSION       | 5Bh            | М        | 6.1.2.     |
| FORMAT UNIT               | 04h            | 0        | 6.1.3.     |
| LOAD/UNLOAD CD            | A6h            | 0        | 6.1.5.     |
| MECHANISM STATUS          | BDh            | М        | 6.1.6.     |
| PAUSE/RESUME              | 4Bh            | 0        | 6.1.7.     |
| PLAY AUDIO (10)           | 45h            | A        | 6.1.8.     |
| PLAY AUDIO (12)           | A5h            | A        | 6.1.9.     |
| PLAY AUDIO MSF            | 47h            | A        | 6.1.10.    |
| READ BUFFER CAPACITY      | 5Ch            | 0        | 6.1.12.    |
| READ CD                   | BEh            | 0        | 6,1,13,    |
| READ CD MSF               | B9h            | М        | 6.1.14.    |
| READ CD RECORDED CAPACITY | 25h            | М        | 6.1.15.    |
| READ DISC INFORMATION     | 51h            | М        | 6.1.16.    |
| READ HEADER               | 44h            | М        | 6.1.18.    |
| READ MASTER CUE           | 59h            | 0        | 6.1.19.    |
| READ SUB-CHANNEL          | 42h            | М        | 6.1.21.    |
| READ TOC/PMA/ATIP         | 43h            | М        | 6.1.22.    |
| READ TRACK INFORMATION    | 52h            | 0        | 6.1.23.    |
| REPAIR TRACK              | 58h            | 0        |            |
| RESERVE TRACK             | 53h            | М        | 6.1.28.    |
| SCAN                      | BAh            | 0        | 6.1.30.    |
| SEEK                      | 2Bh            | M        |            |
| SEND CUE SHEET            | 5Dh            | 0        | 6.1.31.    |
| SEND OPC INFORMATION      | 54h            | 0        | 6.1.33.    |
| SET CD SPEED              | BBh            | м        | 6.1.34.    |
| STOP PLAY/SCAN            | 4Eh            | 0        |            |
| SYNCHRONIZE CACHE         | 35h            | М        |            |
| WRITE (10)                | 2Ah            | 0        | 6.1.38.    |

CD-Befehle:
 Load/Unload CD
 Play Audio (analog/dig.)
 Read CD (grabbing)
 Read Sub-Channel
 Read TOC / ...

### SCSI: MMC vs. ATAPI

### Annex B ATAPI Compliance (normative)

### B.1. Introduction

This section describes the implementation of the MultiMedia Commands in ATAPI devices. The intent is to make the command sets highly compatible. It is desired that a common driver may be written to control both SCSI and ATAPI devices.

### B.2. General

ATAPI devices implement a subset of SCSI behavior. Certain errors and conditions that exist in SCSI don't exist in ATAPI. In addition, certain terms are used in ATAPI instead of related SCSI terms. The mechanisms for transporting the commands, data, and status are unique to each transport. Addressing of units is also unique to each transport. MMC does not directly specify any of these mechanisms; the command and data layer definition may be layered on either transport.

### B.2.1. Terms


- B.2.1.1. Host the ATAPI equivalent for the SCSI term "Initiator."
- B.2.1.2. Device the ATAPI equivalent for the SCSI term "Target" or "Logical Unit."
- B.2.1.3. Command Packet the ATAPI equivalent for the SCSI term "Command Descriptor Block."


### **B.2.2.** Supported Block Sizes

ATAPI does not use the block size in the mode select block descriptor. Instead, the block size shall be determined by the command. The READ command shall return 2048 bytes per block. The WRITE command shall send the number of bytes per block as determined by the WRITE PARAMETERS mode page. The READ CD and READ CD MSF commands shall return the number of bytes per block as specified by the command.

PC-Technologie | SS 2001 | 18.214

# SCSI: Verkabelung





SCSI-Beispielkonfiguration ·

### Server: dimensionieren . . .

### Ausgangslage und Aufgabe:

[H&P, 530ff]

- Prozessor mit 500 MIPS, kostet \$30.000
- Speicher, Busbreite 16 Byte, 100 ns Zykluszeit
- I/O-Bus mit 200 MB/s Bandbreite, Platz für 20 SCSI-2 Controller
- Betriebssystem benötigt 10.000 CPU-Befehle pro Platten-I/O
- SCSI-2 Busse, jeweils bis 20 MB/s, bis 15 Geräte (="SCSI String")
- SCSI-2 Controller a \$1.500, mit 1 ms Latenzzeit pro I/O-Transfer
- Platten mit 2 GB oder 8 GB, Preis jeweils \$0.25 pro MB
- beide Platten jeweils 7.200 rpm, 8 ms access time, 6 MB/s Transfer
- geforderte Speicherkapazität 200 GB
- mittlere Blockgröße für I/O-Transfers ist 16 KB
- => Performance mit kleinen/großen Platten? Kosten pro I/O-Transfer? günstigste Konfiguration? wie viele Controller, welche Platten, usw.

PC-Technologie | SS 2001 | 18.214

### Server: Grenzen durch CPU, Speicher, Bus

IOPS = Anzahl I/O-Transfers pro Sekunde

=> Speicher limitiert auf maximal 10.000 IOPS

### Grenzen durch Controller und Platten Server:

- Dauer eines SCSI-2 Transfers für 16 KB Daten:
- aber Controller benötigt 1 ms Overhead für den Transfer, also

$$t_{16KB} = \frac{16 \text{ KB}}{20 \text{ MB / s}} = 0.8 \text{ ms}$$
 $IOPS\_controller = \frac{1}{(0.8 \text{ ms} + 1.0 \text{ ms})} \sim 556 \text{ IOPS}$ 

mittlere Dauer für Platten-I/O mit 16 KB Daten (zufällige Zugriffe):

t\_disk = 
$$8 \text{ ms} + \frac{0.5}{7200 \text{ rpm}} + \frac{16 \text{ KB}}{6 \text{ MB/s}} = 8 + 4.2 + 2.7 = 14.9 \text{ ms}$$

$$IOPS\_disk = \frac{1}{14.9 \text{ ms}} \sim 67 \text{ IOPS}$$

PC-Technologie | SS 2001 | 18.214

### kleine oder große Platten Server:

- 200 GB Kapazität: 25 8-GB Platten oder 100 2-GB Platten
- entsprechende Anzahl der IOPS:

IOPS\_2GB = 
$$100 \times 67 = 6700$$
  
IOPS\_8GB =  $25 \times 67 = 1675$ 

Mindestanzahl der Controller bei 15 Platten pro String

Strings\_2GB = 
$$(100 / 15)$$
 = 7  
Strings\_8GB =  $(25 / 15)$  = 2

Mindestanzahl der Controller, damit diese nicht der Flaschenhals?

Disks/String 
$$< 557 / 67 < 8$$
  
Strings\_2GB =  $(100 / 8)$  =  $12.5$  =  $13$  (aufrunden)  
Strings\_8GB =  $(25 / 8)$  =  $3.1$  = 4 (aufrunden)

### Server: Performance

Architekturen:

| Тур  | #Platten | #Controller      |
|------|----------|------------------|
| 2 GB | 100      | 7 (min) 13 (opt) |
| 8 GB | 25       | 2 (min) 4 (opt)  |

### Performance:

| Pla | atte | #SCSI | CPU    | Speicher | Bus    | Disks | Strings | IOPS | Kosten    |
|-----|------|-------|--------|----------|--------|-------|---------|------|-----------|
| 8 ( | GB   | 2     | 50.000 | 10.000   | 12.500 | 1675  | 1112    | 1112 | \$82.200  |
| 8 ( | GB   | 4     | 50.000 | 10.000   | 12.500 | 1675  | 2224    | 1675 | \$87.200  |
| 2 ( | GB   | 7     | 50.000 | 10.000   | 12.500 | 6700  | 3892    | 3892 | \$91.700  |
| 2 ( | GB   | 13    | 50.000 | 10.000   | 12.500 | 6700  | 7228    | 6700 | \$100.700 |

- Server-Performance wird durch die Platten bzw. Controller limitiert (!)
- beste Performance mit vielen kleinen Platten und Controllern
- außerdem bestes Preis/IOPS-Verhältnis (\$76, \$52, \$24, \$15 pro IOPS)
- aber geringere Zuverlässigkeit (siehe RAID)

PC-Technologie | SS 2001 | 18.214

### RAID: Motivation

Amdahl's Gesetz:

langsamste Komponente behindert Leistungssteigerungen

- => ausgewogenes Verhältnis CPU Speicher I/O nötig
- => CPU und Speicher skalieren mit der Halbleitertechnologie
- => aber wie kann die I/O-Leistung gesteigert werden?

RAID, "redundant array of inexpensive disks":

- Grundidee: viele kleine PC-Festplatten statt einer großen
- bedingt in damaliger (1985er) Festplattentechnologie: Großrechner-Festplatten vs. PC-Festplatten
- Zuverlässigkeit durch redundante Platten
- Wiederherstellung der Daten nach Plattenausfall
- ursprünglich: "independent disks"

### Disks: RAID

"redundant array of inexpensive disks"

- bahnbrechende Untersuchung von Festplatten-Performance
- ursprünglich Analyse von Großrechner- und PC-Festplatten
- Ersetzen weniger großer durch viele kleine Festplatten
- Zuverlässigkeit des Gesamtsystems?
- diverse RAID-Varianten (=level)
- unterschiedliche Anzahl von Platten
- Strategien zur Verwendung von Nutz- und Reserveplatten
- Ausfallsicherheit, Hot-Plugging
- Optimierung auf Schreib- und/oder Leseperformance
- vielfache Anwendungen
- möglichst das Original lesen!

[Patterson, Gibson, Katz: UCB report CS-98-391]

PC-Technologie | SS 2001 | 18.214

# RAID: Ausgangsbasis (1987)

| IBM<br>3380 | Fujitsu<br>M2361A   | Conners<br>CP3100   | 3380 v.<br>CP3100  | 2361 v.<br>CP3100  |
|-------------|---|---|--|--|
|             |   |   | (>1 means 3.   | 100 better)  |
| 14          | 10.:  | 5 3.5   | 4  | 3  |
| 7500        | 600   | 100   | .01  | .2   |
| \$18-\$10   | \$20-\$17   | \$10-\$7  | 1-2.5  | 1.7-3  |
| 30,000      | 20,000  | 30,000  | 1  | 1.5  |
| 100,000     | ?   | ?   | ?  | ?  |
| 4           | 1   | 1   | .2   | 1  |
| 50          | 40  | 30  |  | .8   |
| 30          | 24  | 20  |  | .8   |
| 200         | 40  | 30  |  | .8   |
| 120         | 24  | 20  | .2   | .8   |
| 3           | 2.:   | 5 1   | .3   | .4   |
| 6,600       | 640   | 10 <sup>†</sup>   | 660  | 64   |
| 24          | 3.  | 4 .03   | 800  | 11   |
|             | 3380<br>14<br>7500<br>\$18-\$10<br>30,000<br>100,000<br>4<br>50<br>30<br>200<br>120<br>3<br>6,600 | 3380 M2361A  14 10 7500 600 \$18-\$10 \$20-\$17 30,000 2,0000 100,000 ? 4 1 50 40 30 24 200 40 120 24 3 2 6,600 640 | 3380 MŽ361A CP3100  14 10.5 3.5 7500 600 100 \$18-\$10 \$20-\$17 \$10-\$7 30,000 20,000 30,000 100,000 ? ? 4 1 1 50 40 30 30 24 20 200 40 30 120 24 20 20 40 30 120 24 20 3 2.5 1 6,600 640 10 | 3380 M236IA CP3100 CP3100 (>1 means 3 7500 600 100 .01 \$18-\$10 \$20-\$17 \$10-\$7 1-2.5 30,000 20,000 30,000 1 100,000 ? ? ? ? |

Table I. Comparison of IBM 3380 disk model AK4 for mainframe computers, the Fujitsu M2361A "Super Eagle" disk for minicomputers, and the Conners Peripherals CP 3100 disk for personal computers. By "Maximum IIO's Isecond" we mean the maximum number of average seeks and average rotates for a single sector access. Cost and reliability information on the 3380 comes from widespread experience [IBM 87] [Gawlick87] and the information on the Fujitsu from the manual [Fujitsu 87], while some numbers on the new CP3100 are based on speculation. The price per megabye is given as a range to allow for different prices for volume discount and different mark-up practices of the vendors.

<sup>†</sup>The 8 watt maximum power of the CP3100 was increased to 10 watts to allow for the inefficiency of an external power supply (since the other drives contain their own power supplies).

# *RAID* · 121

### RAID: Kriterien

| <ul> <li>Gesa</li> </ul>  | ımtkapazität der Festplatte(n)         | MByte     |  |  |  |  |  |
|---------------------------|--|-----------|--|--|--|--|--|
| <ul><li>maxir</li></ul>   | maximale und typische Bandbreite MByte |           |  |  |  |  |  |
| <ul><li>maxir</li></ul>   | male und typische Latenzzeiten         | S         |  |  |  |  |  |
| • Koste                   | en, Volumen, Energieverbrauch          | \$, m³, W |  |  |  |  |  |
| <ul> <li>Zuver</li> </ul> | rlässigkeit                            |           |  |  |  |  |  |
| 0                         | MTTF, "mean time to failure"           | S         |  |  |  |  |  |
| 0                         | MTTR, "mean time to repair"            | s         |  |  |  |  |  |
| 0                         | MTTF_total = (MTTF_single / number_c   | of_disks) |  |  |  |  |  |

### RAID-Konzept: viele parallele Platten


- höhere Gesamtkapazität, höhere Bandbreite
- Redundanz erhöht (!) die Zuverlässigkeit
- damalige Annahme: ca. 100 Platten, heute: typ. 5-10


PC-Technologie | SS 2001 | 18.214

# RAID: Glossar

| D  | Gesamtanzahl der Platten                     |
|----|--|
| G  | Anzahl der Daten- (=nutz) Platten pro Gruppe |
| NG | Anzahl der Gruppen                           |
| С  | Anzahl der redundaten Check-Platten          |
| rc | Verhältnis C/G                               |
| S  | slowdown, typ. $1 < s < 2$                   |
|    |  |

# RAID: Szenarien





"single large or grouped read"

"several small individual reads and writes"

welche Anwendungen benötigen hohe I/O-Leistung?

"scientific": wenige, aber große Transfers
"database" sehr viele kleine Transfers

PC-Technologie | SS 2001 | 18.214

### RAID: Statistik


Annahmen zur Zuverlässigkeit der Platten:

- Ausfälle sind zufällig, unabhängig, exponentialverteilt
- außere Einflüsse (Sabotage, Stromausfall, ...) nicht berücksichtigt
- Controller ist robust

$$\label{eq:mttf_group} \begin{split} \text{MTTF\_group} &= & \underbrace{\frac{\text{MTTF\_disk}}{\text{G} + \text{C}}} = & \underbrace{\frac{1}{\text{probability of failure}}}_{\text{before repairing the dead disk}} \\ \text{P\_second\_failure} &= & \underbrace{\frac{\text{MTTR}}{\text{MTTF\_disk} / (\text{G+C-1})}}_{\text{MTTF\_raid}} = & \underbrace{\frac{(\text{MTTF\_disk})^2}{(\text{D+C*NG}) * (\text{G+C-1}) * \text{MTTR}}}_{\text{C}} \end{split}$$

122 · *RAID* 

### RAID: Level-Übersicht



PC-Technologie | SS 2001 | 18.214

### *RAID-0:* Striping

- Aufteilen jedes (großen) Zugriffs in "Streifen"
   D = G, C = 0
- jede Platte verarbeitet Anteil 1/D
- jeder Zugriff benutzt alle Platten
- theoretisch D-fache Bandbreite f
  ür Lesen und Schreiben
- nur für genügend große Zugriffe
- aber keine Fehlertoleranz
- Zuverlässigkeit sinkt auf 1/D
- Einsatz nur für geringe Anzahl von Platten
- nicht im originalen "RAID paper" enthalten
- marktübliche "RAID-0" Kontroller verwalten zwei Platten

### RAID-1: Mirroring

- Daten werden auf je zwei Platten "gespiegelt"
   G = 1. C = 1
- nutzt nur 50% der Gesamtkapazität der Platten
- jeder Schreibzugriff geht auf zwei Platten
- Schreibzugriff muß auf die jeweils langsamere Platten warten
- optimierte Version benutzt doppelten Kontroller
- erlaubt doppelte Bandbreite beim Lesen
- · kein komplexer Controller notwendig
- ineffizient, aber sehr zuverlässig z.B. 500 Jahre MTTF
- keine besondere Marktbedeutung

PC-Technologie | SS 2001 | 18.214

# RAID-2: Hamming Code ECC

- Hamming-Code zur Fehlerkorrektur jeder Gruppe von Platten z.B. (G=10, C=4) oder (G=25, C=5) usw.
- analog zur ECC-Fehlerkorrektur bei DRAMs
- Controller muß ECC berechnen und auswerten
- Aufteilung in Daten- und Check-Platten
- "große" Zugriffe laufen auf alle Platten einer Gruppe
- dabei volle Performance beim Lesen und Schreiben
- "kleine" Zugriffe kompliziert: gesamten Block lesen,
   ECC mit neuen Daten berechnen, gesamten Block schreiben
- daher sehr schlechte Gesamtperformance
- CRC-Code der einzelnen Platten unnötig
- sehr hohe Zuverlässigkeit, z.B. 50 Jahre MTTF mit G=10

### RAID-3: Bit-Parität

- eine Platte mit Paritätscode pro Gruppe C=1
- Hamming-Code ermittelt, welche Platte Fehler aufweist
- dies liefert aber bereits der CRC jeder einzelnen Platte
- Paritätskode reicht aus, um den Fehler zu korrigieren
- weniger Checkdisks als RAID-2
- aber gleiches Performanceproblem f
  ür "kleine" Zugriffe
- jeder Schreibzugriff benutzt die Paritätsplatte
- weniger Platten als RAID-2, daher Preis/Leistung besser
- sehr hohe Zuverlässigkeit, z.B. 50 Jahre MTTF mit G=10

PC-Technologie | SS 2001 | 18.214

# RAID-3: Vergleich Level 2/3

| MTTF                  | Exce      | eds Useful Lifetime<br>G=10   | G=25                         |
|-----------------------|-----------|-------------------------------|------------------------------|
|                       |           | (820,000 hrs<br>or >90 years) | (346,000 hrs<br>or 40 years) |
| Total Number of Disks |           | 1,10D                         | 1.04D                        |
| Overhead Cost         |           | 10%                           | 4%                           |
| Useable Storage Capac | ity       | 91%                           | 96%                          |
| I/Os/Sec              | Full RAID | Per Disk                      | Per Disk                     |
| (vs. Single Disk)     |           | L3 L3/L2                      | L3 L3/L2                     |
| Large Reads/sec       | D/S       | .91/S 127%                    | .96/S 112%                   |
| Large Writes/sec      | D/S       | .91/S 127%                    | .96/S 112%                   |
| Large R-M-W/sec       | D/2S      | .45/S 127%                    | .48/S 112%                   |
| Small Reads/sec       | DISG      | .09/S 127%                    | .04/S 112%                   |
| Small Writes/sec      | D/2SG     | .05/S 127%                    | .02/S 112%                   |
| Small R-M-W/sec       | D/2SG     | .05/S 127%                    | .02/S 112%                   |

Table IV. Characteristics of a Level 3 RAID. The L3/L2 column gives the % performance of L3 in terms of L2 (>100% means L3 is faster). The performance for the full systems is the same in RAID levels 2 and 3, but since their are fewer check disks the performance per disk improves. Once again if the disks in a group are synchronized, then S=1.

### RAID-4: Block-Parität

- eine Platte mit Paritätscode pro Gruppe C=1
- einzelner Datenblock wird auf eine einzelne Platte geschrieben
- Parität des Blocks auf die Paritätsplatte
- Paritätskode reicht aus, um den Fehler zu korrigieren
- gleiche Anzahl Platten wie RAID-3
- aber andere Organisation
- Lesezugriffe parallel ausführbar
- Schreibzugriffe parallel auf Datenplatten ausführbar
- aber Flaschenhals Paritätsplatte
- sehr hohe Zuverlässigkeit, z.B. 50 Jahre MTTF mit G=10

PC-Technologie | SS 2001 | 18.214

### RAID-5: verteilte Parität

- Paritätscode auf alle Platten einer Gruppe verteilt C=1
- einzelner Datenblock wird auf eine einzelne Platte geschrieben
- Parität des Blocks auf die zugehörige Paritätsplatte
- Paritätskode reicht aus, um den Fehler zu korrigieren
- gleiche Anzahl Platten wie RAID-3
- aber effizienteste Organisation:
- Lesezugriffe parallel ausführbar
- Schreibzugriffe weitgehend parallel ausführbar
- attraktivste Variante, erfordert aber komplexen Controller
- hohe Zuverlässigkeit, z.B. 50 Jahre MTTF mit G=10

### RAID-6: unabhängige, verteilte Parität

- mehrfacher Paritätscode auf alle Platten einer Gruppe verteilt C=2, 3, ...
- einzelner Datenblock wird auf eine einzelne Platte geschrieben
- Parität des Blocks auf die zugehörigen Paritätsplatten
- diverse Code-Varianten möglich
- ähnlich wie RAID-5
- aber bessere Fehlererkennung/korrektur
- Lesezugriffe parallel ausführbar
- Schreibzugriffe weitgehend parallel ausführbar
- noch komplexerer Controller als RAID-5
- nicht im originalen RAID-Paper erwähnt

PC-Technologie | SS 2001 | 18.214

# RAID: Vergleich (1987)




Figure 5. Plot of Large (Grouped) and Small (Individual) Read-Modify-Writes per second per disk and useable storage capacity for all five levels of RAID (D=100, G=10, I/O=30/sec, S=1.2). To scale performance to other speed disks, simply multiply these numbers by the ratio to 30 I/O's/sec.

- · Level-1 schnell, sicher, teuer
- Level-5 der beste Kompromiss


# RAID: vs. single disks (1987)

| Characteristics              | RAID 5L  | SLED      | RAID       | RAID 5L   | SLED      | RAID       |
|------------------------------|----------|-----------|------------|-----------|-----------|------------|
|                              | (100,10) | (IBM      | v. SLED    | (10,10)   | (Fujitsu  | v. SLED    |
|                              | (CP3100) | 3380)     | (>1 better | (CP3100)  | M2361A)   | (>1 better |
|                              |          |           | for RAID)  |           |           | for RAID)  |
| Formatted Data Capacity (MB) | 10,000   | 7,500     | 1.33       | 1,000     | 600       | 1.67       |
| Price/MB (controller incl.)  | \$11-\$8 | \$18-\$10 | 2.29       | \$11-\$8  | \$20-\$17 | 2.5-1.5    |
|                              | 820,000  | 30,000    | 27.3       | 8,200,000 | 20,000    | 410        |
| MTTF in practice (hours)     | ?        | 100,000   | ?          | ?         | ?         | ?          |
| No. Actuators                | 110      | 4         | 22.5       | 11        | 1         | 11         |
| Max I/O's/Actuator           | 30       | 50        | .6         | 30        | 40        | .8         |
| Max Grouped RMW/box          | 1250     | 100       | 12.5       | 125       | 20        | 6.2        |
| Max Individual RMW/box       | 825      | 100       | 8.2        | 83        | 20        | 4.2        |
| Typ I/O's/Actuator           | 20       | 30        | .7         | 20        | 24        | .8         |
| Typ Grouped RMW/box          | 833      | 60        | 13.9       | 83        | 12        | 6.9        |
| Typ Individual RMW/box       | 550      | 60        | 9.2        | 55        | 12        | 4.6        |
| Volume/Box (cubic feet)      | 10       | 24        | 2.4        | 1         | 3.        |            |
| Power/box (W)                | 1100     | 6,600     | 6.0        | 110       | 640       | 5.8        |
| Minimum Expansion Size (MB)  | 100-100  | 0 7,500   | 7.5-75     | 100-1000  | 600       | 0.6-6      |

Table VII. Comparison of IBM 3380 disk model AK4 to Level 5 RAID using 100 Conners & Associates CP 3100s disks and a group size of 10 and a comparison of the Fujitsu M2361A "Super Eagle" to a level 5 RAID using 10 inexpensive data disks with a group size of 10. Numbers greater than 1 in the comparison columns favor the RAID.

PC-Technologie | SS 2001 | 18.214

# RAID: Beispiel für einen Controller



### Disks: Filecache

### "Filecache"

- Plattenzugriffe deutlich langsamer als Speicherzugriffe
- häufig benutzte Daten (Dateien) im Hauptspeicher halten
- => Teil des Hauptspeichers als Filecache reservieren
- aber Filecache reduziert nutzbaren Hauptspeicher
- wo liegt das Optimum?
- nutzungsabhängig, single/multi user, workstation/server
- verschiedene Betriebssystemstrategien
- z.B. Windows 95 vs. Windows NT
- im folgenden einige Beispiele aus H&P

PC-Technologie | SS 2001 | 18.214

# Disks: Filecache




FIGURE 6.26 Performance versus megabytes touched for several workstations and mainframss (see section 6.8). Note the log-log scale. These results use the nominal values selected by the self-scaling benchmark. For example, 50% accesses are reads and 50% are writes. The primary difference between the systems is the average access size of 120 KB for the Corvex; adjusting for a common access size would haive Corvex performance but make little charge to the other lines in this job!

[Hennessy & Patterson]

# Disks: Filecache: Performance




FIGURE 6.38 File cache performance for machines in 6.35. This plot is for 32-KB reads with the number of bytes touched limited to fit within the file cache of each system. Figure 6.36 (page 541) shows the size of the file caches that achieve this performance. (See the caption of Figure 6.36 for details on measurements.)

PC-Technologie | SS 2001 | 18.214

# Disks: Filecache: Size




FIGURE 6.39 File cache size. The bar graph shows the maximum percentage of main memory for the file cache, while the line graph shows the maximum size in megabytes, using the log scale on the right. Thus the HP 730 HP/UX version 8 uses only 8% of its 32-MB main memory for its file cache, or just 2.7 MB, and the Convex C240 uses 87% of its 1024-MB main memory, or 890 MB, for its file cache.




FIGURE 6.40 File cache performance versus read percentage. 0% reads means 100% writes. These accesses all fit within the file caches of the respective machines. Note that the high performance of the file caches of the AXP/3000, RS/6800, and 3090 are only evident for workloads with ≥ 90% reads. Access sizes are 32 KB. (See the caption of Figure 6.36 for details on measurements.)

PC-Technologie | SS 2001 | 18.214

Leerseite

PC-Technologie

Leerseite

PC-Technologie

Leerseite

PC-Technologie

### CD, DVD: Agenda

- Grundlagen der CD-Technik
- CD-ROM
- CD-R, CD-RW



ISO-9660 Dateisystem

• DVD-R, DVD-RAM

UDF / Packet-Writing







PC-Technologie | SS 2001 | 18.214

## CD/DVD: Literatur

www.disctronics.co.uk/ www.fadden.com/cdrfaq

www.dvddemystified.com/dvdfaq.html

www.ping.be/~pin11466/formtxt.html www.unik.no/~robert/hifi/dvd/

www.phoenix.com/techs/specs.html

(übersichtliche Kurzbeschreibungen zu CD/DVD) (alles rund ums Thema CD-R und CD-RW)

(DVD-FAQ, viele mirrors weltweit)

(schöne Übersicht)

(umfangreiche Link-Sammlung zu DVD)
(El Torito Format für bootfähige CDs)

diverse c't Artikel:


02/93 178ff CD "color books" und Dateiformate

DVD: 23/99 S.100ff

diverse Standards, insbesondere ECMA-xxx (frei verfügbar), www.ecma.ch


ECMA-119 ISO-9660 Dateisystem
ECMA-267 DVD-ROM Spezifikation
SCSI-3 MMC SCSI MultiMedia Command Set

# CD: Aufbau eines Players



PC-Technologie | SS 2001 | 18.214


# CD: Multibeam-Technik




- Strahlteiler
- komplexer Empfänger mit mehreren Photodioden
- liest mehrere Spuren gleichzeitig
- statt h\u00f6herer Drehzahl

Testbericht in [ct 08/99 74]

### CD: Prinzip





- Polycarbonatträger, 12cm Durchmesser
- eingeprägte Vertiefungen ("pits") bilden die Daten
- spiralförmige Datenspur, 1.6µm Abstand, ca. 16000 Windungen
- Fertigungsmängel fest eingeplant => leistungsfähige Fehlerkorrektur

[CD-ROM - The new Papyrus]

PC-Technologie | SS 2001 | 18.214

# CD: Reflexion





Figure 4. Relation between pits and photodetector output.

- Lands reflektieren das Laserlicht
- Pits streuen das Laserlicht

[CD-ROM - The new Papyrus]


### CD: Schichtaufbau



- Polycarbonatschicht ~ 1.2 mm
- Größe der Pits / Lands ~ 1.0 μm
- Interpretation: Land = 0, Pit = 0, Wechsel Land/Pit = 1
- Achtung: Kratzer oben zerstören die Daten

PC-Technologie | SS 2001 | 18.214


# CD: Fokussierung, Spurregelung, . . .



### Sensorfeld mit 2x2 Photodioden zur Regelung:

Fokussierung: aus Differenzsignal (A+C) - (B+D)
 Spurregelung: aus Differenzsignal (A+B) - (C+D)
 Nutzsignal: Land/Pit-Übergänge aus Summensignal
 Drehzahl: aus Taktfrequenz des Nutzsignals

# CD: numerische Apertur



### Brechungsindex 'n' eines Materials:

| Vakuum  | = 1   |
|---------|-------|
| Luft    | ~ 1   |
| Diamant | = 2.4 |

### NA := Maß für Auflösungsvermögen des Objektivs


|     | NA      | Öffnungswinkel |
|-----|---------|----------------|
| CD  | 0.45    | 24 Grad        |
| DVD | 0.5 0.6 | 37 Grad        |

- Auflösungsvermögen wie bei Mikroskopen (!)
- asphärische Linsen notwendig
- Kratzer/Staub auf der Oberfläche stören kaum

PC-Technologie | SS 2001 | 18.214

# CD: CAV vs. CLV

Constant Angular Velocity
(Floppy, aktuelle CD-ROM Laufwerke)



Constant Linear Velocity
( Audio/Video CD, DVD)



- Audiodaten: konstante Datenrate sinnvoll: CLV
- Drehzahl: innen hoch, außen langsam
- Angabe "48x"-Laufwerk: 48x Datenrate (CLV) der Audio-CD
- CAV erlaubt Spurwechsel ohne Drehzahländerung
- aktuelle CD-ROMs: CAV soweit per Daten/Fehlerrate möglich

Programme "CD-Bremse", "CD-Bänschmaak": home.t-online.de/home/Joern.Fiebelkorn/

### CD: EFM

### Eight-to-Fourteen Modulation:

- selbsttaktende Aufzeichnung, NRZI
- minimal 2 Nullen, maximal 11 Nullen zwischen Einsen

| data bits  | channel bits   |
|--|--|
| 0000 0000<br>0000 0001<br>0000 0010<br>0000 0011<br>0000 0100<br>0000 0101 | 01001000100000<br>10000100000000<br>10010000100000<br>10001000100000<br>010001000000 |


- zusätzlich 3 "Merge-Bits" zwischen zwei Codeworten einfügen
- eigentlich 8-17 Modulation
- DVD verwendet verbessertes 8-16 Verfahren

PC-Technologie | SS 2001 | 18.214

# CD: Kodierung der Daten:

- Nutzdaten
- Nutzdaten in Frames einteilen
- Reed-Solomon Checksumme an Frames anfügen
- 14-bit EFM-Daten aus 8-Bit Nutzdaten
- 17-bit EFM mit Merge-Bits
- 17-bit EFM, Sync-Pattern anfügen
- Pits and Lands






- 75 Sektoren pro Sekunde, 0..74
- Numerierung per (minute, second, sector)
- 60 Minuten: 270.000 Frames (553 MB)
- 74 Minuten: 333.000 Frames (682 MB)


PC-Technologie | SS 2001 | 18.214

# CD-ROM LEC Reed-Solomon Code



• Layered Error Correction (CD-ROM Mode 1)


### CD: Reed-Solomon Code




Beispiel: Fehler vor der Korrektur

PC-Technologie | SS 2001 | 18.214

# CD: Reed-Solomon Code




• erster Schritt: alle Einzelfehler in Zeilen korrigiert



• zweiter Schritt: alle Einzelfehler in Spalten korrigiert


PC-Technologie | SS 2001 | 18.214

# CD: Reed-Solomon Code



• dritter Schritt: wieder die Zeilen korrigiert, dann wieder die Spalten

### CD: Reed-Solomon Code




- keine Einzelfehler in Zeilen/Spalten, trotzdem korrigierbar
- Bitfehlerrate CD-ROM besser als 1E-13

PC-Technologie | SS 2001 | 18.214


Leerseite

### CD: "colors"




PC-Technologie | SS 2001 | 18.214

# CD: Audioformat, Sektoren, Frames



- 75 Sektoren pro Sekunde
- 98 Frames a 24 Bytes (+ECC) pro Sektor
- je 1 Byte Subcode pro Sektor

# CD: Audioformat, konzeptionell




- 98 Frames a 24 Bytes pro Sektor
- 24 Bytes: je 6 Samples linker/rechter Kanal
- ein Byte Subcode pro Frame
- 75/s \* 2352B = 44100/s \* 16b \* 2 / 8 = 176 KB/s
- ECC korrigiert Bursts bis zu 7000 fehlenden Bits

PC-Technologie | SS 2001 | 18.214

## CD: Subchannels

Subchannels / Subcode:



- 1 Byte Subcode pro Frame
- P markiert Start eines Tracks
- Q für Inhaltsverzeichnis der CD (TOC)
- R ..W abhängig vom Format z.B. konstant Null bei CD-ROM Nutzung für CD-Text


Datenrate: 75 \* 98 bit/s = 918 B/s

Datenformate CD-DA, CD-ROM · 133

### CD: Lead In / Lead Out

### Lead-In:

- spezieller Bereich am Anfang (innen) der CD
- Nutzdaten konstant Null
- Q-Subcode enthält das Inhaltsverzeichnis
- bis zu 99 Tracks erlaubt: ca. 9 MByte
- Lead-Out kennzeichnet Ende der CD
- Nutzdaten und Subcodes konstant Null
- Multisession-CDs: je 1 Lead-In/Out Bereich pro Session plus Master-Lead In / Lead-Out



PC-Technologie | SS 2001 | 18.214

# CD: Datenformate Daten / Audio





Figure 2 - CD-ROM Sector Formats

Kapazität vs. Fehlerkorrektor

### CD: Photo-CD

- Kodak / Philips 1993
- basiert auf CD-ROM/XA



- Auflösung 3072x2048 Pixel (optional 6144x4096)
- bis ca. 100 Photos
- multisession-Format (erlaubt mehrere Filme)
- proprietäres Datenformat
- mehrere Auflösungen: 192x128 bis 3072x2048 Pixel
- vergleichsweise hohe Kosten
- Markterfolg nur im Profi-Bereich
- neuer Versuch als "Picture-CD" (mit Intel/Adobe Software) 1024x1536 Pixel, JPEG-Format

[www.kodak.com]

PC-Technologie | SS 2001 | 18.214

Leerseite

### CD: Mixed Mode CD

- kombiniert Audio-Tracks mit Daten/Video-Tracks
- Audio CD-Player erwarten nur Audio-Tracks:
  - o ältere Player lesen Daten als Audio
  - Knacksen (Vorsicht: extreme Lautstärke)
  - neuere Player schalten den Track stumm
  - o alternative Anordnung: Datentrack(s) ganz hinten
- "kranke" Block- bzw. Min/Sek/Frame-Adressierung
- (siehe Beispiel auf n\u00e4chster Folie)
- wird von allen aktuellen PC-Laufwerken unterstützt

PC-Technologie | SS 2001 | 18.214

# CD: Mixed Mode CD (Beispiel)

| Block Description | Logical<br>Address<br>(Decimal) | Track<br>Relative<br>logical<br>address | Absolute<br>M/S/F<br>Address <sup>1</sup> | Track /<br>Index | Track<br>Relative<br>M/S/F<br>Address | Sector<br>Contains<br>Info or<br>Pause | Mode<br>Audio or<br>Data | CD Data<br>Mode <sup>2</sup> |
|-------------------|---------------------------------|---|---|------------------|---------------------------------------|--|--------------------------|------------------------------|
| Lead-in Area      |                                 |   |   | 0/-              |                                       |  | Audio                    |                              |
| Pre-gap           |                                 |   | 00/00/00                                  | 1/0              | 00/02/007                             | Pause                                  | Data                     | Null                         |
| 1st Track data    | 0000 <sup>4</sup>               | 0                                       | 00/02/005                                 | 1/1              | 00/00/00                              | Info                                   | Data                     | L-EC                         |
| 2nd track data    | 6000 <sup>4</sup>               | 0                                       | 01/22/005                                 | 2/1              | 00/00/00                              | Info                                   | Data                     | L-EC                         |
|                   | 7500                            | 1500                                    | 01/42/00                                  | 2/2              | 00/20/00                              | Info                                   | Data                     | L-EC                         |
| Post gap          | 9000                            | 3000                                    | 02/02/00                                  | 2/3              | 00/40/00                              | Pause                                  | Data                     | Null                         |
| Pause-silence     | 9150                            | -150 <sup>6</sup>                       | 02/04/00                                  | 3/0              | 00/02/007                             | Pause                                  | Audio                    |                              |
| 3rd track audio   | 9300 <sup>8</sup>               | 0                                       | 02/04/009                                 | 3/1              | 00/00/00                              | Info                                   | Audio                    |                              |
|                   | 1400                            | 2250                                    | 02/34/00                                  | 3/2              | 00/03/00                              | Info                                   | Audio                    |                              |
| 4th track audio   | 21975 <sup>8</sup>              | 0                                       | 04/53/009                                 | 4/1              | 00/00/00                              | Info                                   | Audio                    |                              |
| Pre-gap part 1    | 30000                           | -225 <sup>6</sup>                       | 06/40/00                                  | 5/0              | 00/03/007                             | Pause                                  | Audio                    |                              |
| Pre-gap part 2    | 300075                          | -150                                    | 06/41/00                                  | 5/0              | 00/02/007                             | Pause                                  | Data                     | Null                         |
| 5th track data    | 30225                           | 0                                       | 06/43/00                                  | 5/1              | 00/00/00                              | Info                                   | Data                     | L-EC                         |
| Last Information  | 263999 <sup>10</sup>            | 233 774                                 | 58/39/74                                  | 5/1              | 51/56/74                              | Info                                   | Data                     | L-EC                         |
| Post-gap          |                                 | 233 775                                 | 58/40/00                                  | 5/2              | 51/57/00                              | Pause                                  | Data                     | Null                         |
| Lead-out area     | 264000 <sup>11</sup>            | 0                                       | 58/42/00                                  | AA/-13           | 00/00/00                              | Pause                                  | Audio                    |                              |

# CD: LBA/MSF Umrechnung

### Table 207- LBA to MSF translation

| Condition                 | Formulae  |
|---------------------------|---|
| -150 ≤ LBA ≤ 404849       | $M = IP \left( \frac{LBA + 150}{60 \cdot 75} \right)$                 |
|                           | $S = IP\left(\frac{LBA + 150 - M \cdot 60 \cdot 75}{75}\right)$       |
|                           | $F = IP(LBA + 150 - M \cdot 60 \cdot 75 - S \cdot 75)$                |
| -45150 ≤ LBA ≤ -151       | $M = IP \left( \frac{LBA + 450150}{60 \cdot 75} \right)$              |
|                           | $S = IP \left( \frac{LBA + 450150 - M \cdot 60 \cdot 75}{75} \right)$ |
|                           | $F = IP(LBA + 450150 - M \cdot 60 \cdot 75 - S \cdot 75)$             |
| 00/00/00 ≤ MSF ≤ 89/59/74 | $LBA = (M \cdot 60 + S) \cdot 75 + F - 150$                           |
| 90/00/00 ≤ MSF ≤ 99/59/74 | $LBA = (M \cdot 60 + S) \cdot 75 + F - 450150$                        |


• logische Blockadresse vs. Minute/Sekunde/Frame

PC-Technologie | SS 2001 | 18.214

## CD-ROM: ISO 9660

### Standard-Dateiformat für CD-ROMs

- Daten starten in Sektor 16 (00:02:16)
- DOS-kompatibel (FAT)
- Dateinamen mit 8+3 Zeichen
- bis zu 8 Verzeichnisebenen
- Level-2 erlaubt Namen bis 32 Zeichen
- plattformunabhängig
- Dateien müssen linear vorliegen
- keine späteren Änderungen möglich
- Level-3 erlaubt fragmentierte Dateien



### CD-ROM: Joliet

- Microsoft-Erweiterung von ISO-9660
- erlaubt Windows95-Dateinamen
- Namen bis 64 Zeichen, inklusive Sonderzeichen
- integriert in Windows 9x/2K
- ebenfalls in neueren Linux-Versionen

www-plateau.cs.berkeley.edu/people/chaffee/joliet.html

PC-Technologie | SS 2001 | 18.214

# CD-ROM: Rock-Ridge und andere

### Rock-Ridge:

- Erweiterung von ISO-9660 für Unix-Systeme
- erlaubt lange Dateinamen
- Unix-style Datei-Attribute (owner, permissons)
- symbolische Links
- abwärtskompatibel (ISO-9660 Systeme sehen die 8+3 Daten)
- ftp.ymi.com/pub/rockridge/

### Macintosh HFS:

- CD-ROM Format mit Apple's hierarchical file system
- völlig inkompatibel mit ISO-9660
- benötigt entsprechende Treiber


### CD-ROM: El Torito

### bootfähige CD-ROMs?

- "El-Torito" Spezifikation von Phoenix und IBM (1994)
- Grundidee: BIOS ersetzt Laufwerk A: durch die CD-ROM
- basiert auf ISO-9660 Dateisystem
- Sektor 16 wie gehabt für Primary Volume Descriptor
- Sektor 17 als Boot Record Volume Descriptor
- erlaubt mehrere Boot-Sektoren pro CD
- Zugriff über BIOS/DOS INT-13 Schnittstelle
- CD-ROM kann als Live-Filesystem genutzt werden


PC-Technologie | SS 2001 | 18.214

### CD-ROM: El Torito



- 1. The Normal CD-ROM configuration is not bootable, uses Root Directory and CD-ROM drivers to access CD-ROM images.
- A BIOS with Single Boot-Image capability accesses the Initial/Default Entry to access a single bootable disk image. After loading the operating system, the system can revert to standard CD-ROM drivers and the Root Directory to access CD-ROM images.
- A BIOS with Multiple Boot-Image capability can access any one of a number of Bootable Disk Images listed
  in the Booting Catalog. After loading the operating system, the system can access other items in the disk image with standard INT 13 calls or return to normal access of CD-ROM images using CD-ROM drivers and the Root Directory.

### CD-R: Prinzip



- mechanische Prägung (Pits/Lands) nicht praktikabel
- statt dessen: Farbstoff durch Laserimpuls zerstören
- etwas andere Reflexionsdaten als CD
- Spurführung des Pickups erfordert Daten:
- => Rohlinge enthalten vorbereitete Spiralspur (siehe DVD pre-groove)

PC-Technologie | SS 2001 | 18.214

# CD-R: erweitertes Lead-In





Figure 3 - CD-R/RW Disc Layout

- erweiterte Lead-In Zone (weiter innen als normale CD)
- u.a. Kalibrierung der Laserintensität beim Schreiben
- Audio/Datenformat unverändert


# CD-R: Rohlinge, Farbstoffe



diverse Farbstoffe, aber Haltbarkeit, Schreibeigenschaften ähnlich

PC-Technologie | SS 2001 | 18.214


# CD-RW: Prinzip



- Phase-Change Verfahren für wiederbeschreibbare CDs
- Material mit kristalliner / amorpher Struktur
- deutlich kleinere Reflexionsänderung als bei CD/CDR
- Umschalten durch schwache/starke Laserimpulse
- schnelle Abkühlung: amorph, langsame Abkühlung: kristallin
- bis zu 100.000 Mal wiederbeschreibbar (theoretisch)

# CD-RW: amorph/polykristallin


Figure 2. A phase change disc viewed through an electron microscope. The grooved structure is required for tracking during recording and reading. The amorphous marks show up as gray regions without a visible microstructure. The marks are surrounded by polycrystalline material consisting of a large number of small randomly oriented crystallites whose facets show up as sharp boundaries between the crystallites. Direct overwrite is done by adjusting the laser power to an erase level; erased marks show up as regions with smaller crystallite size.



[CACM 43-11]


PC-Technologie | SS 2001 | 18.214

# CD-RW: Aufbau CD / CDR / CDRW




- CD-Pressung "parallel"
- CD-R / CD-RW Schreiben sequentiell, entlang der Rohspur

# magneto-optische Verfahren (MO)




[CACM 43-11]

- Mechanik wie bei CD
- zusätzlich Magnet (gegenüber Pickup)
- Intensitätsdifferenz durch Polarisation



PC-Technologie | SS 2001 | 18.214

# Pits: CD, CD-R, CD-RW, MO



- a) CD (Pits gepreßt)
- c) CD-RW (amorph/kristallin)
- b) CD-R (Pits gebrannt)
- d) MO (Kerr-Effekt)

[PhysicsWorld October 1998]

### CD-R: "Überbrennen"

- Länge der Rohspur definiert die Kapazität der CD-R/RW
- spezielle Rohlinge (80 Min) mit engerer Rohspur

### "Überbrennen":

- angegebene Kapazität enthält >90 Sekunden Lead-Out
- plus einige Sekunden Reserve
- verkürztes Lead-Out erlaubt mehr Daten
- muß von Brenner und Software unterstützt werden (zB. www.feurio.com)
- evtl. Probleme mit älteren / abgenutzten Playern
- · alternativ für Audio: Daten minimal stauchen

PC-Technologie | SS 2001 | 18.214

# CD-R: Buffer-Underrun

- sequentielles Schreiben der CD-R:
- => Brenner benötigt kontinuierlichen Datenstrom typische Puffergrösse 2..4 MB

### Problem Buffer-Underrun:

- CD-R entspricht nicht mehr den Normen
- Rohling defekt (CD-R) / neu formatieren (CD-RW)

### www.burn-proof.com:

- Brenner rechtzeitig (kontrolliert) stoppen
- Position auf der CD-R merken (Spur, Position 100 μm)
- neu aufsetzen, sobald Daten verfügbar
- Fehlerkorrektur beseitigt die Lücke ("burst error")
- wird von einigen neuen Brennern unterstützt

# CD-R: Audio-Grabbing

### digitales Auslesen von CD-DA:

- optimal mit Audio-Playern (Digitalausgang, 1X Speed)
- Digitalausgänge an CD-ROMs selten / oft fehlerhaft

"Packet"-Interface problematisch:

- in alten Laufwerken schlecht implementiert
- Audio-Format hat keine fortlaufenden Sektor-IDs
- mm:ss:ff-Marken: ff-Werte fehlen manchmal
- Packet vs. Streaming: Probleme beim Wiederaufsetzen
- nur einfache Fehlerkorrektur, kein LEC
- => gutes Laufwerk notwendig
- => mehrfaches Lesen / Korrelation der Daten (cdparanoia)

PC-Technologie | SS 2001 | 18.214

# CD: Audio Grabbing via SCSI3 MMC

Table 95 - CD-DA (Digital Audio) Data Block Format

| Bit<br>Byte | 7                                   | 6                                | 5 | 4            | 3          | 2  | 1 | 0     |
|-------------|-------------------------------------|----------------------------------|---|--------------|------------|----|---|-------|
| 0           |                                     |                                  |   | Left Channe  | (Lower Byt | e) |   | (LSB) |
| 1           | (MSB)                               |                                  |   | Left Channe  | (Upper Byt | e) |   |       |
| 2           |                                     |                                  | R | ight Channel | (Lower By  | e) |   | (LSB  |
| 3           | (MSB)                               | (MSB) Right Channel (Upper Byte) |   |              |            |    |   |       |
| 2348        | 2348 Left Channel (Lower Byte) (LSB |                                  |   |              |            |    |   |       |
| 2349        | (MSB)                               | (MSB) Left Channel (Upper Byte)  |   |              |            |    |   |       |
| 2350        |                                     | Right Channel (Lower Byte) (LSB) |   |              |            |    |   |       |
| 2351        | (MSB)                               | (MSB) Right Channel (Upper Byte) |   |              |            |    |   |       |

If the CD Drive does not support the CD-DA Stream-Is-Accurate capability, See Table 230 - CD Capabilities and Mechanical Status Page, then the digital audio data must be read as a continuous stream. If while streaming the drive must stop, there will be a non recoverable error generated READ ERROR - LOSS OF STREAMING. This is due to the 1 second uncertainty of the address. (i.e. there is no header in CD-DA data). Reissuing the command may not return exactly the same data as the previous try. When the drive supports the stream accurate capability, there will be no error, only some time delay for rotational latency.

### *UDF*: Dateisystem

- CDR Medien sind nur einmal beschreibbar
- ISO-9660 erwartet TOC und Directories an fester Position
- => spätere Änderungen unmöglich

### UDF-Dateisystem: "universal disk filesystem"

- basiert auf ISO 9660
- aber erweitertes, flexibleres Dateisystem
- "virtual allocation tables"
- gültiges Directory jeweils im letzten geschriebenen Block
- dort Verweise auf Dateien und ältere Directory-Blöcke
- keine Beschränkung der Verzeichnis-Schachtelungstiefe
- Finalisieren der CD erzeugt volles ISO 9660 Dateisystem
- www.osta.org

PC-Technologie | SS 2001 | 18.214

# UDF: Packet Writing

CDR Medien sind nur einmal beschreibbar

### **UDF-Packet Writing:**


- Dateien in einzelnen kleinen Paketen schreiben
- zunächst ohne TOC im Lead-In

### "virtual allocation tables":


- gültiges Directory jeweils im letzten geschriebenen Block
- dort Verweise auf Dateien und ältere Directory-Blöcke
- Dateien können immer noch nicht gelöscht werden
- neues Directory ohne Verweis auf gelöschte Datei schreiben
- Datei modifiziert:
- neue Datei schreiben, neues Directory schreiben

### *UDF*: *Multisession* / *enhanced disks*

### Multisession UDF disc



### CD enhanced disc



PC-Technologie | SS 2001 | 18.214

Leerseite

### DVD: Konzept und Anforderungen

### Anforderungen für DVD-Video:

• 135 Minuten Spieldauer pro Seite

• bessere Auflösung als die Laserdisc

• Surround-Audio in CD-Qualität

MPEG-2, AC3: => ca. 6 Mb/s

=> 4-5 GB / Seite

- Audiospuren für 3-5 Sprachen
- Untertitel in mehreren Sprachen
- diverse Bildformate (Letterbox, Pan, Widescreen)
- Interaktion wie bei Video-CDs
- Jugendschutz
- Kopierschutz
- CD-kompatibel
- Herstellungskosten ähnlich wie CDs


PC-Technologie | SS 2001 | 18.214

# DVD: Verbesserungen

### höhere Kapazität der DVD gegenüber der CD:


- kleinere Pits, kleinerer Spurabstand
- veränderte Header-Strukturen
- weniger Parity-Bits
- Weglassen der Subcodes
- 2048-Byte Sektoren
- kleinerer nicht-genutzten Innenteil (Radius CD 25 mm, DVD 24 mm)

| => | DVD-5  | single layer | 4.4 GB  | 6.7x         |
|----|--------|--------------|---------|--------------|
|    | DVD-9  | double layer | 8.0 GB  | 12.3x        |
|    | DVD-10 | double side  | 8.8 GB  | 13.5x        |
|    | DVD-18 | DS / DL      | 15.9 GB | 24.4x CD-ROM |




# DVD: Vergleich mit CD und DVR


Figure 3. Three generations of optical disc systems. Progress in "areal density," or bit count ber unit area, takes big steps; a CD holds 650MB, a DVD 4.7GB, and a DVR 22GB) by reducing the spot size through a shorter wavelength and stronger objective lens (with higher numerical aperture). The electron micrographs show read-only discs with replicated pit patterns.





PC-Technologie | SS 2001 | 18.214

### DVD: 4 Formate









- single/double side
- single/dual layer

(äußere Schicht halbdurchlässig)

# DVD: Datenformat (Sektorformat)




Figure 13 - Sector Layout

- eindeutige Block-ID, 4-Byte layered ECC
- vergleiche CDROM

PC-Technologie | SS 2001 | 18.214

# DVD: Datenformat (Header)





Figure 11 - Header Layout

- vollständige Information für jeden einzelnen Block
- 2-bit layer number: Seite 1/2, außen/innen
- vergleiche CDROM

# DVD: Sektoranordnung dual-layer


Figure 9 - Parallel Track Path Description



PC-Technologie | SS 2001 | 18.214

Leerseite

PC-Technologie | SS 2001 | 18.214



- Kompatibilität mit Audio-CDs
- zweite (DVD)-Schicht mit Stereo "bitstream", 2.8 Mb/s
- vgl. DVD-Audio

[ct 21/98 242]

PC-Technologie | SS 2001 | 18.214


## DVD-Audio

- Spezifikation für DVD-Audio seit Q1/1999
- nutzt die DVD-5 (4.7 GB)

#### diverse Audioformate werden unterstützt:

- Abtastraten 44.1 / 48 / 88.2 / 96 KHz
- Quantisierung mit 12 / 20 / 24 bit
- mindestens 74 min. Spieldauer für alle Modi
- 16 bit, 44.1 Stereo, 7 Stunden Spieldauer
- 24 bit, 96 KHz, 2-6 Kanäle Surround
- 24 bit, 192 KHz Stereo
- Dolby Digital, DTS, MPEG-AAC, ...
- plus Standbilder und Textinformationen
- bisher kaum erhältlich

## DVD: Video, Datenrate vs. Spieldauer



Formate: 720x576x25 PAL / 720x480x29.97 NTSC

• 2 Stunden Spieldauer gewünscht, bei 5 GB

typische Datenrate für MPEG-2 mit AC3-Audio

• Digitales Fernsehen: DF1 sendet MPEG-2 mit


5.5 Mb/s

1.5 .. 9.8 Mb/s

6.8 Mb/s

PC-Technologie | SS 2001 | 18.214

# DVD: Datenrate MPEG-2



[ct 20/99, Sesamestreet, Region 0]

- typische Datenrate der Video-DVD ist 5 .. 10 Mb/s
- andere Datenformate (MPEG-4) bisher nicht verwendet
- siehe MPEG Standards

## DVD: Region Codes



#### DVD-Video spezifiziert Region-Codes

- zeitversetzte Veröffentlichungen zwischen USA / EU / Japan
- Sicherung des Kino-Marktes
- Region 0 ist universell nutzbar
- Code in Laufwerks-Firmware, typisch höchstens 5x wechselbar

PC-Technologie | SS 2001 | 18.214

## DVD: CSS



- direkte Kopie einer DVD-Video
- Daten großteils unlesbar
- nicht alle DVDs sind verschlüsselt

#### "Content Scrambling System":

- Schutz vor digitalen (=perfekten) Raubkopien
- verschlüsselte Übertragung zwischen Laufwerk und Decoder (HW/SW)
- komplexes Challenge-Response-Protokoll zur Authentifizierung
- Codes im Lead-In der DVD gespeichert, dort nicht zugreifbar
- Verfahren nicht publiziert, nur für Hersteller zugänglich

#### DVD: DeCSS

#### mittlerweile ist CSS gecrackt:


- diverse Angriffspunkte in den Windows Treiberschichten
- Screenshots -> AVI
- Software-Player cracken
- algorithmische Angriffe möglich wegen 40-bit Schlüssel

#### DeCSS:

- Windows-GUI
- dekodiert DVD-Daten auf die Festplatte
- verwendet Player-Key aus Xing Software-Player
- Verbreitung via Internet / Abmahnungen durch DVD-Anwälte
- => ermöglicht DVD-Player für Linux
- => rechtliche Situation unklar

PC-Technologie | SS 2001 | 18.214

## DVD: Macrovision




Schutz gegen analoge DVD-Kopien auf Videorekorder:

- zusätzliche Synchronimpulse
- AGC: wechselnde Schwarzschulter-Werte
- im unsichtbaren Bereich: Fernseher ignoriert das Signal

[ct 20/99 134]

## DVD: Interlace-Probleme



#### De-Interlacing:

• Kino: Vollbilder (24 Bilder/s)

• Fernsehen: Halbbilder:


PAL, Secam: 25 / 50 NTSC: 30 / 60

Monitore: Vollbilder bei hoher Wiederholrate

- => komplexe Umrechnung notwendig
- => sonst schlechte Bildqualität (Fransen, Kammeffekte)
- => Kinofilme laufen um Faktor 25/24 zu schnell . . .

PC-Technologie | SS 2001 | 18.214

# DVD: Windows-Treiber ...



# DVD: Laufwerke Q4/99

|   | maximale Datenrate DVD-9  MByte/s besser  | abspielbar von Fehler-DVD Prozent bessers  | Audio-Grabben<br>Datenrate<br>X-rate bassers                       | mittle<br>CD-M<br>ms •  |   | mittlere Datenrate<br>CD-R<br>MByle/s bewert  | mittlere Datenrate<br>CDRW<br>MByte/s besser#   |
|---|---|--|--|---|---|---|---|
| DVD-ROM, ATAPI  |   |  |  |   |   |   |   |
| Afreey DVD DD-3206E   | 6,5   | 44   | 3,8  |   | 127   | 2,9   | 0,6   |
| AOpen DVD9632   | 5,4   | 99   |  | 10  | 97  | 3,5   | 2,1   |
| Creative L. Encare 6X   | 8,1   | 79   | 9  | _   | 134   | 2,7   | 1,6   |
| Guillemot Theater 6X  | 0,8   | 59   | 6  |   | 88  | 3,7   | 2,1   |
| Hitachi GD-2500 BX  | 8,1   | 76   |  | 13  | 131   | 2,7   | 1,6   |
| NEC DV-5500   | 6,2   | 83   | 6  |   | 85  | 4,1   | 0,9   |
| Panasanic SR-8583   | 6,8   | 48   | <b>1</b> 1   |   | 132   | 2,5   | 0,9   |
| Philips PCDV632   | 8,1   | 44   | 6  |   | 93  | 3,7   | 2,1   |
| Pioneer DVD-A03S  | 5,4   | 100  |  | 12  | 92  | 3,4   |   |
| iony DDU220E6   | 6,6   | <b>=</b> 20  |  | 11  | 146   | 2,0   | 1,1   |
| DVD-ROM, SCSI   |   |  |  |   |   |   |   |
| Pioneer DVD-U03S  | 5,4   | 34   |  | 10  | 94  | 3,5   | 3,  |
| oshiba SD-M1201   | 6,5   | 60   | 6  |   | 124   | 3,7   | 2,2   |
| DVD-RAM   |   |  |  |   |   |   |   |
| AOpen DVD-520S  | 2,7   | 94   | 9  |   | 117   | 1,7   | 17  |
| Hitachi GF-1000   | 2,7   | 56   |  | 10  | 2   | 651,5   | 17  |
| Als DVD-Player diente P<br>bis zum Hängenbleiben<br>ein ganzer Clip stark ru<br>wurde dieser mit 98 bis<br>2 bis 8. | owerDVD 1.60 unter Window<br>gezählt. Stackende Passagen<br>kelte, erzielte er nur 1 bis 5 %<br>99 % gewertet. Das Ergebnis | n der Fehler-DVD abspielbaren in<br>s 98. Van jedem Clip worde die<br>wertelen wir nur mit der Hälfte in<br>6. Bei ein oder zwei kleinen Aussist der Mittelwert der Clips von<br>den Datenraten gesten grundsätz | ruckelfreie Spielzeit<br>hrer Dauer. Wenn<br>retzern in einem Clip | Beta (http://come<br>Die mittere Dater<br>Reflexionsschichte<br>Zum Benchmark v<br>333 bei 66 MHz | e to/cdspeed).<br>Vate vereint die Mess<br>en (Cyan/Gold, Cyar<br>und zum Abspielen de<br>Bustakt unter Windo | www.windac.de) sowie als Gegencher<br>uungen von fühl CD-Recordables mit ui<br>y/Silber usw.) zu einem Durchschnittver<br>er DVD-Velteos mit Softwaredecodern is<br>ws 98 zur Verfügung. Die DVD-laufwith<br>einem Wide-Ulthe SCSI-Adapter SYMI | terschiedlichen Farb- und<br>wert<br>tand ein Asus P28 mit Pentiu<br>rike waren am sekundären E |

• DVD 6x, Tendenz steigend

[ct 20/99]

PC-Technologie | SS 2001 | 18.214

## DVD: DVD-R

#### DVD-Recordable:

- voll kompatibel mit DVD-Video, DVD-Audio, DVD-ROM
- kann auf jedem DVD-Player abgespielt werden
- · Recorder sind noch extrem teuer

|           | Ver 1.0                          | Ver 1.9 / 2.0 |  |
|-----------|----------------------------------|---------------|--|
| Seiten    | 1 / 2                            | 1/2           |  |
| Kapazität | 3.95 GB                          | 4.7 GB        |  |
| verfügbar | 1997                             | 1999          |  |
| Pit µm    | 0.44 x 0.80                      | 0.40 x 0.74   |  |
| Verfahren | Farbstoffe wie CDR, 635 nm Laser |               |  |

## DVD: DVD-RAM


#### wiederbeschreibbare DVDs:

- mehrere, untereinander inkompatible Verfahren
- nicht mit DVD-R kompatibel
- Phase-Change-Technik wie CD-RW
- zoned CLV, wobbled pre-groove, usw.

|           | Ver 1.0                | Ver 1.9 / 2.0 |  |
|-----------|------------------------|---------------|--|
| Seiten    | 1 / 2                  | 1/2           |  |
| Kapazität | 2.6 GB                 | 4.7 GB        |  |
| verfügbar | 1997                   | 1999          |  |
| Pit μm    | 0.41 x 0.74            | 0.28 x 0.615  |  |
| Verfahren | phase change wie CD-RW |               |  |

PC-Technologie | SS 2001 | 18.214


## DVD: DVD-RAM Sektoren





- Disk ist in 24 Zonen eingeteilt
- innerhalb einer Zone konstante Umdrehungsgeschwindigkeit

## DVD: DVD-RAM Pregroove




#### CD/DVD-Rohlinge enthalten eine Roh-Spur:

- Roh-Spur für Spurführung des Schreib/Lese-Kopfes
- Track-Wobbling f
  ür Drehzahlregelung
- regelmässig Header-Sektoren
- DVD-RAM: Daten abwechselnd in Lands und Grooves

PC-Technologie | SS 2001 | 18.214

# DVD: DVD-RAM Datenaufzeichnung



- Rohlinge enthalten fertige Header-Zonen
- DVD-RAM Typ, Kapazität, Schreibgeschwindigkeit, usw.
- Aufzeichnung nur in die Datenbereiche
- UDF: max 1 Partition a 2.3 GB / Seite
- FAT 16: mehrere Partitionen a 2 GB / Seite

# Audio: Agenda

- Einführung
- digitale Signalverarbeitung
- Audiowiedergabe
- AC97 / AMR
- virtuelle Studios
- DirectSound | ALSA
- 3D-Audio



PC-Technologie | SS 2001 | 18.214

PC-Technologie

Leerseite

Leerseite

Leerseite

PC-Technologie

PC-Technologie

# Audio: Anwendungen

#### Wozu PC-Audio?

Musik/Videos abspielen
 CD, DVD | MP3, AC3, MD, ...

• Sprachausgabe / -eingabe

• Streaming-Media, Telephonie RA & Co

Modem-Funktionen AC97, AMR, CMR

Musikaufnahme / -produktion virtuelle Studios

Musikinstrument, Synthesizer

3D-Audio für virtual reality
 Spiele, VR-Anwendungen

=> höchst unterschiedliche Anforderungen Bandbreite/Rechenleistungen von KB/s bis GB/s

PC-Technologie | SS 2001 | 18.214

#### Audio: Trends

- Moore's Law: Rechenleistung steigt 50% / Jahr:
- immer bessere DSP-Algorithmen
- => Ersetzen externer HW-Geräte durch SW AC97-Codec statt Soundkarte
- => Highend-Soundkarte statt Tonstudio low-cost HD-Recording virtuelle Tonstudios, volle Audio/MIDI-Integration
- völlig neue Möglichkeiten
   bessere Tonqualität (24 bit, 96 KHz), Surround 5.1, etc.
   3D-Audio statt Stereo oder 5.1
   Echtzeitmanipulation von Audiodaten
   (z.B. Autotune zur Gesangskorrektur)



# Sie sehen gut aus, aber Ihr Gesang ist lausig?



PC-Technologie | SS 2001 | 18.214

## Audio: Literatur

developer.creative.com (Soundblaster Infos, EAX Specs und SDK) developer.intel.com/design/idf/ (Intel Developer Forum 2000, AC97/3D Audio) developer.intel.com/ial/scalableplatforms/audio (Intel Audio roadmap, AC97 und AMR specs) www.microsoft.com/directx (Microsoft DirectX homepage und download) www.opensound.com (Linux Opensound Treiber) www.alsa-project.org (Advanced Linux Sound Architecture) (Sensaura 3D Audio) www.sensaura.com (Dolby Labs, AC3 specs usw.) www.dolby.com

diverse c't Artikel

Bargen, Donnelly: Inside DirectX, Microsoft Press, 1998 Savell: EMU10K1 digital audio processor, IEEE Micro 02/1999

Zeitschriften Keyboards, Keys, ...

## Audio: typische Datenformate

Beispiele für verbreitete Formate (ohne Kompression):

 Sun .au:
 8 KHz, 8 bit, mono
 8 KB/s

 CD-DA:
 44.1 KHz, 16 bit, stereo
 176 KB/s


 ADAT:
 48 KHz, 16 bit, 8 Kanäle (4 stereo)
 768 KB/s

für DVDs:

|                     | PCM               | Dolby Digital | MPEG-Audio   | DTS      | SDDS      |
|---------------------|-------------------|---------------|--------------|----------|-----------|
| Verfahren           | linear            | AC3           | MP1L3, MP2L2 | APT      | ATRAC     |
| Sample-<br>frequenz | 44.1K, 48K<br>96K | 48K           | 48K          | 48K      | 48K       |
| Datenrate bis       | 6 Mb/s            | 448 Kb/s      | 640 Kb/s     | 768 Kb/s | 1.28 Mb/s |
| Kanäle              | 8                 | 5.1           | 7.1          | 7.1      | 5.1       |
| DVD-Player          |                   |               |              |          |           |
| PAL                 | ja                | ja            | MPEG1        | optional | optional  |
| NTSC                | ja                | ja            | optional     | optional | optional  |

PC-Technologie | SS 2001 | 18.214

# Prinzip digitaler Signalverarbeitung



analoge Eingangssignale

(zeit- / wert-kontinuierlich)

analog/digital-Wandlung

(zeit-/wert-diskret)

digitale, diskrete Verarbeitung

(ZCIL / WOIT GISHICE

digital/analog-Wandlung

(Tiefpaßfilter)

analoge Ausgangssignale

(zeit-/wert-kontinuierlich)

Nyquist-Theorem f
ür Abtastrate

Hörbereich bis ca. 20 KHz

(=> >40 KHz Abtastrate)

## DSP: Verstärker, Mixer



digitaler Verstärker

output[t] = input[t] \* gain;



digitaler Mixer:



- viele MAC-Operationen (multiply-accumulate)
- Overflow beachten, saturation arithmetic

PC-Technologie | SS 2001 | 18.214

## DSP: Echo, Hall, und mehr



Verzögerung: auf alte Abtastwerte zurückgreifen

delay[t] = input[t]\*gain + input[t-t2]\*gain2;

Rekursion möglich: Echo, Hall

hall[t] = input[t]\*gain + hall[t-t2]\*gain2;


Algorithmen für viele Anwendungen:
 Verzögerung, Echo, Hall, Overdrive, Verzerrung, ...
 Filter, Formatfilter, Tonhöhenänderung, Tempoänderung, ...

## DSP: Sampling

Sampling: Abtastwerte abspeichern

```
sample[t] = input[t];
```

Samples direkt abspielbar (CD, Spiele)



"Wavetable"-Synthesizer:

```
output[t] = sample[t*pitch]
           interpolate( sample[] )
           filter(interpolate(sample[]))
           effects(filter(interpolate(sample[])))
```

Interpolation: nearest / linear / splines / ...

PC-Technologie | SS 2001 | 18.214

#### Audio: Soundblaster

- erste verbreitete Soundkarte, ISA-Bus, 8-bit D/A
- spätere Erweiterungen: 16-bit, OPL3, MPU401, ...
- keine API, direkte Registerzugriffe
- belegt sehr viele ISA-Ressourcen (bis 2 IRQ, 2 DMA, Ports)
- aber de-facto Standard
- Kompatibilität wird auch in AC97 Spec noch gefordert
- stirbt (mit DOS-Spielen) langsam aus

(leider bisher keine Abbildung gefunden)

## Audio: AC 97

#### AC97: Intel Vorschlag für PC-Audio

- zwei Chips: Controller (digital) und Codec (analog)
- Analog-Codec klein und billig, Gehäuse definiert
- AC-Link Interface zwischen Controller und bis zu vier Codecs
- 16-bit stereo, full duplex, 48 KHz Abtastrate
- Rauschabstand: S/N besser als 90 dB
- vier Stereoeingänge (CD, Video, Line In, Aux)
- zwei Mikrophoneingänge
- Stereoausgang, zusätzlich Monoausgang für PC-Lautsprecher
- Power-Management
- optional bis 20 bit Auflösung
- optional Klangregelung, Loudness, 3D-Basisverbreiterung
- optional Kopfhörerausgang

PC-Technologie | SS 2001 | 18.214

#### Audio: AC 97 Architektur





Figure 1. AC '97 1.0 Block Diagram

PC-Technologie | SS 2001 | 18.214

PC-Technologie | SS 2001 | 18.214



externe Soundkarten sterben aus [IDF 2000]

PC-Technologie | SS 2001 | 18.214

#### Audio: Intel Roadmap

#### Audio '98 Roadmap:


Hardware:

Audio-Controller Funktionen im Chipsatz analoger Codec durch USB/1394 Geräte ersetzt

Software:

weitere DirectSound Funktionen Hardwarebeschleunigung für Mixer, Synth, 3D Verzicht auf Soundblaster-Kompatibilität

#### Audio: Digital Audio Migration



Verspätung: bisher (Q2/2000) kaum rein digitale Systeme

PC-Technologie | SS 2001 | 18.214

#### virtuelles Studio: Konzept

#### virtuelles Studio

#### Mikrophone

AD-Wandler mit Verstärker

SW-Sampler/Synthesizer

#### SW-Mischpult

SW-"Plugins"

Festplatten (HD-Recording)

#### Einstellungen:

SW-Patchfelder / MIDI reproduzierbar (total recall) speicherbar und automatisierbar

Cubase / Logic / ProTools / . . .

#### herkömmliches Studio

Mikrophone

Vorverstärker

Sampler/Synthesizer

Mischpult

Effektgeräte

**Tonbandmaschine** 


Patchkabel / via MIDI nicht reproduzierbar nicht speicherbar

# virtuelles Studio: Emagic Werbung



PC-Technologie | SS 2001 | 18.214

# virtuelles Studio: Emagic Werbung



# virtuelles Studio: HD–Recording

#### Tonaufnahme direkt auf Festplatte:

16 bit, 48 KHz: ~ 100 KB/s pro Spur
 HD-Dauertransferrate ~ 5 .. 10 MB/s
 HD-Kapazität ~ 10 .. 20 GB

=> 50 .. 100 Tonspuren pro Platte

=> Aufzeichnungsdauer ~ 4000 Sekunden (50 Spuren)

~ 5 Stunden (10 Spuren)

- geringere Kosten als Magnetbänder (!)
- direkter Zugriff, kein Umspulen
- nichtlineare Aufzeichnung, einfaches Editieren
- Mixdown auf DAT / direkt auf CDR

PC-Technologie | SS 2001 | 18.214

# virtuelles Studio: Steinberg VST-2

#### Steinberg VST2:

[www.steinberg.de]

- Schnittstelle zwischen virtuellen Geräten
- Audio- und MIDI-Funktionen, samplegenau
- Integration in Cubase / andere Hostapplikationen
- realisiert als C++ Basisklasse, implementiert für PC/Mac/SGI
- 32-bit Gleitkomma für alle Datenoperationen
- ISSE-Optimierung
- zusätzliche GUI-Wrapper für Oberfläche der Plugins
- minimaler Overhead, optimale Performance
- als Standard etabliert

siehe Beispiel:

## virtuelles Studio: VST-2 Plugin

```
#include "AGain.hh"
AGain:: AGain( audioMasterCallback audioMaster )
        : AudioEffectX( audioMaster, 1, 1 ) // 1 program, 1 parameter
 fGain = 1.0;
                           // default gain 0 dB
 setNumInputs(2);
                           // stereo in
 setNumOutputs(2);
                         // stereo out
 setUniqueID( "AGain" ); // unique name for this plugin
canMono(); // ok to feed with input with same values
 canProcessReplacing(); // accumulate / overwrite
 strcpy( programName, "default" );
void AGain::setParameter( long index, float value )
 fGain = value;
void AGain::process( float **inputs, float **outputs, long n_samples )
 float *in1 = inputs[0]; float *out1 = outputs[0];
 float *in2 = inputs[1]; float *out2 = outputs[1];
 while (--n \text{ samples} \ge 0)
    (*out1++) += (*in1++) * fGain; // accumulating: Mixer
    (*out2++) += (*in2++) * fGain; // should use ISSE/3Dnow
```

PC-Technologie | SS 2001 | 18.214


#### Audio: Soundblaster Live

#### Beispiel Soundblaster-Live:

[www.sblive.com, www.emu.com]

- state-of-the-art PC-Soundkarte
- Wiedergabe und Mixer mit 16 bit, 48 KHz
- 6 analoge Eingänge, 4 analoge Ausgänge
- S/PDIF Digitaleingang und -ausgang
- 64-stimmiger Synthesizer/Sampler (3 MIDI-Kanäle)
- reserviert (max.) halben PC-Hauptspeicher f
   ür Samples
- hochwertige Digitaleffekte
- Hardwareunterstützung für 3D-Audio
- untersützt alle aktuellen Softwareschnittstellen
- digitaler Signalprozessor EMU10K1
- zusätzlich einige Analogbauelemente
- ca. DM 100,00
- Profi-Variante DM 1.000,00 (bessere Wandler)

#### Audio: Emu 10K1 Blockschaltbild



- PCI-Busmaster mit eigener MMU
- bis zu 32 MByte Samples im Hauptspeicher
- vier analoge Ausgänge, digital S/PDIF inklusive 5.1

PC-Technologie | SS 2001 | 18.214

## Audio: FM-Synthese

#### Frequenzmodulation als Syntheseverfahren

- X.Y (Stanford, 19XX)
- "typische" Klänge, z.B. "glockige" E-Pianos
- berühmt durch Yamaha DX-7 Synthesizer
- Yamaha OPL3-Chip auf vielen Soundkarten
- oft als GM Tonerzeugung mißbraucht
- PC I/O-Mapping: 0x388 Indexregister
   0x389 Datenregister

$$FM(t) = A1 * sin( f1*t + A2 * sin( f2*t ))$$

## Direct Sound: Übersicht

#### DirectSound:

- Microsoft API zur Audioverarbeitung
- als Ersatz f
  ür direkte SB16 Registerprogrammierung
- Abspielen und Mischen von beliebig vielen .wav Quellen
- automatische Verwaltung der benötigten Puffer
- erkennt und benutzt vorhandene Hardware-Funktionen
- Hardware-Emulation in Software, wenn notwendig
- Sample rate conversion
- 3D-Funktionen inklusive HRTF
- (bisher nur) ein Stereo-Ausgang
- nicht für "Profi"-Applikationen geeignet

PC-Technologie | SS 2001 | 18.214

## Direct Sound: Prinzip

- basiert auf Microsoft's COM Objektmodell
- Objektbasiert, aber Zugriff über "nacktes" C
- Gerätehersteller liefert die notwendigen low-level Treiber
- DirectSound-Applikation:

DirectSound-Objekt anlegen gewünschte Hardwaregeräte auswählen Lautsprecherkonfiguration auswählen (Aufstellwinkel) benötigte Soundpuffer anlegen WAV-Daten in die Soundpuffer schreiben

Mischen und Ausgabe wird von DirectSound erledigt

#### Direct Sound: Features

#### externe Dokumentation:

- DirectSound Dokumentation (.doc)
- DirectSound Headerdateien
- Quelltext f
  ür DirectSound Beispielprogramme

PC-Technologie | SS 2001 | 18.214

## Direct Sound: 3D-Audio

internes Koordinatensystem

DirectSound3DListener
 Position und Ausrichtung des Hörers

DirectSound3DPuffer eine 3D-Schallquelle

- Abschwächen der Lautstärke als Funktion der Entfernung
- Balance links/rechts abhängig von der Richtung
- Zeitverzögerung zwischen linkem/rechtem Ohr
- Ausrichtung der Schallquellen (Ausbreitungstrichter)
- Dämpfung von Schallquellen hinter dem Hörer
- Doppler-Effekt f
   ür bewegte Schallquellen
- generische HRTF
- vollautomatisch

#### 3D-Audio: Motivation

#### Stereo ist Anachronismus:

- Stereoaufnahmen seit ca. 1940
- Schallplatten erlauben h\u00f6chstens zwei Spuren
- Mehrspur-Magnetbänder sehr teuer
- Audio-CD "nur" stereo wegen Kompatibilität
- Kino mit Surround, aber nicht individuell

#### Verbesserungen:

- optimale Klangqualität inklusive Raum"staffelung"
- virtual reality, Spiele
- => 3D-Modelle der Gehörwahrnehmung notwendig

PC-Technologie | SS 2001 | 18.214

# 3D-Audio: Physiologie

#### Ortung von Schallquellen:

- Lautstärkedifferenz linkes/rechtes Ohr
- Ankunftszeit linkes/rechtes Ohr
- Differenz direkter / gebrochener Schall
- Reflektion / Beugung im Außenohr
- Ortserwartungen (Hubschrauber oben vs. Hundegebell am Boden)
- Lautstärkeerwartung (tickende Uhr vs. Preßlufthammer)
- => Effekte individuell unterschiedlich
- HRTF: "Head related transfer function"
- jahrelanges Training
- Messung aufwendig: EAX/DirectSound/etc: gemittelte HRTF
- => Online-Training?! => Studien-/Diplomarbeit

## 3D-Audio: Literatur

#### Details zu 3D-Audio:

- www.sensaura.com
- AD / Sensaura Presäntation Intel Developer Forum 2000
  - => tech-www

PC-Technologie | SS 2001 | 18.214

Leerseite

#### Linux:

- Linux OSS (open sound system), www.opensound.com
- Advanced Linux Sound Architecture, www.alsa-project.org
- low-level (Audio-) Treiber für viele Soundkarten
- rudimentäre Unterstützung weiterer Funktionen
- leider kaum gute Audiosoftware
- inhärente Latenzprobleme im Unix-Kernel (!)
- Streaming problematisch
- neue Betriebssysteme notwendig?! (BeOS, MidiShare: www.grame.fr)

"Because of non real-time character of a time-shared system like Linux the driver offers a queue in the kernel which is needed to prevent events to be scheduled too late. This queue introduces big latency in event processing.

This [...] issue restricts building midi oriented applications that can perform on-par with applications on Apple Macinctoshes and Atari ST's regarding real-time response." [ALSA Docs]

PC-Technologie | SS 2001 | 18.214

# Linux: ALSA Interfaces

#### ALSA-Architektur:

- Audio-Treiber als Kernel-Module
- zentrale low-level ALSA Kernel-API
- anwenderfreundlichere ALSA Library-API

Information Interface /proc/asound
Control Interface /dev/snd/controlCX

Mixer Interface /dev/snd/mixerCXDX

PCM Interface /dev/snd/pcmCXDX

Raw MIDI Interface /dev/snd/midiCXDX

Sequencer Interface /dev/snd/seq

/dev/snd/timer

Leerseite PC-Technologie

Leerseite

Timer Interface

## Graphik: Agenda

- Einführung
- Monitor/Display-Technik
- Anforderungen für 2D-Graphik
- 3D-Graphik
- Polygonbasierte Modellierung
- Texturen
- aktuelle Trends
- Voxel-basierte Graphik

PC-Technologie | SS 2001 | 18.214

# Graphik: Literatur

www.nvidia.com, www.ati.com, www.3dfx.com (GeForce / Radeon / Voodoo Graphikchips)

www.videologic.com (PowerVR)

www.madonion.com (3DMark Benchmark)

www.microsoft.com/directx (Microsoft DirectX homepage und download)

www.sharkyextreme.com, www.3dconcept.ch (aktuelle Infos und Tests)

www.tomshardware.com (diverse Tests)

www.vesa.org (Video Electronics Standards Association)

diverse c't Artikel, u.a. 19/99-248 (Direct3D/OpenGL), zuletzt 08/2000 (GeForce Test)

c't Artikelserie "3D a la carte", 4/89 bis 9/89 (volle Renderpipeline mit Pascal-Code)

www.flipcode.com/voxtut (Tutorial Voxel-Graphik)

Foley, van Dam, Fundamentals of Interactive Computer Graphics


Bargen, Donnelly: Inside DirectX, Microsoft Press, 1998

Andre LaMothe: Tricks of the Windows Game Programming Gurus, Sams 1999

Alan Watt, 3D Computer Graphics, Addison-Wesley 1993




# Graphik: typische Graphikkarte



ASUS V3880 mit TNT2-Chip, 32 MByte SGRAM

PC-Technologie | SS 2001 | 18.214

# 3D: Architektur ATI Rage 128




separate Einheiten für 2D (VGA), 3D, Video

- diverse On-Chip Caches
- RGB-Ausgang zum Monitor, Video Ein/Ausgänge

[www.ati.com]

1132 MB/s

#### Graphik: Grundfunktionen



#### Bilddarstellung

- Auslesen des Bildspeichers (gewählte Auflösung / Wiederholrate)
- Color-Lookup-Table ("RAMDAC")
- serielles RGB/Videosignal mit Sync-Impulsen

#### 2D-Funktionen

- Linien (Bresenham-Algorithmus)
- Rechtecke füllen / kopieren (BitBlt)
- Schrift

PC-Technologie | SS 2001 | 18.214

# Graphik: Bresenham-Algorithmus

```
{ line slope 0 < slope < 1 }
procedure BRESENHAM( x1, y1, x2, y2, color: integer );
 var dx, dy, incr1, incr2, d, x, y, xend: integer;
begin
  dx := ABS (x2-x1);
  dy := ABS ( y2-y1 );
  d := 2 * dy - dx;
incr1 := 2 * dy;
incr2 := 2 * (dy-dx);
                               { used for increment if d < 0 }
                              { used for increment if d >= 0 }
  if (x1 > x2) then begin
    x := x2;
    y := y2;
    xend := x1
  else begin
    x := x1;
    y := y1;
    xend := x2;
  WRITE_PIXEL( x, y, color );
                                      { first point on line }
  while (x < xend) do begin
    x := x + 1;
    if (d < 0) then
     d := d + incr1;
    else begin
     y := y + 1;
     d := d + incr2;
    end
    WRITE_PIXEL( x, y, color ); { selected point near line }
  end
end {BRESENHAM}
```

#### Graphik: Speicherbandbreite

#### Bandbreitenbedarf für 2D-Graphik:

|              | Auflösung  | Farbtiefe | f/Hz | MB/s   |
|--------------|------------|-----------|------|--------|
| CGA          | 24x80 (x8) | 4         | 75   | 0.576  |
| ATARI ST     | 640x400    | 1         | 72   | 2.3    |
| EGA          | 480x350    | 4         | 60   | 5      |
| VGA          | 640x480    | 8         | 75   | 23     |
| XGA          | 1024x768   | 16        | 75   | 118    |
| UGA          | 1600x1200  | 32        | 100  | 768    |
| BX-SDRAM-100 |            |           |      | 250    |
| RAMBUS PC800 |            |           |      | < 1600 |

- ohne Koordinatentransformation
- ohne Z-Buffer, Double-Buffering, Texturen

PC-Technologie | SS 2001 | 18.214

#### *Graphik:* Speicherbandbreite 3D

Speicherbedarf bei: 1024x768 Pixel, 16-bit Farben, 30 fps

Framebuffer: 1024x768x2 Byte 1.5 MB 1.5 MB double buffering: Z-Buffer 1.5 MB

Rest frei für Texturen


Bandbreite, Annahme: im Mittel 3 überlappende Polygone / Pixel

Bildwiedergabe (75 Hz): 118 MB/s 47 .. 141 MB/s double-buffer zeichnen (30fps) Z-Buffer lesen und schreiben (30fps \*(3 + 1)) 188 MB/s Texturen (4 Zugriffe a 16 bit pro Pixel, 30 fps \* 3)

Texturmapping ist der Engpaß ("Füllrate")

PC-Technologie | SS 2001 | 18.214

## *Graphik:* Füllrate / Polygondurchsatz



- drei zentrale Kenngrößen für Graphikchip-Bewertung
- extremer Einfluß der Textur-Algorithmen
- derzeit meistens durch Füllrate limitiert


PC-Technologie | SS 2001 | 18.214

# Graphik: Unified memory architecture

UMA := gemeinsamer Haupt- und Graphikspeicher

- uraltes Prinzip (8-bit μPs, Atari ST, ...)
- doppelte Motivation:
  - o minimale Kosten, da kein separater Graphikspeicher
  - CPU kann direkt die Graphikdaten manipulieren
  - aber Speicherbandbreite stark reduziert
  - Speicherkapazität genauso wie bei separatem Graphikspeicher
- interessant vor allem f
  ür low-cost Rechner
- Beispiele: Intel i810 Chipsatz, Cyrix MediaGX
- für aktuelle 3D-Anwendungen ungeeignet

## Graphik: Cyrix MediaGX



• PC mit nur drei Chips (CPU, Companion, Super IO) + DRAM

PC-Technologie | SS 2001 | 18.214


# Graphik: Playstation2 Emotion Engine

UMA := gemeinsamer Haupt- und Graphikspeicher

- uraltes Prinzip (PC/AT CGA, Atari ST, ...)
- doppelte Motivation:
  - o minimale Kosten, da kein separater Graphikspeicher
  - CPU kann direkt auf Graphikdaten zugreifen
  - o aber Speicherbandbreite stark reduziert
  - Speicherkapazität genauso wie bei separatem Graphikspeicher
- interessant vor allem f
  ür low-cost Rechner
- Beispiele: Intel i810 Chipsatz, Cyrix MediaGX
- für aktuelle 3D-Anwendungen ungeeignet

PC-Technologie | SS 2001 | 18.214

# Graphik: Playstation2-Architektur




#### Graphikspeicher als embedded-DRAM


- 2560 bit Speicherinterface (on chip)
- extrem hohe Bandbreite (vermutlich TB/s), Füllrate 48 GB/s
- vergleiche IRAM-Konzept
- technologiebedingt derzeit nur 4 MB Kapazität
- maximale Auflösung nur 640x480

PC-Technologie | SS 2001 | 18.214

# Graphik: 3D-Pipeline




# Graphik: 3D-Transformationen



PC-Technologie | SS 2001 | 18.214

# Graphik: PowerVR Konzept



Dicamoast/ OLGA Naomi


[www.ati.com]

# 3D: Binary Space Partitioning



PC-Technologie | SS 2001 | 18.214

# 3D: Wireframe / Phong-Shading



- runde Formen erfordern sehr feines Netz
- oder bessere Modellierung (NURBS etc.)

# 3D: Backface-Culling



Backface-Culling:

("Rückseiten-Aussortierung")

- Flächen werden nur dargestellt, wenn Normale "nach vorne" zeigt
- Objektvorderfläche an Sichtpyramide abgeschnitten

PC-Technologie | SS 2001 | 18.214

# 3D: Polygonanzahl und Bildqualiät



• Optimierung der Polygonanzahl ist interessantes Problem!


# 3D: Shading vs. Texturen



- MotoRacer mit und ohne Texturen (wegen Fehler der Graphikkarte)
- einfaches Shading nur für Plastik / Metall-Oberflächen geeignet

PC-Technologie | SS 2001 | 18.214

# Texture Mapping :-)






#### Tyrannosaurus aus Crytek X-Isle Demo

- JPEGs, jeweils 512x512x24
- separate Texturebene für Bump-Mapping



# 3D: überlagerte Texturen



[www.flipcode.com/voxtut]

PC-Technologie | SS 2001 | 18.214

# Texturen: bilinear vs. ungefiltert



- wesentlich verringerte Pixelstrukturen
- Transparenz über Alpha-Blending:
- keine Glättung der Objektkanten:

vierfacher Rechenaufwand Fenster auch geglättet

=> Antialiasing notwendig

# 3D: Clipping-Fehler



[Tomb Raider 2, 640x480]

- zu geringe Genauigkeit der Kollisionserkennung / des Z-Buffers
- bekanntes Problem in TR2
- allgemein: "binary space partitioning" vs. transparente Objekte


PC-Technologie | SS 2001 | 18.214

# Graphik: Karten-Vergleich

|                   | 3D Mark 99 MAX, Racing | 3D Mark99 MAX, 1st Person<br>besser > | Unreal 225 1 | Expendable, 1024/16 | Expendable, 1280/16 | Expendable 1024/32 | Quake II, Crusher |
|-------------------|------------------------|---------------------------------------|--------------|---------------------|---------------------|--------------------|-------------------|
| Stealth III \$540 | 33                     | 31                                    | 20           | 24                  | 16                  | 20                 | 30                |
| Winner II         | 33                     | 31                                    | 20           | 19                  | 13                  | 17                 | 30                |
| Beast 99          | 25<br>25               | 23                                    | 18           | 21                  | 14                  | 17                 | 26                |
| SR9               | 34                     | 33                                    | 21 22        | 26<br>26            | 16                  | 20 20              | 31                |
| Rage 128          | 32                     | 33                                    | 25<br>25     | 26 27               | 18                  | 24                 | 31                |
| Millennium G400   | 34                     | 36                                    | 27 28        | 44                  | 37                  | 41                 | 32                |
| Voodoo 3 3000     | 34                     | 36                                    | 49°2<br>52°2 | 44                  | 41                  | 2                  | 4                 |

- Benchmark-Daten für Savage / Rage 128 / G400 / Voodoo 3
- Karten mit Riva TNT/TNT2 ähnlich
- alle Spiele in 1024x768x16 spielbar
- Voodoo3 Glide-API performanter als DirextX 6.1

# Graphik: Karten-CPU-Vergleich



- Limitierung durch Füllrate / Polygondurchsatz gut sichtbar
- FPU des Pentium-III deutlich besser als K6
- Athlon/Duron etwa gleichwertig zum PIII

PC-Technologie | SS 2001 | 18.214

# Trends: Fotorealismus



• viele Polygone, gute Texturen, Schatten, . . .

# Trends: Texturkompression







256x256x16 Pixel

= 128 KB

2048x2048x16 Pixel


= 8 MB

#### hochauflösende Texturen wichtig für:

- Hintergrund / Himmel / usw.
- Nahansichten
- Kompression notwendig, um Kapazität/Bandbreite zu sparen
- diverse Verfahren, u.a. DirectX7

PC-Technologie | SS 2001 | 18.214

# Trends: Bump mapping





normal

bump mapping

- Überlagerung mehrerer Texturen
- für "rauhe" Oberflächen
- statt aufwendiger Polygonmodellierung

[www.ati.com]

## Trends: Stereo



#### Shutterbrille:

- abwechselndes Abdunkeln der Augen
- Anzeige des linken / rechten Stereobildes
- per Treiber: ohne Modifikation der Applikation
- erfordert doppelte Framerate

[www.elsa.com]

PC-Technologie | SS 2001 | 18.214


# Trends: 3dfx FSAA-Demo



[www.3dfx.com]

aber Schärfeverlust

# Trends: "Keyframe-Interpolation"



- Interpolation zwischen Keyframes
- direkt auf der Graphikkarte
- für flüssigere Animationen

[www.ati.com]

PC-Technologie | SS 2001 | 18.214

# Trends: Max Payne "bullet cam"



[Max Payne Demo] [www.pcgames.de]

- Kinoeffekte in Echtzeit
- Zeitlupe, Replay, ...
- Problematik Gewaltverherrlichung ?!

# Voxel: Beispiel DeltaForce2



- Voxel-basierte Modellierung der Umgebung
- ermöglicht kleine Objekte (=> Gras, Rauch)
- Häuser, Darsteller als Polygonmodelle

[www.deltaforce2hq.com]

PC-Technologie | SS 2001 | 18.214

# Voxel: Beispiel DeltaForce2



• weitläufigere Landschaften als mit Polygonmodellierung

[www.deltaforce2hq.com]

# $DirectX \cdot 165$

# DirectX: Agenda

- Einführung und Konzepte
- Vorführung DirectX7 SDK

PC-Technologie | SS 2001 | 18.214

## DirectX: Literatur

www.microsoft.com/directx (DirectX portal page)
www.microsoft.com/msdn (MS developer network)
DirectX SDK (Docs und Beispiele)

Bargen, Donnelly: Inside DirectX, Microsoft Press, 1998 Root, Boer, DirectX complete, McGraw-Hill, 1999

Sirotin, Debeloff, Urri: DirectX-Programmierung mit Visual C++, Addison-Wesley, 1999

Petzold, Programming Windows95, Microsoft Press, 1996 Stroustrup, C++ Programming Language, Addison-Wesley, 1997

c't Artikelserie zu Delphi mit DirectX, 1999 bis 2000

#### DirectX: Übersicht

Direct<X>: Multimedia-Schnittstellen für Windows

DirectDraw high-performance 2D-Graphik

• Direct3D 3D-Graphik

DirectShow
 Videowiedergabe

• DirectSound grundlegende Audiofunktionen (3D)

DirectMusic
 Software-Synthesizer

• DirectInput schnelle Treiber für Tastatur/Maus/Joystick/...

DirectSetup einfache und sichere Installation

DirectPlay
 Multiplayer / Internet

was fehlt? Sprachein-/ausgabe

. . .

PC-Technologie | SS 2001 | 18.214

## DirectX: DirectDraw


DirectDraw: Grundfunktionen für 2D-Graphik

- direkte (low-level) Verwaltung des Bildspeichers
- front buffer / back buffer / surface flipping
- hardware overlays
- bit-blitting
- kein Ersatz für das GDI: Linien, Fonts, etc. per GDI

• HEL: Hardware Emulation Layer

HAL: Hardware Abstaction Layer

• DDI: GDI Device Driver Interface



#### DirectX: Direct3D

"world-class game and interactive 3D-graphics on a computer running Microsoft windows"

[DirectX Overview]

- geräteunabhängiger Zugriff auf 3D-Hardware
- nutzt Hardwarebeschleunigung, soweit vorhanden
- oder Softwareemulation
- Transformation, Clipping
- Z-Buffer / W-Buffer
- Rendering mit Flat- / Gouraud-Shading
- Texturen, Mip-Mapping
- diverse Lichtquellen
- Funktionsumfang vergleichbar mit OpenGL (seit DirectX7)

PC-Technologie | SS 2001 | 18.214

## DirectX: DirectShow

"streaming media architecture"

- Wiedergabe und Aufnahme von Datenströmen
- Formatkonvertierung
- komprimierte Audio/Videodaten
- verwendet Hardwarefunktionen, soweit vorhanden
- WAV, MP3, ...
- MPEG, AVI, ...
- basiert auf WDM-Treibern
- aber auch Unterstützung von "legacy"-Treibern (video for windows)

#### DirectX: DirectSound

#### Audiowiedergabe:

- flexibler Audiomixer
- nutzt Audiohardware soweit möglich, sonst Software
- schnell, geringe Latenz
- Sampleraten-/Formatkonvertierung
- 3D-Audiofunktionen
- Position und Richtung von Hörer und Schallquellen
- Doppler-Effekt, entfernungsabhängige Dämpfung
- HRTF-Funktionen
- siehe Audio-Folien

PC-Technologie | SS 2001 | 18.214

## DirectX: DirectMusic

"message-based musical data"


- Noten, Akkorde, Phrasierung, ...
- MIDI-Schnittstelle
- Klangerzeugung über Software-Synthesizer
- und Wiedergabe über DirectSound
- oder Ansteuerung externer Synthesizer
- DLS (downloadable sounds / SoundFont2)
- DirectMusic Producer
- Hardwareunterstützung nur in Windows98/2000

# DirectX: DirectInput

- Treiberschicht zu Eingabe-Geräten
- Treiber für sehr viele Geräte
- umgeht die normalen Windows-Treiber
- minimale Latenz
- Unterstützung von force-feedback Geräten
- diverse Kraft

PC-Technologie | SS 2001 | 18.214

# DirectX8: Graphics



- kombiniert bisherige APIs: DirectDraw und Direct3D
- interne Programmiersprachen für "Vertex/Pixel-Shader"


## DirectX 8: VertexShader



- morphing / twining animation
- matrix palette skinning
- user-defined lighting models
- general environment mapping
- procedural geometry
- developer defined algorithms

PC-Technologie | SS 2001 | 18.214

# DirectX 8: Graphik-Pipeline



## DirectX 8: PixelShader

PixelShader: Programmiersprache für Pixel-Ops:

- direkter Zugriff auf die Graphik-Hardware,
- insb. für Textur-Operationen:
- beliebige Textur-Operationen
- per-pixel lighting
- bump-mapping
- · per-pixel environment mapping
- other developer-defined algorithms





PC-Technologie | SS 2001 | 18.214

# DirectX 8: VertexShader Beispiel...

• Folie noch nicht fertig, siehe MS DX8 Overview (PowerPoint)

# DirectX 8: Multitexturing







- Überlagerung mehrerer Texturen
- z.B. für light-maps (siehe oben)
- oder bump-mapping (rechts)


Ati Radeon: 2 Pipes, je 3 Texturen Geforce 2: 4 Pipes, je 2 Texturen





PC-Technologie | SS 2001 | 18.214

## DirectX 8: Audio




Integration von DirectSound und DirectMusic:

- 3D-Audio für alle Quellen (.wav, .asf, DLS, ...)
- DLS2 SW-Synthesizer (6-stage envelopes, effects, LFOs, ...)

#### DirectX 8: Voice Communication

DirectPlayVoice: Echtzeit-Sprachkommunikation in DirectPlay



- Verwaltung über den DirectPlay Server
- automatische Verwaltung jeder DirectPlay Voice Session
- automatische Kalibrierung der Bandbreite/Latenz

PC-Technologie | SS 2001 | 18.214

#### DirectX: COM

#### Component Object Model:

- Microsoft's Komponentenmodell
- entwickelt für OLE (object linking and embedding)
- Interaktion zwischen Software-"Objekten" (Komponenten)
- über Schnittstellen (Interfaces)
- als Tabelle mit Zeigern auf C-Funktionen
- Interface-Hierarchie, IUnknown
- Schnittstelle wird nach Definition nie mehr verändert (GUID)
- statt dessen Einführung neuer Schnittstellen
- Speicherverwaltung mit Referenzzählung

```
QueryInterface() / AddRef() / Release()
```

PC-Technologie | SS 2001 | 18.214

## DirectX: vtable

#### COM-Funktionsaufrufe:

- vtable: Tabelle mit Funktionspointern
- COM-Referenz ist Pointer auf eine vtable "long pointer to Direct Draw interface"

- keine Ausnahmebehandlung
- Fehlercodes jeder Funktion pr

  üfen!

```
if (FAILED( lpDDSBack->GetDC( &hdc )) { ... }
if (SUCCEEDED( lpDDSBack->GetDC( &hdc )) { ... }
```

:-Technologie

 $DirectX \cdot 169$ 

# SDL: "Simple DirectMedia Layer"



(www.libsdl.org)

PC-Technologie | SS 2001 | 18.214

# SDL: Beispiel

```
/* Print out all the keysyms we have, just to verify them */
#include <stdio.h>
#include "SDL.h"

int main(int argc, char *argv[])
{
   SDLKey key;

   if ( SDL_Init(SDL_INIT_VIDEO) < 0 ) {
      fprintf(stderr, "Couldn't initialize SDL: %s\n",
      SDL_GetError());
      exit(1);
   }
   for ( key=SDLK_FIRST; key<SDLK_LAST; ++key ) {
      printf("Key #%d, \"%s\"\n", key, SDL_GetKeyName(key));
   }
   SDL_Quit();
   return(0);
}</pre>
```

Leerseite PC-Technologie

Leerseite

# Mobile PCs: Agenda

- Einführung
- Geräteklassen
- CMOS: Stromverbrauch
- Power-Management
- Displays: LCD .. elnk
- drahtlose Netzwerke:
- IrDA
- GPRS, Bluetooth & Co.





PC-Technologie | SS 2001 | 18.214

## Mobile PCs: Literatur

developer.intel.com/mobile (Intel "mobile processors", Power-Management)

www.transmeta.com (Crusoe Prozessor und Whitepaper)

www.irda.org (Infrarot Datenkommunikation)
www.cs.uit.no/linux-irda/ (Linux IrDA project homepage)
www.microsoft.com/ddk (Device driver kit homepage)
www.bluetooth.com (Bluetooth Konsortium)
www.dafu.de (deutsche Datenfunk-Seite)

diverse c't Artikel und Tests, u.a.

ct 1999/06/218-255 (Übersicht und Tests Funknetzwerke)


ct 2000/07/110-141 (Übersicht und Tests PDA und Subnotebooks)

ct 1999/25/114ff

www.research.ibm.com/journal/ (IBM Journals R&D / system seit kurzem online!)

(IrDA)

# Mobile PCs: Anforderungen



riesiges Gerätespektrum möglich!

PC-Technologie | SS 2001 | 18.214

## Mobile PCs: Geräteklassen

- Portable ("Schlepptopp")
- Notebook
- Sub-Notebook
- Ebook / Webpad
- PDA
- Smartphones

PC im Kompaktgehäuse, PCI-Stots, ...
vollwertiger PC, ca. 3kg, ca. 2h
reduzierter PC (Windows CE?), < 2kg, 1-3h
neue Geräteklasse, keine Tastatur
Palm/Psion/CE&Co: mobil, aber keine PCs
Nokia 9110. Ericsson RA380. ...





## Mobile PCs: PC '98 / PC '99

Mobile Platform '98:

- Pentium-II Prozessor
- AGP 1X Graphik
- USB-Ports
- 1X DVD-ROM
- MPEG2-Wiedergabe
- mit AC3 Audio
- Anschluss für Digitalkamera

Mobile Platform '99:

- Pentium-II/III Prozessor
- AGP 2X Graphik
- mit 3D-Funktionen
- "Device Bay"
- 2X DVD-ROM
- MPEG2-Wiedergabe
- MPEG1-Encoding
- IEEE 1394 Anschluss

(developer.intel.com/mobile)

PC-Technologie | SS 2001 | 18.214

# Mobile PCs: Komponenten

Notebook := "geschrumpfter" PC:

- "mobiler" Prozessor: Takt / Vdd reduziert
- normaler Chipsatz plus IO-Chip: AGP/PCI, USB, ser/par/...
- SDRAM (SO-DIMM)
- AGP/PCI Graphikcontroller, 2D/3D/Video, LCD-Treiber
- IDE Festplatte (2.5" Formfaktor, derzeit 6-30 GB)
- IDE CDROM / DVD Laufwerk
- PC-Card Interface (PCMCIA/Cardbus)
- USB / 1394 / legacy ports
- Handys, PDAs, usw: systemspezifische Hardware

#### **PCMCIA**



"Personal Computer Memory Card Intl. Association"

- Norm für Speicher- / Erweiterungskarten
- 68 Pins, 16-bit Daten, einfaches Protokoll
- "Card Information Structure" f
  ür PnP
- hot-swap

#### Cardbus:

- Größe und Stecker wie PCMCIA
- aber elektrisch vollständig anders
- weitgehend PCI-Bus kompatibel (32-bit)






(www.pcmcia.org)


PC-Technologie | SS 2001 | 18.214

# Speichermedien...



- MicroDrive / CompactFlash / SmartMediaCard / MemoryStick
- · jeweils mit PCMCIA-Adapter
- völlig unterschiedlicher Konzepte
- "nackter" Speicher ... bis hin zum "magic gate" memorystick





Stromverbrauch von Notebook-Komponenten [Intel IDF 98]

- thermisches Limit 25 W
- Batteriegewicht vs. Laufzeit
- Daten ohne Display, ca. 5..10 W zusätzlich
- Powermanagement
- bessere Batterien?

(developer.intel.com/mobile)

PC-Technologie | SS 2001 | 18.214

# Powermanagement


einige Schlagworte und Zeitpunkte:


| 1989 | 386SL: Abschalten von Funktionseinheiten  |
|------|---|
| 1991 | Advanced Power Management (APM) Spez.   |
| 1995 | Voltage Reduction Technologie (split voltage P5)  |
| 1997 | Advanced Configuration and Power Interface (ACPI)                                       |
| 2000 | Intel SpeedStep - zwei Stufen, z.B. 700/550 MHz<br>Transmeta "LongRun" - mehrere Stufen |

- bisher nur unzureichend umgesetzt
- noch beträchtliches Einsparpotential

(Übersicht in c't 2000/07/216ff)

# Leistungsverbrauch: CMOS





- (fast) kein statischer Stromverbrauch
- Kurzschluss-Strom beim Umschalten
- Umladen der Gate-Kapazität dominiert, also:


$$Q = C.U$$

$$I = dQ/dt \sim f.Cgate.U$$

$$P = U.I \sim f.U^{2}$$

PC-Technologie | SS 2001 | 18.214

# Leistungsverbrauch: CMOS





- kein Ruhestrom
- Stromaufname P ~ f.U<sup>2</sup>

=> Taktfrequenz reduzieren

(Rechenleistung sinkt)

=> unbenutzte Rechenwerke abschalten

(Powermanagement)

=> Versorgungsspannung reduzieren

Rücksicht auf Systemumgebung

(split voltage  $\mu Ps$ )

• erfordert angepasste Si-Technologie

- Signallaufzeiten spannungsabhängig:
- reduzierte Betriebsfrequenz
- Intel "SpeedStep", Transmeta "LongRun", AMD "PowerNow"


• Crusoe: 8mW .. 1W (typ.)


• normal: 6 .. 16 W



 "mobile multimedia PC" (Annahme: 8W System)


• Crusoe: ~ 2W für DVD-dec.





PC-Technologie | SS 2001 | 18.214

# Leistungsverbrauch: Transmeta LongRun



Pentium-II / K6 ?!

TMS 5400

- Temperaturprofil während DVD-Softwaredekodierung
- TM5400 braucht keinen Prozessorlüfter . . .
- und integriert die "northbridge" (Speicher/PCI-Interface)
- aber Marktchance?! (Performance vs. Laufzeit)

(www.transmeta.com)

"designed for web surfing, portable multimedia, electronic book applications, streaming audio, video, and productivity"


- Crusoe Prozessor
- "text book size" (kleiner A4)
- 10.4" LCD
- Festplatte
- USB
- 8-10 h Laufzeit mit Batterien
- mobile Linux



[(ww.transmeta.com/mobi

PC-Technologie | SS 2001 | 18.214


# AMD: PowerNow!



- Stromverbrauch für K6-2+, 200..550 MHz Takt (0.25µm CMOS)
- Meßwerte im System, inkl. Spannungsregler&Co.

(c't, 2000/15/140)

# *Intel:* SpeedStep ...



- "mobile Pentium-III bei 500 / 600 MHz"
- interessantes Verhältnis: CPU Chipsatz I/O Display

(ct' 15/2000 p.026)

PC-Technologie | SS 2001 | 18.214

# Crusoe: LongRun..., Benchmarks



#### Crusoe TMS5600, 600MHz:

- VLIW Prozessorkern
- "Code-Morphing" (=JIT)
- integrierte Northbridge
- (deutlich) schlechtere Performance
- bei geringerer Verlustleistung

(Sony Vaio CR1E, c't 22/2000, 112)

## Rise: Dragon CPU



#### low-power x86 Prozessor:

- DVD-Dekodierung im Batteriebetrieb (eine Mignonzelle)
- Rest des Systems läuft mit Netzteil...

(tomshardware.com, Microprocessor Forum, 13/10/2000)

PC-Technologie | SS 2001 | 18.214

# ATI, S3: mobile graphics...

|   | Expendable<br>[800 × 600, 16 Bit)<br>[fps] | Guake 2, Dema1<br>[1024 x 768, 16 Bit)<br>[fps] | Quake 2, Demo 1<br>(800 × 600, 16 Bit)<br>[fps] | Flight-Simulator 98<br>[fps] | Transferrate Video<br>Speicher <sup>2</sup> [MByte/s] | AGP-Texturspeicher <sup>3</sup><br>[MByle/s] | Spielzeit im Akku-<br>betrieb <sup>4</sup> [Stunden] |
|---|--|---|---|------------------------------|---|--|--|
|   | beser >                                    | beser.  | bester p  | bewer)                       | besser)   | beser <b>p</b>                               | besser >   |
| ATI Rage Mobility (Fulitsu Siemens LifeBook E-6530) | 17   | 0   | <b>1</b> 9                                      | 25                           | 43  | 31   | 0,95   |
| S3 Savage/MX (Toshiba Tecra 8100)                   | 361  | <b>2</b> 0                                      | 29  | 40                           | 154   | 47   |  |
| Nvidia Geforce256 (DesktopPC)                       | 57   | 118   | 138   | 90                           | 4   | 53   | _  |

• "einfache" Graphikchips zu langsam für 3D-Spiele

#### Stand 06/2001:

- "Mobile"-Graphikchips mit 16 .. 32 MByte Bildspeicher
- konkurrenzfähige Graphikperformance
- Stromverbrauch ähnlich wie CPUs ...
- aber "langsame" Displays

(c't 05/2000, p.144)


## ACPI:

"Advanced Configuration and Power Interface"


- Intel / Microsoft Spezifikation f
  ür Power-Management
- umgesetzt in Windows 98/ME und 2000
- diverse Schlaf- / Stromsparzustände / Throttling
- z.B. "hibernate" (suspend-to-memory, suspend-to-disk)
- Hot-Swapping von Komponenten
- ACPI-Betriebssystem verwaltet alle HW-Komponenten direkt
- funktioniert nur, wenn alle Geräte und Treiber mitspielen
- bisher noch reichlich Probleme
- "embedded controller" Interface
- ASL/AML ("ACPI source/machine language") zur Beschreibung

PC-Technologie | SS 2001 | 18.214

# ACPI: Win2K GUI



#### ACPI: Architektur



- Windows enthält Treiber für die Busse PCI/USB/1394/...
- und "generische" Treiber für wichtige Geräte

PC-Technologie | SS 2001 | 18.214

# ACPI: Zustände




Figure 3-1 Global System Power States and Transitions

(ACPI spec.)

## ACPI: Schlaf-Zustände

Sleeping states (Sx states) are types of sleeping states within the global sleeping state, G1. The Sx states are briefly defined below. For a detailed definition of the system behavior within each Sx state, see section 7.5.2. For a detailed definition of the transitions between each of the Sx states, see section 9.1.

#### S1 Sleeping State:

The S1 sleeping state is a low wake-up latency sleeping state. In this state, no system context is lost (CPU or chip set) and hardware maintains all system context.

#### S2 Sleeping State

The S2 sleeping state is a low wake-up latency sleeping state. This state is similar to the S1 sleeping state except the CPU and system cache context is lost (the OS is responsible for maintaining the caches and CPU context). Control starts from the processor's reset vector after the wake-up event.

#### S3 Sleeping State:

The S3 sleeping state is a low wake-up latency sleeping state where all system context is lost except system memory. CPU, cache, and chip set context are lost in this state. Hardware maintains memory context and restores some CPU and L2 configuration context. Control starts from the processor's reset vector after the wake-up event.

#### S4 Sleeping State:

The S4 sleeping state is the lowest power, longest wake-up latency sleeping state supported by ACPI. In order to reduce power to a minimum, it is assumed that the hardware platform has powered off all devices. Platform context is maintained.

#### S5 Soft Off State:

The S5 state is similar to the S4 state except the OS does not save any context nor enable any devices to wake the system. The system is in the "soft" off state and requires a complete boot when awakened. Software uses a different state value to distinguish between the S5 state and the S4 state to allow for initial boot operations within the BIOS to distinguish whether or not the boot is going to wake from a saved memory image.

PC-Technologie | SS 2001 | 18.214

# ACPI: Beispiel Modem




Figure 3-2 Example Modem and COM Port Hardware

- Hardware wird via Chipsatz ein-/ausgeschaltet
- INT-Eingang für wake-on-ring
- entsprechend f
   ür andere I/O-Komponenten

#### ACPI: Modem -Zustände

To illustrate how these power management methods function in ACPI, consider an integrated modem. (This example is greatly simplified for the purposes of this discussion). The power states of a modem are defined as follows (this is an excerpt from the Modem Device Class Power Management Specification):

D0 - Modem controller on

Phone interface on

Speaker on

Can be on hook or off hook

Can be waiting for answer

D1 - Modem controller in low power mode (context retained by device)

Phone interface powered by phone line or in low power mode

Speaker off

Must be on hook

D2 - Same as D3

D3 - Modem controller off (context lost)

Phone interface powered by phone line or off

On hook

The power policy for the modem are defined as follows:

D3 → D0 COM port opened

D0,D1 → D3 COM port closed


D0 → D1 Modem put in answer mode


D1 → D0 Application requests dial or the phone rings while the modem is in answer mode

The wakeup policy for the modern is very simple: when the phone rings and wakeup is enabled, wake the machine.

PC-Technologie | SS 2001 | 18.214

# ACPI: CPU Throttling






- Temperaturmessung der CPU (des Systems)
- automatische Regelung des Lüfters
- und Heruntertakten (1:1 bis 1:8) der CPU

PC-Technologie | SS 2001 | 18.214

PC-Technologie | SS 2001 | 18.214


# LC-Displays:



- Flüssigkristalle zwischen zwei Polarisationsfiltern
- Matrixansteuerung (passiv oder TFT), Farbfilter
- Hintergrundbeleuchtung
- aufwendige Herstellung, geringer Yield: teuer
- geringe Effizienz

PC-Technologie | SS 2001 | 18.214


#### LCD: Display-Technologie vs. Auge



A view of display space showing existing electronic, paper, and film displays.

#### LCD: **Evolution**

- 1992: VGA (640x480)
- 1998: SXGA (1280x1024)
- monochrom bis true color
- 8" bis 15" Bilddiagonale
- Auflösung bis 200 dpi (IBM SXGA Prototyp)
- Qualität wie Laserdrucker / Zeitschriften-Farbdruck
- weitere Steigerung nötig?




Information capacity increase of IBM TFT/LC displays with time. Information capacity is in units of pixel count times number of colors (billions of addressable retinal stimuli, or BARS).


PC-Technologie | SS 2001 | 18.214


#### LCD: 200dpi Prototyp



#### LCD: 200dpi Prototyp











- Pixelgröße vs. Kapazität vs. Mulitplexing
- Kontrastverhältnis (aktive/passive Fläche)
- keine Redundanz möglich (vgl. DRAM)
- 3 x 1.2M Pixel: Ausbeute problematisch





PC-Technologie | SS 2001 | 18.214

#### LCD: Kontakte . . .










[IBM JR&D 1998]

- Ansteuerung per Multiplexing, trotzdem (1280+1024) Anschlüsse
- großflächig, Glas: normales Chip-Bonding unmöglich

#### Touchscreen:






orthogonale Streifen-Elektroden, serielles Auslesen kapazitiv: resistiv: Stiftbedienung, Kurzschlußposition wird gemessen

(billiger, aber geringere Genauigkeit)

PC-Technologie | SS 2001 | 18.214


# organische Displays:





- spezielle Farbstoffe
- Lichtemission bei angelegter Spannung
- im Prinzip beliebige Farbe und Helligkeit
- flexibel (Folie statt Glas als Träger)
- kein Lichtverlust durch Filter
- billige Herstellung: Farbstoffe per "Tintendrucker" aufbringen
- aber noch zu geringe Lebensdauer

# organische Farbstoffe:



Farbe

Leuchtdichte

Entdeckungsjahr

 von Farbstoffen für org. Polymerdisplays

(IBM JR&D 45-1, 2001)

CH = CH -


rigure

Semilogarithmic plot of the highest field-effect mobilities ( $\mu$ ) reported for OTFTs fabricated from the most promising polymeric and oligomeric semiconductors versus year from 1986 to 2000.

PC-Technologie | SS 2001 | 18.214

## eInk:







(Philips/elnk Prototyp, 80 dpi, Juni 2001)

- schwarz/weiß gefüllte/gefärbte Kugeln auf Trägermaterial
- Ansteuerung wie LCD (passiv oder TFT)
- aber metastabil: daher stromsparend

(www.gyriconmedia.com, www.eink.com)

# Mikrosysteme: DLP






#### "Digital Light Processing":

- Mikrospiegel über SRAM, z.B. 1024x768
- Lichtrichtung umschaltbar
- sehr schnell: Zeitmultiplex für Farbe&Helligkeit
- heller und kleiner als LCD-Projektoren

PC-Technologie | SS 2001 | 18.214

# Mikrosysteme: DLP



# Mobile PCs: Vernetzung

#### drahtlose Vernetzung wünschenswert

- Infrarot-Datenübertragung (IrDA und FastIrDA)
- Funknetze
  - o GSM / GPRS / DECT
  - UTMS
  - o Bluetooth
  - o usw.

#### zusätzlich klassische Schnittstellen, integriert oder PCMCIA:

- Analog/ISDN-Modem
- Ethernet
- USB / 1394

(www.dafu.de, www.irda.org, www.bluetooth.org)

PC-Technologie | SS 2001 | 18.214

## Mobile PCs: IrDA

#### Infrarot-Datenübertragung:

- ursprünglich von HP als Druckerschnittstelle eingeführt
- mittlerweile als vollwertige Schnittstelle realisiert
- diverse Protokollschichten
- Übertragungsgeschwindigkeit bis 4 Mb/s (FastIrDA)



www.irda.org


#### IrDA: Datenraten

| Signaling Rate | Modulation | Rate Tolerance | Pulse Duration | Pulse Duration | Pulse Duration |
|----------------|------------|----------------|----------------|----------------|----------------|
|                |            | % of Rate      | Minimum        | Nominal        | Maximum        |
| 2.4 kb/s       | RZI        | +/- 0.87       | 1.41 us        | 78.13 us       | 88.55 us       |
| 9.6 kb/s       | RZI        | +/- 0.87       | 1.41 us        | 19.53 us       | 22.13 us       |
| 19.2 kb/s      | RZI        | +/- 0.87       | 1.41 us        | 9.77 us        | 11.07 us       |
| 38.4 kb/s      | RZI        | +/- 0.87       | 1.41 us        | 4.88 us        | 5.96 us        |
| 57.6 kb/s      | RZI        | +/- 0.87       | 1.41 us        | 3.26 us        | 4.34 us        |
| 115.2 kb/s     | RZI        | +/- 0.87       | 1.41 us        | 1.63 us        | 2.23 us        |
| 0.576 Mb/s     | RZI        | +/- 0.1        | 295.2 ns       | 434.0 ns       | 520.8 ns       |
| 1.152 Mb/s     | RZI        | +/-0.1         | 147.6 ns       | 217.0 ns       | 260.4 ns       |
| 4.0 Mb/s       |            |                |                |                |                |
| (single pulse) | 4PPM       | +/-0.01        | 115.0 ns       | 125.0 ns       | 135.0 ns       |
| (double nulse) | 4PPM       | +/-0.01        | 240.0 ns       | 250.0 ns       | 260 0 ns       |

Table 2. Signaling Rate and Pulse Duration Specifications

#### 5.2. Serial Infrared Interaction Pulses

5.4. Serial intrared interaction Pulses in order to guaraniee non-disroptive coexistence with slower (up to 115.2 kb/s) systems, once a higher speed (above 115.2 kb/s) connection has been established, the higher speed system must emit a Serial infrared interaction Pulse (SIP) at least once every 500 ms as long as the connection issts to quiet slower systems that might interfere with the link (see Section 4.1). The pulse can be transmitted immediately after a packet has been transmitted. The pulse is shown below:



PC-Technologie | SS 2001 | 18.214

# IrDA: Datenformat bis 1.152 Mbit/s



Figure 11a. UART Frame



- direkte Umsetzung von RS-232 in Einzelimpulse
- höhere Datenraten erfordern bessere Kodierung

# IrDA: Datenformat 4 Mb/s

| Data Byte                   | Resulting DBPs                                     | Resulting DD Stream<br>(chips and symbols<br>transmitted from left<br>to right for LSB first<br>reception) |  |  |  |  |
|-----------------------------|--|--|--|--|--|--|
| X'1B'                       | 00 01 10 11  |  |  |  |  |  |
|                             |  | 0001   |  |  |  |  |
|                             |  | 0010   |  |  |  |  |
|                             |  | 0100   |  |  |  |  |
|                             |  | 1000   |  |  |  |  |
|                             |  | 0001 0010 0100 1000  |  |  |  |  |
| X'0B'                       | 00 00 10 11  | 0001 0010 1000 1000  |  |  |  |  |
| X'A4'                       | 10 10 01 00  | 1000 0100 0010 0010  |  |  |  |  |
| First chip delive<br>layer. | ered to/received by physical                       |  |  |  |  |  |
|                             | Last chip delivered to/received by physical layer. |  |  |  |  |  |

| chip 1 | chip 2 | chip 3 | chip 4 |
|--------|--------|--------|--------|
| / 01   | V      | 1      | 1      |
| — Ci – | 7      | - 1    | -      |
| /      |        | Dt     |        |
| · -    |        | Dt     |        |

Secures there are four unique chip coelitors within each probet in EPM. four independent pyribots exist in which red, one chip is opposed, a root within all other chips are logically a fours. We define these four unique symbols to be the only logid data symbols (DD) allowed in 4FPM. Each DD represents two bits of payload data, or a single "data bit pair (DBP"), so that a byte of payload data can be represented by four DDs in sequence. The following table defines the chip pattern representation of the four unique DDs defined for 4FPM.

| Data Bit Pair<br>(DBP) | 4PPM Data<br>Symbol (DD) |
|------------------------|--------------------------|
| 00                     | 1000                     |
| 01                     | 0100                     |
| 10                     | 0010                     |
| 11                     | 0001                     |


Logical "1" represents a chip duration when the transmitting LED is emitting light, while logical "0" represents a chip duration when the LED is off.

Data encoding for transmission is done LSB first. The following examples show how various data bytes would be represented after encoding for transmission. In these examples transmission time increases from left to right so that chips and symbols farthest to the left are transmitted first.

- 4PPM: "Four Pulse Position Modulation"
- one-hot Bitmuster pro Zeitintervall Dt
- Lage der "1" kodiert die Daten

PC-Technologie | SS 2001 | 18.214

# IrDA: Protokollstack



- Emulation von seriellen / parallenen Ports
- Netzwerkfunktionen inklusive TCP/IP

#### IrDA: Telecom Framework





Figure 2-2 The IrDA Telecom Framework

- "OBEX": Objektkommunikation
- z.B. Austausch von Visitenkarten zwischen IrDA-Handys
- "Voice"-Kommunikation (Audiodaten plus Control)
- darunter die bekannten IrDA-Protokollschichten

PC-Technologie | SS 2001 | 18.214

# IrDA: Schaltungsvorschlag







#### Selbstbau eines IrDA-Transceivers:

- für direkten Anschluß an ein Motherboard
- erfordert entsprechende Hardware und BIOS-Unterstützung
- Empfängerbaustein evtl. schwer zu bekommen
- Schaltung läuft auch mit entsprechende Ersatztypen

(c't 25/1999, 114ff)

## Mobile PCs: Marktprognose GSM






(Alcatel, www.alcatel.fr)

- Erwartung für 2004: 600M Handys, davon 400M Ersatz (!)
- Notebook-IrDA-Handy bzw. Notebook+GSM-Modem
- aber Bandbreite (9Kb/s) zu klein

PC-Technologie | SS 2001 | 18.214

# GSM & Nachfolger...





(c't 19/2000 190)

#### diverse Verbesserungen über GSM sind möglich...

HSCSD: wie GSM, aber mit Kanalbündelung

GPRS: paket-orientierte Vermittlung, wenn Kapazität frei

EDGE: (enhanced data rates for GSM evolution)

UMTS: deutlich komplizierter

#### Mobile PCs: GPRS

#### General Packet Radio Service:

- basiert auf bestehender GSM -Technik
- Bündelung mehrerer Funkfrequenzen, sofern verfügbar
- paketbasierte Datenübertragung
- Datenrate 40-50 kb/s, geplant bis 100 kb/s
- volumenabhängige Abrechnung ?!
- Einführung seit Q2/2000, flächendeckend bis Q4/2000
- erste Handys vorgestellt
- Notebook-IrDA-Handy bzw. Notebook+GSM-Modem


PC-Technologie | SS 2001 | 18.214

## Mobile PCs: UMTS

#### Universal Mobile Telecommunications System (UMTS/IMT-2000):

- Nachfolger der GSM900/1800 Netze
- als internationaler Standard vorgesehen
- paketbasierte Datenübertragung
- Datenrate bis 2 Mb/s (max.), 384 kb/s (flächendeckend)
- ausreichend f
  ür Videokonferenz usw.
- Frequenzen werden versteigert . . .
- Lizenzen laufen 20 Jahre
- Versorgungspflicht: 2003 25%, 2005 50% der Bevölkerung
- www.umts-forum.org

#### GPRS & 3G: "Claims"



"GPRS & 3G Activities Maps / Europe"

- · die Claims sind abgesteckt
- enorme (Markt-) Bedeutung drahtloser Netzwerke

[www.mobileapplicationsinitiative.com/GAA\_upload/europe.html]

PC-Technologie | SS 2001 | 18.214

## Mobile PCs: Bluetooth


neuer Standard für Funknetze mit kleinen "Piconet"-Zellen:

- bis zu 8 Geräte bilden eine kleine Funkzelle
- Reichweite normal bis 10m, verstärkt bis 100m
- Überlappung mehrerer Funkzellen (Scatter)
- bis zu 1 Mb/s (brutto)
- sehr billige und kleine Hardware (<5\$ geplant)</li>
- Integration in fast alle Geräte möglich
- als Ersatz f
  ür jede Art von Verkabelung
- Sicherheitsmechanismen definiert
- Standard seit Q3/1999
- www.bluetooth.com
   siehe Intel Tutorial




(Notebook-Adapter und Printerver

#### Bluetooth:



PC-Technologie | SS 2001 | 18.214

# Bluetooth: Cable Replacement . . .



PC-Technologie | SS 2001 | 18.214