

Audioverarbeitung: Systeme

Audio-Anforderungen an Rechensysteme?

- Grundoperationen
 - Quantisierung
 - Abtastrate
 - Algorithmen
 - weitere Anforderungen
 - Mikroprozessoren
 - SIMD-Befehlsätze
 - Signalprozessoren
 - ASICs
 - Analogrechner
- Addition, Multiplikation, Speicherung
> 16 bit, Gleitkomma
> 44 KHz
Rechenleistung, Speicherbedarf
Verschlüsselung, Mobilität, ...
Beispiel Memorystick
x86, PowerPC, ...
MMX, SSE, SSE2, ...
56K, SHARC, ...
EMU10K1
SSM-Chips

Audiosysteme: Literatur

- Zölzer: Digitale Audiosignalverarbeitung, Kap. 4
tech-www.informatik.uni-hamburg.de/lehre/pc-technologie/
developer.intel.com (x86 und MMX/SSE Datenblätter)
developer.intel.com/tj (Intel technical journal)
www.motorola.com (56K, 96K Signalprozessoren)
www.analog.com (SHARC Signalprozessoren)
www.soundblaster.com (EMU10K1 und SoundFont Docs)

Audiosysteme: Anforderungen

Grundanforderungen:

- CD/DAT Qualität
- höhere Genauigkeit
- oder Gleitkomma

Beispiele:

- 10 Kanal Mixer # MAC/s (48 KHz)
480.000
 - 100-tap FIR-Filter 4.800.000
 - 1000-tap FIR-Filter 48.000.000
 - 10 Kanal Mixer, je 3 100-tap FIR 144.480.000
 - ...
 - Pentium-200 (10 Takte/Mult.) 20.000.000
 - Pentium-III, 1 GHz, SSE (max:) 4.000.000.000
- => Spezialhardware oder modern(st)e Prozessoren

Audiosysteme: Anforderungen

- Pentium-200 (10 Takte/Mult.) # MAC/s
20.000.000
- Pentium-III, 1 GHz, SSE (max:) 4.000.000.000
- ältere PCs/MACs mit leistungsschwacher FPU für Audio/Multimedia ungeeignet

aktuelle Prozessoren: (PC, Mac, Workstations)


- verbesserte FPU: geringe Latenz (typ. 3-5 Takte), Pipelining
 - SIMD-Erweiterungen: MMX, 3DNow!, SSE, SSE2, AltiVec
 - zusätzlich: Moore's Law, höhere Taktraten
 - teilweise leistungsfähiger als Signalprozessoren - aber teurer
- => Verlagerung von Audiofunktionen in SW (Beispiel AC97)
=> PCs können viele HW-Geräte ersetzen
=> aber Marktbedeutung von Signalprozessoren wächst

Audiosysteme: Soundblaster Live

Beispiel Soundblaster-Live: [www.sblive.com, www.emu.com]


- state-of-the-art PC-Soundkarte
- Wiedergabe und Mixer mit 16 bit, 48 KHz
- 6 analoge Eingänge, 4 analoge Ausgänge
- S/PDIF Digitaleingang und -ausgang
- 64-stimmiger Synthesizer/Sampler (3 MIDI-Kanäle)
- reserviert PC-Hauptspeicher für Samples
- hochwertige Digitaleffekte
- Hardwareunterstützung für 3D-Audio
- unterstützt alle aktuellen Softwareschnittstellen
- ein zentrales ASIC: EMU10K1 Signalprozessor
- zusätzlich einige Analogbauelemente (Profi-Variante DM 1.000,00: bessere Wandler)
- ca. DM 150,00

Emu 10K1: Blockschaltbild



- PCI-Busmaster mit eigener MMU
- Samples im Hauptspeicher, per Treiber reservierte Bereiche
- vier analoge Ausgänge, digital S/PDIF inklusive 5.1

Emu 10K1: Effekte



- Vielzahl von digitalen Effekten, hier Beispiel Chorus
- Hall, Echo, Chorus, Phaser, Pitch-Shifter, . . .
- jeweils diverse Parameter editierbar

Emu 10K1: Interna

aktuell:

- Creative Labs unterstützt open-source Treiber für Linux
- opensource.creative.com

alle (?) internen Register in den Headerfiles dokumentiert


- Mixer
- Sampleratenumsetzung
- digitale I/O
- Synthesizer
- Digitaleffekte
- aber bisher nur ansatzweise implementiert (Mixer, S/PDIF out)

Audiosysteme: Micronas 39x9F

- 20-bit single-chip DSP
 - MPEG-1 Layer 1/2/3 Decoder
 - MPEG-2 AAC (low-bitrate) Decoder
 - Sprachcoders, Firmware-Download möglich
 - on-chip Stereo A/D und D/A
 - on-chip S/PDIF I/O
 - on-chip serielle / I2C Schnittstellen
 - on-chip DC-DC Wandler
 - on-chip Taktgenerator
- => 70 mW Stromverbrauch, 2.2 V
=> Batteriebetrieb, portable Geräte: MP3-Player, usw.




Micronas 39x9F: Applikation



- "portable audio player": 3 ICs plus Batterie / Tastatur / Display

Micronas 39x9F: Blockschaltbild



- vollständiger A-D-A Signalpfad auf einem Chip

Micronas 39x9F: Features

- Datenregister 256 x 20 bit
- Datenspeicher 4K x 20 bit
- Programmspeicher 4K x 20 bit

"high-level" Befehlssatz:

- Lautstärkeregelung
- Filterung
- MPEG-1 Layer 2/3 Dekodierung
- Download zusätzlicher Programme
- programmierbare DC/DC Konverter (Batteriebetrieb)
- programmierbarer Taktgenerator
- enorme Bedeutung der "analogen" Komponenten

Signalprozessoren


typische Algorithmen der Signalverarbeitung:

- MAC-Operationen
 - Programme mit vielen kurzen Schleifen
 - typische Adressierungsmuster (linear, modulo, FFT)
- darauf spezialisierte Hardware: "Signalprozessoren"
- ALU berechnet MAC-Operation in einem Takt
 - Akkumulator intern mit höherer Wortbreite
 - saturation Arithmetik
 - Harvard-Architektur mit separaten Bussen für Befehle/Daten
 - Busbandbreite ausreichend für single-cycle MAC
 - Adressberechnungseinheiten
 - Steuerwerk mit HW-Unterstützung für Schleifen und Interrupts


Signalprozessoren: Spektrum

- Festkomma / Gleitkomma
- Wortbreiten: 12 bit / 16 bit / 24 bit / 32 bit FP / extended . . .
- Adreßraum: 64 KB .. 4 GB extern
- on-chip Speicher: RAM / ROM (Tabellen) 1KB .. 1 MB
- Anzahl / Funktionen der ALU
- SIMD: mehrere ALUs
- Bandbreite der on-chip Busse
- Beispiele: Motorola 56K, 96K, Texas 32C0xx, AD SHARC
- teilweise extrem komplexe Parallelverarbeitung (TI 32C080)

Signalprozessoren: Motorola 56K




Signalprozessoren: Motorola 56K



Signalprozessoren: Motorola 96K

DSP96002



© **BORES** Signal Processing

SHARC

"Super Harvard Architecture"

- Signalprozessor-Familie, Analog Devices, www.analog.com
- Gleitkomma-Verarbeitung
- Datenformate 32 bit und 40 bit
- hohe Rechenleistung, 120 .. 600 MFLOPS peak
- Link-Ports für direkte Kommunikation
- erlaubt Parallelrechner mit sehr geringem Aufwand
- 32-bit Zahlenformat ideal für Audioverarbeitung
- oft in AV-Surround-Verstärkern eingesetzt
- Creamware Pulsar / Scope-System



[Creamware Pulsar]


SHARC

ADSP-21060:

- 40 MHz, 120 MFLOPS peak
- 512 KB on-chip RAM
- Größenverhältnis RAM / Core (!)


ADSP-21160:

- 100 MHz, 600 MFLOPS
- 500 MB/s external IO
- 600 MB/s link port IO
- 512 KB on-chip RAM
- 2 Watt



Layout ADSP-21060:

Platzbedarf (Platine):



SHARC

Aufbau des SHARC AD-21060:

- grobe Hardwarestruktur
- Processing Unit mit Registern und drei Rechenwerken
- Befehlssatz
- Link-Ports und Parallelrechner
- siehe SHARC Datenblatt und Programmbeispiele

SIMD: Media processing

"Media processing" mit dem PC ?!

- steigende Anforderungen für Audio, Video, Image, 3D
- grosse Datenmengen
- aber oft mit geringer Genauigkeit (8 bit .. 16 bit, 32 bit FP)
- x86-FPU ausgereizt

=> Trick: vorhandene ALUs/Datenpfade für SIMD verwenden

Befehlssatzerweiterungen:

- MMX "multimedia extension" 1996
- 3Dnow! 1998
- ISSE "internet SIMD streaming extension" 1999
- AltiVec (PowerPC G4, Macintosh) 1999
- ISSE2 2000

SIMD: Flynn-Klassifikation

SISD

"single instruction, single data"

=> jeder klassische PC

SIMD

"single instruction, multiple data"

=> Feldrechner/Parallelrechner

=> z.B. Connection-Machine 2: 64K Prozessoren

=> eingeschränkt: MMX&Co: 2-8 fach parallel

MIMD

"multiple instruction, multiple data"

=> Multiprozessormaschinen

=> z.B. vierfach PentiumPro-Server

MISD

(-)

SIMD: Literatur

MMX: "The MMX technology page has been removed"

- developer.intel.com/drg/mmx/manuals/
- developer.intel.com/drg/mmx/appnotes/
- Linux "parallel-processing-HOWTO"
- IEEE Micro 8/96 S.42, c't 01/97 S.228ff


ISSE: Intel website:

- developer.intel.com/software/idap/resources/technical_collateral/pentiumiii/
- c't 04/00 S.314 (ISSE/3Dnow/AltiVec)

3D Now! AMD website:


- www.amd.com/K6/K6docs/, www.amd.com/swdev/
- c't 15/98 S.186 ff
- IEEE Micro 3/4-99 S.37ff

Befehlspipeline: in order / out of order




- a) serielle Befehlsbearbeitung
- b) pipeline, out-of-order completion
- c) in-order-completion


MMX: Grundidee



x86: Register



Superskalar, SIMD



Amdahl's Gesetz

"Speedup" durch Parallelisierung? [Gene Amdahl, 1967]

- System 1: berechnet Funktion X, zeitlicher Anteil 0<F<1
- System 2: Funktion X' ist schneller als X mit "speedup" SX: SX = Zeitbedarf(X) / Zeitbedarf(X')

$$\text{Amdahl's Gesetz: } S_{\text{gesamt}} = \frac{1}{(1-F) + F/SX}$$

=> Optimierung lohnt nur für häufige Operationen !!

=> Beispiele:

- SX = 10, F = 0.1, Sgesamt = 1 / (0.9 + 0.01) = 1.09
- SX = 2, F = 0.5, Sgesamt = 1 / (0.5 + 0.25) = 1.33
- SX = 2, F = 0.9, Sgesamt = 1 / (0.1 + 0.45) = 1.82
- SX = 1.1, F = 0.98, Sgesamt = 1 / (0.02 + 0.89) = 1.10


MMX: Entwurfsentscheidungen

Kompatibilität zu alten Betriebssystemen / Apps:

- keine neuen Register möglich
- keine neuen Exceptions
- bestehende Datenpfade nutzen
- möglichst wenig neue Opcodes
- alte Prozessoren und neue Software
- Test-Applikationen: (audio/image/MPEG-1/3D-Graphik/...)
- keine Tools
- optimierte Libraries verfügbar
- => FP-Register nutzen
- => Überlauf ignorieren
- => saturation arithmetic
- => 64 bit
- => Code doppelt
- => MMX DLLs
- => 16 bit dominiert
- => Assembler

MMX: Register


- MMX0 .. MMX7
- 8 Register a 64 bit
- in den FP-Registern
- FP NaN
- FP TOS = 0
- tag 00 = valid



MMX: Datenformate

64-bit Register, 4 Datentypen:

- packed byte *8 / packed word *4 / packed doubleword *2 / quadword
- Zugriff abhängig vom Befehl




MMX: Befehlssatz

MMX (FSAV / FRESTOR)	Description
MOVQ mm1, mm2/mem32	clear MMX state (handle FP regs)
MOVQ mm1, mm2/mem64	move 32 bit data
PACKSSWB mm1, mm2/mem64	move 64 bit data
PUNPCKH mm1, mm2/mem64	pack 8*16 into 8*8 signed saturate
PACKSSDW mm1, mm2/mem64	fancy unpacking (see below)
PAND mm1, mm2/mem64	pack 4*32 into 4*16 signed saturate
PCMPQB mm1, mm2/mem64	mm1 AND mm2/mem64 / auch OR/XOR/NAND
PADDB mm1, mm2/mem64	8*a=b, create bit mask / auch GT
PSUBD mm1, mm2/mem64	8*add 8 bit data
PSUBQ mm1, mm2/mem64	2*sub 32 bit data / signed wrap
PSUBSD mm1, mm2/mem64	2*sub 32 bit data / unsigned saturate
PSLL mm1, mm2/mem64/im8	shift left mm1 / auch PSRA/PSRL
PMULL/HW mm1, mm2/mem64	4*mul 16*16 store low/high 16 bits
PMADDWD mm1, mm2/mem64	MAC 4*16 -> 2*32

insgesamt 57 Befehle (Varianten B/W/D S/US)

MMX: Multitasking ...

Interaktion mit Betriebssystem / Taskwechsel:



- FP-Register nur bei Bedarf sichern
- vorhandene FP INT7 Routine funktioniert auch für MMX
- keine Anpassung des Betriebssystems notwendig


MMX: "Saturation Arithmetic"

was soll bei einem Überlauf passieren?

- **wrap-around**
 ..., 125, 126, 127, -128, -127, ...
- **saturation**
 ..., 125, 126, 127, 127, ...
 Zahlenkreis "aufgeschnitten"
 gut für DSP-Anwendungen

MMX: "packed multiply add word"

für Skalarprodukte:



```
vector_x_matrix_4x4 ( MMX64* v, MMX64 *m ) {
    MMX64 v0101, v2323, t0, t1, t2, t3;


    v0101 = punpckldq ( v, v ); // unpack v0/v1
    v2323 = punpckhdq ( v, v ); // unpack v2/v3

    t0 = pmaddwd( v0101, m[0] ); // v0|v1 * first 2 rows
    t1 = pmaddwd( v2323, m[1] ); // v2|v3 * first 2 rows
    t2 = pmaddwd( v0101, m[2] ); // v0|v1 * last 2 rows
    t3 = pmaddwd( v2323, m[3] ); // v2|v3 * last 2 rows

    t0 = paddq( t0, t1 ); // add
    t2 = paddq( t2, t3 ); //
    v = packsdw( t0, t2 ); // pack 32->16, saturate
}
```

MMX: "packed compare"

Vergleiche / Sprungbefehle:




- schlecht parallelisierbar
 - Pipeline-Abhängigkeiten
- => keine Sprungbefehle in MMX
 => compare-Operationen setzen Bitmasken
- Bitmasken für logische Ops verwendbar
 - Beispiel: chroma-keying


MMX: Chroma Keying (1)

"Weiterbericht":

- MMX berechnet 4 Pixel / Takt
- keine Branch-Befehle
- Schritt 1: Maske erstellen (high-color: 16 bit/pixel)




MMX: Chroma Keying (2)




MMX: packssdw / punpckhbw

packssdw: pack with saturation 32 -> 16 signed data:




punpckhbw:



punpcklbw: lower 32 bits

MMX: pmullw / pmullhw

pmullhw: multiply 4 words, write low/high byte of results:



mit Packbefehlen kombinieren, wenn 32-bit Resultate gewünscht

MMX: Zufallszahlen

```

x(t) = (x(t-1) * 47989) & 0xFFFF;

QuadWord DithMultVal = 0x4f314f314f314f31;
QuadWord DithRegInit = 0x4f31994d2379bb75;


Init:
MOVQ    mm0, DithRegInit;

Loop:   // x(t) -> x(t+1)
PMULLW mm0, DithMultVal // 3 clocks
MOVQ    [result64], mm0  // 1 clock

• PMULLW latency 3, throughput 1 (on Pentium)
• bis zu vier Zufallszahlen pro Takt (UV pipelines genutzt)
    
```

MMX: toLowerCase()

String lower-to-upper-case conversion:



(aber Probleme mit Umlauten...) [aus Intel MMX appnote]

3Dnow! Motivation

- stark wachsende Bedeutung von 3D-Spielen
 - 32-bit Gleitkommaoperationen nötig für Geometrie-Transformationen
 - FPU im AMD K6 vergleichsweise langsam
 - MMX unterstützt nur Integer-Datentypen
- => SIMD-Befehle für 32-bit float Datentypen
- schnelle Add/Mult/MAC/Sqrt-Befehle
 - muß ohne OS-Unterstützung nutzbar sein
 - MMX-Register verwenden
 - MMX zwei-Operanden Adressierung
 - je zwei float-Datenwerte pro MMX-Register
- => 3Dnow! Spezifikation (vergleiche Motorola AltiVec / Intel ISSE)

3Dnow! Entscheidungen

SIMD-Befehle für 32-bit float Datentypen:

- MMX-Register verwenden, zwei Datenwerte pro Register
- zwei-Adress-Befehle
- keine Status-Flags, keine Exceptions
- MMX-Befehle nutzbar (logische, Vergleiche, ...)
- belegt nur einen einzigen x86 Opcode (0F0F ... subopcode)

möglichst wenig Chipfläche:

- keine Unterstützung für NaN/INF/...
- nur round-to-nearest-even Modus, +-1LSB
- Satturation-Arithmetik statt Überlauf
- Approximation für Division und Quadratwurzel

3Dnow! Prefetch

Speicherzugriffe in Multimedia-Applikationen:

- reguläre Speicherzugriffsmuster
 - ungewöhnliche Lokalität
 - viele Daten werden (pro Frame) nur einmal benötigt
 - aber regelmässig (in jedem Frame)
 - Performance stark von optimaler Cache-Ausnutzung abhängig
- => prefetch-Befehl
- quasi normaler Ladebefehl, aber ohne Zielregister
 - gewünschte Daten werden in L1/L2-Cache geladen
 - löst keine Exceptions / Page Faults aus
- => "memory streaming"
- => auch für andere Anwendung gut nutzbar (etwa Numerik)

PC-Technologie | SS 2000 | 18.215

3Dnow! Division / Quadratwurzel

- Rechenwerk für Division / Sqrt ist sehr aufwendig
 - möglichst wenig Chipfläche für 3Dnow!
 - teilweise nur geringe Genauigkeit benötigt
 - etwa Shading/Beleuchtungsberechnung für 3D-Graphik
- => Division und Quadratwurzel per Approximation
- erster Befehl liefert 14/15 bit Approximation
 - aus Lookup-Table und Interpolation
 - mit vollem Takt
 - zusätzliche Befehle für Newton-Iteration
 - quadratische Konvergenz: zwei Iterationsschritte für volle Genauigkeit
 - wenig Hardwareaufwand
 - voll in Pipeline integriert, maximaler Durchsatz

PC-Technologie | SS 2000 | 18.215

3D Now! Apfelmännchen

```
Function IterPasD
(I,R :Double; Grenze, Tiefe :Paratyp) :Paratyp;
var A,B,C:double;
Begin
Count:= 0;
A:=0; B:=0;
Repeat
C:= SQR(A) - SQR(B) + R;
B:= 2*A*B + I;
A:= C;
INC (Count);
Until (abs (A) >Grenze) or (Abs (B) > Grenze)
or (Count=Tiefe);
IterpasD:=Count;
End;
```


PC-Technologie | SS 2000 | 18.215

3D Now! Apfelmännchen

```
; Quadriere (A + jB)**2 = A**2 - B**2 + j 2*A*B
; Entry MM0 ; A | B
; MM1 ; 1 | -1
; MM2 ; R | I
;
; Loop:
MOVQ MM3,MM0 ; MM3=A | B
MOVQ MM4,MM0 ; oh weh
PSLLQ MM3,32 ; das Vertauschen ist
PSRLQ MM4,32 ; sehr mühsam ...
POR MM3,MM4 ; MM3=B | A
PFMUL MM3,MM0 ; MM3= A*B | A*B
PFMUL MM0,MM0 ; MM0= A**2 | B**2
PFMUL MM0,MM1 ; MM0= A**2 | -B**2
PFACC MM0,MM3 ; MM0= A**2 - B**2 | A*B+A*B
PFADD MM0,MM2 ; MM0= A**2 - B**2 + R | 2*A*B+I
; MM0= A(n+1) | B(n+1)
PEZID MM4,MM0 ; JA = INT(A) | IB = Int(B)
MOVQ IA,MM4
... ;
; Sieh nach, ob A oder B > GRENZE ist
dec CX ; iteration counter
jnz loop
```

PC-Technologie | SS 2000 | 18.215

ISSE: Homepage / Literatur



ISSE: Entwurfsentscheidungen


- Markt fordert 3D
- mindestens doppelte FP-Performance notwendig
- 2-fach oder 4-fach SIMD?
- 128-bit machbar (FP bereits 80-bit)
- bereits 2 64-bit ALUs auf dem Prozessor
- ⇒ 4-fach SIMD
- "already register-starved IA32 architecture"
- ⇒ neue Register, 128-bit
- ⇒ erfordert OS-Unterstützung
- 70 neue Befehle
- sowohl "packed" als auch "scalar" ISSE instructions"

ISSE: "Streaming"


typisch für Medienverarbeitung:

- hohe Datenmenge / Datenrate
 - geringe Lokalität: viele Daten (Pixel) werden nur 1x benötigt
 - ⇒ Cache-"Pollution"
 - ⇒ herkömmliche Cache-Strategien nutzlos
 - ⇒ ALUs müssen auf die Daten warten
 - 1GHz, 8x SIMD, 100 nsec Speicher: 800 OPs / 1 Zugriff
- Streaming:
- Cache-Nutzung anpassen
 - Prefetch: Daten rechtzeitig anfordern
 - Speicherlatenz fast perfekt versteckt (für Media-Apps.)
- Performance leidet (extrem)

ISSE: Register



ISSE: Register Viewing Tool



Softwareentwicklung für MMX / SSE / 3Dnow:

- nur rudimentäre Compiler- und Tool-Unterstützung
- oft handoptimierter Assembler wg. bester Performance

ISSE: Programmierung

Intel VTune Performance Enhancement Environment:

- optimierender Compiler mit ISSE-Unterstützung:
- Intrinsics
- Vector Class Library
- Vectorization
- Intel Performance Library Suite
- C-Funktionen, Compiler inlining
- Klassen, inlining durch Compiler optimierender Compiler
- erfordert 16-Byte Alignment aller Datentypen
- umfangreiche Profiling-Tools
- sehr teuer

ISSE: Programmierung mit "Intrinsics"

```
float xa[SIZE], xb[SIZE], xc[SIZE];
float q;

void do_c_triad() {
    for( int j=0; j < SIZE; j++ ) {
        xa[j] = xb[j] + q*xc[j];
    }
}

#define VECTOR_SIZE 4
__declspec(align(16)) float xa[SIZE], xb[SIZE], xc[SIZE];
float q;

void do_intrin_triad() {
    __m128 tmp0, tmp1;

    tmp1 = _mm_set_ps1(q);
    for( int j=0; j < SIZE; j+= VECTOR_SIZE ) {
        tmp0 = _mm_mul_ps( *( (__m128 *) &xc[j]), tmp1 );
        *( (__m128 *) &xa[j] ) = _mm_add_ps( tmp0, *( (__m128 *) &xb[j] );
    }
}
```

ISSE-Programmierung mit "Intrinsics" und VTUNE:

ISSE: AoS / SoA

Array of Structures:


```
struct
{
    float X, Y, Z; // A, B, C;
} AoS_data[1000];
```

- Daten lokal
- Anordnung schlecht für SIMD

Structure of Arrays:

```
struct
{
    float X[1000], Y[1000], Z[1000];
} SoA_data;
```


- Anordnung optimal für SIMD
- aber im Speicher "verstreut"



=> Hybrid SoA - SIMD

```
struct
{
    float X[8], Y[8], Z[8];
} Hybrid_data[125];
```

ISSE2: mux1-Befehl (IA64)




ISSE2: psad1-Befehl (IA64)

Parallel Sum of Absolute Difference


Format: (gp) psad1 r1 = r2, r3

Description: The unsigned 8-bit elements of GR r2 are subtracted from the unsigned 8-bit elements of GR r3. The absolute value of each difference is accumulated across the elements and placed in GR r1.

Figure 7-36. Parallel Sum of Absolute Difference Example



ISSE2: pavg2-Befehl (IA64)



ISSE: FIR-Filter

Nutzen von MMX/ISSE für Filter?


- MMX und ISSE für 16-bit Integer
- ISSE für 32-bit Gleitkommawerte
- maximal vierfache Leistung gegenüber skalarem Code

aber:

- erfordert Operanden-Alignment (16-Byte Grenzen)
- z.B. durch Duplizierung der Daten/Koeffizienten-Arrays
- Arraygrößen Vielfache von 4
- Multiplikation parallel, aber Akkumulation schwierig


=> siehe Intel Appnote
 "32-bit FP FIR Filter implemented using SSE"

Pentium III




Digitale Audioverarbeitung | WS 2000 | 18.205

Pentium IV




Digitale Audioverarbeitung | WS 2000 | 18.205

Athlon (Thunderbird)




Digitale Audioverarbeitung | WS 2000 | 18.205

Benchmarks: Pentium IV vs. Athlon




Digitale Audioverarbeitung | WS 2000 | 18.205

Benchmarks: Pentium IV vs. Pentium III




Digitale Audioverarbeitung | WS 2000 | 18.205

Benchmarks: Pentium IV, Speicher



Digitale Audioverarbeitung | WS 2000 | 18.205


Benchmarks: DivX / Quake



(DivX mit MMX DCT-Code)

Digitale Audioverarbeitung | WS 2000 | 18.205

Benchmarks: DivX mit 3Dnow/ISSE2



Digitale Audioverarbeitung | WS 2000 | 18.205

Verwirrspiel im DivX-Benchmark:

- uneinheitliche Pentium-4 Ergebnisse
- sehr gute Werte mit MMX
- sehr schlechte Werte mit x86 FPU
- neu kompilierter Code:
- besser auf P3, P4, Athlon
- neu kompilierter Code mit ISSE2
- neu kompilierter Code mit 3Dnow!
- Graphik zeigt die jeweils besten Werte
- ISSE2 sehr leistungsfähig
- Speicherinterface wichtig (Rambus/DDR)